JP2004520707A - ショットキーダイオード - Google Patents
ショットキーダイオード Download PDFInfo
- Publication number
- JP2004520707A JP2004520707A JP2002556952A JP2002556952A JP2004520707A JP 2004520707 A JP2004520707 A JP 2004520707A JP 2002556952 A JP2002556952 A JP 2002556952A JP 2002556952 A JP2002556952 A JP 2002556952A JP 2004520707 A JP2004520707 A JP 2004520707A
- Authority
- JP
- Japan
- Prior art keywords
- doped
- well
- schottky
- schottky diode
- silicide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910052751 metal Inorganic materials 0.000 claims abstract description 49
- 239000002184 metal Substances 0.000 claims abstract description 49
- 239000004065 semiconductor Substances 0.000 claims abstract description 29
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 27
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 238000005516 engineering process Methods 0.000 claims description 2
- 230000001788 irregular Effects 0.000 claims 2
- 239000000463 material Substances 0.000 abstract description 20
- 238000004519 manufacturing process Methods 0.000 abstract description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 abstract description 3
- 239000010936 titanium Substances 0.000 abstract description 3
- 229910052719 titanium Inorganic materials 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 8
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 229910021341 titanium silicide Inorganic materials 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
ショットキーダイオードは、ショットキー接合を有する。そのショットキー接合は、半導体本体中あるいは基板におけるドープウェルの上面に位置する薄い金属層および／または、金属シリサイド層によって形成される。ＣＭＯＳウェル上での低インピーダンスコンタクトの製造と対照的に、金属、好適な実施形態において厳密にいうとチタンは、高ドープコンタクト領域にではなく、ドープウェル（例えば、高圧トランジスター製造のためのＨＶウェル）の低ドープ半導体材料に付与される。
【選択図】図１
【選択図】図１
Description
【技術分野】
【０００１】
本発明は、ＣＭＯＳプロセスの観点から製造可能なショットキーダイオードに関する。
【背景技術】
【０００２】
ある金属層が、弱い導電性を有するようにドープされた半導体材料に表面コンタクトとして付与される場合、荷電粒子に関して濃縮されたか、または空乏の層が、使用された材料の種類に応じて、半導体材料のうちの金属に近接したエッジ領域に形成される。空乏エッジ層については、こうして得られた金属と半導体とのコンタクトは、半導体材料のｐｎ接合と同様の特性を有する。このようなダイオード型の金属と半導体とのコンタクトは、Ｗ．Ｓｃｈｏｔｔｋｙによって研究されており、それゆえショットキーダイオードと呼ばれる。
【０００３】
ショットキーダイオードは、高い抵抗を特徴とする逆方向と、印加された電圧の極性に応じてショットキーダイオードが動作され得る順方向とを有する。ショットキーダイオードは、ｐｎ接合を有する従来型のダイオードのような電流の遮断能力を持たないが、それでもなお弱い順方向電圧に対して優れた特徴を示す。それゆえ、ショットキーダイオードは、ＣＭＯＳ技術と同様に、特に高周波回路の用途において必要とされている。しかし、ＣＭＯＳプロセスの観点からショットキーダイオードを製造することは困難である。なぜなら、一般的に利用可能な半導体の層はショットキーダイオードに対して高ドープすぎるからである。
【０００４】
ＣＭＯＳプロセスの観点からは、トランジスターの製造のために、通常のｐ導電の半導体本体あるいは基板中に、互いに相補的なドープウェルが製造される。ｎ型ドープウェルは基板の半導体材料内に配置される。一方、ｐ型ドープウェルはｎ型ドープウェル内に配置される。ドープウェルの占める体積は、どんな場合でも基板の上面まで拡がる。ウェルの界面の上部エッジ、すなわち、基板の上面においては、半導体材料の酸化によって、または、いわゆるＳＴＩ領域（浅いトレンチ分離（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｉｏｎ））として絶縁領域が形成される。そして、基板の上面においてウェルを互いに分離する。ウェルの電気接続のためには金属コンタクトが付与される。その金属コンタクトは、コンタクトホールの充填（ビア）、すなわち、ウェル上の誘電層をエッチングして形成したコンタクトホールの金属充填（ビアホール）によって、好ましくは形成される。そのコンタクトの金属と半導体材料との間の低インピーダンス接合を得るために、ウェル中に形成され、かつ、導電率の符号が等しい、高ドープコンタクト領域に、そのコンタクトが付与される。
【０００５】
ＵＳ４，８７４，７１４は、ＣＭＯＳプロセスの観点から、側方ショットキーダイオードを製造する方法を記載している。ｎ型に低ドープされた半導体材料上のショットキーダイオードとしてのシリサイド半導体接合は、半導体本体の上面上のスペーサーによって、低インピーダンス金属半導体コンタクトから絶縁されている。
【０００６】
ＤＥ １９８ ２４ ４１７ Ａ１は、低インピーダンスｎ導電層がｎ型ウェルの内部に存在する集積可能なショットキーダイオードについて記載している。その導電層にはショットキーコンタクトが提供され、ガードリングによって囲われている。ショットキーコンタクトは中央のｐｎ接合の周囲のリングとして配置されている。
【０００７】
ＪＰ ２０００１７４２９３は、半導体材料上のチタンシリサイドがショットキーダイオードを形成するのに適していることを開示している。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明の目的は、ＣＭＯＳプロセスの観点から、大きなコストを追加することなく実現し得る改善されたショットキーダイオードの構造を、特定することである。
【０００９】
この目的は、請求項１の特徴を有するショットキーダイオードによって達成される。さらに詳細な点は従属クレームより明らかになる。
【課題を解決するための手段】
【００１０】
本発明によるショットキーダイオードは、半導体本体または基板内におけるドープウェルの上面に位置する、薄い金属層、および／または、金属シリサイド層によって形成されたショットキー接合を有する。序論で述べたように、ＣＭＯＳウェル上での低インピーダンスコンタクトの製造と対照的に、金属、好適な実施形態において厳密にいうとチタンは、高ドープコンタクト領域にではなく、ドープウェル（例えば、高圧トランジスター製造のためのＨＶウェル）の低ドープ半導体材料に付与される。
【００１１】
薄い金属層は好ましくはいわゆるライナーによって形成される。ライナーは、コンタクトホールの充填の場合には、半導体材料が金属中に拡散することに対するバリアとして働き、そして半導体材料上でのコンタクトの接着特性を改善することもできる。このライナーは、半導体材料上の薄い層として存在するか、あるいは他の代替の実施形態では、半導体材料上の同様の薄い金属シリサイド層として存在する。ショットキーダイオードの電気的な結合は、基板の上面のコンタクトホール充填部、または、基板上のリードによって形成される。
【００１２】
ショットキーダイオードの動作特性は、基板の表面に平行な電流の流れによって実質的に制御される。そしてその動作特性は、ショットキー接合の側方エッジが可能な限り大きく、特に湾曲するように設計することによって改善される。ライナーあるいは金属シリサイド層によって形成されるショットキー接合のエッジと、高ドープコンタクト領域のショットキー接合に面した側方エッジとの間の距離が実質的に一定となるように、高ドープコンタクト領域を介して低ドープウェルとの電気的な結合が、為されることが好ましい。金属シリサイド層および高ドープコンタクト領域は、特に指型形態にパターニングされ、櫛状形態に、互いに噛み合わされ得る。
【発明を実施するための最良の形態】
【００１３】
本発明によるショットキーダイオードのさらに詳細については、図１から図５に図示した例を用いて以下に説明される。
【００１４】
図１は、ドープウェル２，３を図示している。ウェル２，３は半導体本体内または基板１内に形成され、ウェル３の中にウェル２が配置されている。この場合、基板１はｐ導電基板であり、ドープウェルは、下方高圧ｎ型ウェルＨＶｎ、および、その中に埋め込まれた高圧ｐ型ウェルＨＶｐであり、それらはＣＭＯＳプロセスで相当する構成要素を用いた場合と同様である。内側のドープウェル２の電気結合のために、少なくとも１つのコンタクト領域４が存在する。その領域は、低いコンタクト抵抗を有するように、十分に高ドープされている（この例ではｐ＋型にドープさている）。
【００１５】
この場合には、ドープウェル２は、さらなるドープウェル３の中に配置される。ウェル３では半導体材料は、反対の導電性の符号を有するようにドープされ、この場合はｎ導電である。この例では、電気接続のために、さらなるドープウェルには、導電性が同じ符号を有する（ｎ＋型ドーピング）、少なくとも１つの高ドープコンタクト領域５が設けられ、基板１に対するショットキーダイオードの遮蔽を可能にする。ドープウェル２，３の上部のエッジには、絶縁領域Ｏｘが設けられる。この場合、基板１は電気接続のために、ｐ＋型ドープコンタクト領域６を有する。
【００１６】
この例では、ショットキーダイオードの電気接続は、コンタクトホール充填部８，９によって実現される。コンタクトホール充填部８，９は、構成要素全体の上面を覆う絶縁層１１内のコンタクトホールＫＬに導入されたものである。これらのコンタクトホール充填部はライナー７のような薄い金属層の使用を前提としている。このライナー７は、ショットキー接合として、コンタクトホール充填部８とドープウェル２との間の境界、および、コンタクトホール充填部９とそれ自体ＣＭＯＳプロセスから知られている機能を持つ、高ドープコンタクト領域４，５，６との間の境界に存在する。ショットキーダイオードを形成するために、ライナー７とドープウェル２の半導体材料との間に、付加的に金属シリサイド層１０があり得る。
【００１７】
図２は、代替の例示的な実施形態を示している。ここでは、ショットキーダイオードは、ｐ導電の基板１内の高圧ｎ型ウェルＨＶｎ上に形成される。この場合は、ドープウェル２内のコンタクト領域４は、強くｎ導電的にドープされる。ショットキーダイオードの個々の部分が形成されるコンタクトホール充填部８の配置は、ここでは、図１に従った例示的な実施形態での配置と比較して改変されている。参照記号は、図１に対応する部分を示している。
【００１８】
ショットキー接合の側方エッジは可能な限り長くなるように設計されるのが好ましい。それゆえ、金属シリサイド層１０が存在する場合には、そのエッジが層平面内に可能な限り広くにパターニングされることが望ましい。ドープウェル２内に配置されたコンタクト領域４の側方境界が類似した構造を有する場合、電力がショットキー接合全体にほぼ等しい小さな距離で供給されるため、より一層有効である。
【００１９】
図３は、図２に従った構造の平面図を示し、対応する場所には印をつけてある。この図３より明らかになることは、この例示的な実施形態においては、コンタクト領域４はドープウェル２と近接して格子を形成していることである。金属シリサイド層１０の細片は格子の部分の間に配置されている。薄いライナーとコンタクトホールに導入されたコンタクトホール充填部は、コンタクト領域４上と、金属シリサイド層１０上にコンタクトＫを形成する。金属シリサイド層１０上のコンタクトはショットキーダイオードの個々の部分を形成する。
【００２０】
図４は、図３の例示的な実施形態の構造と、金属シリサイド層１０が省かれ、ショットキー接合が低ドープ半導体材料上のライナーによって形成されている点が異なる、ある例示的な実施形態を図示している。
【００２１】
図５は、本発明によるショットキーダイオードのさらに好ましい構造を平面図により図示している。この場合には、金属シリサイド層１０は指型形状にパターニングされる。この構造は、半導体本体あるいは基板の上面のドープウェル２内に付与され、埋め込まれる。この場合、高ドープコンタクト領域４も好ましくは同様に指型形状に設計され、金属シリサイド層１と櫛型形状に噛み合わされる。
【００２２】
この例示的な実施形態においては、パターニングされた金属シリサイド層１０の一部であるリード１８が、好ましくは電気接続のために設けられる。電流は、同じように高ドープされたさらなるリード１９を介して、半導体材料内部のコンタクト領域４に供給することができる。リード１９は、コンタクト領域４と結合している。リード１８，１９は、ショットキーダイオードが構成要素として属する電気回路の他の部分にルート決めすることができる。あるいは、図１に従った例示的な実施形態と類似した方法で、リード１８，１９は、上面において金属コンタクトが設けられ得る。後者の場合では、リードは好ましくは、金属コンタクトが上に付与されるコンタクト領域として適した広さに設けられる。
【００２３】
金属シリサイド層１０とコンタクト領域４の互いに平行に伸びる境界により形成される指型形状の構造の場合には、金属シリサイド層１０のエッジとコンタクト領域４との間の距離は、全ての点においてほぼ一様に小さい。金属シリサイド層１０の側方エッジと、好ましくはそこから全ての点で等しい小さな距離にある、対応するコンタクト領域のエッジは、また、代わりに、不規則に湾曲するか分岐するか、亀裂があるように設計され得る。金属シリサイド層が存在しない場合には、同じことがドープウェル内の半導体材料上のライナーとコンタクトホール充填部とによって形成されたショットキー接合のエッジに同様に適用される。
【００２４】
ショットキーダイオードとして作用する接合のエッジは、常に可能な限り長い全長を有するべきである。ショットキーダイオードの金属層は、薄い金属層、特に、コンタクトホール充填部のライナー、金属シリサイド層、または金属シリサイド層上のライナーであり得る。全ての例示的な実施形態において、ショットキー接合に適した金属として好ましいのはチタンである。この場合での金属シリサイド層は、チタンシリサイドである。
【図面の簡単な説明】
【００２５】
【図１】図１は、本発明によるショットキーダイオードの例の断面図を示している。
【図２】図２は、本発明によるショットキーダイオードの例の断面図を示している。
【図３】図３は、図２に従った例の平面図を示している。
【図４】図４は、図２に従った例の平面図を示している。
【図５】図５は、さらなる例の平面図を示す。
【符号の説明】
【００２６】
１ 基板
２ ドープウェル
３ ドープウェル
４ コンタクト領域
５ コンタクト領域
６ コンタクト領域
７ ライナー
８ コンタクトホール充填部
９ コンタクトホール充填部
１０ 金属シリサイド層
１１ 誘電体層
１８ リード
１９ リード
Ｋ コンタクト
ＫＬ コンタクトホール
Ｏｘ 絶縁領域
【０００１】
本発明は、ＣＭＯＳプロセスの観点から製造可能なショットキーダイオードに関する。
【背景技術】
【０００２】
ある金属層が、弱い導電性を有するようにドープされた半導体材料に表面コンタクトとして付与される場合、荷電粒子に関して濃縮されたか、または空乏の層が、使用された材料の種類に応じて、半導体材料のうちの金属に近接したエッジ領域に形成される。空乏エッジ層については、こうして得られた金属と半導体とのコンタクトは、半導体材料のｐｎ接合と同様の特性を有する。このようなダイオード型の金属と半導体とのコンタクトは、Ｗ．Ｓｃｈｏｔｔｋｙによって研究されており、それゆえショットキーダイオードと呼ばれる。
【０００３】
ショットキーダイオードは、高い抵抗を特徴とする逆方向と、印加された電圧の極性に応じてショットキーダイオードが動作され得る順方向とを有する。ショットキーダイオードは、ｐｎ接合を有する従来型のダイオードのような電流の遮断能力を持たないが、それでもなお弱い順方向電圧に対して優れた特徴を示す。それゆえ、ショットキーダイオードは、ＣＭＯＳ技術と同様に、特に高周波回路の用途において必要とされている。しかし、ＣＭＯＳプロセスの観点からショットキーダイオードを製造することは困難である。なぜなら、一般的に利用可能な半導体の層はショットキーダイオードに対して高ドープすぎるからである。
【０００４】
ＣＭＯＳプロセスの観点からは、トランジスターの製造のために、通常のｐ導電の半導体本体あるいは基板中に、互いに相補的なドープウェルが製造される。ｎ型ドープウェルは基板の半導体材料内に配置される。一方、ｐ型ドープウェルはｎ型ドープウェル内に配置される。ドープウェルの占める体積は、どんな場合でも基板の上面まで拡がる。ウェルの界面の上部エッジ、すなわち、基板の上面においては、半導体材料の酸化によって、または、いわゆるＳＴＩ領域（浅いトレンチ分離（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｉｏｎ））として絶縁領域が形成される。そして、基板の上面においてウェルを互いに分離する。ウェルの電気接続のためには金属コンタクトが付与される。その金属コンタクトは、コンタクトホールの充填（ビア）、すなわち、ウェル上の誘電層をエッチングして形成したコンタクトホールの金属充填（ビアホール）によって、好ましくは形成される。そのコンタクトの金属と半導体材料との間の低インピーダンス接合を得るために、ウェル中に形成され、かつ、導電率の符号が等しい、高ドープコンタクト領域に、そのコンタクトが付与される。
【０００５】
ＵＳ４，８７４，７１４は、ＣＭＯＳプロセスの観点から、側方ショットキーダイオードを製造する方法を記載している。ｎ型に低ドープされた半導体材料上のショットキーダイオードとしてのシリサイド半導体接合は、半導体本体の上面上のスペーサーによって、低インピーダンス金属半導体コンタクトから絶縁されている。
【０００６】
ＤＥ １９８ ２４ ４１７ Ａ１は、低インピーダンスｎ導電層がｎ型ウェルの内部に存在する集積可能なショットキーダイオードについて記載している。その導電層にはショットキーコンタクトが提供され、ガードリングによって囲われている。ショットキーコンタクトは中央のｐｎ接合の周囲のリングとして配置されている。
【０００７】
ＪＰ ２０００１７４２９３は、半導体材料上のチタンシリサイドがショットキーダイオードを形成するのに適していることを開示している。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明の目的は、ＣＭＯＳプロセスの観点から、大きなコストを追加することなく実現し得る改善されたショットキーダイオードの構造を、特定することである。
【０００９】
この目的は、請求項１の特徴を有するショットキーダイオードによって達成される。さらに詳細な点は従属クレームより明らかになる。
【課題を解決するための手段】
【００１０】
本発明によるショットキーダイオードは、半導体本体または基板内におけるドープウェルの上面に位置する、薄い金属層、および／または、金属シリサイド層によって形成されたショットキー接合を有する。序論で述べたように、ＣＭＯＳウェル上での低インピーダンスコンタクトの製造と対照的に、金属、好適な実施形態において厳密にいうとチタンは、高ドープコンタクト領域にではなく、ドープウェル（例えば、高圧トランジスター製造のためのＨＶウェル）の低ドープ半導体材料に付与される。
【００１１】
薄い金属層は好ましくはいわゆるライナーによって形成される。ライナーは、コンタクトホールの充填の場合には、半導体材料が金属中に拡散することに対するバリアとして働き、そして半導体材料上でのコンタクトの接着特性を改善することもできる。このライナーは、半導体材料上の薄い層として存在するか、あるいは他の代替の実施形態では、半導体材料上の同様の薄い金属シリサイド層として存在する。ショットキーダイオードの電気的な結合は、基板の上面のコンタクトホール充填部、または、基板上のリードによって形成される。
【００１２】
ショットキーダイオードの動作特性は、基板の表面に平行な電流の流れによって実質的に制御される。そしてその動作特性は、ショットキー接合の側方エッジが可能な限り大きく、特に湾曲するように設計することによって改善される。ライナーあるいは金属シリサイド層によって形成されるショットキー接合のエッジと、高ドープコンタクト領域のショットキー接合に面した側方エッジとの間の距離が実質的に一定となるように、高ドープコンタクト領域を介して低ドープウェルとの電気的な結合が、為されることが好ましい。金属シリサイド層および高ドープコンタクト領域は、特に指型形態にパターニングされ、櫛状形態に、互いに噛み合わされ得る。
【発明を実施するための最良の形態】
【００１３】
本発明によるショットキーダイオードのさらに詳細については、図１から図５に図示した例を用いて以下に説明される。
【００１４】
図１は、ドープウェル２，３を図示している。ウェル２，３は半導体本体内または基板１内に形成され、ウェル３の中にウェル２が配置されている。この場合、基板１はｐ導電基板であり、ドープウェルは、下方高圧ｎ型ウェルＨＶｎ、および、その中に埋め込まれた高圧ｐ型ウェルＨＶｐであり、それらはＣＭＯＳプロセスで相当する構成要素を用いた場合と同様である。内側のドープウェル２の電気結合のために、少なくとも１つのコンタクト領域４が存在する。その領域は、低いコンタクト抵抗を有するように、十分に高ドープされている（この例ではｐ＋型にドープさている）。
【００１５】
この場合には、ドープウェル２は、さらなるドープウェル３の中に配置される。ウェル３では半導体材料は、反対の導電性の符号を有するようにドープされ、この場合はｎ導電である。この例では、電気接続のために、さらなるドープウェルには、導電性が同じ符号を有する（ｎ＋型ドーピング）、少なくとも１つの高ドープコンタクト領域５が設けられ、基板１に対するショットキーダイオードの遮蔽を可能にする。ドープウェル２，３の上部のエッジには、絶縁領域Ｏｘが設けられる。この場合、基板１は電気接続のために、ｐ＋型ドープコンタクト領域６を有する。
【００１６】
この例では、ショットキーダイオードの電気接続は、コンタクトホール充填部８，９によって実現される。コンタクトホール充填部８，９は、構成要素全体の上面を覆う絶縁層１１内のコンタクトホールＫＬに導入されたものである。これらのコンタクトホール充填部はライナー７のような薄い金属層の使用を前提としている。このライナー７は、ショットキー接合として、コンタクトホール充填部８とドープウェル２との間の境界、および、コンタクトホール充填部９とそれ自体ＣＭＯＳプロセスから知られている機能を持つ、高ドープコンタクト領域４，５，６との間の境界に存在する。ショットキーダイオードを形成するために、ライナー７とドープウェル２の半導体材料との間に、付加的に金属シリサイド層１０があり得る。
【００１７】
図２は、代替の例示的な実施形態を示している。ここでは、ショットキーダイオードは、ｐ導電の基板１内の高圧ｎ型ウェルＨＶｎ上に形成される。この場合は、ドープウェル２内のコンタクト領域４は、強くｎ導電的にドープされる。ショットキーダイオードの個々の部分が形成されるコンタクトホール充填部８の配置は、ここでは、図１に従った例示的な実施形態での配置と比較して改変されている。参照記号は、図１に対応する部分を示している。
【００１８】
ショットキー接合の側方エッジは可能な限り長くなるように設計されるのが好ましい。それゆえ、金属シリサイド層１０が存在する場合には、そのエッジが層平面内に可能な限り広くにパターニングされることが望ましい。ドープウェル２内に配置されたコンタクト領域４の側方境界が類似した構造を有する場合、電力がショットキー接合全体にほぼ等しい小さな距離で供給されるため、より一層有効である。
【００１９】
図３は、図２に従った構造の平面図を示し、対応する場所には印をつけてある。この図３より明らかになることは、この例示的な実施形態においては、コンタクト領域４はドープウェル２と近接して格子を形成していることである。金属シリサイド層１０の細片は格子の部分の間に配置されている。薄いライナーとコンタクトホールに導入されたコンタクトホール充填部は、コンタクト領域４上と、金属シリサイド層１０上にコンタクトＫを形成する。金属シリサイド層１０上のコンタクトはショットキーダイオードの個々の部分を形成する。
【００２０】
図４は、図３の例示的な実施形態の構造と、金属シリサイド層１０が省かれ、ショットキー接合が低ドープ半導体材料上のライナーによって形成されている点が異なる、ある例示的な実施形態を図示している。
【００２１】
図５は、本発明によるショットキーダイオードのさらに好ましい構造を平面図により図示している。この場合には、金属シリサイド層１０は指型形状にパターニングされる。この構造は、半導体本体あるいは基板の上面のドープウェル２内に付与され、埋め込まれる。この場合、高ドープコンタクト領域４も好ましくは同様に指型形状に設計され、金属シリサイド層１と櫛型形状に噛み合わされる。
【００２２】
この例示的な実施形態においては、パターニングされた金属シリサイド層１０の一部であるリード１８が、好ましくは電気接続のために設けられる。電流は、同じように高ドープされたさらなるリード１９を介して、半導体材料内部のコンタクト領域４に供給することができる。リード１９は、コンタクト領域４と結合している。リード１８，１９は、ショットキーダイオードが構成要素として属する電気回路の他の部分にルート決めすることができる。あるいは、図１に従った例示的な実施形態と類似した方法で、リード１８，１９は、上面において金属コンタクトが設けられ得る。後者の場合では、リードは好ましくは、金属コンタクトが上に付与されるコンタクト領域として適した広さに設けられる。
【００２３】
金属シリサイド層１０とコンタクト領域４の互いに平行に伸びる境界により形成される指型形状の構造の場合には、金属シリサイド層１０のエッジとコンタクト領域４との間の距離は、全ての点においてほぼ一様に小さい。金属シリサイド層１０の側方エッジと、好ましくはそこから全ての点で等しい小さな距離にある、対応するコンタクト領域のエッジは、また、代わりに、不規則に湾曲するか分岐するか、亀裂があるように設計され得る。金属シリサイド層が存在しない場合には、同じことがドープウェル内の半導体材料上のライナーとコンタクトホール充填部とによって形成されたショットキー接合のエッジに同様に適用される。
【００２４】
ショットキーダイオードとして作用する接合のエッジは、常に可能な限り長い全長を有するべきである。ショットキーダイオードの金属層は、薄い金属層、特に、コンタクトホール充填部のライナー、金属シリサイド層、または金属シリサイド層上のライナーであり得る。全ての例示的な実施形態において、ショットキー接合に適した金属として好ましいのはチタンである。この場合での金属シリサイド層は、チタンシリサイドである。
【図面の簡単な説明】
【００２５】
【図１】図１は、本発明によるショットキーダイオードの例の断面図を示している。
【図２】図２は、本発明によるショットキーダイオードの例の断面図を示している。
【図３】図３は、図２に従った例の平面図を示している。
【図４】図４は、図２に従った例の平面図を示している。
【図５】図５は、さらなる例の平面図を示す。
【符号の説明】
【００２６】
１ 基板
２ ドープウェル
３ ドープウェル
４ コンタクト領域
５ コンタクト領域
６ コンタクト領域
７ ライナー
８ コンタクトホール充填部
９ コンタクトホール充填部
１０ 金属シリサイド層
１１ 誘電体層
１８ リード
１９ リード
Ｋ コンタクト
ＫＬ コンタクトホール
Ｏｘ 絶縁領域
Claims (6)
- 半導体本体または基板（１)内に形成された導電性の低ドープウェル（２)と、
側方エッジを有するショットキー接合を形成する、該ウェル（２)上の金属層と、
該ドープウェル（２）内の側方の境界と低インピーダンスコンタクト接続する、高ドープされた少なくとも一つのコンタクト領域（４）と
を備え、
該金属層は、薄い金属層、コンタクトホール充填のライナ（７)、金属シリサイド層（１０）または金属シリサイド層(１０)上のライナであり、
該コンタクト領域（４)は、格子形状、指型形状または櫛型構造を有するか、または、不規則な曲線、分岐または亀裂エッジを有し、
該ショットキー接合の該側方エッジは、それらが、長く、かつ／または、大きな曲線、不規則な曲線、分岐または亀裂されるように設計されていることを特徴とする、ショットキーダイオード。 - 前記ショットキー接合の前記側方エッジと前記ショットキー接合と面する高ドープコンタクト領域（４）の側方境界との間の距離が実質的に一定である、請求項１に記載のショットキーダイオード。
- 前記ドープウェル（２）は、ＣＭＯＳ技術の高圧ｎ型ウェル、または、高圧ｐ型ウェルである、請求項１または２に記載のショットキーダイオード。
- 前記ドープウェル（２）が、導電性の逆の符号を持つようにドープされたさらなるドープウェル（３）内に配置され、
該さらなるドープウェル（３）には、該さらなるドープウェルと同じ導電性の符号を有する、少なくとも１つのさらなる高ドープコンタクト領域（５）が設けられる、請求項１から３のいずれか１つに記載のショットキーダイオード。 - 指型形状を有する金属シリサイド層（１０）が存在する、請求項１から４のいずれか１つに記載のショットキーダイオード。
- 前記コンタクト領域（４）は指型形状設計であり、櫛型形状で前記金属シリサイド層（１０）と噛み合わされる、請求項５に記載のショットキーダイオード。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10101081A DE10101081B4 (de) | 2001-01-11 | 2001-01-11 | Schottky-Diode |
| PCT/DE2001/004906 WO2002056387A1 (de) | 2001-01-11 | 2001-12-27 | Schottky-diode |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004520707A true JP2004520707A (ja) | 2004-07-08 |
| JP3983671B2 JP3983671B2 (ja) | 2007-09-26 |
Family
ID=7670292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002556952A Expired - Fee Related JP3983671B2 (ja) | 2001-01-11 | 2001-12-27 | ショットキーダイオード |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6885077B2 (ja) |
| EP (1) | EP1350273A1 (ja) |
| JP (1) | JP3983671B2 (ja) |
| CN (1) | CN100409458C (ja) |
| DE (1) | DE10101081B4 (ja) |
| TW (1) | TW511295B (ja) |
| WO (1) | WO2002056387A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012195618A (ja) * | 2005-01-06 | 2012-10-11 | Velox Semiconductor Corp | 窒化ガリウム半導体素子 |
| JP2019144251A (ja) * | 2014-03-24 | 2019-08-29 | フィンガープリント カーズ アクティエボラーグ | 改良された感知素子を備えた容量指紋センサ |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003280020A (ja) * | 2002-03-22 | 2003-10-02 | Seiko Epson Corp | 電気光学装置及びその製造方法並びに電子機器 |
| US6825073B1 (en) * | 2003-09-17 | 2004-11-30 | Chip Integration Tech Co., Ltd. | Schottky diode with high field breakdown and low reverse leakage current |
| US7544557B2 (en) * | 2004-12-15 | 2009-06-09 | Tower Semiconductor Ltd. | Gate defined Schottky diode |
| US7485941B2 (en) * | 2004-12-15 | 2009-02-03 | Tower Semiconductor Ltd. | Cobalt silicide schottky diode on isolated well |
| US20060157748A1 (en) * | 2005-01-20 | 2006-07-20 | Nui Chong | Metal junction diode and process |
| US8759937B2 (en) * | 2005-03-30 | 2014-06-24 | Synopsys, Inc. | Schottky junction diode devices in CMOS with multiple wells |
| US7732887B2 (en) * | 2005-03-30 | 2010-06-08 | Virage Logic Corporation | Schottky junction diode devices in CMOS |
| JP4993941B2 (ja) * | 2006-04-27 | 2012-08-08 | パナソニック株式会社 | 半導体集積回路及びこれを備えたシステムｌｓｉ |
| CN101740381B (zh) * | 2008-11-25 | 2012-02-22 | 上海华虹Nec电子有限公司 | 肖特基二极管的制备方法 |
| TWI397986B (zh) * | 2008-12-31 | 2013-06-01 | Sitronix Technology Corp | High voltage device with electrostatic discharge protection |
| US7808069B2 (en) * | 2008-12-31 | 2010-10-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Robust structure for HVPW Schottky diode |
| US20100193904A1 (en) * | 2009-01-30 | 2010-08-05 | Watt Jeffrey T | Integrated circuit inductor with doped substrate |
| US8237239B2 (en) * | 2009-10-28 | 2012-08-07 | Vanguard International Semiconductor Corporation | Schottky diode device and method for fabricating the same |
| EP2325884B1 (en) * | 2009-11-23 | 2014-01-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of manufacturing a Schottky diode |
| US8878329B2 (en) * | 2010-09-17 | 2014-11-04 | United Microelectronics Corp. | High voltage device having Schottky diode |
| US8518811B2 (en) | 2011-04-08 | 2013-08-27 | Infineon Technologies Ag | Schottky diodes having metal gate electrodes and methods of formation thereof |
| US8860168B2 (en) * | 2012-09-04 | 2014-10-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Schottky isolated NMOS for latch-up prevention |
| US9997510B2 (en) * | 2015-09-09 | 2018-06-12 | Vanguard International Semiconductor Corporation | Semiconductor device layout structure |
| US11164979B1 (en) | 2020-08-06 | 2021-11-02 | Vanguard International Semiconductor Corporation | Semiconductor device |
| US11973148B2 (en) * | 2021-01-15 | 2024-04-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Surface damage control in diodes |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3508125A (en) * | 1966-01-06 | 1970-04-21 | Texas Instruments Inc | Microwave mixer diode comprising a schottky barrier junction |
| GB1539784A (en) * | 1975-02-13 | 1979-02-07 | Honeywell Inc | Integrated circuit rectifier |
| DE2837283C2 (de) * | 1978-08-25 | 1980-08-28 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Planare, in eine Wellenleitung eingefügte Schottky-Diode für hohe Grenzfrequenz |
| JPS6022357A (ja) * | 1983-07-18 | 1985-02-04 | Sumitomo Electric Ind Ltd | レベルシフト用シヨツトキダイオ−ド |
| US4956688A (en) * | 1984-10-29 | 1990-09-11 | Hitachi, Ltd. | Radiation resistant bipolar memory |
| US4835580A (en) * | 1987-04-30 | 1989-05-30 | Texas Instruments Incorporated | Schottky barrier diode and method |
| US4871686A (en) * | 1988-03-28 | 1989-10-03 | Motorola, Inc. | Integrated Schottky diode and transistor |
| US4874714A (en) * | 1988-06-02 | 1989-10-17 | Texas Instruments Incorporated | Method of making laterally oriented Schottky diode |
| JPH0226118A (ja) * | 1988-07-15 | 1990-01-29 | Clarion Co Ltd | 弾性表面波コンボルバ |
| JPH0470110A (ja) * | 1990-07-10 | 1992-03-05 | Clarion Co Ltd | 弾性表面波装置 |
| DE19824417A1 (de) * | 1997-06-03 | 1998-12-10 | El Mos Elektronik In Mos Techn | Integrierbare Schottkydiode |
| JP2000174293A (ja) * | 1998-12-03 | 2000-06-23 | Global Alliance Kk | ショットキーバリア半導体装置及びその製造方法 |
-
2001
- 2001-01-11 DE DE10101081A patent/DE10101081B4/de not_active Expired - Fee Related
- 2001-12-24 TW TW090132021A patent/TW511295B/zh not_active IP Right Cessation
- 2001-12-27 JP JP2002556952A patent/JP3983671B2/ja not_active Expired - Fee Related
- 2001-12-27 EP EP01991679A patent/EP1350273A1/de not_active Ceased
- 2001-12-27 CN CNB018219276A patent/CN100409458C/zh not_active Expired - Fee Related
- 2001-12-27 WO PCT/DE2001/004906 patent/WO2002056387A1/de not_active Application Discontinuation
-
2003
- 2003-07-11 US US10/619,012 patent/US6885077B2/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012195618A (ja) * | 2005-01-06 | 2012-10-11 | Velox Semiconductor Corp | 窒化ガリウム半導体素子 |
| JP2019144251A (ja) * | 2014-03-24 | 2019-08-29 | フィンガープリント カーズ アクティエボラーグ | 改良された感知素子を備えた容量指紋センサ |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1350273A1 (de) | 2003-10-08 |
| WO2002056387A1 (de) | 2002-07-18 |
| DE10101081B4 (de) | 2007-06-06 |
| DE10101081A1 (de) | 2002-07-25 |
| US6885077B2 (en) | 2005-04-26 |
| CN100409458C (zh) | 2008-08-06 |
| JP3983671B2 (ja) | 2007-09-26 |
| TW511295B (en) | 2002-11-21 |
| US20040012066A1 (en) | 2004-01-22 |
| CN1639876A (zh) | 2005-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3983671B2 (ja) | ショットキーダイオード | |
| CN102549754B (zh) | 屏蔽栅极mosfet中的屏蔽接触 | |
| TWI414071B (zh) | 具有增強擊穿電壓的肖特基二極體結構及製造方法 | |
| US20080135970A1 (en) | High Voltage Shottky Diodes | |
| US20090283841A1 (en) | Schottky device | |
| JP2005236320A (ja) | Ｓｏｉ型高耐圧半導体装置 | |
| CN103545311A (zh) | 具有平行电阻器的高压器件 | |
| US7553722B2 (en) | Semiconductor device and method for manufacturing the same | |
| US9496333B2 (en) | Resurf high voltage diode | |
| JP2006173437A (ja) | 半導体装置 | |
| KR20080073313A (ko) | 반도체 장치 및 그 제조 방법 | |
| EP1515371B1 (en) | Semiconductor device comprising a MOS transistor and method of making the same | |
| US10340147B2 (en) | Semiconductor device with equipotential ring contact at curved portion of equipotential ring electrode and method of manufacturing the same | |
| US20090166795A1 (en) | Schottky diode of semiconductor device and method for manufacturing the same | |
| JP3827954B2 (ja) | Ｐｎ分離層をもつｉｇｂｔ | |
| WO2003036699A2 (en) | Lateral semiconductor-on-insulator structure and corresponding manufacturing methods | |
| JP2012238741A (ja) | 半導体装置及びその製造方法 | |
| JP2008004941A (ja) | 静電放電に対する半導体保護構造体 | |
| JP7371724B2 (ja) | 半導体装置とその製造方法 | |
| JP2002026315A (ja) | 半導体装置 | |
| JP2003031821A (ja) | 半導体装置 | |
| JP2002026314A (ja) | 半導体装置 | |
| JP2004273647A (ja) | 半導体素子及びその製造方法 | |
| CN216054719U (zh) | 半导体结构 | |
| KR100703231B1 (ko) | 반도체장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060913 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061006 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070105 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070130 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070501 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070605 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070704 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3983671 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110713 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120713 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130713 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |