TW511295B - Schottky diode - Google Patents

Description

發明背景 本發明係關於一種可在CMOS製程背景下製造之蕭基二極 體。 如果在導電性微弱的摻雜半導體材料中塗佈一金屬層作 為表面接點的話，在該半導體材料的邊緣區_與該金屬相鄰_ 便會形成一電荷載子盈滿（ennched)或空乏（depleted)的層， 視所使用的材料種類而定。如果是空乏邊緣層的話，所得 到的金屬-半導體接點的特性便相當於半導體材料中的肿接 面坆種類似二極體的金屬-半導體接點係由w Sch〇ttky所 發現的，因此稱為蕭基二極體。 蕭基二極體具有一逆向，其特徵為高電阻，及一順向， 其中该蕭基二極體可以操作的方向係由所施加的電壓極性 來決定。雖然蕭基二極體並不具有含卯接面之習用二極體 的阻隔犯力，但是仍然可以小順向電壓來區別。所以，在 CMOS技術中亦難要蕭基二極體，特別是在運用高頻電路時 。然而，因為可用半導體層通常都摻雜太重不適合蕭基二 極體，所以很難利用CM〇s製程製造蕭基二極體。 在CMOS製程背景中，針對電晶體的製造，通常會在p導 體，導體主體或基板中製造互補的摻雜井。η摻雜井係配置 在°玄基板的半導體材料中，而Ρ摻雜井則係配置在該η摻雜 井中在兩種情形中，摻雜井所佔據的體積都會延伸至該 基板的頂端。在該井的介面的上緣處，會由該半導體材料 氧化物形成絕緣區或所謂的STI區（shaU〇w以⑽ Λ溝木、纟巴緣）’亚且在該基板的頂端處將該井相互隔絕。 -4- 本紙張尺度適用中國國豕標準(CNS) A4規格(21〇X 297公爱j "------ 511295 五、發明説明（ 對井的電性連接來說’會塗佈一金屬接點 形成的，也就是說在該井上的:= 金屬(通這孔）之金屬填充料。為了在該接點的 接材料之間取得—低阻抗接面，會在重摻雜 I.占4加人該接點’丨中該區係形以該井之中並且呈 有相同的導電符號。 、 美▲國專利4,874,714描述-種在CM〇s製程背景下製造一横 向蕭基二極體的方法。利用該半導體本體頂端處的間隔物 ::p:er)將弱_雜半導體材料中之蕭基二極體的矽化物半 ‘ 接面與低阻抗金屬_半導體接點隔絕。 德國專利198 24 417 A1描述-種可整合之蕭基二極體，其 :在η型井中具有一低阻抗n導體層，該層具有一蕭基接點 並且由-保護環（guard dng)所圍繞。該蕭基接點係配置成 環狀環繞中心pn接面。 曰本專利2000丨74293則揭露半導體材料中的矽化鈦適合 形成蕭基二極體。; 本發明的目的係說明一種蕭基二極體的改良結構，其可 在CMOS製程背景下製造而不需花費太多額外的費用。 該目的係藉由具有申請專利範圍第丨項特徵的蕭基二極體 達成。從隨附的申請專利範圍中便可以顯現出其精進之處。 根據本發明的蕭基二極體具有一由半導體主體或基板中 推雜井頂端處之薄金屬層及/或金屬矽化物層所形成之蕭基 接面。如同引言中所述，與製造CMOS井中低阻抗接點相反 的疋’不會在重掺雜接點區中塗佈一金屬，更確切地說係 -5- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐)

裝 訂

A7

該較佳具體實施例中的 導體材料中塗佈一金屬 HV井。 欽，反而會在該摻雜井之輕摻雜半 舉例來說，製造高電壓電晶體的 該薄金屬層較佳的係由所謂的槪塾（lmer)所形成的，在接 孔填充料的^形中，其係作為—位障防止該半導體材料 向外擴散至该金屬中並且用以改良該半導體材料中接點之 黏著特性。該襯墊係作為該半導體材料中或，在替代的具 體實施例巾，該半導體材料之薄金屬矽化物層中的薄層。 、。亥蕭基一極體的電性連接係由該基板頂端處的接點孔填充 料或由該基板中的_引線（lead)所形成的。 該蕭基二極體的操作特·性基本上係由與該基板表面平行 的電流來控制，並且將該蕭基接面的橫向邊緣設計得越長 ，尤其是大幅度的曲線，越能改良其特性。透過該重摻雜 接點區與該輕摻雜井的電性連接的較佳方式係在由該襯墊 或4金屬石夕化物層所形成之蕭基接面邊緣與該重摻雜接點 區的橫向邊緣-面對該蕭基接面-之間保持一恆定距離。該金 屬石夕化物層及該重摻雜接點區可以，特別是，指狀（finger_ shaped)方式進行圖樣處理並且以梳狀（c〇inb-like)方式相互 交錯（intermesh)。 下面將利用圖1至5所示的實例詳細說明根據本發明之蕭 基二極體。 圖式簡單說明 圖1及2所示的係根據本發明之蕭基二極體個別實例的剖 面圖。 -6- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐） 五 、發明説明（ =4所示的係根據圖2之個別實例的平面圖。 圖所不係的另「實例的平面圖。 圖式詳細說明 且其配斤置:的：井2、3係形成於半導體主體或基板1中並 P導體基二'二個在另一個内部。在此例中，綠1係-# 土❿核雜井則係一較低的高電壓η型井HVn及一 所'r用的高電&型井HVp，與相同組件之™0S製程 =有1^目同。對於内側推雜井2的電性連接而言，至 二Η丨：錢接點電阻之接點區4 ’此實例中的P +摻雜。 雜的半二摻雜井2係配置於另-摻雜井3中，其中所摻 此容ηI 4係相反的導電符號，在此例中係η導體。在 -=’Γ。，對電性連接而言’該另—摻雜井具有至少一相 ==號(η、雜)的重摻雜接點區5並且將該蕭基二極體 ^亥基板m離。摻雜井2、3的上緣具有絕緣區〇χ。在此例 的基二1具有-作為電性連接Ρ+摻雜的接點區6。 在此Λ例中，該蕭基二極體的電性連接係藉 組件頂端之介電層U之接點級中導入接點孔填充二 而達成。接點孔填充料的前提係先以—薄金屬層作為概塾7 。襯塾7係位於接:.點孔填充料8及作為蕭基接面的摻雜井2之 間’以及位於接點孔填充料9及具有⑽仍製程熟知功能的 重按雜接點區4、5、6之間的邊界處。為了形成蕭基二極體 ’在这襯塾7及該摻雜井2的半導體材料之間還有— 金屬石夕化物層10。 、 、 圖2所示的係另—具體實施例，其中該蕭基二極體係形成 本紙張尺度適用中國國家標準(CNS) Α4規格(210X297公爱） 511295 A7 B7 五、發明説明（5 ) 於P導體基板1之高電壓η型井HVn中。在此例中，摻雜井2 之接點區4係以n導體重摻雜的方式形成。此處對形成該蕭 基二極體個別部分的接點孔填充料8的配置會根據圖丨示範 性具體實施例中的配置加以修正。參考符號指出對應圖1的 部件。 蕭基接面的橫向邊緣較佳的係可以設計得越長越好。所 以，假設有金屬矽化物層1〇存在的話，最好可以將其中的 邊緣圖樣處理至該層平面的最大可能範圍。另外其優點係 ，如果配置在摻雜井2中的接點區4的橫向邊界具有相似結 構的話’便可以約略相等的短距離供應電源給該蕭基接面。 圖3所示的係根據圖2標示的位置處之結構的平面圖。從 此結構可以發現A在此示範性具體實施例中，接點區4係與 乜濰井2相連並且形成一晶格。條狀的金屬矽化物層1 〇係配 置在該晶格部分之間。該薄襯墊及導入該接點孔之接點孔 填充料會在接點區4及金屬發化物層丨〇中形成接點K。在金 屬矽化物層10中的接點會形成該蕭基二極體的個別部分。 圖4所不的係具有圖3示範性具體實施例結構之示範性呈 體實施例’其差別係省略金屬碎化物層1〇而由該輕推雜半 導體材料中的襯墊形成該蕭基接面。

裝 訂

k 、，圖5所示的係拫據本發明之蕭基二極體之另一較佳結* :面圖。纟此例中，會以指狀方式對該金屬矽化物層i 仃圖樣化。此結構係運用及嵌人於該半導體主體或基才 =之摻雜井2中。在此例中，較佳的係該重摻雜接點 ^曰狀設計並且以梳狀方式與金屬魏物層Π)相互交錯， 本紙中國國家標 -8 - 511295

在此不耗性具體實施例中，較佳的係已圖樣化的金屬石夕 化物層1G-部份的引線18可以提供電性連接。電流可以透 過相同重摻雜的另-條引線19，其與接點區4融合在_起， 料至該半導體材料内的接點區4。引線18、19會繞接至將 該蕭基二極體當成一組件之電子電路的另一部份中，或是 以相似的方式繞接至根據圖⑽示之示範性具體實施例中， 在其頂端處具有金屬接點。在後者情形中，較佳的係該引 線具有適當的延伸區作為塗佈該金屬接點之接點區。 在指狀結構中，因為金屬矽化物層1〇的邊界及接點區4的 邊界-彼此相互平行.的關係，所以在所有位置中該金屬石夕化 物層10的邊緣及該接點區4的邊緣之間的距離都約略均勻的 小。金屬石夕化物層1〇的橫向邊、緣及’較佳的係位於所有位 置都相等的小距離處，相關接點區的邊緣卻設計成不規則 彎曲狀’交錯狀或多裂縫狀。如果沒有金屬矽化物層的話 ，同樣的情形亦適用於由該摻雜井之半導體材料中之襯墊 及接點孔填充料所形成之蕭基接面的邊緣中。 作為蕭基二極體的接面邊緣應該具有最長的可能整體長 度。該蕭基二極體的金屬層可以係一薄金屬層，特別是接 點孔填充料之襯墊，或金屬矽化物層或金屬矽化物層中的 襯墊。在所有示範性具體實施例中，適合作微蕭基接面的 金屬較佳的係鈦，在此例中金屬矽化物層則係石夕化鈦。 -9- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐)

裝 訂

511295 A7 B7 五、發明説明（7 ) 參考符號表 1 基板 2 摻雜井 3 摻雜井 4 接點區 5 接點區， 6 接點區 7 襯墊 8 接點孔填充料 9 接點孔填充料 10 金屬石夕化物層 11 介電層 18 引線 19 引線 K 接點 KL 接點孔 Ox 絕緣區 -10- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐)

Claims (1)

1. 、申請專利範圍 一種蕭基二極體，具有： 一弱導體摻雜井（2)，复筏 )，、係形成於一半導體主體或基板 ⑴τ， 其位於該井⑺中’用於形成一具有 緣之肅基接面，及 至少一接點區（4)，复私士 > , 其係重摻雜作為該摻雜井（2)中具有 k向邊界之低阻抗接點連接， 其特徵為 Λ玉屬層& 3金屬層、—接點孔填充料之-襯墊（7) 至屬矽化物層(10)或一金屬矽化物層⑽中之一襯 塾， 该接點區（4)具有一曰ij I ▲ 其、 曰曰栳狀、指狀或梳狀結構或具有一 不規則彎曲狀、交錯狀或多裂缝狀邊緣，及 該蕭基接面之橫向邊緣係設計以使其非常長及/或非常 彎曲、不規則彎 ·曲狀、交錯狀或多裂縫狀。 如申請專利範圍第1須 ^ ☆ 、之肅基一極體，其中在該蕭基接面 之也、向β緣與面對该蕭基接面之該重摻雜接點區⑷之橫 向邊緣之間基本上會保持恆定距離。 4. 如申印專利粑圍第i或2項之蕭基二極體，其中該推雜井 (2)係CMOS技術中之一高電壓n型井或一高電壓口型井。 如申凊專利範圍第1或2項之蕭基二極體，其中 該摻雜井（2)係配置於一另一 '另摻雜井（3)中，其破摻雜成 相反導電符號，及 另杉雜井（J)具有與該另一摻雜井相同導電符號的 -11 -

   511295 A8 B8 C8 D8 、申請專利範圍 至少一另一重摻雜接點區（5)。 5·如申請專利範圍第1項之蕭基二極體，其中 存在一具有一指狀結構之金屬矽化物層（10)。 6.如申請專利範圍第5項之蕭基二極體，其中該接點區（4) 係一指狀設計並且以梳狀方式與金屬石夕化物層（1 〇)相互 交錯。 -12- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)