CN107293541B - 保护以防过热的功率部件 - Google Patents

保护以防过热的功率部件 Download PDF

Info

Publication number
CN107293541B
CN107293541B CN201610862478.4A CN201610862478A CN107293541B CN 107293541 B CN107293541 B CN 107293541B CN 201610862478 A CN201610862478 A CN 201610862478A CN 107293541 B CN107293541 B CN 107293541B
Authority
CN
China
Prior art keywords
layer
conductivity type
contact
porous silicon
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610862478.4A
Other languages
English (en)
Other versions
CN107293541A (zh
Inventor
S·蒙纳德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Tours SAS
Original Assignee
STMicroelectronics Tours SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Tours SAS filed Critical STMicroelectronics Tours SAS
Priority to CN202110466028.4A priority Critical patent/CN113206077A/zh
Publication of CN107293541A publication Critical patent/CN107293541A/zh
Application granted granted Critical
Publication of CN107293541B publication Critical patent/CN107293541B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7404—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7404—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device
    • H01L29/7412—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device the device being a diode
    • H01L29/7416—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device the device being a diode the device being an antiparallel diode, e.g. RCT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/747—Bidirectional devices, e.g. triacs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41716—Cathode or anode electrodes for thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42308—Gate electrodes for thyristors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thyristors (AREA)

Abstract

三端双向可控硅开关具有从硅衬底形成的竖直结构，硅衬底具有上侧表面。上侧表面上的主涂敷金属的第一部分置于被形成在第二传导类型的层中的第一传导类型的第一区域上。主涂敷金属的第二部分置于上述层的部分上。上侧表面上的栅极涂敷金属置于在第一区域的附近形成在上述层中的第一传导类型的第二区域上。在上侧表面上形成在上述层中的多孔硅棒具有与栅极涂敷金属接触的第一端以及与主涂敷金属接触的第二端。

Description

保护以防过热的功率部件
优先权声明
本申请要求2016年3月31日提交的法国专利申请第16/52822号的优先权权益，其全部公开内容通过引用在法律许可的最大程度上被合并于此。
技术领域
本公开涉及保护以防过热的功率部件，并且更具体地涉及保护以防温度增加的具有竖直结构的三端双向可控硅开关和晶闸管。
背景技术
具有竖直结构的三端双向可控硅开关和晶闸管是包括至少四个层和/或交替传导类型的半导体区域的堆叠的电子功率开关。在这样的部件中，第一金属化层或主电极A1置于堆叠的主表面上。第二金属化层或主电极A2置于堆叠的其它主表面上。金属化层或栅电极G与主电极A1置于堆叠的同一表面上。
通常，当这些部件中的一个部件的主电极A1与A2之间存在电势差时，主电极A1与A2之间的电流的流动以栅极电流在栅电极上的应用为条件。一旦在主电极之间的电流流动已经被建立，则这些部件保持传导电流直到其在被称为保持电流的门限值下面通过。
图1对应于美国专利申请公开第2015/0108537号(通过引用被合并)的图7。本附图是具有竖直结构的三端双向可控硅开关1的示例的横截面视图。
三端双向可控硅开关1从轻掺杂N型硅衬底3(N-)形成。衬底3的上表面和下表面包括P型掺杂层5和7。上部层5包含重掺杂N型区域9(N+)和重掺杂N型区域11(N+)。下部层7在基本上与在俯视图中由区域9占据的区域互补的区域中包含重掺杂N型区域13(N+)。主电极A1被布置在衬底3的上表面上，跨着P型掺杂层5的部分和N+区域9。主电极A2被布置在衬底3的下表面上，跨着P型掺杂层7的部分和N+区域13。栅电极G布置在衬底3的上表面上，跨着P型掺杂层5的部分和N+区域11。
当三端双向可控硅开关1处于断开状态并且栅极信号被施加给端子G时，栅极电流IGK在端子G与A1之间流经P层5，P层5在端子之间形成电阻器RGK。如果栅极电流IGK的绝对值大于三端双向可控硅开关1的接通门限，则端子G与A1之间的电压降VGK足以接通三端双向可控硅开关1，三端双向可控硅开关1从断开状态切换至接通状态。
三端双向可控硅开关1的缺点在于，当其温度增加时，P层5的电阻增加，并且因此等效电阻RGK的值增加。因此，即使端子G与A1之间的电流IGK小于标称接通电流，这一电流的流动仍然可以在P层5中引起高的电压降，从而引起三端双向可控硅开关1的寄生接通。该寄生开始有助于将三端双向可控硅开关温度增加至高达能够引起三端双向可控硅开关的劣化或者甚至毁坏的很高的值。晶闸管也存在相同的问题。
图2对应于美国专利申请公开第2012/0250200号(通过引用被合并)的图3(a)。本附图是防止过热的三端双向可控硅开关20的保护的示例的电路图。
三端双向可控硅开关20包括主端子A1和A2以及栅极端子G。三端双向可控硅开关20的端子G与端子A1之间连接有肖克利(Shockley)二极管30。肖克利二极管30热链接至三端双向可控硅开关20。
在操作中，肖克利二极管30初始处于断开状态并且三端双向可控硅开关20正常操作。当三端双向可控硅开关20过热时，肖克利二极管的温度增加并且其接通门限减小。因此，当栅极信号被施加给端子G时，该信号通过肖克利二极管被偏离。因此，没有电流流经被肖克利二极管短路的电阻器RGK，并且三端双向可控硅开关20保持断开状态。这使得能够避免三端双向可控硅开关的温度继续增加，从而防止其劣化或者其毁坏。
关于图2所描述的保护相对较难实现和调节，并且还相对较笨重。
因此，期望具有包括保护以防过热的三端双向可控硅开关和晶闸管，从而克服现有的保护方案的至少某些缺点。
发明内容
实施例提供了一种具有竖直结构的三端双向可控硅开关，其在硅衬底的上侧表面上包括：具有第一部分和第二部分的主金属化层，第一部分置于被形成在第二传导类型的层中的第一传导类型的第一区域上，并且第二部分置于上述层的部分上；置于在第一区域的附近形成在上述层中的第一传导类型的第二区域上的栅极金属化层；以及被形成在上述层中的至少一个多孔硅棒，上述棒的第一端与金属化层接触并且上述棒的第二端与主金属化层接触。
根据实施例，栅极金属化层仅与第二区域和上述至少一个多孔硅棒电接触。
根据实施例，三端双向可控硅开关包括：第一多孔硅棒，具有与主金属化层的上述第一部分接触的第一端；以及第二多孔硅棒，具有与主金属化层的上述第二部分接触的第二端。
根据实施例，三端双向可控硅开关包括棒，该棒具有在上述第一区域中延伸的第一部分并且具有在上述层的上述部分中延伸的第二部分。
另一实施例提供一种具有竖直结构的晶闸管，其在硅衬底的上侧表面上包括：置于形成在第二传导类型的层中的第一传导类型的第一区域上的主金属化层；置于第二区域上的栅极金属化层，第二区域由在上述第一区域的附近形成在上述层中的第一传导类型的多孔硅或掺杂的硅制成；以及形成在上述层中的至少一个多孔硅棒，上述棒的第一端与栅极金属化层接触，并且上述棒的第二端与主金属化层接触。
根据实施例，在其第一端与第二端之间，棒包括在上述第一区域中延伸的部分。
附图说明
将结合附图在具体实施例的以下非限制性描述中详细讨论以上以及其它特征和优点，在附图中：
图1先前已经描述并且对应于公开第2015/0108537号的图7；
图2先前已经描述并且对应于公开第2012/0250200号的图3(a)；
图3A到3C示意性地示出保护以防温度增加的三端双向可控硅开关的实施例；
图4示意性地示出图3A到3C的三端双向可控硅开关的替代实施例；以及
图5A和5B示意性地示出保护以防温度增加的晶闸管的实施例。
具体实施方式
在各种附图中，相同的元件用相同的附图标记来表示，并且另外，各种附图没有按比例。
在以下描述中，术语“右手”、“上部”、“下部”等指代所涉及的元件在对应附图中的方位。除非另外提及，否则表达“布置在……上”以及“置于……上”表示布置在……上并且与其接触以及“置于……上并且与其接触”。
图3A、3B和3C示意性地示出保护以防过热的三端双向可控硅开关40的实施例。图3A是俯视图，图3B和3C是沿着图3A的相应平面AA和BB的横截面视图。
三端双向可控硅开关40包括交替传导类型(分别为PNP)的硅层41、43和45，其分别对应于关于图1描述的三端双向可控硅开关1的层7、衬底3和层5。上部P层45中形成有重掺杂N型硅区域47(N+)，下部P层41中形成有重掺杂N型硅区域49(N+)。在三端双向可控硅开关40的角落处，在上部P层45中在N+区域47的附近形成有重掺杂N型硅区域51(N+)。在本实施例中，N+区域51在俯视图中具有正方形形状。另外，N+区域47在俯视图中具有包括切削角(在图3A的右手侧)和相对N+区域51的三角形形状。虽然这在图3A到3C中没有示出，N+区域49占据在俯视图中基本上与由N+区域47所占据的区域互补的区域。
上部主金属化层A1置于层和/或区域41、43、45、47、49和51的堆叠的上表面上，跨着N+区域47和上部P层45。主金属化层A2置于堆叠的下表面上，跨着N+区域49和上部P层41。栅极金属化层G置于N+区域51上。绝缘层53布置在堆叠的上表面和下表面上，并且界定金属化层A1、A2和G与堆叠的半导体区域和/或层之间的电接触的表面。电接触表面由图3A中的虚线55来界定。
三端双向可控硅开关40还包括由形成在P层45中的多孔硅制成的两个棒57和59。棒57的一端57A被布置在N+区域51中并且与栅极金属化层G接触，棒57的另一端57B被布置在N+区域47中并且与主金属化层A1接触。棒59的一端59A被布置在N+区域51中并且与栅极金属化层G接触，棒59的另一端59B被布置在P层45的部分中，在P层45的部分上停留有金属化层A1的部分，端59B与主金属化层A1的该部分接触。在其端部之间，棒57和59涂敷有上部绝缘层53。因此，虽然棒57的部分在N+区域51中延伸，并且棒59的部分在涂敷有金属化层A1的P层的部分中延伸，然而棒57和59的这些部分与金属化层A1没有电接触。另外，栅极金属化层G仅与N+区域51以及棒57和59的端部57A和59A电接触。
考虑在端子A1与A2之间施加电势差的情况。如果正的或者负的栅极电流IGK(绝对值)大于在端子G与A1之间流动的三端双向可控硅开关40的接通电流，则电流IGK基本上流经多孔硅棒57和59，这在端子G与A1之间形成电阻器RGK。对于低温，电阻RGK高，从而端子G与A1之间的电压VKG足以接通三端双向可控硅开关40。然而，当三端双向可控硅开关40过热时，电阻RGK减小，因此端子G与A1之间的电压VGK不再足以接通三端双向可控硅开关40，三端双向可控硅开关40保持断开状态。
在电极G与A1之间设置多孔硅棒57和59从而使得能够避免三端双向可控硅开关40一旦过热则变得具有传导性。
应当理解，以相同的方式，在根据期望的接通条件来选择三端双向可控硅开关40的不同半导体区域的掺杂水平和尺寸时，也选择棒57和59的多孔性和尺寸，使得三端双向可控硅开关40在给定温度门限以上不再接通。对于给定温度门限，可以借助于本领域技术人员当前所使用的仿真工具来确定棒57和59的多孔性和尺寸。多孔硅区域、例如棒在掺杂半导体层中的形成例如在公开第2015/0108537号中有描述。
有利地，棒57和59具有小的体积，并且优选地最接近遭受最强温度增加的三端双向可控硅开关40的区域延伸。另外，与如图2所示出的由肖克利二极管来执行保护以防过热的情况相反，棒57和59使得能够保护三端双向可控硅开关40以防过热，而不管其操作象限如何。
上文中所描述的三端双向可控硅开关40可以被视为反并联组装的两个晶闸管，第一晶闸管包括层47、45、43和41，第二晶闸管包括层49、41、43和45。棒57对第一晶闸管的过热更敏感，并且棒59对第二晶闸管的过热更敏感。上文中所描述的保护以防过热因此有利地使得能够将在形成三端双向可控硅开关40的晶闸管中的某个晶闸管或另一晶闸管中发生的温度增加考虑在内。
图4是图3A到3C的三端双向可控硅开关的替代实施例的俯视图。
图4的三端双向可控硅开关60与图3A到3C的三端双向可控硅开关40包括相同的元件，其中不同之处在于，多孔硅棒57和59被单个多孔硅棒61所代替。棒61的一端61A被布置在N+区域51中并且与栅极金属化层G接触。棒61的另一端61B被布置在P层45中并且与主金属化层A1接触。在其端部61A与61B之间，棒包括在P层45和N+区域47中延伸的部分。棒61的这一部分的大致第一半在P层45中延伸，并且棒61的这一部分的大致第二半在N+区域47中延伸。在端部61A与61B之间，棒涂覆有绝缘层53。因此，棒61在P层和N+区域47中延伸的部分与金属化层A1没有电接触。在图4的三端双向可控硅开关40中，栅极金属化层G仅与N+区域51以及棒61的端部61A电接触。
有利地，棒61的端部61B被布置在三端双向可控硅开关的基本中央区域，也就是，在最可代表三端双向可控硅开关温度的区域。
图5A和5B示意性地示出保护以防温度增加的晶闸管70的实施例。图5A是俯视图，图5B是沿着图5A的平面AA的横截面视图。
晶闸管70包括具有交替传导类型(分别为PNP)的硅层41、43和45。上部P层45的主部分中形成有重掺杂N型硅区域71(N+)。在俯视图中，N+区域71具有例如基本上正方形的形状。上部主金属化层A1置于N+区域71上，下部主金属化层A2置于下部P层41上。在晶闸管的角落处，栅极金属化层G置于形成在上部P层45中的重掺杂N型区域72(N+)上。应当注意，在这样的配置中，晶闸管可以通过正栅极电流和负栅极电流二者来被接通，然而对于其中仅正的接通才是可能的传统的晶闸管却不是这样的。作为变型，区域72可以由多孔硅而非重掺杂N型硅(N+)制成。在本实施例中，绝缘层53被布置在堆叠的上表面和下表面上，并且界定金属化层A1、A2和G与堆叠的半导体区域和/或层之间的电接触的表面。电接触表面由图5A中的虚线55来界定。
层45中形成有多孔硅棒73。棒73的一端73A被布置在金属化层G下面并且与金属化层G接触，棒73的另一端73B布置在金属化层A1下面并且与金属化层A1接触。在棒73的端部73A与73B之间，棒73涂敷有绝缘层53。因此，虽然在其端部73A与73B之间，棒73包括在N+区域71中延伸的部分，然而这一部分与金属化层A1没有电接触。另外，栅极金属化层G仅与区域72以及棒73的端部73A电接触。
在操作中，类似于针对图3A到图4的三端双向可控硅开关所描述的，当端子G与A1之间有栅极电流IGK流经时，该电流基本上流经棒73，其在这些端子之间形成电阻器RGK。对于正常操作温度，等效电阻器RGK具有高的值。因此，当电流IGK大于标称晶闸管接通电流时，金属化层G与A1之间的电压降VGK足以接通晶闸管。然而，当晶闸管过热时，电阻RGK减小，从而金属化层G与A1之间的电压降VGK不再足以接通晶闸管，晶闸管保持断开状态。
有利地，棒73的端部73B被布置在N+区域71的基本上中央区域，也就是在遭受最强温度增加的晶闸管区域。
按照与先前所描述的三端双向可控硅开关40相同的方式，本领域技术人员可以修改棒73在晶闸管70中被布置的方式，使得棒最接近遭受最强温度增加的晶闸管区域。还可以提供在晶闸管中布置多于一个多孔硅以对在晶闸管的不同区域发生的温度增加敏感。
作为示例，在103到104ohm.cm的范围中选择棒57、59、61和73的多孔硅在25℃下的电阻率。另外，在形成集成功率部件、诸如先前使用硅描述的部件的技术方法中，不同的层和/或区域的厚度为：
-对于区域47、49、51和71，从5到20μm，例如为10μm，
-对于层41和45，从10到50μm，例如为35μm，
-对于棒57、59、61和73，从10到25μm，例如为15μm，以及
-对于层43，从50到200μm，例如为100μm。
掺杂浓度例如是：
-对于轻掺杂N型层43(N-)，在1014到1015at./cm3的范围内，
-对于重掺杂N型区域47、49、51和71(N+)，在1020at./cm3的数量级，以及
-对于P型层41和45，在5.107到5.1018at./cm3的范围内
更一般地，相对而言，棒57、59、61和73的厚度例如在层45的厚度的0.5到1倍的范围内。
已经描述了具体实施例。本领域技术人员将会想到各种替代、修改和改进。特别地，虽然描述了区域47、49、51、71和73以及金属化层G、A1和A2的具体形状，然而应当理解，这些形状可以修改。例如，在图5A和5B的晶闸管70中，N+区域71可以被发射极短路所中断，发射极短路也就是P层45的材料变为与金属化层A1接触的区域。虽然描述了栅极金属化层关于主金属化层A1的具体布置，然而上文所描述的实施例可以被适配成金属化层G和A1的其它布置，例如被适配成具有中央栅极的结构。
以上描述使用直线棒来说明。然而，应当理解，棒可以弯曲或波动。
这样的替代、修改和改进旨在作为本公开的部分，并且旨在处于本发明的精神和范围内。因此，以上描述仅作为示例，而非旨在作为限制。本发明仅如以下权利要求及其等同方案中所定义地被限制。

Claims (15)

1.一种具有竖直结构的三端双向可控硅开关，包括：
硅衬底，具有上侧表面；
主金属化层，在所述上侧表面上并且具有第一部分和第二部分，所述第一部分置于被形成在第二传导类型的层中的第一传导类型的第一区域上，并且所述第二部分置于所述第二传导类型的所述层的部分上；
栅极金属化层，在所述上侧表面上并且置于在所述第一区域附近被形成在所述第二传导类型的所述层中的所述第一传导类型的第二区域上；以及
被形成在所述第二传导类型的所述层中的至少一个多孔硅棒，其中所述多孔硅棒的第一端与所述栅极金属化层接触，并且其中所述多孔硅棒的第二端与所述主金属化层接触。
2.根据权利要求1所述的三端双向可控硅开关，其中所述栅极金属化层仅与所述第二区域和所述至少一个多孔硅棒电接触。
3.根据权利要求1所述的三端双向可控硅开关，其中所述至少一个多孔硅棒包括：
第一多孔硅棒，具有与所述主金属化层的所述第一部分接触的第一端；以及
第二多孔硅棒，具有与所述主金属化层的所述第二部分接触的第二端。
4.根据权利要求1所述的三端双向可控硅开关，其中所述至少一个多孔硅棒具有在所述第一区域中延伸的第一部分并且具有在所述第二传导类型的所述层的所述部分中延伸的第二部分。
5.根据权利要求1所述的三端双向可控硅开关，其中所述至少一个多孔硅棒形成在较低温度下具有相对较高电阻、并且在较高温度下具有相对较低电阻的电阻器。
6.根据权利要求1所述的三端双向可控硅开关，其中所述至少一个多孔硅棒形成具有可变电阻值的电阻器，所述可变电阻值随着所述三端双向可控硅开关的温度升高而减小。
7.一种具有竖直结构的晶闸管，包括：
硅衬底，具有上侧表面；
主金属化层，在所述上侧表面上并且置于被形成在第二传导类型的层中的第一传导类型的第一区域上；
栅极金属化层，在所述上侧表面上并且置于在所述第一区域附近被形成在所述第二传导类型的所述层中的所述第一传导类型的掺杂的硅区域上；以及
多孔硅棒，被形成在所述第二传导类型的所述层中并且具有与所述栅极金属化层接触的第一端以及与所述主金属化层接触的第二端。
8.根据权利要求7所述的晶闸管，其中在所述第一端与所述第二端之间，所述多孔硅棒包括在所述第一区域中延伸的部分。
9.根据权利要求7所述的晶闸管，其中所述多孔硅棒形成在较低温度下具有相对较高电阻、并且在较高温度下具有相对较低电阻的电阻器。
10.根据权利要求7所述的晶闸管，其中所述多孔硅棒形成具有可变电阻值的电阻器，所述可变电阻值随着所述晶闸管的温度升高而减小。
11.一种集成电路，包括：
具有第一表面和第二表面的硅衬底，其中所述硅衬底包括多个交替的传导层；
在所述第一表面上的第一金属触点；
在所述第二表面上的第二金属触点；
在所述第一表面上的栅极金属触点；以及
在所述硅衬底中在所述第一表面处的多孔硅棒，所述多孔硅棒具有与所述第一金属触点接触的第一端以及与所述栅极金属触点接触的第二端。
12.根据权利要求11所述的集成电路，其中所述多个交替的传导层包括：
在所述第一表面处的第一传导类型的层；
在所述第一传导类型的所述层内并且在所述第一金属触点下面延伸的第二传导类型的第一掺杂区域；以及
在所述第一传导类型的所述层内的所述第二传导类型的第二掺杂区域，所述第二掺杂区域与所述第一掺杂区域分离并且在所述栅极金属触点下面延伸，
其中所述多孔硅棒的所述第一端与所述第一掺杂区域接触并且其中所述多孔硅棒的所述第二端与所述第二掺杂区域接触。
13.根据权利要求11所述的集成电路，其中所述多个交替的传导层包括：
在所述第一表面处的第一传导类型的层；以及
在所述第一传导类型的所述层内并且在所述第一金属触点下面延伸的第二传导类型的掺杂区域，
其中所述多孔硅棒的所述第一端与所述掺杂区域接触，并且其中所述多孔硅棒的所述第二端与所述第一传导类型的所述层接触。
14.根据权利要求11所述的集成电路，其中所述多个交替的传导层包括：
在所述第一表面处的第一传导类型的层；
在所述第一传导类型的所述层内并且在所述第一金属触点下面延伸的第二传导类型的第一掺杂区域；以及
在所述第一传导类型的所述层内的所述第二传导类型的第二掺杂区域，所述第二掺杂区域与所述第一掺杂区域分离并且在所述栅极金属触点下面延伸，
其中所述多孔硅棒包括：
第一多孔硅棒，具有与所述第一金属触点和所述第一掺杂区域接触的第一端以及与所述栅极金属触点和所述第二掺杂区域接触的第二端；以及
第二多孔硅棒，具有与所述第一金属触点和所述第一传导类型的所述层接触的第一端以及与所述栅极金属触点和所述第二掺杂区域接触的第二端。
15.根据权利要求11所述的集成电路，其中所述多孔硅棒形成具有可变电阻值的电阻器，所述可变电阻值随着所述集成电路的温度升高而减小。
CN201610862478.4A 2016-03-31 2016-09-28 保护以防过热的功率部件 Active CN107293541B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110466028.4A CN113206077A (zh) 2016-03-31 2016-09-28 保护以防过热的功率部件

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1652822 2016-03-31
FR1652822A FR3049768B1 (fr) 2016-03-31 2016-03-31 Composant de puissance protege contre les surchauffes

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202110466028.4A Division CN113206077A (zh) 2016-03-31 2016-09-28 保护以防过热的功率部件

Publications (2)

Publication Number Publication Date
CN107293541A CN107293541A (zh) 2017-10-24
CN107293541B true CN107293541B (zh) 2021-05-25

Family

ID=55863112

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201621091076.0U Withdrawn - After Issue CN206497894U (zh) 2016-03-31 2016-09-28 一种具有竖直结构的三端双向可控硅开关、具有竖直结构的晶闸管和集成电路
CN202110466028.4A Pending CN113206077A (zh) 2016-03-31 2016-09-28 保护以防过热的功率部件
CN201610862478.4A Active CN107293541B (zh) 2016-03-31 2016-09-28 保护以防过热的功率部件

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN201621091076.0U Withdrawn - After Issue CN206497894U (zh) 2016-03-31 2016-09-28 一种具有竖直结构的三端双向可控硅开关、具有竖直结构的晶闸管和集成电路
CN202110466028.4A Pending CN113206077A (zh) 2016-03-31 2016-09-28 保护以防过热的功率部件

Country Status (4)

Country Link
US (2) US10069001B2 (zh)
EP (1) EP3226303B1 (zh)
CN (3) CN206497894U (zh)
FR (1) FR3049768B1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3049768B1 (fr) * 2016-03-31 2018-07-27 Stmicroelectronics (Tours) Sas Composant de puissance protege contre les surchauffes
FR3091021B1 (fr) * 2018-12-20 2021-01-08 St Microelectronics Tours Sas Thyristor vertical
CN113410296B (zh) * 2021-06-17 2024-03-22 吉林华微电子股份有限公司 可控硅结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59215773A (ja) * 1983-05-23 1984-12-05 Nec Corp 半導体装置
CN104040723A (zh) * 2010-04-29 2014-09-10 意法半导体(图尔)公司 具有q1和q4控制的双向开关
CN206497894U (zh) * 2016-03-31 2017-09-15 意法半导体(图尔)公司 一种具有竖直结构的三端双向可控硅开关、具有竖直结构的晶闸管和集成电路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63269574A (ja) * 1987-04-27 1988-11-07 Mitsubishi Electric Corp 半導体素子
FR2864343A1 (fr) * 2003-12-19 2005-06-24 St Microelectronics Sa Triac fonctionnant dans les quadrants q1 et q4
EP2506435B1 (en) 2011-03-31 2016-05-18 WeEn Semiconductors Co., Ltd. Over-temperature protected triac and protection method
FR2974447A1 (fr) * 2011-04-22 2012-10-26 St Microelectronics Tours Sas Structure d'amorcage et composant de protection comprenant une telle structure d'amorcage
FR2987698B1 (fr) * 2012-03-02 2014-04-04 St Microelectronics Tours Sas Composant de puissance vertical
FR2991504A1 (fr) * 2012-05-30 2013-12-06 St Microelectronics Tours Sas Composant de puissance vertical haute tension
FR3011124A1 (fr) * 2013-09-26 2015-03-27 St Microelectronics Tours Sas Composant scr a caracteristiques stables en temperature
FR3012256A1 (fr) * 2013-10-17 2015-04-24 St Microelectronics Tours Sas Composant de puissance vertical haute tension

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59215773A (ja) * 1983-05-23 1984-12-05 Nec Corp 半導体装置
CN104040723A (zh) * 2010-04-29 2014-09-10 意法半导体(图尔)公司 具有q1和q4控制的双向开关
CN206497894U (zh) * 2016-03-31 2017-09-15 意法半导体(图尔)公司 一种具有竖直结构的三端双向可控硅开关、具有竖直结构的晶闸管和集成电路

Also Published As

Publication number Publication date
CN113206077A (zh) 2021-08-03
US10069001B2 (en) 2018-09-04
EP3226303B1 (fr) 2021-07-07
EP3226303A1 (fr) 2017-10-04
US20180350793A1 (en) 2018-12-06
CN206497894U (zh) 2017-09-15
US20170287892A1 (en) 2017-10-05
FR3049768B1 (fr) 2018-07-27
US10453835B2 (en) 2019-10-22
CN107293541A (zh) 2017-10-24
FR3049768A1 (fr) 2017-10-06

Similar Documents

Publication Publication Date Title
JP5919033B2 (ja) ショットキーバリアダイオード
US4967256A (en) Overvoltage protector
KR20060101389A (ko) 가변 전류 강도 및 전압 강도를 갖는 ｅｓｄ 보호 회로
US9660071B2 (en) Semiconductor device
US7919818B2 (en) Semiconductor device
CN107293541B (zh) 保护以防过热的功率部件
US9455253B2 (en) Bidirectional switch
CN107180864A (zh) 开关元件
EP0583037B1 (en) A semiconductor protection component
US10163890B2 (en) Semiconductor device
KR101779230B1 (ko) 전력 반도체 디바이스
US6639253B2 (en) Overvoltage protection device
CN109524452B (zh) 半导体器件
US11887981B2 (en) Lateral surge protection devices
GB2208257A (en) Overvoltage protector
JP7243795B2 (ja) 半導体装置
JP2802970B2 (ja) プレ−ナ型二端子双方向性サイリスタ
JP7072719B2 (ja) 半導体装置
JP6796034B2 (ja) 半導体装置
JPH11204632A (ja) 半導体装置
JP4383085B2 (ja) 静電気放電保護素子
JP2018116979A (ja) 半導体装置
JP6169908B2 (ja) 静電破壊保護回路
JPH0328835B2 (zh)
JPH0638507B2 (ja) サ−ジ吸収素子

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant