JP2802970B2 - プレ−ナ型二端子双方向性サイリスタ - Google Patents
プレ−ナ型二端子双方向性サイリスタInfo
- Publication number
- JP2802970B2 JP2802970B2 JP3145597A JP14559791A JP2802970B2 JP 2802970 B2 JP2802970 B2 JP 2802970B2 JP 3145597 A JP3145597 A JP 3145597A JP 14559791 A JP14559791 A JP 14559791A JP 2802970 B2 JP2802970 B2 JP 2802970B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- current
- bidirectional thyristor
- terminal bidirectional
- emitter region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thyristors (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は雷やスイッチングサ−ジ
等の各種サ−ジ要因に基づく異常電圧から電気回路系を
保護するサ−ジ防護素子等に用いるＰＮＰＮＰ（又はＮ
ＰＮＰＮ）型半導体層から成るプレ−ナ型二端子双方向
性サイリスタの構造に関するものである。
等の各種サ−ジ要因に基づく異常電圧から電気回路系を
保護するサ−ジ防護素子等に用いるＰＮＰＮＰ（又はＮ
ＰＮＰＮ）型半導体層から成るプレ−ナ型二端子双方向
性サイリスタの構造に関するものである。
【０００２】
【従来の技術】本発明の二端子双方向性サイリスタの主
たる応用分野であるサ−ジ防護素子とは規定電圧以上の
高電圧が印加されたとき、素子自身の内部に今までの高
インピ−ダンスから等価的な低いインピ−ダンス電流経
路を形成し、その高電圧に伴う大電流を流し得て保護す
べき電気回路系に異常電圧の影響が及ばないよう工夫し
た素子であり、サイリスタの他、バリスタ、ツェナ−ダ
イオ−ドを始め多くのサ−ジ吸収防護素子が市販されて
いる。特に、通信回線における雷サ−ジ防護を目的とし
た場合、通常は阻止状態で防護素子には電流を流さない
が、正逆どちらの方向の異常電圧に対しても大電流を流
し得て、防護素子自身の発熱が小さい（オン電圧が低
い）エミッタ短絡型ＰＮＰＮＰ（逆導電型ＮＰＮＰＮで
も同じ、以下記載を略す）の五層から成る二端子双方向
性サイリスタが最適である。
たる応用分野であるサ−ジ防護素子とは規定電圧以上の
高電圧が印加されたとき、素子自身の内部に今までの高
インピ−ダンスから等価的な低いインピ−ダンス電流経
路を形成し、その高電圧に伴う大電流を流し得て保護す
べき電気回路系に異常電圧の影響が及ばないよう工夫し
た素子であり、サイリスタの他、バリスタ、ツェナ−ダ
イオ−ドを始め多くのサ−ジ吸収防護素子が市販されて
いる。特に、通信回線における雷サ−ジ防護を目的とし
た場合、通常は阻止状態で防護素子には電流を流さない
が、正逆どちらの方向の異常電圧に対しても大電流を流
し得て、防護素子自身の発熱が小さい（オン電圧が低
い）エミッタ短絡型ＰＮＰＮＰ（逆導電型ＮＰＮＰＮで
も同じ、以下記載を略す）の五層から成る二端子双方向
性サイリスタが最適である。
【０００３】一度導通状態に入れば素子両端電圧がゼロ
とならない限り阻止状態に戻らず直流電源回路で使用す
る二端子双方向性サイリスタに対して常時使用状態にお
ける最大電圧、最大電流以上の降服電圧ＶBOならびに保
持電流ＩHが被保護回路に必要な最大電流値以下であれ
ば、異常電圧通過後も常に供給されている電源電圧によ
って、防護素子は引続き電流を流し続けて被保護回路へ
の給電を停止し、その機能を失う。従って雷サ−ジ防護
素子に取って保持電流ＩHは規定値以上でなければなら
ず、大電流に耐え異常サ−ジ電圧通過後速やかに阻止状
態へと回復することが必要条件になる。
とならない限り阻止状態に戻らず直流電源回路で使用す
る二端子双方向性サイリスタに対して常時使用状態にお
ける最大電圧、最大電流以上の降服電圧ＶBOならびに保
持電流ＩHが被保護回路に必要な最大電流値以下であれ
ば、異常電圧通過後も常に供給されている電源電圧によ
って、防護素子は引続き電流を流し続けて被保護回路へ
の給電を停止し、その機能を失う。従って雷サ−ジ防護
素子に取って保持電流ＩHは規定値以上でなければなら
ず、大電流に耐え異常サ−ジ電圧通過後速やかに阻止状
態へと回復することが必要条件になる。
【０００４】しかるに従来の二端子双方向性サイリスタ
は図１の基本構造図に示すＰ1Ｎ1ＰＮ2Ｐ2構造であり、
（ａ）は断面図、そして（ｂ）は電極Ｍ及び絶縁膜Ｃを
省略した平面図である。この構造でのＶ−Ｉ特性を図２
に示す。端子Ｔ1が正電位、端子Ｔ2が負電位となる電圧
を印加することによって、図１（ａ）の矢印の方向に印
加電圧に応じた電流Ｉ1、Ｉ2、Ｉ3、及びＩSUが流れ
る。Ｉ1はＰ1エミッタ領域直下のＮ1層を流れてＮ2層へ
むかう電流、Ｉ2及びＩ3はＰ1エミッタ領域直下のＮ1層
を流れずにＮ2層へむかう内部無効電流、ＩSUはＰ1エミ
ッタ領域周辺のＮ1層表面を流れる表面無効電流であ
る。二端子双方向性サイリスタの保持電流ＩHは、サイ
リスタの導通状態を保持し得る最小電流値であり言いか
えればＰ1エミッタ領域の正孔注入が停止する電流即ち
Ｐ1エミッタ領域直下のＮ1層の横方向抵抗値と、その領
域を流れる電流Ｉ1で作られた電圧降下がＰ1Ｎ1接合の
順方向立ち上がり電圧以下になる時点の電流であり結果
的に保持電流ＩHは全電流Ｉ1、Ｉ2、Ｉ3及びＩSUのうち
Ｐ1エミッタ領域直下のＮ1層を流れる電流Ｉ1で決定さ
れることになる。しかし電流Ｉ2、Ｉ3はＰ1、Ｐ2層の上
下の重なり（Ｄ）ならびに拡散構造によりその値が異な
り、特に二端子双方向性サイリスタ構造においては拡散
法によるＰＮ1接合であるため拡散深さが深くなってい
くに従い急激に抵抗値が高くなっており、従来構造にお
いてはＰ1エミッタ領域とＮ1ベ−ス領域の表面での短絡
部からＰ1エミッタ領域直下のＮ1層に関係なく直接Ｎ2
層に流れ込むとともにＰ1エミッタ領域周辺からＰ1エミ
ッタ領域の周辺に存在するＮ1ベース領域表面層に多く
の電流が流れ、Ｐ1エミッタ領域直下のＮ1層に回り込ん
でＰ1Ｎ1接合のバイアスを複雑かつ電流分布を乱す結果
となる。
は図１の基本構造図に示すＰ1Ｎ1ＰＮ2Ｐ2構造であり、
（ａ）は断面図、そして（ｂ）は電極Ｍ及び絶縁膜Ｃを
省略した平面図である。この構造でのＶ−Ｉ特性を図２
に示す。端子Ｔ1が正電位、端子Ｔ2が負電位となる電圧
を印加することによって、図１（ａ）の矢印の方向に印
加電圧に応じた電流Ｉ1、Ｉ2、Ｉ3、及びＩSUが流れ
る。Ｉ1はＰ1エミッタ領域直下のＮ1層を流れてＮ2層へ
むかう電流、Ｉ2及びＩ3はＰ1エミッタ領域直下のＮ1層
を流れずにＮ2層へむかう内部無効電流、ＩSUはＰ1エミ
ッタ領域周辺のＮ1層表面を流れる表面無効電流であ
る。二端子双方向性サイリスタの保持電流ＩHは、サイ
リスタの導通状態を保持し得る最小電流値であり言いか
えればＰ1エミッタ領域の正孔注入が停止する電流即ち
Ｐ1エミッタ領域直下のＮ1層の横方向抵抗値と、その領
域を流れる電流Ｉ1で作られた電圧降下がＰ1Ｎ1接合の
順方向立ち上がり電圧以下になる時点の電流であり結果
的に保持電流ＩHは全電流Ｉ1、Ｉ2、Ｉ3及びＩSUのうち
Ｐ1エミッタ領域直下のＮ1層を流れる電流Ｉ1で決定さ
れることになる。しかし電流Ｉ2、Ｉ3はＰ1、Ｐ2層の上
下の重なり（Ｄ）ならびに拡散構造によりその値が異な
り、特に二端子双方向性サイリスタ構造においては拡散
法によるＰＮ1接合であるため拡散深さが深くなってい
くに従い急激に抵抗値が高くなっており、従来構造にお
いてはＰ1エミッタ領域とＮ1ベ−ス領域の表面での短絡
部からＰ1エミッタ領域直下のＮ1層に関係なく直接Ｎ2
層に流れ込むとともにＰ1エミッタ領域周辺からＰ1エミ
ッタ領域の周辺に存在するＮ1ベース領域表面層に多く
の電流が流れ、Ｐ1エミッタ領域直下のＮ1層に回り込ん
でＰ1Ｎ1接合のバイアスを複雑かつ電流分布を乱す結果
となる。
【０００５】
【発明が解決しようとする課題】この様に従来構造にお
いては表面無効電流ＩSUが増加して無視出来なくなり全
電流に対する有効電流Ｉ1の占有率を低くかつ不安定に
して結果的には保持電流ＩHを始め、初期点孤位置の確
定及び電流の拡がりを大きく害し希望する保持電流Ｉ
H、タ−ンオン時間を得ること、更にはサ−ジ耐量を高
く均一に制作することが困難になる。この現象は保持電
流ＩHが大きい素子程大きく影響され、大きな保持電流
ＩHを要求される雷サ−ジ防護素子に関して解決しなけ
ればならない問題点として残されていた。
いては表面無効電流ＩSUが増加して無視出来なくなり全
電流に対する有効電流Ｉ1の占有率を低くかつ不安定に
して結果的には保持電流ＩHを始め、初期点孤位置の確
定及び電流の拡がりを大きく害し希望する保持電流Ｉ
H、タ−ンオン時間を得ること、更にはサ−ジ耐量を高
く均一に制作することが困難になる。この現象は保持電
流ＩHが大きい素子程大きく影響され、大きな保持電流
ＩHを要求される雷サ−ジ防護素子に関して解決しなけ
ればならない問題点として残されていた。
【０００６】
【課題を解決するための手段】前記問題点を解決するた
め、プレ−ナ型二端子双方向性サイリスタの表面無効電
流ＩSUを消失させ、有効電流Ｉ1の占有率を高め、安定
化して希望する保持電流ＩHを容易に得て、かつ、初期
点孤位置の確定、タ−ンオン時間の短縮、及び分布の低
減、ならびにサ−ジ耐量の増大安定化の手段を提供する
ものである。
め、プレ−ナ型二端子双方向性サイリスタの表面無効電
流ＩSUを消失させ、有効電流Ｉ1の占有率を高め、安定
化して希望する保持電流ＩHを容易に得て、かつ、初期
点孤位置の確定、タ−ンオン時間の短縮、及び分布の低
減、ならびにサ−ジ耐量の増大安定化の手段を提供する
ものである。
【０００７】
【実施例】本発明の実施例について基本構造図を図３に
示す。（ａ）は断面図を、（ｂ）は構造を見やすくする
ための平面図で、（ａ）から絶縁膜Ｃ（酸化膜あるいは
面不活性ガラス）と金属薄膜及び半田電極から成る電極
Ｍを除いた上面を示す。
示す。（ａ）は断面図を、（ｂ）は構造を見やすくする
ための平面図で、（ａ）から絶縁膜Ｃ（酸化膜あるいは
面不活性ガラス）と金属薄膜及び半田電極から成る電極
Ｍを除いた上面を示す。
【０００８】即ちＰ型シリコン基板の両面に公知の写真
蝕刻を用いた選択拡散法によって、Ｎ型第１拡散領域Ｎ
1、Ｎ2層（ベ−ス領域）を形成し次に第１拡散領域内に
それと同一導電型で、かつ、高濃度である第２拡散領域
Ｎ+層（オ−ミック領域）ならびに第１拡散領域と反対
導電型である第３拡散領域Ｐ1、Ｐ2層（エミッタ領域）
をオ−ミック領域と向き合うように並置すると共に、エ
ミッタ領域につながって延在する細い帯状のＰ型拡散層
ＢによりＮ+層（オ−ミック領域）を取り囲んだ図３
（ｂ）の構造を形成する。なお、本発明に直接関係ない
が、特性上、中央部における第３拡散領域Ｐ1、Ｐ2層
（エミッタ領域）を上下重ね合うことが重要である。
（重なり距離Ｄ）更に、図３（ａ）に示す様に全てのＰ
Ｎ接合上に酸化膜又は表面不活性ガラスパッシベ−ショ
ン膜等の絶縁膜Ｃを形成し、エミッタ領域とオ−ミック
領域を短絡した電極Ｍを形成する。
蝕刻を用いた選択拡散法によって、Ｎ型第１拡散領域Ｎ
1、Ｎ2層（ベ−ス領域）を形成し次に第１拡散領域内に
それと同一導電型で、かつ、高濃度である第２拡散領域
Ｎ+層（オ−ミック領域）ならびに第１拡散領域と反対
導電型である第３拡散領域Ｐ1、Ｐ2層（エミッタ領域）
をオ−ミック領域と向き合うように並置すると共に、エ
ミッタ領域につながって延在する細い帯状のＰ型拡散層
ＢによりＮ+層（オ−ミック領域）を取り囲んだ図３
（ｂ）の構造を形成する。なお、本発明に直接関係ない
が、特性上、中央部における第３拡散領域Ｐ1、Ｐ2層
（エミッタ領域）を上下重ね合うことが重要である。
（重なり距離Ｄ）更に、図３（ａ）に示す様に全てのＰ
Ｎ接合上に酸化膜又は表面不活性ガラスパッシベ−ショ
ン膜等の絶縁膜Ｃを形成し、エミッタ領域とオ−ミック
領域を短絡した電極Ｍを形成する。
【０００９】又、図４はエミッタ領域から延在して設け
るエミッタ領域と同一導電型の帯状領域Ｂの他の実施例
であって、帯状領域Ｂは、図３（ｂ）のようにオ−ミッ
ク領域の周辺の全部を取り囲まないで、エミッタ領域と
遠い側のオ−ミック領域の辺には延在しない部分があ
る。
るエミッタ領域と同一導電型の帯状領域Ｂの他の実施例
であって、帯状領域Ｂは、図３（ｂ）のようにオ−ミッ
ク領域の周辺の全部を取り囲まないで、エミッタ領域と
遠い側のオ−ミック領域の辺には延在しない部分があ
る。
【００１０】このようにして作製したＰ1Ｎ1ＰＮ2Ｐ2プ
レ−ナ−型二端子双方向性サイリスタは、両面のオ−ミ
ック領域がＰ1Ｎ1接合（Ｐ2Ｎ2接合）で取り囲まれてい
るため、従来問題であったエミッタ領域の周辺に流れる
表面無効電流ＩSUが消失して既に説明した保持電流ＩH
の不安定さ、即ち、タ−ンオン時間の不安定さ、及び初
期点孤位置の不確定から来るサ−ジ耐量の減少ならびに
バラツキを起こす最大要因を取り除くことができる。ま
た従来構造ではベ−ス領域とエミッタ領域の周辺間隔が
わずかに変化しただけで表面無効電流ＩSUを大きく変化
させていたが、本発明によって周辺間隔に多少の誤差が
生じても降服電圧ＶBOで拡がる空乏層（数μｍ程度）以
上の幅があれば特性上影響を及ぼさないという利点が得
られる。なお、オ−ミック領域を取り囲む帯状のＰ型拡
散層Ｂの幅はＰＮ接合を制作する最低寸法で充分であ
り、エミッタ領域形成と同時に制作することができるた
め、従来のチップ寸法と同じで製）は構造を見やすくす
るための平面図で、（ａ）から絶縁膜Ｃ（酸化膜あるい
は面不活性ガラス）と金属薄膜及び半田電極から成る電
極Ｍを除いた上法作業性も変わることなく雷サ−ジ防護
素子に適する特性を容易に制作することができる。
レ−ナ−型二端子双方向性サイリスタは、両面のオ−ミ
ック領域がＰ1Ｎ1接合（Ｐ2Ｎ2接合）で取り囲まれてい
るため、従来問題であったエミッタ領域の周辺に流れる
表面無効電流ＩSUが消失して既に説明した保持電流ＩH
の不安定さ、即ち、タ−ンオン時間の不安定さ、及び初
期点孤位置の不確定から来るサ−ジ耐量の減少ならびに
バラツキを起こす最大要因を取り除くことができる。ま
た従来構造ではベ−ス領域とエミッタ領域の周辺間隔が
わずかに変化しただけで表面無効電流ＩSUを大きく変化
させていたが、本発明によって周辺間隔に多少の誤差が
生じても降服電圧ＶBOで拡がる空乏層（数μｍ程度）以
上の幅があれば特性上影響を及ぼさないという利点が得
られる。なお、オ−ミック領域を取り囲む帯状のＰ型拡
散層Ｂの幅はＰＮ接合を制作する最低寸法で充分であ
り、エミッタ領域形成と同時に制作することができるた
め、従来のチップ寸法と同じで製）は構造を見やすくす
るための平面図で、（ａ）から絶縁膜Ｃ（酸化膜あるい
は面不活性ガラス）と金属薄膜及び半田電極から成る電
極Ｍを除いた上法作業性も変わることなく雷サ−ジ防護
素子に適する特性を容易に制作することができる。
【００１１】以上、本発明の実施例ならびにその利点に
ついて記述してきたがその一例として本発明の効果を実
際の雷サ−ジ防護素子における比較で確認した。比較素
子制作にあたり、チップ面積、拡散構造等すべて同一に
してさらに本発明の効果を容易に判定できるよう、図５
に示すような三端子素子を制作し、端子Ｋ−Ａ間でのシ
ョックレ−ダイオ−ドの特性と端子Ｋ−Ｇ間を外部で短
絡したプレ−ナ−型双方向性サイリスタの特性比較を行
なった。図６（ａ）（ｂ）、（ｃ）の特性対比図に従来
構造と本発明における保持電流ＩH、タ−ンオン時間、
およびサ−ジ電流耐量の各平均値ならびに分布を表し
た。更に、実線はショックレ−ダイオ−ドの場合を、太
実線はプレ−ナ−型二端子双方向性サイリスタの場合の
各特性の相対比較を示す。同図から明らかのようにショ
ックレ−ダイオ−ドにおいては従来構造とほぼ同じ保持
電流ＩH、タ−ンオン時間であるにも拘らず、端子Ｋ−
Ｇ間を短絡してプレ−ナ−型二端子双方向性サイリスタ
と等価の構造にしたとき、本発明構造においてはそれぞ
れの値、分布共、素子の拡散横方向構造の影響が少なく
なり、特にタ−ンオン時間に顕著に表れ、表面無効電流
ＩSUをＰＮ接合で遮断した効果の大きいことが確認され
る。また、本発明の構造においてはサ−ジ電流耐量及び
分布範囲が大幅に向上されている。
ついて記述してきたがその一例として本発明の効果を実
際の雷サ−ジ防護素子における比較で確認した。比較素
子制作にあたり、チップ面積、拡散構造等すべて同一に
してさらに本発明の効果を容易に判定できるよう、図５
に示すような三端子素子を制作し、端子Ｋ−Ａ間でのシ
ョックレ−ダイオ−ドの特性と端子Ｋ−Ｇ間を外部で短
絡したプレ−ナ−型双方向性サイリスタの特性比較を行
なった。図６（ａ）（ｂ）、（ｃ）の特性対比図に従来
構造と本発明における保持電流ＩH、タ−ンオン時間、
およびサ−ジ電流耐量の各平均値ならびに分布を表し
た。更に、実線はショックレ−ダイオ−ドの場合を、太
実線はプレ−ナ−型二端子双方向性サイリスタの場合の
各特性の相対比較を示す。同図から明らかのようにショ
ックレ−ダイオ−ドにおいては従来構造とほぼ同じ保持
電流ＩH、タ−ンオン時間であるにも拘らず、端子Ｋ−
Ｇ間を短絡してプレ−ナ−型二端子双方向性サイリスタ
と等価の構造にしたとき、本発明構造においてはそれぞ
れの値、分布共、素子の拡散横方向構造の影響が少なく
なり、特にタ−ンオン時間に顕著に表れ、表面無効電流
ＩSUをＰＮ接合で遮断した効果の大きいことが確認され
る。また、本発明の構造においてはサ−ジ電流耐量及び
分布範囲が大幅に向上されている。
【００１２】次に、本発明の他の実施例を図７の平面図
及び図８の断面図に示す。即ち、図７はエミッタ領域Ｐ
1内に１個又は複数個のベ−ス領域Ｎ1の一部を表面に露
出させた領域を設けたショ−トゲ−トタイプのプレ−ナ
−型二端子双方向性サイリスタに適用した場合である。
このようにエミッタ領域の形状を問わず本発明の効果が
得られることは明らかである。又、信頼度確保の目的
で、図８のようにシリコン基板周辺を取りまき、シリコ
ン基板と同一導電型の高濃度拡散領域を設け、公知のチ
ャネルストッパ−構造と併用出来ることも、もちろんで
ある。更に、本文中Ｐ1Ｎ1ＰＮ2Ｐ2五層構造について述
べたが、シリコン基板をＮ型にしたＮ1Ｐ1ＮＰ2Ｎ2構造
に於いても本発明の効果は何等、阻害されることなく実
施できることも、もちろんである。
及び図８の断面図に示す。即ち、図７はエミッタ領域Ｐ
1内に１個又は複数個のベ−ス領域Ｎ1の一部を表面に露
出させた領域を設けたショ−トゲ−トタイプのプレ−ナ
−型二端子双方向性サイリスタに適用した場合である。
このようにエミッタ領域の形状を問わず本発明の効果が
得られることは明らかである。又、信頼度確保の目的
で、図８のようにシリコン基板周辺を取りまき、シリコ
ン基板と同一導電型の高濃度拡散領域を設け、公知のチ
ャネルストッパ−構造と併用出来ることも、もちろんで
ある。更に、本文中Ｐ1Ｎ1ＰＮ2Ｐ2五層構造について述
べたが、シリコン基板をＮ型にしたＮ1Ｐ1ＮＰ2Ｎ2構造
に於いても本発明の効果は何等、阻害されることなく実
施できることも、もちろんである。
【００１３】その他、各領域の形成において、拡散法以
外の製造方法を用いることや、特性向上、使用上の便利
等のため、各部の変形、材料の変換、部材の付加を行な
っても、本発明の要旨の範囲で、本願権利に含まれるも
のである。
外の製造方法を用いることや、特性向上、使用上の便利
等のため、各部の変形、材料の変換、部材の付加を行な
っても、本発明の要旨の範囲で、本願権利に含まれるも
のである。
【００１４】
【発明の効果】以上の本発明、即ち、プレ−ナ−型ニ端
子双方向性サイリスタのオ−ミック領域をＰＮ接合で取
り囲み表面無効電流ＩSUを消失させることで安定した保
持電流ＩHの大きいサ−ジ電流耐量の大きいサ−ジ防護
素子を容易に制作することができ、電気通信用をはじ
め、各種産業分野に利用されて、極めて効果大なるもの
である。
子双方向性サイリスタのオ−ミック領域をＰＮ接合で取
り囲み表面無効電流ＩSUを消失させることで安定した保
持電流ＩHの大きいサ−ジ電流耐量の大きいサ−ジ防護
素子を容易に制作することができ、電気通信用をはじ
め、各種産業分野に利用されて、極めて効果大なるもの
である。
【図１】従来のプレ−ナ−型二端子双方向性サイリスタ
の基本構造図であり、（ａ）は断面図、（ｂ）は絶縁膜
及び電極を除いた平面図である。
の基本構造図であり、（ａ）は断面図、（ｂ）は絶縁膜
及び電極を除いた平面図である。
【図２】図１のＶ−Ｉ特性図である。
【図３】本発明の実施例を示す基本構造図であり、
（ａ）は断面図、（ｂ）は絶縁膜及び電極を除いた平面
図である。
（ａ）は断面図、（ｂ）は絶縁膜及び電極を除いた平面
図である。
【図４】本発明の他の実施例を示す基本構造図であり、
絶縁膜及び電極を除いた平面図である。
絶縁膜及び電極を除いた平面図である。
【図５】本発明の効果を判定するための三端子素子の断
面構造図である。
面構造図である。
【図６】従来構造と本発明構造の特性対比図である。
【図７】本発明の他の実施例を示す基本構造図であり、
絶縁膜及び電極を除いた平面図である。
絶縁膜及び電極を除いた平面図である。
【図８】本発明の他の実施例を示す基本構造平面図であ
る。
る。
Ｎ1、Ｎ2 ベ−ス領域 Ｐ1、Ｐ2 エミッタ領域 Ｎ+ オ−ミック領域 Ｔ1、Ｔ2、Ａ、Ｋ、Ｇ 端子 Ｂ 帯状領域 Ｃ 絶縁膜 Ｍ 電極 Ｐ+ チャネルストッパ− ＩH1、ＩH2 保持電流 ＶB01、ＶB02 降服電圧 Ｉ1、Ｉ2、Ｉ3、Ｉsu 指定の電流 Ｄ エミッタ領域の重なり距離
Claims (2)
- 【請求項１】 ＰＮＰＮＰ（ＮＰＮＰＮ）半導体層から
成り、Ｎ（Ｐ）ベース領域内にＮ＋（Ｐ＋）オーミック
領域及び、Ｐ（Ｎ）エミッタ領域を並置して設けたプレ
ーナ型二端子双方向性サイリスタにおいて、Ｎ＋（Ｐ
＋）オーミック領域の周辺の全部を取り囲むように、Ｐ
（Ｎ）エミッタ領域から延在する帯状Ｐ（Ｎ）領域を設
けたことを特徴とするプレーナ型二端子双方向性サイリ
スタ。 - 【請求項２】 Ｎ（Ｐ）ベース領域の１又は複数個所か
らＰ（Ｎ）エミッタ領域内を貫通して表面に露出し、Ｎ
（Ｐ）ベース領域の該露出部と該Ｐ（Ｎ）エミッタ領域
を金属電極により短絡した請求項１のプレーナ型二端子
双方向性サイリスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3145597A JP2802970B2 (ja) | 1991-05-21 | 1991-05-21 | プレ−ナ型二端子双方向性サイリスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3145597A JP2802970B2 (ja) | 1991-05-21 | 1991-05-21 | プレ−ナ型二端子双方向性サイリスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05275687A JPH05275687A (ja) | 1993-10-22 |
| JP2802970B2 true JP2802970B2 (ja) | 1998-09-24 |
Family
ID=15388747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3145597A Expired - Fee Related JP2802970B2 (ja) | 1991-05-21 | 1991-05-21 | プレ−ナ型二端子双方向性サイリスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2802970B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5255942B2 (ja) * | 2008-07-31 | 2013-08-07 | 新電元工業株式会社 | 半導体装置の製造方法 |
| JP6678051B2 (ja) | 2016-03-18 | 2020-04-08 | Ntn株式会社 | 漏電検出装置 |
| CN113161237A (zh) * | 2021-04-20 | 2021-07-23 | 江苏韦达半导体有限公司 | 内沟槽台面工艺触发二极管芯片的制作工艺 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2747908B2 (ja) * | 1988-06-06 | 1998-05-06 | 日本電信電話株式会社 | ２端子ｐｎｐｎサージ防護デバイス |
| JPH0666460B2 (ja) * | 1989-07-31 | 1994-08-24 | 新電元工業株式会社 | 短絡型サイリスタ |
-
1991
- 1991-05-21 JP JP3145597A patent/JP2802970B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05275687A (ja) | 1993-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4967256A (en) | Overvoltage protector | |
| US4509089A (en) | Two-pole overcurrent protection device | |
| US4262295A (en) | Semiconductor device | |
| JPH0485963A (ja) | 半導体保護素子 | |
| JP2802970B2 (ja) | プレ−ナ型二端子双方向性サイリスタ | |
| GB2208257A (en) | Overvoltage protector | |
| JPH077837B2 (ja) | サージ防護デバイス | |
| JPH0677472A (ja) | サージ防護素子 | |
| JPH0656885B2 (ja) | サージ防護デバイス | |
| US5483086A (en) | Four layer semiconductor surge protector having plural short-circuited junctions | |
| JP5405029B2 (ja) | トライアック | |
| US3990090A (en) | Semiconductor controlled rectifier | |
| US3979767A (en) | Multilayer P-N junction semiconductor switching device having a low resistance path across said P-N junction | |
| JP2784458B2 (ja) | サージ防護素子 | |
| JP2596312B2 (ja) | 半導体装置 | |
| JPH0677505A (ja) | ２端子サージ防護素子及び多線防護方法 | |
| JP2862730B2 (ja) | 半導体雷サージ防護素子 | |
| JPH1098202A (ja) | 半導体サージ防護素子 | |
| JPH02256279A (ja) | アバランシェ降伏型接合を有する半導体装置 | |
| JPH06104456A (ja) | ブレークオーバダイオード | |
| JPH0685437B2 (ja) | 両方向性２端子サイリスタ | |
| JP5371165B2 (ja) | 双方向型二端子サイリスタ | |
| JP3007647B2 (ja) | 負性抵抗形半導体素子 | |
| JPH0945892A (ja) | サージ防護素子 | |
| JP5371164B2 (ja) | 双方向型二端子サイリスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070717 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080717 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |