JPH0677505A - ２端子サージ防護素子及び多線防護方法 - Google Patents
２端子サージ防護素子及び多線防護方法Info
- Publication number
- JPH0677505A JPH0677505A JP2338292A JP2338292A JPH0677505A JP H0677505 A JPH0677505 A JP H0677505A JP 2338292 A JP2338292 A JP 2338292A JP 2338292 A JP2338292 A JP 2338292A JP H0677505 A JPH0677505 A JP H0677505A
- Authority
- JP
- Japan
- Prior art keywords
- region
- surge
- surge protection
- voltage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】本発明は直接またはダイオード回路を介して一
方向サージに対する防護を行う、Ｐ1 Ｎ2 Ｐ3 Ｎ4 （Ｎ
1 Ｐ2 Ｎ3 Ｐ4 ）の４層構造をもつサージ防護素子の遮
断能力の向上とサージ防護能力の向上にある。 【構成】本発明は例えばＰ1 Ｎ2 Ｐ3 Ｎ4 の４層構造と
からなるサージ防護素子において、そのＮ2 とＰ3 領域
の一部がＰ1 とＮ4 領域を貫通して表面と裏面にそれぞ
れ露呈され、かつ前記露呈Ｎ2 領域とＰ3 領域とが、前
記Ｐ1 領域とＮ4領域と共に、それぞれ金属電極により
短絡されていることを特徴とする構成により目的を達成
したものである。
方向サージに対する防護を行う、Ｐ1 Ｎ2 Ｐ3 Ｎ4 （Ｎ
1 Ｐ2 Ｎ3 Ｐ4 ）の４層構造をもつサージ防護素子の遮
断能力の向上とサージ防護能力の向上にある。 【構成】本発明は例えばＰ1 Ｎ2 Ｐ3 Ｎ4 の４層構造と
からなるサージ防護素子において、そのＮ2 とＰ3 領域
の一部がＰ1 とＮ4 領域を貫通して表面と裏面にそれぞ
れ露呈され、かつ前記露呈Ｎ2 領域とＰ3 領域とが、前
記Ｐ1 領域とＮ4領域と共に、それぞれ金属電極により
短絡されていることを特徴とする構成により目的を達成
したものである。
Description
【０００１】
【産業上の利用分野】本発明は通信回路などの弱電回路
のサージ防護に好適な２端子サージ防護素子に関するも
のである。
のサージ防護に好適な２端子サージ防護素子に関するも
のである。
【０００２】
【従来の技術】通信回路などの弱電回路をサージから防
護する手段として、小型安価で高速動作のサイリスタ型
２端子サージ防護素子、例えば図７（ａ）の断面図に示
すＰ1Ｎ2 Ｐ3 Ｎ4 の４層構造よりなる素子、或いは図
７（ｂ）の断面図に示す図７（ａ）の構成においてＮ2
層の一部をＰ1 層を貫通して表面に露呈させ、かつＰ1
層と短絡された構造をもつ、図７（ｃ）に示すような電
圧−電流特性をもつ、ＶBO点弧の片方向サージ素子がよ
く用いられ知られている。このサージ防護素子によるサ
ージ防護は、図８（ａ）に示す回路図のように素子Ｚを
被防護回路Ｇと並列に線路ＬＩ1 ，ＬＩ2 に接続して行
われる。また両方向サージＳに対しては図８（ｂ）に示
す回路図のように、ダイオードブリッジ回路ＤＢを介し
て被防護機器Ｇが接続された線路ＬＩ1 ，ＬＩ2 間に接
続して行われる。また更にＬＩ1 ，ＬＩN のＮ個の線路
を持つ回路における正負両方向サージに対しては、図８
（ｃ）に示す回路図のように、線路ＬＩ1 〜ＬＩN にそ
れぞれダイオードＤ1 ，Ｄ2 を介して１個のサージ防護
素子Ｚを共通に接続して保護が行われる。即ち線路に侵
入したサージ電圧Ｓが素子Ｚの耐圧ＶBOを越えたときサ
ージ防護素子Ｚがターンオンし、これにより素子Ｚに電
流を流して、被防護回路Ｇに耐圧ＶB0以上の電圧が侵入
しないように働いて保護を行うものである。なお実際に
はサージ電圧Ｓの立上り速度ｄＶ／ｄｔが大きいとき
は、後述するように耐圧ＶB0より大きい動作電圧ＶCLに
おいてターンオンする。そしてサージが通過してサージ
防護素子Ｚを流れる電流が減少して保持電流ＩH を下廻
ると、線路インピーダンスＲとバイアス電圧Ｅによる続
流を遮断して通常状態に復帰して次のサージに備える動
作を行う。
護する手段として、小型安価で高速動作のサイリスタ型
２端子サージ防護素子、例えば図７（ａ）の断面図に示
すＰ1Ｎ2 Ｐ3 Ｎ4 の４層構造よりなる素子、或いは図
７（ｂ）の断面図に示す図７（ａ）の構成においてＮ2
層の一部をＰ1 層を貫通して表面に露呈させ、かつＰ1
層と短絡された構造をもつ、図７（ｃ）に示すような電
圧−電流特性をもつ、ＶBO点弧の片方向サージ素子がよ
く用いられ知られている。このサージ防護素子によるサ
ージ防護は、図８（ａ）に示す回路図のように素子Ｚを
被防護回路Ｇと並列に線路ＬＩ1 ，ＬＩ2 に接続して行
われる。また両方向サージＳに対しては図８（ｂ）に示
す回路図のように、ダイオードブリッジ回路ＤＢを介し
て被防護機器Ｇが接続された線路ＬＩ1 ，ＬＩ2 間に接
続して行われる。また更にＬＩ1 ，ＬＩN のＮ個の線路
を持つ回路における正負両方向サージに対しては、図８
（ｃ）に示す回路図のように、線路ＬＩ1 〜ＬＩN にそ
れぞれダイオードＤ1 ，Ｄ2 を介して１個のサージ防護
素子Ｚを共通に接続して保護が行われる。即ち線路に侵
入したサージ電圧Ｓが素子Ｚの耐圧ＶBOを越えたときサ
ージ防護素子Ｚがターンオンし、これにより素子Ｚに電
流を流して、被防護回路Ｇに耐圧ＶB0以上の電圧が侵入
しないように働いて保護を行うものである。なお実際に
はサージ電圧Ｓの立上り速度ｄＶ／ｄｔが大きいとき
は、後述するように耐圧ＶB0より大きい動作電圧ＶCLに
おいてターンオンする。そしてサージが通過してサージ
防護素子Ｚを流れる電流が減少して保持電流ＩH を下廻
ると、線路インピーダンスＲとバイアス電圧Ｅによる続
流を遮断して通常状態に復帰して次のサージに備える動
作を行う。
【０００３】ところでこのような２端子サージ防護素子
により、よりよい防護を行うためには、次の条件を満足
させることが要求される。 遮断能力の向上のため、保持電流ＩH と、回路イン
ピーダンスＲとバイアス電圧Ｅにより流れる電流Ｅ／Ｒ
の関係がＩH ＞Ｅ／Ｒを満足するように保持電流ＩH を
大にする。 サージ電流耐量を大にする。 線路間に接続されるサージ防護素子の静電容量を極
力小として、線路に接続される静電容量を極力小とし、
これによる伝送信号の減衰による通信性能の劣化を防
ぐ。 サージ電圧の立上り速度が大きくなることにより生
ずる、耐圧（直流阻止電圧）ＶB0より大となるサージ動
作電圧ＶCLを小として、被防護回路Ｇに侵入するサージ
電圧を極力小とする。 即ち、耐圧ＶBOは例えば前記図７（ａ）の構造におい
て、構成トランジスタＮ4 Ｐ3 Ｎ2 Ｐ1 Ｎ2 Ｐ3 の電流
増幅率をそれぞれα1 ，α2 とし、接合Ｎ2 ，Ｐ3 単独
の耐圧（ブレークダウンボルテージ）をＶB とする。 ＶBO〜ＶB ｛１−（α1 ＋α2 ）｝1/n 但し、ｎ〜２〜６ また前記図７（ｂ）の構造では、 ＶBO〜ＶB （１−α1 ）1/n で近似される。そのためＶBO＜ＶB になっている。一方
例えば通常のサージ電圧の立上り速度であるｄＶ／ｄｔ
が１００Ｖμｓ程度になると、サージ動作電圧ＶCLはＶ
B に等しくなる。従って ＶCL（≒ＶB ）＞ＶB となり、よりよいサージ防護能力をもたせるためには、
極力ＶCL＝ＶBOとするのが望まれる。
により、よりよい防護を行うためには、次の条件を満足
させることが要求される。 遮断能力の向上のため、保持電流ＩH と、回路イン
ピーダンスＲとバイアス電圧Ｅにより流れる電流Ｅ／Ｒ
の関係がＩH ＞Ｅ／Ｒを満足するように保持電流ＩH を
大にする。 サージ電流耐量を大にする。 線路間に接続されるサージ防護素子の静電容量を極
力小として、線路に接続される静電容量を極力小とし、
これによる伝送信号の減衰による通信性能の劣化を防
ぐ。 サージ電圧の立上り速度が大きくなることにより生
ずる、耐圧（直流阻止電圧）ＶB0より大となるサージ動
作電圧ＶCLを小として、被防護回路Ｇに侵入するサージ
電圧を極力小とする。 即ち、耐圧ＶBOは例えば前記図７（ａ）の構造におい
て、構成トランジスタＮ4 Ｐ3 Ｎ2 Ｐ1 Ｎ2 Ｐ3 の電流
増幅率をそれぞれα1 ，α2 とし、接合Ｎ2 ，Ｐ3 単独
の耐圧（ブレークダウンボルテージ）をＶB とする。 ＶBO〜ＶB ｛１−（α1 ＋α2 ）｝1/n 但し、ｎ〜２〜６ また前記図７（ｂ）の構造では、 ＶBO〜ＶB （１−α1 ）1/n で近似される。そのためＶBO＜ＶB になっている。一方
例えば通常のサージ電圧の立上り速度であるｄＶ／ｄｔ
が１００Ｖμｓ程度になると、サージ動作電圧ＶCLはＶ
B に等しくなる。従って ＶCL（≒ＶB ）＞ＶB となり、よりよいサージ防護能力をもたせるためには、
極力ＶCL＝ＶBOとするのが望まれる。
【０００４】
【発明が解決しようとする課題】しかし以上のような諸
要求条件相互には、素子の設計上互いに酷しいトレード
オフの関係がある。例えば公知のように素子の縦構造、
即ちＰ1 Ｎ2 Ｐ3 Ｎ4 層の不純物濃度，厚さ等の選定に
より、構成トランジスタのα1 ，α2 等を小さくして、
耐圧ＶBOのＶB からの低下を減少させることができる
が、このようにするとサージ電流耐量の低下を招く。ま
た例えば通信性能の劣化防止のため、素子のもつ静電容
量を小にすると、Ｖ BOが高くなるなどのトレードオフ関
係を有し、従来の構造ではこれらのトレードオフ関係を
解消して前記条件のすべてを満足させることは容易では
ない。
要求条件相互には、素子の設計上互いに酷しいトレード
オフの関係がある。例えば公知のように素子の縦構造、
即ちＰ1 Ｎ2 Ｐ3 Ｎ4 層の不純物濃度，厚さ等の選定に
より、構成トランジスタのα1 ，α2 等を小さくして、
耐圧ＶBOのＶB からの低下を減少させることができる
が、このようにするとサージ電流耐量の低下を招く。ま
た例えば通信性能の劣化防止のため、素子のもつ静電容
量を小にすると、Ｖ BOが高くなるなどのトレードオフ関
係を有し、従来の構造ではこれらのトレードオフ関係を
解消して前記条件のすべてを満足させることは容易では
ない。
【０００５】
【発明の目的】本発明の目的は以上の諸要求のうち、特
にＶCL＝ＶBOの実現と保持電流ＩH の増大の実現を、他
の要求を犠牲にすることなく実現して、サージ防護性能
と、遮断性能を従来のものより向上できるようにした一
方向サージを対象とする２端子サージ防護素子の提示に
ある。
にＶCL＝ＶBOの実現と保持電流ＩH の増大の実現を、他
の要求を犠牲にすることなく実現して、サージ防護性能
と、遮断性能を従来のものより向上できるようにした一
方向サージを対象とする２端子サージ防護素子の提示に
ある。
【０００６】
【課題を解決するための本発明の手段】前記図８（ａ）
の回路は一方向のサージ対応であり、図８（ｂ）及び
（ｃ）の回路は両方向サージ対応であるが、ダイオード
によってサージ防護素子Ｚには一方向サージのみ印加さ
れる。従ってサージ防護素子Ｚの特性としては図７
（ｃ）の逆方向耐圧は不必要であるので、サージ防護素
子は逆導通型でよい。本発明はこのことを利用してなさ
れたもので、本発明の目的は図１（ａ）に示すようにＰ
1 Ｎ2 Ｐ3 Ｎ4 の４層構造からなり、Ｎ2 領域とＰ3 領
域の一部がそれぞれＰ1 領域とＮ4 領域を貫通して表裏
面に露呈し、かつこれらの露呈部分がそれぞれＰ1 領域
のＮ4 領域と金属電極Ｔ1 ，Ｔ2 により短絡された構造
Ｆ，Ｈをもつ構成とする。ことにより達成される。
の回路は一方向のサージ対応であり、図８（ｂ）及び
（ｃ）の回路は両方向サージ対応であるが、ダイオード
によってサージ防護素子Ｚには一方向サージのみ印加さ
れる。従ってサージ防護素子Ｚの特性としては図７
（ｃ）の逆方向耐圧は不必要であるので、サージ防護素
子は逆導通型でよい。本発明はこのことを利用してなさ
れたもので、本発明の目的は図１（ａ）に示すようにＰ
1 Ｎ2 Ｐ3 Ｎ4 の４層構造からなり、Ｎ2 領域とＰ3 領
域の一部がそれぞれＰ1 領域とＮ4 領域を貫通して表裏
面に露呈し、かつこれらの露呈部分がそれぞれＰ1 領域
のＮ4 領域と金属電極Ｔ1 ，Ｔ2 により短絡された構造
Ｆ，Ｈをもつ構成とする。ことにより達成される。
【０００７】
【作用】以上の構成とすることにより、以下の動作説明
が明らかなように、サージ防護素子の降伏がＰ1 領域と
Ｎ2 領域の接合Ｊ2 単独の降伏電圧ＶB できまる。従っ
て前記ＶBO＜ＶB ＝ＶCLの関係をなくして、耐圧ＶBOと
サージ動作電圧ＶCLの関係をＶBO＝ＶCLとすることがで
き、本発明の目的を達成できる。また表面の短絡構造Ｆ
と裏面の短絡構造Ｈを利用することにより、本発明の他
の目的である保持電流ＩH の増大を図ることができる。
以下その詳細を図１を用いて説明する。図１（ａ）にお
いて電圧印加の方向を金属電極Ｔ1 からＴ2 の方向とす
る。接合Ｊ2 が逆バイアスとなり、サージ電圧が接合Ｊ
2 の降伏電圧を越えると、電流Ｉが流れ始める。このＩ
の成分Ｉ1 ，Ｉ2 はそれぞれＮ2 領域とＰ3 領域の横方
向実効抵抗ＲN ，ＲP によって電圧降下を生じ、この電
圧降下が短絡構造Ｆ，Ｈより離れる程大になるように接
合Ｊ1 及びＪ3 を逆バイアスする。この順方向バイアス
電圧が電流の増加と共に増加し、接合Ｊ1 とＪ3 の順方
向立上り電圧を越えると、接合Ｊ1 とＪ3 を通って電流
が流れ始め、それぞれ正孔ｉｈ及び電子ｉｅの注入が生
じる。このため電流Ｉが大となると、サージ防護素子は
ターンオンして導通状態に移行する。このオン状態は正
孔ｉｈと電子ｉｅにより維持され、このオン状態は短絡
構造Ｆ，Ｈを除く全面積において行われる。このとき短
絡構造Ｆ，Ｈの近傍では注入キャリアの再結合を生じて
いるが、大電流（通常サージ電流の波高値は数１０〜数
１００Ａである）では再結合の影響は無視できる。続い
てオン電流が減少すると、再結合の影響が支配的とな
る。このためオン状態を維持できなくなって、ターンオ
フ動作が始まり、電流Ｉと保持電流ＩH がＩ＝ＩH にな
るとオフ状態に移行する。また金属電極Ｔ1 からＴ2 の
方向への電圧印加の場合には、単に接合Ｊ2 の順方向特
性を示すのみであるので、本発明サージ防護素子の電
圧，電流特性は図１（ｂ）に示すものとなる。
が明らかなように、サージ防護素子の降伏がＰ1 領域と
Ｎ2 領域の接合Ｊ2 単独の降伏電圧ＶB できまる。従っ
て前記ＶBO＜ＶB ＝ＶCLの関係をなくして、耐圧ＶBOと
サージ動作電圧ＶCLの関係をＶBO＝ＶCLとすることがで
き、本発明の目的を達成できる。また表面の短絡構造Ｆ
と裏面の短絡構造Ｈを利用することにより、本発明の他
の目的である保持電流ＩH の増大を図ることができる。
以下その詳細を図１を用いて説明する。図１（ａ）にお
いて電圧印加の方向を金属電極Ｔ1 からＴ2 の方向とす
る。接合Ｊ2 が逆バイアスとなり、サージ電圧が接合Ｊ
2 の降伏電圧を越えると、電流Ｉが流れ始める。このＩ
の成分Ｉ1 ，Ｉ2 はそれぞれＮ2 領域とＰ3 領域の横方
向実効抵抗ＲN ，ＲP によって電圧降下を生じ、この電
圧降下が短絡構造Ｆ，Ｈより離れる程大になるように接
合Ｊ1 及びＪ3 を逆バイアスする。この順方向バイアス
電圧が電流の増加と共に増加し、接合Ｊ1 とＪ3 の順方
向立上り電圧を越えると、接合Ｊ1 とＪ3 を通って電流
が流れ始め、それぞれ正孔ｉｈ及び電子ｉｅの注入が生
じる。このため電流Ｉが大となると、サージ防護素子は
ターンオンして導通状態に移行する。このオン状態は正
孔ｉｈと電子ｉｅにより維持され、このオン状態は短絡
構造Ｆ，Ｈを除く全面積において行われる。このとき短
絡構造Ｆ，Ｈの近傍では注入キャリアの再結合を生じて
いるが、大電流（通常サージ電流の波高値は数１０〜数
１００Ａである）では再結合の影響は無視できる。続い
てオン電流が減少すると、再結合の影響が支配的とな
る。このためオン状態を維持できなくなって、ターンオ
フ動作が始まり、電流Ｉと保持電流ＩH がＩ＝ＩH にな
るとオフ状態に移行する。また金属電極Ｔ1 からＴ2 の
方向への電圧印加の場合には、単に接合Ｊ2 の順方向特
性を示すのみであるので、本発明サージ防護素子の電
圧，電流特性は図１（ｂ）に示すものとなる。
【０００８】以上の説明から、本発明によれば 接合Ｊ2 が降伏して電流Ｉが流れ出すとき、電流は
短絡構造ＦからＨへ単に接合Ｊ2 を通って流れるのみで
あって、キャリアの注入がないためサージ防護素子の降
伏電圧ＶBOは単なる接合Ｊ2 の耐圧ＶB 、即ち ＶBO＝ＶB ＝ＶCL となり、前記要求条件が達成される。 本発明では表面の短絡構造Ｆの他に、裏面にも短絡
構造Ｈを設けており、この短絡構造Ｈが注入電子に対す
る再結合効果を増大させることになるので、保持電流Ｉ
H を従来の構造のものに比べて大にする。 また前記したようにターンオフ動作は短絡構造Ｆ，Ｈの
周辺から開始されるから、Ｆ，Ｈの距離が小さい程（同
一チップ面積では数が多い程）保持電流ＩH の増大効果
を大にすることができる。なお複数個の短絡構造Ｆ，Ｈ
を設けた場合、他面の短絡構造からの距離Ｌ（図１参
照）を等距離にするのが有効であることは云うまでもな
い。なおサージ電流耐量は短絡構造以外の部分の有効面
積できまるから、短絡構造Ｆ，Ｈの総面積を小さくすれ
ば、サージ電流耐量に対する影響はない。この場合この
素子は金属電極Ｔ2 →Ｔ1 の方向では使用されないた
め、短絡構造Ｆの面積を大にすることを要しない。次に
本発明の実施例を図面を参照して説明する。
短絡構造ＦからＨへ単に接合Ｊ2 を通って流れるのみで
あって、キャリアの注入がないためサージ防護素子の降
伏電圧ＶBOは単なる接合Ｊ2 の耐圧ＶB 、即ち ＶBO＝ＶB ＝ＶCL となり、前記要求条件が達成される。 本発明では表面の短絡構造Ｆの他に、裏面にも短絡
構造Ｈを設けており、この短絡構造Ｈが注入電子に対す
る再結合効果を増大させることになるので、保持電流Ｉ
H を従来の構造のものに比べて大にする。 また前記したようにターンオフ動作は短絡構造Ｆ，Ｈの
周辺から開始されるから、Ｆ，Ｈの距離が小さい程（同
一チップ面積では数が多い程）保持電流ＩH の増大効果
を大にすることができる。なお複数個の短絡構造Ｆ，Ｈ
を設けた場合、他面の短絡構造からの距離Ｌ（図１参
照）を等距離にするのが有効であることは云うまでもな
い。なおサージ電流耐量は短絡構造以外の部分の有効面
積できまるから、短絡構造Ｆ，Ｈの総面積を小さくすれ
ば、サージ電流耐量に対する影響はない。この場合この
素子は金属電極Ｔ2 →Ｔ1 の方向では使用されないた
め、短絡構造Ｆの面積を大にすることを要しない。次に
本発明の実施例を図面を参照して説明する。
【０００９】
【実施例】〔Ａ〕図２（ａ）（ｂ）は基板半導体Ｐ3 を
もとにして例えば拡散法により製造された、本発明サー
ジ防護素子の一実施例図を示す金属電極の図示を省略し
た上面図、及びＡ−Ａ′部矢視断面図であって、この例
は表面の５箇所に短絡構造Ｆ（平面図の実線表示）を設
け、裏面の４箇所に短絡構造Ｈを設けた例である。この
例では図１を用いて前記した動作説明における、電流成
分Ｉ1 ，Ｉ2 が均等に分布し、その結果としてターンオ
ンをもたらす場合、Ｊ1 ，Ｊ3 からのキャリア注入が各
部において均等に分布するように、各短絡構造ＦとＨ間
の距離Ｌ2を等しく配置している。またこの例ではター
ンオンが中央部で始まり、次第に周辺に拡がるようにす
るため、素子周辺と短絡構造Ｆ，Ｈの距離Ｌ1 に大して
短絡構造相互間の距離Ｌ2を２Ｌ1 ≦Ｌ2 としている。 〔Ｂ〕図３（ａ）（ｂ）は本発明の他の実施例を示す電
極を除いた上面図と、そのＡ−Ａ′部における矢視断面
図であって、この例は短絡構造Ｆ，Ｈのうちの一部を、
接合Ｊ1 ，Ｊ3 の周辺部に設けた例である。 〔Ｃ〕図４（ａ）（ｂ）は本発明の他の実施例を示す電
極を除いた上面図と、そのＡ−Ａ′部における矢視断面
図で、この例では短絡構造Ｈを接合Ｊ4 の周辺に一体の
領域として設けた例である。 〔Ｄ〕図５（ａ）（ｂ）（ｃ）は短絡構造Ｆ，Ｈの他の
配置例を示す電極を除いた上面図である。 〔Ｅ〕図６（ａ）（ｂ）は本発明の他の実施例を示す断
面図と、その電圧、電流特性図である。以上の実施例で
は表裏面の短絡構造ＦとＨが対向する位置になく、重な
り合わない構造であるが、この例はＦ，Ｈを対向する位
置に設けた場合である。この例では接合Ｊ2 が降伏する
と、図６（ａ）で示すようにＨ，Ｆ間に直接電流が流れ
るが、この領域の電圧，電流特性（図６（ｂ）のＡで示
す）がポジティブレジスタンスを示せば、電流Ｉ0 の流
路が図６（ａ）に示すように拡がり、図１によって前記
は電流Ｉ1 ，Ｉ2 と同様に接合Ｊ1 ，Ｊ3 を順バイアス
する。従って図６（ｂ）のようにターンオンする。この
構造は短絡構造Ｆ，Ｈが重ならない場合に比べて、図６
（ｂ）に示すＩBOが大になるが、目的によって使用でき
る。なおこのＩBOを小にするには、図６（ａ）のように
第３層をＮ型（Ｎ3 ）とするか、その厚さを大にすれば
よい。以上本発明を説明したが、目的に応じて短絡構造
の数，形状，配置などを変更できる。また以上ではＰ1
Ｎ2 Ｐ3 Ｎ4 の構成を用いた場合について説明したが、
電導型を逆にしたＮ1 Ｐ2 Ｎ3 Ｐ4 の構成においても同
様に成立する。
もとにして例えば拡散法により製造された、本発明サー
ジ防護素子の一実施例図を示す金属電極の図示を省略し
た上面図、及びＡ−Ａ′部矢視断面図であって、この例
は表面の５箇所に短絡構造Ｆ（平面図の実線表示）を設
け、裏面の４箇所に短絡構造Ｈを設けた例である。この
例では図１を用いて前記した動作説明における、電流成
分Ｉ1 ，Ｉ2 が均等に分布し、その結果としてターンオ
ンをもたらす場合、Ｊ1 ，Ｊ3 からのキャリア注入が各
部において均等に分布するように、各短絡構造ＦとＨ間
の距離Ｌ2を等しく配置している。またこの例ではター
ンオンが中央部で始まり、次第に周辺に拡がるようにす
るため、素子周辺と短絡構造Ｆ，Ｈの距離Ｌ1 に大して
短絡構造相互間の距離Ｌ2を２Ｌ1 ≦Ｌ2 としている。 〔Ｂ〕図３（ａ）（ｂ）は本発明の他の実施例を示す電
極を除いた上面図と、そのＡ−Ａ′部における矢視断面
図であって、この例は短絡構造Ｆ，Ｈのうちの一部を、
接合Ｊ1 ，Ｊ3 の周辺部に設けた例である。 〔Ｃ〕図４（ａ）（ｂ）は本発明の他の実施例を示す電
極を除いた上面図と、そのＡ−Ａ′部における矢視断面
図で、この例では短絡構造Ｈを接合Ｊ4 の周辺に一体の
領域として設けた例である。 〔Ｄ〕図５（ａ）（ｂ）（ｃ）は短絡構造Ｆ，Ｈの他の
配置例を示す電極を除いた上面図である。 〔Ｅ〕図６（ａ）（ｂ）は本発明の他の実施例を示す断
面図と、その電圧、電流特性図である。以上の実施例で
は表裏面の短絡構造ＦとＨが対向する位置になく、重な
り合わない構造であるが、この例はＦ，Ｈを対向する位
置に設けた場合である。この例では接合Ｊ2 が降伏する
と、図６（ａ）で示すようにＨ，Ｆ間に直接電流が流れ
るが、この領域の電圧，電流特性（図６（ｂ）のＡで示
す）がポジティブレジスタンスを示せば、電流Ｉ0 の流
路が図６（ａ）に示すように拡がり、図１によって前記
は電流Ｉ1 ，Ｉ2 と同様に接合Ｊ1 ，Ｊ3 を順バイアス
する。従って図６（ｂ）のようにターンオンする。この
構造は短絡構造Ｆ，Ｈが重ならない場合に比べて、図６
（ｂ）に示すＩBOが大になるが、目的によって使用でき
る。なおこのＩBOを小にするには、図６（ａ）のように
第３層をＮ型（Ｎ3 ）とするか、その厚さを大にすれば
よい。以上本発明を説明したが、目的に応じて短絡構造
の数，形状，配置などを変更できる。また以上ではＰ1
Ｎ2 Ｐ3 Ｎ4 の構成を用いた場合について説明したが、
電導型を逆にしたＮ1 Ｐ2 Ｎ3 Ｐ4 の構成においても同
様に成立する。
【００１０】
【発明の効果】以上の説明から明らかなように本発明に
よれば、一方向サージを保護の対象とする素子またはダ
イオード回路により両方向サージのうちの片方向のサー
ジを保護の対象とする素子の保持電流ＩH の増大と、耐
圧ＶBOとサージ動作電圧ＶCLの差を小さくして、遮断性
能の向上とサージ防護能力の向上を図りうるすぐれた利
点をを有するもので通信回路その他この種回路のサージ
防護に用いて大きな効果を発揮する。
よれば、一方向サージを保護の対象とする素子またはダ
イオード回路により両方向サージのうちの片方向のサー
ジを保護の対象とする素子の保持電流ＩH の増大と、耐
圧ＶBOとサージ動作電圧ＶCLの差を小さくして、遮断性
能の向上とサージ防護能力の向上を図りうるすぐれた利
点をを有するもので通信回路その他この種回路のサージ
防護に用いて大きな効果を発揮する。
【図１】本発明サージ防護素子の説明図である。
【図２】本発明の一実施例の説明図である。
【図２】本発明の一実施例の説明図である。
【図３】本発明の他の実施例の説明図である。
【図４】本発明の他の実施例の説明図である。
【図５】本発明の他の実施例の説明図である。
【図６】本発明の他の実施例の説明図である。
【図７】従来の２端子サージ防護素子の説明図である。
【図８】その動作を説明するための回路図である。
Ｚ サージ防護素子 ＬＩ1 〜ＬＩN 線路 Ｇ 被防護機器 Ｅ バイアス電圧 Ｓ サージ電圧 Ｒ 回路インピーダンス ＶBO 耐圧 ＶCL サージ動作電圧 ＶB 接合Ｎ2 とＰ3 層の耐圧 Ｆ 短絡構造 Ｈ 短絡構造 Ｌ 短絡構造ＦとＨ間の距離
【手続補正書】
【提出日】平成５年９月２日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図１】本発明サージ防護素子の説明図である。
【図２】本発明の一実施例の説明図である。
【図３】本発明の他の実施例の説明図である。
【図４】本発明の他の実施例の説明図である。
【図５】本発明の他の実施例の説明図である。
【図６】本発明の他の実施例の説明図である。
【図７】従来の２端子サージ防護素子の説明図である。
【図８】その動作を説明するための回路図である。
【符号の説明】 Ｚ サージ防護素子 ＬＩ1 〜ＬＩN 線路 Ｇ 被防護機器 Ｅ バイアス電圧 Ｓ サージ電圧 Ｒ 回路インピーダンス ＶBO 耐圧 ＶCL サージ動作電圧 ＶB 接合Ｎ2 とＰ3 層の耐圧 Ｆ 短絡構造 Ｈ 短絡構造 Ｌ 短絡構造ＦとＨ間の距離
Claims (4)
- 【請求項１】 Ｐ1 Ｎ2 Ｐ3 Ｎ4 （Ｎ1 Ｐ2 Ｎ3 Ｐ4 ）
の４層構造を有し、そのＮ2 （Ｐ2 ）領域とＰ
3 （Ｎ3 ）領域の一部がＰ1 （Ｎ1 ）領域とＮ
4 （Ｐ4 ）領域を貫通して表面と裏面にそれぞれ露呈さ
れ、かつ前記露呈Ｎ2 （Ｐ2 ）領域とＰ3 （Ｎ3 ）領域
とが、前記Ｐ1 （Ｎ1 ）領域とＮ4 （Ｐ4 ）領域と共に
それぞれ金属電極により短絡されていることを特徴とす
る２端子サージ防護素子。 - 【請求項２】 Ｐ1 Ｎ2 Ｐ3 Ｎ4 （Ｎ1 Ｐ2 Ｎ3 Ｐ4 ）
の４層構造を有し、そのＮ2 （Ｐ2 ）領域とＰ
3 （Ｎ3 ）領域の一部がそれぞれ１ないし複数箇所にお
いてＰ1 （Ｎ1 ）とＮ4 （Ｐ4 ）層を貫通して表面と裏
面に露呈され、かつ前記Ｎ2 （Ｐ2 ）露呈部とＰ3 （Ｎ
3 ）露呈部が重なり合うことなく配置され、前記Ｐ
1 （Ｎ1 ）層とＮ4 （Ｐ4 ）層と共にそれぞれ金属電極
により短絡されたことを特徴とする２端子サージ防護素
子。 - 【請求項３】 請求項２において、一面のＮ2 （Ｐ2 ）
露呈部と他面のＰ3（Ｎ3 ）露呈部の距離が等しくなる
ように配置されたことを特徴とする２端子サージ防護素
子。 - 【請求項４】 請求項１または２または３記載の２端子
サージ防護素子１個を用い、そのカソードに正端子が接
続され、負端子にアノードが接続された、同一方向の２
個のダイオードを１組とする入出力線路数のダイオード
回路からなる回路を、各ダイオード回路の２個のダイオ
ードの接続点を接続端子として各入力線路に接続してサ
ージ防護を行うことを特徴とする多線防護方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4023382A JP2992158B2 (ja) | 1992-01-14 | 1992-01-14 | ２端子サージ防護素子及び多線防護方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4023382A JP2992158B2 (ja) | 1992-01-14 | 1992-01-14 | ２端子サージ防護素子及び多線防護方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0677505A true JPH0677505A (ja) | 1994-03-18 |
| JP2992158B2 JP2992158B2 (ja) | 1999-12-20 |
Family
ID=12108979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4023382A Expired - Fee Related JP2992158B2 (ja) | 1992-01-14 | 1992-01-14 | ２端子サージ防護素子及び多線防護方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2992158B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002054559A1 (fr) * | 2000-12-28 | 2002-07-11 | Takayasu Kanemura | Dispositif anti-surintensité et son circuit correspondant |
| JP2003051591A (ja) * | 2001-08-06 | 2003-02-21 | Shindengen Electric Mfg Co Ltd | 二端子サイリスタ |
| KR100559938B1 (ko) * | 2004-01-28 | 2006-03-13 | 광전자 주식회사 | 순간 전압 억제 다이오드 |
| JP2015522238A (ja) * | 2012-07-05 | 2015-08-03 | リテルヒューズ・インク | 過渡電圧回路保護のためのクローバーデバイス |
-
1992
- 1992-01-14 JP JP4023382A patent/JP2992158B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002054559A1 (fr) * | 2000-12-28 | 2002-07-11 | Takayasu Kanemura | Dispositif anti-surintensité et son circuit correspondant |
| JP2003051591A (ja) * | 2001-08-06 | 2003-02-21 | Shindengen Electric Mfg Co Ltd | 二端子サイリスタ |
| KR100559938B1 (ko) * | 2004-01-28 | 2006-03-13 | 광전자 주식회사 | 순간 전압 억제 다이오드 |
| JP2015522238A (ja) * | 2012-07-05 | 2015-08-03 | リテルヒューズ・インク | 過渡電圧回路保護のためのクローバーデバイス |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2992158B2 (ja) | 1999-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4870530A (en) | Electrostatic discharge protection circuitry for any two external pins of an I.C. package | |
| US7164568B2 (en) | Bi-directional pin or nip low capacitance transient voltage suppressors and steering diodes | |
| US4967256A (en) | Overvoltage protector | |
| US5115369A (en) | Avalanche stress protected semiconductor device having variable input impedance | |
| JPH0145296B2 (ja) | ||
| JPH069018B2 (ja) | 半導体構造 | |
| KR100200352B1 (ko) | 반도체 장치의 보호 소자 | |
| KR20010102167A (ko) | 개선된 ｅｓｄ 다이오드 구조 | |
| US5005061A (en) | Avalanche stress protected semiconductor device having variable input impedance | |
| JPH05199655A (ja) | 低キャパシタンス保護回路 | |
| SE431381B (sv) | Tvapoligt overstromsskydd | |
| US5352905A (en) | Semiconductor surge suppressor | |
| KR100206675B1 (ko) | 반도체 집적 회로 장치 | |
| JPH0677505A (ja) | ２端子サージ防護素子及び多線防護方法 | |
| US6891206B2 (en) | Lateral thyristor structure for protection against electrostatic discharge | |
| JP3083881B2 (ja) | サージ防護素子 | |
| GB2208257A (en) | Overvoltage protector | |
| US5483086A (en) | Four layer semiconductor surge protector having plural short-circuited junctions | |
| JPH065708A (ja) | モノリシック半導体保護構成要素 | |
| JP2784458B2 (ja) | サージ防護素子 | |
| JP2802970B2 (ja) | プレ−ナ型二端子双方向性サイリスタ | |
| JP3568971B2 (ja) | 半導体装置の保護回路 | |
| EP0505176A1 (en) | Breakover diode | |
| JPH07226486A (ja) | 半導体装置の保護回路 | |
| JPH0945892A (ja) | サージ防護素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20071015 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081015 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20101015 |
|
| LAPS | Cancellation because of no payment of annual fees |