CN113161237A - 内沟槽台面工艺触发二极管芯片的制作工艺 - Google Patents
内沟槽台面工艺触发二极管芯片的制作工艺 Download PDFInfo
- Publication number
- CN113161237A CN113161237A CN202110423298.7A CN202110423298A CN113161237A CN 113161237 A CN113161237 A CN 113161237A CN 202110423298 A CN202110423298 A CN 202110423298A CN 113161237 A CN113161237 A CN 113161237A
- Authority
- CN
- China
- Prior art keywords
- phosphorus
- diffusion
- temperature
- sided
- diode chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 230000008569 process Effects 0.000 title claims abstract description 16
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 56
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 56
- 239000011574 phosphorus Substances 0.000 claims abstract description 56
- 238000009792 diffusion process Methods 0.000 claims abstract description 49
- 239000013589 supplement Substances 0.000 claims abstract description 28
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 23
- 229910052796 boron Inorganic materials 0.000 claims abstract description 23
- 238000005468 ion implantation Methods 0.000 claims abstract description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 10
- 238000002161 passivation Methods 0.000 claims abstract description 10
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 10
- 239000010703 silicon Substances 0.000 claims abstract description 10
- 239000011521 glass Substances 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims abstract description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 4
- 230000001502 supplementing effect Effects 0.000 claims description 13
- 230000007797 corrosion Effects 0.000 claims description 10
- 238000005260 corrosion Methods 0.000 claims description 10
- 238000001259 photo etching Methods 0.000 claims description 9
- 230000000873 masking effect Effects 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 7
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl trichloride Chemical compound ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 claims description 6
- QQMBHAVGDGCSGY-UHFFFAOYSA-N [Ti].[Ni].[Ag] Chemical compound [Ti].[Ni].[Ag] QQMBHAVGDGCSGY-UHFFFAOYSA-N 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims 1
- 239000002184 metal Substances 0.000 claims 1
- 239000000047 product Substances 0.000 abstract description 10
- 239000007788 liquid Substances 0.000 abstract 1
- 238000004806 packaging method and process Methods 0.000 abstract 1
- 230000006872 improvement Effects 0.000 description 10
- 230000000052 comparative effect Effects 0.000 description 6
- 238000005520 cutting process Methods 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 238000012423 maintenance Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000005094 computer simulation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 150000001450 anions Chemical class 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000010025 steaming Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8613—Mesa PN junction diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
Abstract
本发明公开了一种内沟槽台面工艺触发二极管芯片的制作工艺，包括以下步骤：在单晶硅片上通过低温液态源扩散或离子注入方式掺杂一层淡磷；在高温下进行磷再扩散，在淡磷上进行双面浓磷扩散；在淡磷上进行双面局部补硼扩散；在双面进行硅腐蚀，形成内沟槽；在双面沟槽内填充一层玻璃层形成终端保护；双面光刻出引线窗口，同时在边缘开出划片槽；正、背面金属化后，得到芯片。本发明采用的内沟槽钝化保护结构相比常规外沟槽结构有更高的可靠性，产品不易失效与产生漏电，规避了芯片划片、封装等带来的可靠性风险。
Description
技术领域
本发明涉及芯片制造技术领域，特别涉及一种半导体分立器件的制作工艺。
背景技术
目前市面上的触发二极管的芯片结构分为平面结构和台面结构，其中台面结构主要为外台面结构，如图3所示，目前台面工艺触发二极管存在两个问题：一是外台面结构由于芯片在切割时需要从玻璃层上进行划片，容易产生玻璃崩边和应力，边缘PN结保护容易出现损伤，后续产品容易产生漏电与可靠性风险，在客户端容易出现早期失效；另外一个问题就是触发管的开关参数，由于触发二极管主要用于脉冲点火器和负离子发生器上，对产品的开关参数要求较高，在同样规格电压基础上进一步提升触发二极管的开关参数也是各芯片厂家研究的重点方向。
发明内容
本发明的目的是提供一种内沟槽台面工艺触发二极管芯片的制作工艺，通过采用内沟槽台面结构，划片时采用从硅上进行切割，避免损伤钝化层，故而产品的可靠性进一步得到提升，另外通过扩散的浓度、深度调整，开关频率得到进一步提升。
本发明的目的是这样实现的：一种内沟槽台面工艺触发二极管芯片的制作工艺，包括以下步骤：
步骤1）在单晶硅片双面掺杂一层淡磷；
步骤2）在高温下进行双面磷再扩散，形成触发管的N区，同时表面生长一层氧化层，作为后续补磷扩散的掩蔽层；
步骤3）在双面氧化层上光刻出补磷区窗口，
步骤4）在双面补磷区窗口处进行补磷N+扩散，同时表面生长一层氧化层，作为后续补硼扩散的掩蔽层；
步骤5）在双面氧化层上光刻出补硼区窗口，
步骤6）在双面补硼区窗口处进行补硼P+扩散，同时表面生长一层氧化层，作为深槽腐蚀的掩蔽层；
步骤7）在双面氧化层上光刻深槽腐蚀窗口；
步骤8）在双面深槽腐蚀窗口处进行硅腐蚀，形成内沟槽结构；
步骤9）在内沟槽内填充一层玻璃层作为最终PN结保护钝化层；
步骤10）在正面、背面光刻出引线窗口，同时在边缘开出划片槽；
步骤11）在正、背面金属化，得到芯片。
作为本发明的进一步改进，步骤1）掺杂的方式为通过低温三氯氧磷扩散，磷预扩散的温度为：800℃~900℃。
作为本发明的进一步改进，步骤1）掺杂的方式为通过离子注入磷的方式，离子注入能量E=30~100KeV，剂量DOSE=1E14/cm2~5E14/cm2。
作为本发明的进一步改进，步骤2）中的磷再扩散的温度为：1220℃~1260℃，时间：10~30h，最终R□=30~100Ω/□，xj=15~35µm。
作为本发明的进一步改进，步骤4）中的补磷扩散的温度为：960℃~1050℃、R□=2.0~6.0Ω/□。
作为本发明的进一步改进，步骤6）中的补硼扩散温度为：960℃~1050℃，R□=10~60Ω/□。
作为本发明的进一步改进，步骤8）中的深沟槽的深度为40~60µm，形成内沟槽隔离结构。
作为本发明的进一步改进，步骤9）中的玻璃钝化温度为：450℃~720℃，作为电压的终端保护结构。
作为本发明的进一步改进，步骤11）中的钛镍银厚度1~2µm。
与现有技术相比，本发明的有益效果在于：
a）终端采用内台面结构（对应步骤7、步骤8）、玻璃钝化技术（对应步骤9），划片时采用从硅上进行切割，避免损失钝化层，故而产品的可靠性进一步得到提升；
b）通过对各区浓度、结深的调整，精确控制维持电流IH在10~60mA范围内（对应步骤1、步骤2、步骤4、步骤6）。
c）通过对各区浓度、结深的调整，产品最终的开关频率得到进一步的提升，比市面上的同款产品点火输出电压提高100~200V（对应步骤1、步骤2、步骤4、步骤6）。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明制得的触发二极管芯片截面图。
图2为本发明制得的触发二极管芯片正面图。
图3为现有技术中的触发二极管芯片截面图。
图4-图14为本发明制作工艺中每一步骤制作示意图。
图15-图20为本发明中各区浓度、结深与维持电流的关系用计算机器件仿真图。
图21-图26为本发明中各区浓度、结深与维持电流的关系用计算机器件仿真图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1-2所示的一种内沟槽台面工艺触发二极管芯片，其制作工艺包括以下步骤：
步骤1）在单晶硅片上通过低温三氯氧磷扩散或离子注入磷的方式在双面掺杂一层淡磷，磷预扩散的温度为：800℃~900℃或离子注入能量E=30~100KeV，剂量DOSE=1E14/cm2~5E14/cm2，见图4；
步骤2）在高温下进行双面磷再扩散，形成触发管的N区，同时表面生长一层氧化层，作为后续补磷扩散的掩蔽层，磷再扩散的温度为：1220℃~1260℃，时间：10~30h，最终R□=30~100Ω/□，xj=15~35µm，见图5；
步骤3）在双面氧化层上光刻出补磷区窗口，见图6；
步骤4）在双面补磷区窗口处进行补磷N+扩散，同时表面生长一层氧化层，作为后续补硼扩散的掩蔽层，补磷温度为：960℃~1050℃、R□=2.0~6.0Ω/□，见图7；
步骤5）在双面氧化层上光刻出补硼区窗口，见图8；
步骤6）在双面补硼区上进行补硼P+扩散，同时表面生长一层氧化层，作为深槽腐蚀的掩蔽层，补硼扩散温度为：960℃~1050℃，R□=10~60Ω/□，见图9；
步骤7）在双面氧化层上光刻深槽腐蚀窗口，见图10；
步骤8）在深槽腐蚀窗口处进行硅腐蚀，形成内台面结构，深沟槽的深度为40~60µm，见图11；
步骤9）在450℃~720℃温度下，在内沟槽内填充一层玻璃层作为最终PN结保护钝化层，见图12；
步骤10）在正面、背面光刻出引线窗口，同时在边缘开出划片槽，见图13；
步骤11）正、背面金属化，蒸上一层1~2µm的钛镍银，得到芯片，见图14。
本发明通过采用内台面结构，划片时采用从硅上进行切割，避免损失钝化层，故而产品的可靠性进一步得到提升，另外通过扩散的浓度、深度调整，开关频率得到进一步提升。
关于浓度和深度调整与维持电流的关系，器件仿真原理如图15-图20，具体关系如下：
1）N+浓度对维持电流无影响，见图15；
2）N+越深维持电流越小，见图16；
3）P+越浓维持电流越小，见图17；
4）P+越深维持电流越小，见图18；
5）NW越浓维持电流越大，见图19；
6）P衬底越浓维持电流越大，见图20。
关于浓度和深度调整与开关频率的关系，器件仿真原理如图21-图26，具体关系如下：
1）N+越浓，开关频率越小，见图21；
2）N+越深开关频率越小，见图22；
3）P+越浓开关频率越小，见图23；
4）P+越深开关频率越小，见图24；
5）NW越浓开关频率越小，见图25；
6）P衬底越浓开关频率越小，见图26。
与维持电流、开关频率相关的具体数据如下：
1. 步骤1中的磷预扩散的温度为：800℃~900℃或离子注入能量E=30~100KeV，剂量DOSE=1E14/cm2~5E14/cm2
2. 步骤2中的磷再扩散的温度为：1220℃~1260℃，时间：10~30h，最终R□=30~100Ω/□，xj=15~35µm；
3.步骤4中的补磷温度为：960℃~1050℃、R□=2.0~6.0Ω/□；
4. 步骤6中的补硼扩散温度为：960℃~1050℃，R□=10~60Ω/□；
因各层浓度、深度之间的搭配对维持电流、开关频率均有影响，且互相有关联，四个因素只调整其中一种因素即可对上述参数产品影响，实验分组较多，下面只结合部分具体实施例进一步说明。
实施例1
上述步骤1中的磷预扩散的温度为：800℃或离子注入剂量DOSE=1E14/cm2；步骤2中的磷再扩散的温度为：1230℃，时间：20h，最终R□=100Ω/□，xj=20µm；步骤4中的补磷温度为：1050℃、R□=2.0Ω/□；步骤6中的补硼扩散温度为：1050℃，R□=10Ω/□，最终得到的参数为：IH：10mA，开关输出电压：3800V。
实施例2
上述步骤1中的磷预扩散的温度为：850℃或离子注入剂量DOSE=3E14/cm2；步骤2中的磷再扩散的温度为：1230℃，时间：20h，最终R□=100Ω/□，xj=20µm；步骤4中的补磷温度为：1050℃、R□=2.0Ω/□；步骤6中的补硼扩散温度为：1050℃，R□=10Ω/□，最终得到的参数为：IH：30mA(标准：10~60mA)，开关输出电压：3700V(标准大于≥3500V)。
实施例3
上述步骤1中的磷预扩散的温度为：900℃或离子注入剂量DOSE=2E14/cm2；步骤2中的磷再扩散的温度为：1240℃，时间：30h，最终R□=80Ω/□，xj=30µm；步骤4中的补磷温度为：1050℃、R□=2.0Ω/□；步骤6中的补硼扩散温度为：1050℃，R□=10Ω/□，最终得到的参数为：IH：50mA(标准：10~60mA)，开关输出电压：3500V(标准大于≥3500V)。
对比例1
上述步骤1中的磷预扩散的温度为：750℃或离子注入剂量DOSE=0.8E14/cm2；步骤2中的磷再扩散的温度为：1230℃，时间：20h，最终R□=120Ω/□，xj=13µm；步骤4中的补磷温度为：1050℃、R□=2.0Ω/□；步骤6中的补硼扩散温度为：1050℃，R□=10Ω/□，最终得到的参数为：IH：8mA(标准：10~60mA)，开关输出电压：3820V(标准大于≥3500V)，不难看出维持电流IH偏小，超出了标准。
对比例2
上述步骤1中的磷预扩散的温度为：950℃或离子注入剂量DOSE=6E14/cm2；步骤2中的磷再扩散的温度为：1230℃，时间：20h，最终R□=50Ω/□，xj=18µm；步骤4中的补磷温度为：1050℃、R□=2.0Ω/□；步骤6中的补硼扩散温度为：1050℃，R□=10Ω/□，最终得到的参数为：IH：70mA(标准：10~60mA)，开关输出电压：3450V(标准大于≥3500V)，不难看出开关输出电压超出了标准。
对比例3
上述步骤1中的磷预扩散的温度为：850℃或离子注入剂量DOSE=3E14/cm2；步骤2中的磷再扩散的温度为：1230℃，时间：20h，最终R□=100Ω/□，xj=20µm；步骤4中的补磷温度为：1050℃、R□=2.0Ω/□；步骤6中的补硼扩散温度为：960℃，R□=60Ω/□，最终得到的参数为：IH：80mA(标准：10~60mA)，开关输出电压：3750V(标准大于≥3500V)，维持电流超出了标准。
通过上述实施例不难看出，只调整步骤1，其它几个步骤不变的情况下，温度越高（浓度越浓）对应的维持电流越大，开关频率（输出电压）越小，与计算机仿真结果一致，最佳的是在中间温度。
通过对比例1不难发现，步骤1温度过低后，虽然开关频率变好，但是维持电流低于标准；通过对比例2不难发现，步骤1温度过高后，维持电流变增大，开关频率（输出电压）变小，与计算机仿真结果一致；通过实施例2与对比例3不难发现，补硼温度降低后，维持电流变大，开关频率（输出电压）变大。
同理可以通过不同的组合可以得到不同的维持电流与开关频率，最终通过选取其中最佳的一种组合，使维持电流与开关频率达到最佳，并且最佳的工艺条件不超过本专利中定义的范围。
以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。
Claims (9)
1.一种内沟槽台面工艺触发二极管芯片的制作工艺，其特征在于，包括以下步骤：
步骤1）在单晶硅片双面掺杂一层淡磷；
步骤2）在高温下进行双面磷再扩散，形成触发管的N区，同时表面生长一层氧化层，作为后续补磷扩散的掩蔽层；
步骤3）在双面氧化层上光刻出补磷区窗口，
步骤4）在双面补磷区窗口处进行补磷N+扩散，同时表面生长一层氧化层，作为后续补硼扩散的掩蔽层；
步骤5）在双面氧化层上光刻出补硼区窗口，
步骤6）在双面补硼区窗口处进行补硼P+扩散，同时表面生长一层氧化层，作为深槽腐蚀的掩蔽层；
步骤7）在双面氧化层上光刻深槽腐蚀窗口；
步骤8）在双面深槽腐蚀窗口处进行硅腐蚀，形成内沟槽台面结构；
步骤9）在内沟槽内填充一层玻璃层作为最终PN结保护钝化层；
步骤10）在正面、背面光刻出引线窗口，同时在边缘开出划片槽；
步骤11）在正、背面金属化，得到芯片。
2.根据权利要求1所述的内沟槽台面工艺触发二极管芯片的制作工艺，其特征在于，步骤1）掺杂的方式为通过低温三氯氧磷扩散，磷预扩散的温度为：800℃~900℃。
3.根据权利要求1所述的内沟槽台面工艺触发二极管芯片的制作工艺，其特征在于，步骤1）掺杂的方式为通过离子注入磷的方式，离子注入能量E=30~100KeV，剂量DOSE=1E14/cm2~5E14/cm2。
4.根据权利要求1所述的内沟槽台面工艺触发二极管芯片的制作工艺，其特征在于，步骤2）磷再扩散的温度为：1220℃~1260℃，时间：10~30h，最终R□=30~100Ω/□，xj=15~35µm。
5.根据权利要求1所述的内沟槽台面工艺触发二极管芯片的制作工艺，其特征在于，步骤4）中的补磷扩散的温度为：960℃~1050℃、R□=2.0~6.0Ω/□。
6.根据权利要求1所述的内沟槽台面工艺触发二极管芯片的制作工艺，其特征在于，步骤6）中的补硼扩散温度为：960℃~1050℃，R□=10~60Ω/□。
7.根据权利要求1所述的内沟槽台面工艺触发二极管芯片的制作工艺，其特征在于，步骤8）中深沟槽的深度为40~60µm。
8.根据权利要求1所述的内沟槽台面工艺触发二极管芯片的制作工艺，其特征在于，步骤9）玻璃钝化温度为：450℃~720℃。
9.根据权利要求1所述的内沟槽台面工艺触发二极管芯片的制作工艺，其特征在于，步骤11）金属层为钛镍银，厚度1~2µm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110423298.7A CN113161237A (zh) | 2021-04-20 | 2021-04-20 | 内沟槽台面工艺触发二极管芯片的制作工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110423298.7A CN113161237A (zh) | 2021-04-20 | 2021-04-20 | 内沟槽台面工艺触发二极管芯片的制作工艺 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113161237A true CN113161237A (zh) | 2021-07-23 |
Family
ID=76868995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110423298.7A Pending CN113161237A (zh) | 2021-04-20 | 2021-04-20 | 内沟槽台面工艺触发二极管芯片的制作工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113161237A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113964223A (zh) * | 2021-10-15 | 2022-01-21 | 浙江大学 | 一种抑制切割边缘漏电的晶体硅太阳能电池片、电池组件及制备方法 |
| CN113964222A (zh) * | 2021-10-15 | 2022-01-21 | 浙江大学 | 一种低漏电的晶体硅太阳能电池片、电池组件及制备方法 |
| CN114843180A (zh) * | 2022-05-03 | 2022-08-02 | 江苏晟驰微电子有限公司 | 一种用于整流管制造的化学腐蚀去结设备及其工艺 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05275687A (ja) * | 1991-05-21 | 1993-10-22 | Shindengen Electric Mfg Co Ltd | プレ−ナ型二端子双方向性サイリスタ |
| JP2010040611A (ja) * | 2008-07-31 | 2010-02-18 | Shindengen Electric Mfg Co Ltd | 半導体装置の製造方法 |
| CN201450007U (zh) * | 2009-08-25 | 2010-05-05 | 南通明芯微电子有限公司 | 一种双向触发二极管芯片 |
-
2021
- 2021-04-20 CN CN202110423298.7A patent/CN113161237A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05275687A (ja) * | 1991-05-21 | 1993-10-22 | Shindengen Electric Mfg Co Ltd | プレ−ナ型二端子双方向性サイリスタ |
| JP2010040611A (ja) * | 2008-07-31 | 2010-02-18 | Shindengen Electric Mfg Co Ltd | 半導体装置の製造方法 |
| CN201450007U (zh) * | 2009-08-25 | 2010-05-05 | 南通明芯微电子有限公司 | 一种双向触发二极管芯片 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113964223A (zh) * | 2021-10-15 | 2022-01-21 | 浙江大学 | 一种抑制切割边缘漏电的晶体硅太阳能电池片、电池组件及制备方法 |
| CN113964222A (zh) * | 2021-10-15 | 2022-01-21 | 浙江大学 | 一种低漏电的晶体硅太阳能电池片、电池组件及制备方法 |
| CN113964223B (zh) * | 2021-10-15 | 2023-11-10 | 浙江大学 | 一种抑制切割边缘漏电的晶体硅太阳能电池片、电池组件及制备方法 |
| CN113964222B (zh) * | 2021-10-15 | 2023-11-10 | 浙江大学 | 一种低漏电的晶体硅太阳能电池片、电池组件及制备方法 |
| CN114843180A (zh) * | 2022-05-03 | 2022-08-02 | 江苏晟驰微电子有限公司 | 一种用于整流管制造的化学腐蚀去结设备及其工艺 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113161237A (zh) | 内沟槽台面工艺触发二极管芯片的制作工艺 | |
| KR100927725B1 (ko) | 태양 전지 및 이의 제조 방법 | |
| US7858432B2 (en) | Method of manufacturing solar cells with buried contacts with a laser | |
| CN101504957B (zh) | 包括薄层的光伏电池 | |
| CN112259621A (zh) | 一种高效perc太阳能电池及其制备方法 | |
| CN106298512A (zh) | 一种快恢复二极管及其制备方法 | |
| CN203071093U (zh) | 背触点－太阳能电池 | |
| CN206907778U (zh) | 一种高效perc电池结构 | |
| CN110098254A (zh) | 利用对称性双向划片的单台面高压可控硅芯片和制造方法 | |
| CN108074809B (zh) | 一种快速软恢复二极管芯片的制造方法 | |
| KR20100089473A (ko) | 고효율 후면 전극형 태양전지 및 그 제조방법 | |
| CN102569495B (zh) | 太阳能晶片的掺杂方法 | |
| WO2017170529A1 (ja) | 太陽電池素子および太陽電池モジュール | |
| CN210403737U (zh) | 一种可控硅器件 | |
| KR101024322B1 (ko) | 태양전지용 웨이퍼 제조 방법, 그 방법으로 제조된 태양전지용 웨이퍼 및 이를 이용한 태양전지 제조 방법 | |
| CN108963009B (zh) | 太阳能电池的制备方法及太阳能电池组件 | |
| TWI496305B (zh) | 太陽能電池及其製作方法 | |
| CN102637766B (zh) | 太阳能晶片掺杂方法、掺杂晶片、太阳能电池及制作方法 | |
| CN113161347A (zh) | 低电容低残压大功率过压保护器件芯片及其制作工艺 | |
| KR20100124660A (ko) | 태양전지 및 그의 제조방법 | |
| KR20110078549A (ko) | 태양전지의 선택적 에미터 형성방법 | |
| CN214956921U (zh) | 一种应力调节微米led | |
| CN113488526B (zh) | 微型可编程浪涌防护器件及其制作工艺 | |
| KR102301640B1 (ko) | 웨이퍼형 태양전지 및 그의 제조 방법 | |
| TW201236186A (en) | Manufacturing method of solar cell |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |