JPH0656885B2

JPH0656885B2 - サージ防護デバイス

Info

Publication number: JPH0656885B2
Application number: JP2323056A
Authority: JP
Inventors: 豊林; 正明佐藤; 芳樹前屋敷
Original assignee: 工業技術院長; 株式会社サンコーシヤ; 青梅コスモス電機株式会社
Priority date: 1990-11-28
Filing date: 1990-11-28
Publication date: 1994-07-27
Anticipated expiration: 2009-07-27
Also published as: JPH04196358A; US5376809A

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、雷とかスイッチング・サージ等、各種サージ
要因に基づく異常高電圧ないし異常大電流から電気回路
系を保護するための二端子型サージ防護デバイスにおけ
る改良に関する。

［従来の技術］サージ防護デバイスと呼び得るものは、二端子型に限定
してもこれまで種々考案されてきたが、中でも好ましく
は、サージの印加によって降伏したとき、単にデバイス
両端電圧を一定の降伏電圧値にクランプするだけではな
く（すなわち、単なる定電圧ダイオードではなく）、デ
バイスが降伏して素子電流が流れ始めた後、それがブレ
ーク・オーバ電流値以上にまで増加すると負性特性を示
してブレーク・オーバし、素子両端電圧を降伏電圧より
も低しクランプ電圧に遷移させることで大電流の吸収を
可能としたタイプである。

こうしたタイプのサージ防護デバイスは、最初の降伏メ
カニズムに雪崩降伏ないしはツェナ降伏利用するものと
パンチ・スルー現象を利用するものとがあるが、特に後
者のパンチ・スルー型に関しては、本出願人においても
すでに、特開昭６１−２３７３７４号公報；を始めとして、特開昭６１−２５９５０１号公報；特開昭６２−６５３８３号公報；特開昭６２−１５４７７６号公報；特公平１−３３９５１号公報；にて各種の改良案共々、詳しく開示している。

本発明自体は、後述するように、少数キャリア注入に基
づく正帰還現象を介して、ブレーク・オーバ特性を示す
ものであれば、最初の降伏メカニズムが何であっても適
用の対象とするとことができるが、本項ではまず、従来
例の説明として、上に掲げた公報群に開示の発明に基づ
いて作製し得る比較的基本的な構成の二端子型サージ防
護デバイスを例に挙げ、その動作共々、第２１図 (a)，
(b) に即して説明する。

図示されているサージ防護デバイス１０は、一般に半導
体基板であって良い第一の半導体領域１を有し、その導
電型はｐ、ｎのいずれかに設定され、それに応じて他の
領域の導電型も決定されて行くが、ここでは説明の便宜
のため、第一半導体領域１の導電型はｎ型とする。

第一半導体領域１の表裏両主面の中、一方の主面には順
次、第二半導体領域２、第三領域３が二重拡散技術で形
成されるが、第２１図(a) に示されているサージ防護デ
バイス１０では、第一半導体領域１の表裏両主面ににあ
って第二半導体領域２と第三領域３が形成されている主
面に対向する主面に第四領域４が形成され、対して同図
(b) に示されているサージ防護デバイス１０では、第一
半導体領域１の表裏両主面の中、第二半導体領域２と第
三領域３が形成されている主面と同じ面側にあってこれ
ら両領域２，３に対し適宜横方向に離間した位置に第四
領域４が形成されている。

以下では適宜上、第二半導体領域２や第三領域３が形成
されている主面を表面と呼び、これに対向する面を裏面
と呼ぶ。

しかるに、第２１図(a) に示されるサージ防護デバイス
１０は、構造的にも各領域１，２，３，４が第一半導体
領域１の厚味方向に沿って上下の積層関係となるし、ま
た、後述する動作からも明らかなように、サージを吸収
した結果としての素子電流も概ね第三、第四領域間を第
一半導体領域の厚味方向に流れるため、ヴァーティカル
型ないし縦型と呼ぶことができ、一方、第２１図(b) に
示されるサージ防護デバイスは、第二、第三領域２，３
に対し、第４領域４が第一半導体領域の表面上にあって
横方向に離間して位置し、また、動作上も素子電流が主
としてこの方向に沿って流れるので、ラテラル型ないし
横型と呼ぶことができる。以降では簡単なため、縦型、
横型なる表現を用いる。

縦型、横型のいずれのタイプでも、第二半導体領域２の
導電型は第一半導体領域１のそれと逆である必要があ
り、したがって図示のように、第一半導体領域１がｎ型
である場合にはこの第二半導体領域２の導電型はｐ型と
なる。ただし、後述する初期降伏現象に特にパンチ・ス
ルーを利用する場合には、第二半導体領域２は少し低濃
度のｐ型、すなわちｐ^-型に設定した方が良いこともあ
る。

また、第三領域３は図示の場合、半導体領域とされてい
るが、原理的にはこれに限らず、後述のようにパンチ・
スルーを起こした際の主電流線路の一端部を形成するの
で、望ましは高導電率であることが良いものの、シリサ
イドや金属によっても形成することができる。そうは言
っても一般的なのは、やはり半導体領域とすることで、
その場合には第三領域３の導電型は第二半導体領域２と
は逆導電型とされる。したがって図示の場合にｎ型とな
っており、これに高導電率であることを示す意味も含
め、高濃度であるｎ⁺の表記を施している。

同様のことは第四領域４についても言え、ここで示して
いるように、一方の極性のサージを吸収するだけで良い
のならば、これも必ずしも半導体領域でなくて良く、後
述の動作から理解されるように、第一半導体領域１に対
し第一半導体領域１にとっての少数キャリアを注入でき
れば良い。したがって、例えばシリサイド等も用いるこ
ともできるし、第一半導体領域１がｐ型の場合には金属
材料を選択することもできる。半導体領域とする場合に
は当然、その導電型は第一半導体領域１のそれとは逆の
ｐ型とされる。

こうした断面構造を有するサージ防護デバイス１０から
は、デバイス端子として、第四領域にのみオーミック接
触する第一デバイス端子T₁（図面上で下側の端子）と、
第二半導体領域２と第三領域３に共通にオーミック接触
する第二デバイス端子T₂が取出されるが、これら第一、
第二デバイス端子T₁，T₂間にサージ電圧が印加され、そ
れが第一半導体領域１と第二半導体領域２との間のｐｎ
接合に逆バイアスを印加する位相で、かつ、相当程度に
大きいものであると、当該逆バイアスの印加により生じ
た第一、第二領域間ｐｎ接合における空乏層は第一半導
体領域１の側へのみならず、第三領域３の側に向けても
伸びて行き、やがてのことに当該空乏層の上方端部が第
三領域３に達することにより、第一半導体領域１と第三
領域３とがパンチ・スルーする。

こうなると、第四領域４から第一半導体領域１内に当該
第一半導体領域１にとっての少数キャリアが注入され、
これが第二半導体領域２で収集されて素子電流の流れ始
めとなる。こうしたパンチ・スルー動作の開始電圧が、
これらサージ防護デバイスの動作特性を示す第２２図中
において降伏電圧Ｖ_BRと示されたものである。

一方、例え第二半導体領域２と第三領域３とが第二デバ
イス端子T₂に共通に接続されることで互いに電気的に短
絡されていても、第二半導体領域２を介して流れ始めて
以降、増加して行く素子電流の電流値と、当該素子電流
の第二半導体領域２内における電流経路に沿った抵抗値
との積により求められる電圧値（電圧降下）が、第二半
導体領域２と第三領域３とにより形成されている整流性
接合（図示の場合は第三領域３も半導体領域であるので
ｐｎ接合）の順方向電圧に等しくなるところのｐｎ接合
がターン・オンし、第三領域３から第二半導体領域２に
対して第二半導体領域２にとっての少数キャリアの注入
が起こる。

そして、この第二半導体領域２への少数キャリアの注入
は、第２２図中、電流軸方向に急に立ち上がって行く特
性曲線部分に示されるように、結果として第一、第二デ
バイス端子T₁，T₂間に流れる素子電流の異なる増大を招
くことになり、これがまた、第四領域４から第一半導体
領域１への少数キャリアの注入を促進するという正帰還
現象を招く。

そのため、第２２図に示されている電圧対電流（Ｖ−
Ｉ）特性図で見ると、第一、第二デバイス端子T₁，T₂間
を通じてブレーク・オーバ電流Ｉ_BOとして示された値以
上の大きさの電流が流れた場合、正帰還現象がデバイス
内部で生じていることの表れとして、特性図上に良く示
されているように負性特性が生じ、第一、第二デバイス
端子T₁，T₂間に表れるデバイス両端電圧はブレーク・オ
ーバを開始した時の電圧値であるブレーク・オーバ電流
Ｉ_BOよりも低く、さらには最初にパンチ・スルーを開始
した時の降伏電圧Ｖ_BRよりも低いクランプ電圧（ないし
オン電圧）Ｖ_Pに移行することができ、これにより、素
子の発熱を抑えながら大きなサージ電流の吸収が可能と
なる。

こうしたサージ防護デバイス１０により第一、第二デバ
イス端子T₁，T₂を介して吸収可能な最大電流値は一般に
“サージ耐量”と呼ばれ、また、一旦ターン・オンした
デバイスがそのオン状態を維持し得る最小の素子電流値
が保持電流Ｉ_Hと呼ばれる。

このようなブレーク・オーバ・タイプのサージ防護デバ
イスに対し、先に少し述べたように、例えば単なる定電
圧ダイオード型のサージ防護デバイスであると、降伏し
ても素子両端電圧は低くならず、むしろ吸収電流の増大
と共に漸増傾向となるので、当該素子両端電圧と素子電
流との積により決定されるのでデバイス消費電力、ひい
てはデバイスの発熱量は相当に大きなものとなる。ブレ
ーク・オーバ・タイプの優れている点はこの一事からし
ても証明される。

しかし、実際上、上記のような第２１図示の構造に準じ
て作製されたブレーク・オーバ・タイプのサージ防護デ
バイスにおいても、従来、デバイス端子T₁，T₂間に印加
されたサージの電圧がブレーク・オーバ電圧Ｖ_BOより小
さい範囲内にあるにも拘らず、ターン・オン（ブレーク
・オーバ）してしまう誤動作が生ずる場合があった。そ
してこの誤動作は、特に、持続時間が極めて短く、電圧
の波高値もそれ程に大きくはないため、本来ならば特に
吸収する必要もない“小さなサージ”が印加されたとき
に生じた。

そこで本出願人は、従来においてもその原因究明に努め
た所、上記のような誤動作を生んだサージは確かに“小
さなサージ”ではあったが、極めて急峻なもので、電圧
の時間微分値dv／dt（スルー・レイト）がかなり高かっ
たことが分かった。その結果、そうした急峻なサージが
誤動作を招いた理由は次のように説明することができ
た。

上述したように、第２１図示のサージ防護デバイスに
は、第一半導体領域１と第二半導体領域２とにより、サ
ージが印加された時に逆バイアスされるｐｎ接合が形成
されている。そのため、このような接合には接合容量Ｃ
_jが見込まれる。

そこで、第一、第二デバイス端子T₁，T₂間にスレー・レ
イトがdv／dtのサージが印加されると、この接合容量Ｃ
_jを充電する過渡的な電流として次式で表される変位電
流ｉ_tが流れる。

i_t＝（dv／dt）C_j ・・・・・・しかるに、接合容量Ｃ_jは、サージ耐量を十分大きく取
るために各領域を面積的に大きくすると、それに連れて
かなり大きくなる場合が多く、例えば１００pF程度から
それ以上の値も普通に考えられる。

その一方で、種々のサージの性質や振舞いについてはす
でに従来からも詳しい考案、研究が多岐に亙って為され
ており、その結果からすれば、例えば電話通信線路への
雷サージ印加時等にあっては、回路系への誘導ノイズ電
圧値の波高値こそ、よしんば低くても、スルー・レイト
（dv／dt）としては１００Ｖ／μs程度位までの値が十
分に考えられる。

そのため、これらの値を上記式に代入すると明らかな
通り、接合容量を充電する過渡的な電流の値ｉ_tは１０
mA程度になり得る。スルー・レイトが高くなればもっと
大きくなり、いずれにしても、結構大きな値の変位電流
ｉ_tが瞬時ではあるが流れ得るのである。

ところが、第２１図に従って実際に作製されるサージ防
護デバイスでは、高速動作が要求されることもあって、
場合によっては第四半導体領域４と第二半導体領域２と
の間の距離がかなり短く設計されることがあり、そうし
たデバイスにおけるブレーク・オーバ電流Ｉ_BOの値は余
り大きく採れなくなる傾向にあるし、また、これまでの
デバイス構造ないし作製法では、製造パラメータによる
ばらつきも決して小さくはなかったこと等から、場合に
よってはブレーク・オーバ電流Ｉ_BOの値が、上記のよう
にして求められるサージ印加時のそのときどきの変位電
流値と対して変わらない程度、あるいはそれ以下にさえ
なることがあった。

これが主たる原因となって、サージの尖頭電圧値は設計
上のブレーク・オーバ電流Ｉ_BOに至っていないのにも拘
らず、デバイスがブレーク・オーバする現象を生じるこ
とがあったのである。第２２図示の特性図上で言えば、
そのような誤動作が起きているときの実効的なブレーク
・オーバ電流Ｖ_BOは、当該特性図上に示されている値よ
りもかなり小さい方に移行したに等価となる。

そこで、本出願人においては、上記した公報群中、二番
目の公報以降ではすでにその対策の一つを提案してお
り、これが本書添付の第２３図に示されるような構造で
ある。

ただし、この第２３図示の構造では、同図(a) に示され
ている縦型の場合も同図(b) に示されている横型の場合
も、第２１図に即して述べたデバイス構造と異なり、い
ずれも第三領域３と第四半導体領域４がそれぞれ複数の
領域（３_-1，３_-2，・・・・・・・・，３_-n；４_-1，４_-2，・・・・
・・・・，４_-n）から構成されているが、このこと自体はこ
こで問題にしている“小さなサージ”に対する対策の基
本的要因と直接の関係はない。むしろ、素子電流を均一
化し、サージ耐量を増すための工夫である。

直接的に関係のあるのは、第四半導体領域４に電気的に
接続する第一デバイス端子T₁が、同時にまた、第四半導
体領域４の近傍（図示の場合、複数の第四半導体領域の
隣接するもの同志の間）において第一半導体領域１の主
面にもオーミック接触しているということである。

すなわち、こうなっていると、第一半導体領域１と第二
半導体領域２とを逆バイアスする極性のサージが印加さ
れ、したがって第一半導体領域１と第四半導体領域４と
の接合が順バイアスされる関係となる時にも、当該接合
がターン・オンする前に、端子T₁が第一半導体領域の主
面に接触しているオーミック接触部分を介して第一半導
体領域１中に当該第一半導体領域１にとっての多数キャ
リアを流し込むことができ、これによって第一半導体領
域１と第二半導体領域２とで構成されるｐｎ接合の接合
容量Ｃ_jを速やかに充電することができるのである。

そして事実、この手法により、一応は“小さなサージ”
には応答しないサージ防護デバイスを得るのに成功した
し、一方では、こうした接合容量充電のための当初の第
一半導体領域１への多数キャリアの注入という現象も、
すでに説明したパンチ・スルー発生後ではその基本的な
動作自体に悪影響を及ぼさないで済んだ。

と言うのも、第一半導体領域１と第三領域３とがパンチ
・スルーした後、上記した多数キャリアによる電流が増
し、第四半導体領域４が主として厚味方向（深さ方向）
の電圧降下が当該第四半導体領域と第一半導体領域１と
の間の接合の順方向電圧に等しくなると、そのときから
第一半導体領域１にとっての少数キャリアが第四半導体
領域から注入され始めるため、以降、すでに述べたメカ
ニズムにより、デバイスの降伏からブレーク・オーバに
至ることができるからである。

また、ブレーク・オーバした後は、一対のデバイス端子
T₁，T₂間のデバイス電流（素子電流）の主電流通路は、
端子T₁と第一半導体領域１とのオーミック接触部分では
なく、第三領域３と第四半導体領域４を介する経路とな
り、これは第一半導体領域に対する端子T₁のオーミック
接触部分を有さない第２１図示のデバイスにおける状態
とほぼ等価となる。

さらに、これまではパンチ・スルー型の従来デバイスに
ついて述べてきたが、断面構造上は第２１図や第２３図
に示されている構造とほとんど変わらなくても、本出願
人の知見によれば、例えば第二半導体領域２や第三領域
３の厚さを厚くする等の外、各領域の幾何パラメータや
不純物濃度パラメータ等を適当に選択すると、降伏開始
の当初のメカニズムに雪崩降伏やツェナ降伏を利用し、
ブレーク・オーバに関しては上記したパンチ・スルー型
と同様のメカニズムとなるサージ防護デバイスも作製で
きることが分かった。

そして、そのようなサージ防護デバイスや、はたまたそ
うした雪崩降伏型やツェナ降伏型の他の公知のサージ防
護デバイスにおいても、それが少数キャリア注入に伴う
正帰還現象を介し、ブレーク・オーバするタイプのもの
である場合には、やはり、上記した“小さなサージ”に
対する応答の問題が起こることがあり、したがって、そ
れに対する上記の対策はそれらにも同様に適用できるこ
とも分かった。

もっとも、雪崩降伏やツェナ降伏は、一般に“ポイント
・フェノメノン（局所現象）”と呼ばれることもある通
り、降伏をし始める個所、ないしは降伏後も電界の集中
する個所が局所的になり易いがため、サージ耐量を大き
く取るのが難しく、上記してきたパンチ・スルー型デバ
イスに比べると不利である外、設計自由度も小さく、製
造パラメータに対する許容度も乏しい等、やや劣った側
面を見せる。

しかし、そうした優劣の比較をせず、ここで問題にして
いる“小さなサージ”に対しての応答やその対策につい
てだけ考えるならば、そのような雪崩降伏型やツェナ降
伏型のサージ防護デバイスにおいても、上記してきた議
論はほぼそのまま適用することができる。

［発明が解決しようとする課題］上記のように、第一半導体領域に対してのオーミック接
触を計ることにより、二端子ブレーク・オーバ・タイプ
のサージ防護デバイスに認められることがあった“小さ
なサージ”に対する誤応答は、従来においても一応、そ
の対策が立てられた。

しかし、今度はまた、別な観点から新たな問題が指摘さ
れるに至った。

それは、このようにして作製されたサージ防護デバイス
は“逆耐圧”を有さなくなるということである。

これは当然である。第一半導体領域１と第二半導体領域
２とが順方向にバイアスされる関係においては、第一半
導体領域１がオーミック接触部分を介して直接にデバイ
ス端子T₁に接触しているため、一対のデバイス端子T₁，
T₂間には実質的に単に順方向にダイオードが接続される
結果となるからである。

もちろん、被保護回路系に対してこの種のサージ防護デ
バイスを現実的に組込んで行くことを考えると、実際
上、逆耐圧はあった方が良く、しかも、望ましくはサー
ジ吸収に関する降伏電圧Ｖ_BRよりも高い値の逆耐圧であ
ることが良い。

本発明は、まず第一に、この点の解決を目的としたもの
で、小さなサージに対する誤応答を防ぎ、なおかつ逆耐
圧を持つことのできる二端子ブレーク・オーバ・タイプ
のサージ防護デバイスを提供せんとするものである。

そしてまた、ある意味ではこうした第一の目的を達成し
た結果として得られた知見ともなるが、上記第一の目的
を達成する手段の提供と共に、ブレーク・オーバ電流Ｉ
_BOや保護電流Ｉ_Hの制御精度を向上させ得るような構成
の提供も第二の目的としている。

特にこの第二の目的は、すでに提供されている第２１図
示または第２３図示の従来のサージ防護デバイスの特徴
とも関連している。

例えば、先に述べた“小さなサージ”、すなわち、エネ
ルギ的には小さくとも電圧の時間微分値（dv／dt）の大
きなサージに応答させないようにするためには、方法論
としては単純ではあるが、ブレーク・オーバ電流Ｉ_BOそ
れ自体を大きくすれば良い。しかし、それにはまた、そ
れ以前の基本的課題として、設計値になるべく近いブレ
ーク・オーバ電流Ｉ_BOや保持電流Ｉ_Hが極力安定に得ら
れるという保証が必要である。

しかるに、既述した本出願人の手になるサージ防護デバ
イスは、上掲の公報群中に詳記の通り、従前の他の公知
構造デバイスに比すと遥かに設計自由度も大きく、設計
精度も高かったが、それでもなお、製造パラメータにこ
れらブレーク・オーバ電流Ｉ_BOや保持電流Ｉ_Hの値がか
なり依存することも多かった。

これがもし改善されて、そうした製造パラメータにはで
きるだけ依らない他の設計基準を与えることができれ
ば、ないしはそれらブレーク・オーバ電流Ｉ_BOや保持電
流Ｉ_Hの制御性を高めることができてば、デバイスごと
のばらつきを抑え、安定なデバイス特性を得る上で極め
て有利である。

もちろん、サージ耐量についても十分な値を得ることが
望ましく、換言すれば、デバイス中を流れる素子電流の
均一化を計ることが望ましい。

したがって、上記の本発明第一の目的に従って提供され
た小さなサージに対する新たな対策手段や、第二の目的
にも従って構成された手段がこの要件をも満たすこと
は、本発明のまた別な目的ともなる。

［課題を解決するための手段］本発明は上記目的に達成するために、すでに従来例に即
して詳しく述べた二端子ブレーク・オーバ型のサージ防
護デバイスにおける改良として、最も基本的には下記の
要件〜を満たすサージ防護デバイスを提案する。

第一半導体領域の表裏両主面の中、一方の主面側に
設けられ、第一半導体領域の導電型とは逆導電型で第一
半導体領域との間でｐｎ接合を形成する第二の半導体領
域を有すること．第一半導体領域とは対向する側から上記の第二半導
体領域に接触し、この第二半導体領域に対して当該第二
半導体領域にとっての少数キャリアを注入し得る第三領
域を有すること．第一半導体領域の表裏両主面の中、一方に対向する
他方の主面側に設けられるか、または一方の主面側にあ
って第二半導体領域から横方向に離間した位置に設けら
れ、第一半導体領域に対し当該第一半導体領域にとって
の少数キャリアを注入し得る第四領域を有すること．上記した第四領域に接続された第一のデバイス端子
と、第二、第三領域に共通に接続された第二のデバイス
端子との間に、第一、第二半導体領域によるｐｎ接合を
逆バイアスする極性で降伏電圧以上の電圧のサージが印
加されると降伏し（ただし、降伏メカニズムは先に述べ
た雪崩降伏やツェナ降伏、あるいは第一半導体領域と第
三領域間のパンチ・スルー等、何でも良い）、第一、第
二のデバイス端子間にてサージ電流を吸収し始めるこ
と．こうした降伏が生じた後、上記第四領域から第一半
導体領域への少数キャリアの注入と、第三領域から第二
半導体領域に対する少数キャリアの注入との相乗効果に
より、上記において吸収し始めたサージ電流の大きさブ
レーク・オーバ電流以上になると正帰還現象を介しブレ
ーク・オーバし（ブレーク・オーバすることは上記のよ
うに降伏メカニズムの如何に拘らず必須である）、一対
のデバイス端子間を絶対値において相対的に低電圧のク
ランプ電圧に移行させながらサージ電流を吸収し続ける
こと．上記した第四領域または第一のデバイス端子に対し
て電気的に接続されたショットキ・メタルを第一半導体
領域に接触させることで構成され、当該第一半導体領域
にとっての多数キャリアで動作するショットキ接合を有
すること．このような第一発明に対し、本発明ではまた、適当なる
改変案として、_-1 上記の構成要件中における第四領域または第一
デバイス端子に対してのショットキ接合の電気的接続に
用いるオーミック電極自体が当該ショットキ接合のショ
ットキ・メタルを兼ねる構成；あるいはその逆に、_-2 ショットキ・メタルと当該オーミック電極とは異
なる材料である構成；も提案し、さらに、ショットキ接合は一般的にもその側
縁部（端縁部）を介しての漏れ電流を生じ易いので、こ
れを防ぐため、_-1 当該ショットキ接合の側縁が第四領域の側縁に接
触しているか、または第四領域と第一半導体領域との接
合による空乏層が第一半導体領域主面に沿って伸びる範
囲内に位置している構成；または、_-2 第四領域が少なくとも面内一方向に沿う断面にお
いては互いに離間した二つ以上の複数個であって（当該
面内一方向と直交する方向の端部においては複数個のそ
れら各第四領域相互は互いに接続されていても良い）、
ショットキ接合は第四領域の数よりも一つ少ない数だけ
あるという条件の下に、各ショットキ接合が一対の第四
領域間に挟まれるようにして設けられ、当該各ショット
キ接合の両側縁がそれぞれ臨向する一対の第四領域の各
一側縁に接触しているか、またはそれら一対の第四領域
と第一半導体領域との接合による空乏層が第一半導体領
域主面に沿って伸びる範囲内に位置している構成；や、側縁関係については上記_-2におけると同様の条件
を満たしながら、_-3 ショットキ接合が平面的に見て複数個の第四領域
により取囲まれている構成；も提案する。このような構成_-1〜_-3に従う場合は特
に、当該ショットキ接合の平面的な形状は、一般的な矩
形形状の外、正多角系、円形、平行四辺形、三角形その
他、種々の形状を採ることができる。

さらに、本発明の別な態様によれば、特に縦型素子構造
を採る場合、すなわち、第四領域及びショットキ接合と
第二半導体領域とが第一半導体領域の厚味方向に対向し
て位置している場合に、後述するようにサージ耐量がブ
レーク・オーバ電流、保持電流等に関して影響する構成
として、_-1 第四領域と、新たに本発明によって設けられたシ
ョットキ接合との面積比が、得るべきサージ耐量に応じ
て設定されているサージ防護デバイス；も提供され、また、_-2 得るべきブレーク・オーバ電流または保持電流に
応じ、第四領域とショットキ接合との並設方向に沿う当
該第四領域の長さが決定されているサージ防護デバイ
ス；も提供することができる。

同様に寸法部分についての限定として、本発明ではま
た、_-3 ショットキ接合が、平面的に見てその全体形状
か、少なくとのその一部分に第四領域との並設方向に沿
う幅を持つ矩形ないしほぼ矩形の形状部分を有してい
て；ショットキ接合の当該形状部分における上記の幅が、シ
ョットキ接合を介し第一半導体領域に第一半導体領域に
とっての多数キャリアに基づく電流が流れるとき、この
電流がほぼ集中的に流れ込むか流れ出る幅以下となって
いること；という構成要件か、あるいは、他の条件は上記構成要件
_-3と同じにしながら、_-4 ショットキ接合の当該形状部分における上記の幅
が、ショットキ接合を介し第一半導体領域に第一半導体
領域にとっての多数キャリアに基づく電流が流れると
き、この電流がほぼ集中的に流れ込むか流れ出る幅の二
倍以下となっていること；という構成要件を付加し得ることも提案する。

また逆に、_-1 ショットキ接合が、平面的に見てその全体形状
か、少なくともその一部分に第四領域との並設方向に沿
う幅を持つ矩形ないしほぼ矩形の形状部分を有してい
て；ショットキ接合の当該形状部分における上記の幅が、シ
ョットキ接合を介し第一半導体領域に第一半導体領域に
とっての多数キャリアに基づく電流が流れるとき、この
電流がぼ集中的に流れ込むか流れ出る幅よりも広幅とな
っていること；という構成要件を付加し得ることも提案でき、この場合
には、当該ショットキ接合幅の最大値に関する限定とし
て、_-2 第一半導体領域厚味方向に沿う第四領域と第二半
導体領域との離間距離以下；とするか、_-3 第一半導体領域の厚味以下；と限定する構成も開示する。

一方、本発明に従って作製されたサージ防護デバイスが
横型構造を採る場合、つまり、第二半導体領域と第四領
域とが第一半導体領域の一主面上にて横方向に適宜離間
して位置している場合には、さらに、ショットキ接合と第二半導体領域との間に第四領域
がある構成、つまり、第二半導体領域と第四領域との間
の横方向距離よりも、第二半導体領域からショットキ接
合までの横方向距離の方が長い構成；も提案し、同様に横型構造の場合において第二のデバイ
ス端子に接続されるオーミック電極に関しては、第二半導体領域と第三領域とを電気的に接続するオ
ーミック電極は、第三領域から見て第四領域に向かう方
向においては当該第三領域と第二半導体領域の接触部分
を越えて第二半導体領域の表面上に接触する部分を有さ
ない構成；も提案する。

これに対して、同様にこのような第二半導体領域と第三
領域とのオーミック電極についてであるが、本発明に従
って縦型のデバイスを作製する場合には、上記した横型
の場合と異なり、当該オーミック電極は第三領域から見てそのの両側
に位置する第二半導体領域表面に共に接触する部分を有
すること；という限定要件も提案することができる。

これらに加え、本発明は、上記してきた各構成に従うサ
ージ防護デバイスの第二半導体領域、第三領域、第四領
域、そしてショットキ接合を同一の第一半導体領域上に
複数個、集積する構成も開示する。つまり、第二半導体領域、第三領域、第四領域、そしてショ
ットキ接合をひとまとめにして単位のデバイス要素構造
として定義し、この単位のデバイス要素構造を同一の第
一半導体領域に複数個集積すると共に、各単位のデバイ
ス要素構造中の第四領域とショットキ接合は全て、共通
の第一デバイス端子に電気的に接続し、各単位のデバイ
ス要素構造中の第二半導体領域と第三領域は全て、共通
の第二デバイス端子に電気的に接続する構成；を提案する。

そして、この単位のデバイス要素構造という考え方に基
づいては、第一半導体領域を互いに絶縁された関係で二つ用
い、それら二つの第一半導体領域のそれぞれに形成され
た上記第四領域とショットキ接合とが電気的に接続され
ている計二つの上記第一デバイス端子の各々を、他方の
上記第一半導体領域に形成された第二半導体領域と第三
領域とが電気的に接続されている第二デバイス端子に接
続し、それら一対の接続線路から新たな一対のデバイス
端子を引き出す；という構成に発展させることができる。

実質的に、上記構成要件をも有する本発明のサージ防
護デバイスは、結果として双極性のサージを吸収でき
る。しかし一方、これはあくまで、互いに絶縁され、少
なくとも電気的に独立な二つの第一半導体領域を用いた
上での話である。

そこで、単一ないし共通の第一半導体領域を用いるとい
う限定の下でも双極性のサージを吸収可能なデバイスも
提供するため、本発明では、上記したように、基本的に
は片極性サージ吸収用の基本サージ防護デバイスを構成
する構成要件〜を全て有しながらも、まず、構成要
件を、′上記第一半導体領域の上記表裏両主面の
中、上記一方に対向する他方の主面側に設けられるか、
または上記一方の主面側にあって上記第二半導体領域か
ら横方向に離間した位置に設けられ、該第一半導体領域
の導電型とは逆導電型で該第一半導体領域との間で第二
のｐｎ接合を形成する第四の半導体領域を有すること．というように変更し、つまりは第四領域も半導体領域に
限定することにより、その結果として第二のｐｎ接合が
生ずることとした上で、新たに、第一半導体領域とは対向する側から第四半導体領域
に接触し、該第四半導体領域に対し該第四半導体領域に
とっての少数キャリアを注入し得る第五領域を有するこ
と；という構成要件を付加し、これに応じて他の構成要件
，，もそれぞれ、以下のような構成要件′，
′，′に変更した発明、すなわち、 ′第四、第五領域に共通に接続された第一のデバイス
端子と、第二、第三領域に共通に接続された第二のデバ
イス端子との間に、第一ｐｎ接合または第二ｐｎ接合を
逆バイアスする極性で降伏電圧以上の電圧のサージが印
加されると降伏し、上記第一、第二のデバイス端子間に
てサージ電流を吸収し始めること； ′当該降伏後、第四半導体領域から第一半導体領域へ
の少数キャリアの注入と、第三領域から第二半導体領域
に対する少数キャリアの注入との相乗効果、または第二
半導体領域から第一半導体領域への上記少数キャリアの
注入と、第五領域から第四半導体領域に対する少数キャ
リアの注入との相乗効果により、上記によって吸収し始
めたサージ電流の大きさがブレーク・オーバ電流以上に
なると正帰還現象を介してブレーク・オーバし、一対の
デバイス端子間を絶対値において相対的に低電圧のクラ
ンプ電圧に移行させながらサージ電流を吸収し続ける双
極性サージ吸収用二端子ブレーク・オーバ型のサージ防
護デバイスであること； ′第四半導体領域または第一のデバイス端子に対して
電気的に接続されたショットキ・メタルを第一半導体領
域に接触させることで構成され、第一半導体領域にとっ
ての多数キャリアで動作する第一のショットキ接合と、
第二半導体領域または第二のデバイス端子に対して電気
的に接続された第二のショットキ・メタルを第一半導体
領域に接触させることで構成され、第一半導体領域にと
っての多数キャリアで動作する第二のショットキ接合と
を有すること；という構成要件群を有する双極性サージ吸収用のサージ
防護デバイスを提案する。

しかるに、このような基本構成要件群，，′，
′，′，′，により構成される双極性サージ吸
収用の本発明サージ防護デバイスに対しては、既述した
他の限定的構成要件中、_-1，_-2を除き、他の限定構
成要件〜はそのまま適用可能である。

したがって、そうしたサージ防護デバイスも本発明のサ
ージ防護デバイスとして提案されるし、新たに設けられ
た第五領域については第三領域についての、そして第二
ショットキ接合に対しては第一ショットキ接合に関して
の各限定要件も適用することができる。それら第五領
域、第二ショットキ接合に接続するオーミック電極やデ
バイス端子に関しても同様である。

ただし、物理的にも電気的にも共通の第一半導体領域を
用いながらも双極性サージを吸収可能な本発明サージ防
護デバイスに特有のさらに別な態様として、本発明で
は、第一デバイス端子側と第二デバイス端子側とにそれ
ぞれ関連する単位構造という概念を導入した発明を提案
する。

すなわち、二つの第四半導体領域と、これら二つの第四半導体
領域に挟まれた一つの第一ショットキ接合と、当該二つ
の第四半導体領域の少なくとも一方に設けられた少なく
とも一つの第五領域とによって第一デバイス端子側の単
位構造を構成し、同様に、二つの第二半導体領域と、こ
れら二つの第二半導体領域に挟まれた一つの第二ショッ
トキ接合と、当該二つの第二半導体領域の少なくとも一
方に設けられた少なくとも一つの第三領域とによって第
二デバイス端子側の単位構造を構成する；という限定要件を持つ発明を開示する。なお、ここでの
「単位構造」とは、先に片極性サージ吸収デバイスに関
して述べた「単位のデバイス要素構造」とは異なり、あ
くまで、第一デバイス端子に接続される領域同志と第二
デバイス端子に接続される領域同志の組合せである。

このようにして、単位構造という概念を導入した上で
は、これらを第一半導体領域の一主面上に横方向に適宜
離間させながら並設する場合の限定として、本発明はま
た、_-1 第四半導体領域中に少なくとも一つ設けられる第
五領域は第二半導体領域に近い側に、また、第二半導体
領域中に少なくとも一つ設けられる第三領域は第四半導
体領域に近い側に設けるという構成；を提案する。もちろん、_-2 二つの第四半導体領域の各々に第５領域が形成さ
れ、二つの第二半導体領域の各々に第三領域が形成され
ている場合；も含むことができる。

さらに、このような単位構造を用いた上で、サージ防護
デバイスとしてのデバイス機能を、より一層、現実的に
展開させるための工夫として、本発明はまず、大電流の
サージ吸収に適したタイプのサージ防護デバイス構築の
ため、第一デバイス端子側の単位構造と、第二デバイス端
子側の単位構造とを共通の第一半導体領域の一主面にの
み、交互に複数個設け、各第一デバイス端子側の単位構
造は共通の第一デバイス端子に共通接続し、また、各第
二デバイス端子側の単位構造は共通の第二デバイス端子
に接続したこと；を特徴とするサージ防護デバイスも提案する。

そして、さらにまた別な意味での機能展開として、この
種の分野で例えば三相回線あるいは三相電力線等に適当
とされるデルタ結線されたに等しいデバイス構造の提供
を計るため、本発明では、_-1 第一デバイス端子側の単位構造と第二デバイス側
の単位構造とを共通の第一半導体領域の一主面上に横方
向に適宜間隔を置きながら交互に二つづつ（計四つ）、
並設し、当該並設方向でそれぞれ外側に位置することに
なる一つの第一デバイス端子側単位構造に接続する第一
デバイス端子と一つの第二デバイス端子側単位構造の第
二デバイス端子とは互いに共通に接続して新たにデルタ
結線回路の第一端子とし、対して上記並設方向で内側に
位置する第一デバイス端子側単位構造の当該第一デバイ
ス端子と第二デバイス端子側単位構造の第二デバイス端
子は各々独立に引き出し、それぞれ、デルタ結線回路の
新たなる第二、第三端子とする構成；も提案する。

ただし、この構成要件_-1は、_-2 上記した第一半導体領域の一主面上における並設
方向で外側に位置する第一デバイス端子側単位構造に関
しての二つの第四半導体領域中、並設方向で内側の第四
半導体領域にのみ、第五領域があり、同様に当該並設方
向で外側に位置する第二デバイス端子側単位構造に関し
ての二つの第二半導体領域中、並設方向で内側の第二半
導体領域にのみ、第三領域がある；という構成に変更することができる。

［作用］上記した構成要件〜に従って構成される本発明の最
も基本的な態様であるサージ防護デバイスは、片極性サ
ージの吸収用として構成され、特に、当該構成要件〜
中、〜に従う構成要件の営む作用は、実質的に従
来例としてすでに説明した二端子ブレーク・オーバ型サ
ージ防護デバイスの営む作用とほぼ同様である。

すなわち、第四領域にのみオーミック接触する第一デバ
イス端子と、第二半導体領域と第三領域との共通にオー
ミック接触する第二デバイス端子との間にサージ電圧が
印加され、それが第一半導体領域と第二半導体領域との
間のｐｎ接合に逆バイアスを印加する位相で、かつ、相
当程度に大きいものであると、第一、第二領域間のｐｎ
結合が雪崩降伏するかツェナ降伏し、あるいはまた、こ
のｐｎ接合から伸びた空乏層が第三領域に達することに
より、第一半導体領域と第三領域とがパンチ・スルーす
る。

こうなると、第四領域から第一半導体領域内に当該第一
半導体領域にとっての少数キャリアが注入され、これが
第二半導体領域で収集されて素子電流の流れ始めとな
る。

一方、例え第二半導体領域と第三領域とが第二デバイス
端子に共通に接続されることで互いに電気的に短絡され
ていても、第二半導体領域を介して流れ始めて以降、増
加して行く素子電流の電流値と、当該素子電流の第二半
導体領域内における電流経路に沿った抵抗値との積によ
り求められる電圧値が、第二半導体領域と第三領域とに
より形成されている少数キャリア注入性接合の順方向電
圧に等しくなると、第三領域から第二半導体領域に対し
第二半導体領域にとっての少数キャリアの注入が起こ
る。

そしてこれは、結果として第一、第二デバイス端子間に
流れる素子電流の更なる増大を招くことになり、これが
また、第四領域から第一半導体領域への少数キャリアの
注入を促進するという正帰還現象を招く。

そのため、ある所定のブレーク・オーバ電流値以上の大
きさの電流が流れるに至ると、デバイス内部で正帰還現
象が生じたことの表れとして、負性特性が生じ、第一、
第二デバイス端子間に表れるデバイス両端電圧はブレー
ク・オーバを開始した時の電圧値であるブレーク・オー
バ電圧よりも低く、さらに一般的には最初に降伏を開始
した時の降伏電圧よりも低いクランプ電圧に移行し、こ
れにより、素子の発熱を抑えながら大きなサージ電流の
吸収が可能となる。

しかるに、本発明の上記基本構成においては、このよう
なメカニズムを生起する構成要件〜に加え、構成要
件を有しているので、既述したような“小さなサー
ジ”、つまり、電圧波高値においては低くとも、その電
圧の時間微分値（dv／dt）が大きいサージに対しての誤
応答を効果的に防ぐことができ、しかも、サージ防護デ
バイスとしての逆耐圧を持つことができる。

すなわち、第一半導体領域と第二半導体領域とにより形
成されるｐｎ接合に接合容量Ｃ_jが見込まれるにして
も、本発明では上記構成要件に認められるようにショ
ットキ接合が備えられているので、第一半導体領域と第
二半導体領域とによって形成されるｐｎ接合を逆バイア
スするサージが印加されると、相対的にかなり低い順方
向電圧でオンとなり得る当該ショットキ接合を介し、速
やかに第一半導体領域中に当該第一半導体領域にとって
の多数キャリアに基づく電流を流すことができ、これに
よって上記ｐｎ接合の接合容量Ｃ_jを充電することがで
きる。

そのため、何も対策を施さなかった場合には、すでに詳
しくは述べたように、電圧絶対値においては小さなサー
ジであって特に吸収の必要がないのにもかかわらず、そ
のスルー・レイト（dv／dt）が高かったがために既述の
式に即する変位電流ｉ_tが多量に流れ、これによりデ
バイスがブレーク・オーバしてしまうような不都合を防
止することができる。

しかも、目的としては同様であっても、第四領域または
第一デバイス端子に対し、第一半導体領域を単にオーミ
ック接触させた部分を有するだけの従来例では、デバイ
スとしての逆耐圧を持つことができなかったのに対し、
本発明によるとショットキ接合の存在のため、有意の逆
耐圧を持つことができ、また、この逆耐圧値は、望まし
くはサージ吸収に関する降伏電圧ないしは動作電圧より
高い値に設定することもできる。

ただ、ショットキ接合は、一般的に言ってもその側縁部
（端縁部）を介しての漏れ電流を生じ易く、本発明に採
用するショットキ接合にても同様の問題が生ずると、ブ
レーク・オーバ電流や保持電流の制御に影響したり、サ
ージ耐量が悪化することもあるので、そのような恐れの
あるときには、既述した本発明のさらに付加的な構成要
件_-1を採用し、ショットキ接合の側縁が第四領域の側
縁に接触しているか、または第四領域と第一半導体領域
との接合による空乏層が第一半導体領域主面に沿って伸
びる範囲内に位置している構成を採れば、そうしたショ
ットキ接合の側縁部からの電流の漏れを防ぐことができ
る。

これは、本発明の他の付加的構成要件_-2に従い、第四
領域が少なくとも面内一方向に沿う断面においては二つ
以上複数個あって、ショットキ接合は当該断面において
第四領域の数よりも一つ少ない数であるという条件の下
に、各ショットキ接合が一対の第四領域間に挟まれるよ
うにして設けられ、当該各ショットキ接合の両側縁がそ
れぞれ臨向する一対の第四領域の各一側縁に接触してい
るか、またはそれら一対の第四領域と第一半導体領域と
の接合による空乏層が第一半導体領域主面に沿って伸び
る範囲内に位置している構成とすれば、そうした漏れ電
流の防止効果は一層高まり、ほぼ完璧に近くなるし、シ
ョットキ接合としての耐圧も向上する。これは、構成要
件_-3に従い、平面的に見て複数個の第四領域によりシ
ョットキ接合を取囲む場合にも同様である。

一方、本発明の別な態様によれば、特に本発明に従って
縦型構造のサージ防護デバイスを作製する場合に、上記
した構成要件_-1を付加することにより、第四領域と、
新たに本発明によって設けられたショットキ接合との面
積比によってサージ耐量を設定することができる。これ
は定性的にも理解できるが、本発明の基本的な構成を満
たした上での実験、実証に従っても確認されたもので、
サージ耐量の設定ないし設計に十分使用可能な新たなる
自由度を与える。

また、構成要件_-2に従えば、ショットキ接合と第四領
域との並設方向に沿う当該第四領域の長さの如何に応じ
ブレーク・オーバ電流及び（あるいは）保護電流の値を
設計することができる。

さらに、ショットキ接合が全体形状において正方形や長
方形の矩形である場合のみならず、少なくとも第四領域
との並設方向に見ると当該並設関係にある部分に矩形ま
たはほぼ矩形の形状部分を有している限り、上記した構
成要件_-3に従い、第一半導体領域にとっての多数キャ
リアに基づく電流が流れるとき、当該電流が支配的ない
し集中的に流れ込むか流れ出る幅よりも当該ショットキ
接合の幅が短い範囲内にあるという構成要件を付加的に
採用することができ、そうすると、当該範囲内における
ショットキ接合幅の変化に応じてブレーク・オーバ電流
や保持電流が変化する。

これもまた、定性的に説明可能である外、本発明の基本
的な構成を満たすデバイスの実験を通じて実証されたも
のであるが、これは結局、デバイス仕様に応じ、ショッ
トキ接合幅という物理的な寸法パラメータにより、ブレ
ーク・オーバ電流や保持電流を制御可能なことを意味す
る。なお、ショットキ接合の当該矩形ないしほぼ矩形と
みなせる部分の幅の両側に第四領域がある場合には、こ
の構成要件_-3に従っても良いし、各第四領域ごとにシ
ョットキ接合の幅部分を専用のものと考えるならば、上
記した構成要件_-4に認められるように、当該ショット
キ接合の第四領域に対する並設方向幅は第一半導体領域
にとっての多数キャリアに基づく電流が流れるとき、当
該電流が支配的ないし集中的に流れ込むか流れ出る幅の
二倍以下という規定ができ、その範囲内においてブレー
ク・オーバ電流や保持電流を制御することができる。

一方、これに対し、当該ショットキ接合幅に関し、構成
要件_-1にて示されているように、当該幅が、ショット
キ接合に第一半導体領域にとっての多数キャリアに基づ
く電流が流れるとき、当該電流が支配的ないし集中的に
流れ込むか流れ出る幅よりも広幅となっているという構
成を付加的に採用すると、当該条件を満たす限り、ショ
ットキ接合の矩形ないしほぼ矩形部分における幅が変化
ないし変動しても、ブレーク・オーバ電流や保持電流は
ある一定の値にほぼ飽和する。

したがってこれは、当該ショットキ接合部分の幾何的製
造パラメータがブレーク・オーバ電流、保持電流に関し
ての変動要因とならないようにしたい場合に有効に適用
することができる。多少、第四領域との並設方向におい
てショットキ接合幅が変動しても、それら各電流値は変
動しないようにできるのである。

ただし、この場合には、当該幅の上限というものも考え
られるが、概ね第一半導体領域中をその厚味方向に流れ
る素子電流を考えた場合、その横方向への拡張の程度を
一般的に見積ると、ショットキ接合に関するこの部分の
幅は、広くても上記した構成要件_-2に示されるよう
に、第一半導体領域厚味方向に沿う第四領域と第二半導
体領域の離間距離以下とするか、あるいはまた構成要件
_-3に示されるように、少なくとも第一半導体領域の厚
味以下とするのが良く、こうすると第一半導体領域内に
おける多数キャリアと少数キャリアの混在環境を均質化
できるので、結局は安定なデバイス動作を期待でき、サ
ージ耐量も低減させないで済む。

しかるに、先に本発明のサージ防護デバイスを縦型構造
に作製する場合について特に有効な構成に関し述べた
が、逆に横型構造に作製する場合に有効な付加的構成要
件として、既述の構成要件を付加し、ショットキ接
合、第四領域、第二半導体領域の順に並ぶようにする
（すなわち、第四領域と第二半導体領域の横方向離間距
離の方が第二半導体領域とショットキ接合との横方向離
間距離よりも短い）と、主たる動作電流の通過経路長を
短くして高速化することができ、損失も低減できるし、
この構成要件に加え、既述の構成要件に従い、第二
半導体領域と第三領域とにオーミック接触するオーミッ
ク電極は、当該第二半導体領域に接触するとは言って
も、第四領域に近い側では第二半導体領域に対して接触
する部分を持たない構成を採用した場合には、正帰還現
象が開始するまでに第二半導体領域中にあって第三領域
の下部領域を横方向に流れて行く電流の分布を均一化す
ることができ、ひいてはブレーク・オーバ電流、保持電
流の制御性ないしは安定性の向上、サージ耐量の確保に
寄与し得る。

同様にこのような第二半導体領域と第三領域とオーミッ
ク電極についてであるが、本発明に従って縦型のデバイ
スを作製する場合に付加し得る構成要件として、既述の
構成要件に従い、第三領域と第二半導体領域にオーミ
ック接触しているオーミック電極が、第三領域から見て
その両側に位置する第二半導体領域に共に接触する部分
を有するように形成されていれば、第三領域が順バイア
スされて第二半導体領域へ当該第二半導体領域にとって
の少数キャリアが注入されるまでの段階で、当該オーミ
ック電極とこれに対して第一半導体領域の厚味方向に対
向する第四領域との間に流れる電流（第四領域から第一
半導体領域中に注入された第一半導体領域内少数キャリ
アに基づく）の流れに関し、第三領域の側部から下部の
部分を回り込むようにして流れる電流の分布を均一化で
き、やはりブレーク・オーバ電流や保持電流の制御性向
上、サージ耐量の確保という効果に継がる。

さらに、また別な観点から、本発明の基本構成要件群に
付加可能として開示した構成要件_-1により、第二半導
体領域、第三領域、第四領域、そしてショットキ接合を
ひとまとめにして単位のデバイス要素構造として定義
し、この単位のデバイス要素構造を同一の第一半導体領
域に複数個、集積すると共に、各単位のデバイス要素構
造中の第四領域とショットキ接合は全て、共通の第一デ
バイス端子に電気的に接続し、各単位のデバイス要素構
造中の第二半導体領域と第三領域は全て、共通の第二デ
バイス端子に電気的に接続する構成を採用するならば、
各単位構造は個々に、全てに共通の第一半導体領域をそ
れぞれの第一半導体領域として利用して構成された本発
明基本構成要件に従うサージ防護デバイスの一つ一つに
相当するから、結局、一枚の共通基板に複数個の本発明
サージ防護デバイスを集積した構造が得られ、また、電
気的には互いに並列動作できるので、実質的に極めて大
きなサージ電流を吸収可能なサージ防護デバイスが得ら
れる。

もちろん、この構成から推して、第一、第二デバイス端
子のいずれか一方は個々の単位構造に専用のものとして
引き出し、各単位構造間を適当に絶縁分離するかそれら
の間の離間距離を十分採れば、当該単位構造の数に応じ
た多回路用のサージ防護デバイスも提供できる。

さらに、この単位のデバイス要素構造という考え方に基
づき、構成要件_-2に従い、第一半導体領域を互いに絶
縁された関係で二つ用い、各第一半導体領域に上記した
単位のデバイス要素構造を（一つ、あるいは複数）設け
た上で、それら各第一半導体領域の単位デバイス要素構
造の第一デバイス端子をそれぞれ相手方の第二デバイス
端子に電気的に接続し、それら一対の接続線路から新た
に一対のデバイス端子を引き出すと、逆方向並列接続さ
れたサージ防護デバイスが得られ、印加されるサージが
いずれの極性であっても、少なくとも一方のサージ防護
デバイス部分がこれに応答するので、両極性ないし双極
性のサージに対するサージ防護デバイスを得ることがで
きる。

これに対し、本発明ではさらに、単一ないし共通の第一
半導体領域を用いるという限定の下でも双極性のサージ
の吸収可能なデバイスを提供するため、すでに述べたよ
うに、基本的には片極性サージ吸収用の基本サージ防護
デバイスを構成する構成要件〜は全て有しながら
も、構成要件〜はそれぞれ構成要件′〜′に変
更し、新たに構成要件を加えて、第四領域は第一半導
体領域との間で第二のｐｎ接合を構成する半導体領域で
あることを限定した上で、第四半導体領域に対し当該第
四半導体領域にとっての少数キャリアを注入し得ると共
に第一デバイス端子に電気的に接続された第五領域を加
え、また、第二半導体領域または第二デバイス端子に対
して電気的に接続され、第一半導体領域の多数キャリア
で動作する第二のショットキ接合を付加した構成も提案
している。

こうした構成に従う本発明サージ防護デバイスのなす作
用は、実質的には片極性の基本構成に従う本発明サージ
防護デバイスに関して施した説明をほぼそのまま援用で
きる。サージの極性が異なるだけである。つまり、〜
を有して成る本発明サージ防護デバイスの作用に関
し、本項の最初で説明した所において、サージの極性が
反転した場合には、半導体領域に限定された第四半導体
領域が片極性デバイスの第二半導体領域の果たす役割と
同じ役割を演じ、同様に、新たに設けられた第五領域が
片極性デバイスの第三領域の、そして新たに設けられた
第二ショットキ接合が片極性デバイスのショットキ接合
の果たす作用を営む。当然、最初に降伏するｐｎ接合
は、第四半導体領域と第一半導体領域とで構成されるｐ
ｎ接合となる。

したがって、このような構成は、双極性のサージが吸収
可能で、サージ防護デバイスとしての逆耐圧特性を保ち
ながら、なおかつ、既述した“小さなサージ”には応答
しないという極めて効果的な作用を生ずる。

もちろん、このようにして構成される双極性サージ吸収
用の本発明サージ防護デバイスに対しては、既述した他
の限定的構成要件中、片極性サージ吸収用とする場合に
付加し得る構成要件_-1，_-2を除き、限定構成要件
〜はそのまま適用可能であり、それに際してはまた、
新たに設けられた第五領域については第三領域について
の、第二ショットキ接合に対しては第一ショットキ接合
に関しての各限定要件も適用することができ、それら第
五領域、第二ショットキ接合に接続するオーミック電極
やデバイス端子に関しても同様であるので、それら付加
的構成要件の営む作用も全く同様に享受することができ
る。

さらに本発明では、単に双極性のサージ防護デバイスを
提供するに留まらず、構成要件に従い、二つの第四半
導体領域と、これら二つの第四半導体領域に挟まれた一
つの第一ショットキ接合と、当該二つの第四半導体領域
の少なくとも一方に設けられた少なくとも一つの第五領
域とによって第一デバイス端子側の単位構造を構成し、
同様に、二つの第二半導体領域と、これら二つの第二半
導体領域に挟まれた一つの第二ショットキ接合と、当該
二つの第二半導体領域の少なくとも一方に設けられた少
なくとも一つの第三領域とによって第二デバイス端子側
の単位構造を構成するという概念を導入する場合につい
ても開示しており、これはまた、他の選択的に付加可能
な構成要件と共に、種々の作用を営むために寄与し得
る。

もちろん、この場合も、少なくとも面内一方向の断面に
おいてそれぞれ二つの第四、第二半導体領域が規定でき
れば良いが、例えば、これら第一、第二の単位構造を第
一半導体領域の一主面上に横方向に適宜離間させながら
並設する場合の限定としては、本発明では構成要件_-1
に見られるように、第四半導体領域中に少なくとも一つ
設けられる第五領域は第二半導体領域に近い側に、ま
た、第二半導体領域中に少なくとも一つ設けられる第三
領域は第四半導体領域に近い側に設けるという構成も提
案しているが、これは逆に、第五領域が第二半導体領域
に対して、また、第三領域が第四半導体領域に対して、
それぞれ離れた方にしかない場合に比すと、安定な動作
が期待でき、また、主たる動作電流の通過経路も短くな
るので高速化し、損失も低減することができる。

したがって、上記の条件を満たすならば、逆に、構成要
件_-2にて提案されているように、二つの第四半導体領
域の各々に第五領域が形成され、二つの第二半導体領域
の各々に第三領域が形成されていても良いことになり、
その場合には、各領域を形成する際のマスク・パタン
等、必要な製作パタンに同一パタンを使用できる便宜が
得られる。

もっとこ、このような単位構造という概念に従うと、本
発明のサージ防護デバイスはさらに広く展開でき、例え
ば構成要件に従い、第一デバイス端子側の単位構造と
第二デバイス端子側の単位構造とを共通の第一半導体領
域の一主面にのみ交互に複数個設け、各第一デバイス端
子側の単位構造は共通の第一デバイス端子に共通接続
し、各第二デバイス端子側の単位構造は共通の第二デバ
イス端子に接続したサージ防護デバイスでは、実質的に
双極性サージ吸収タイプのサージ防護デバイスの基本構
造が複数個、電気的に並列に接続されたデバイスが得ら
れることになる。

そのため、このようなサージ防護デバイスにおけるサー
ジ耐量は、用いる第一、第二単位構造の数に応じて増す
ことができ、特に大電流サージの吸収に適したものとな
る。

さらにまた、別な意味での機能展開として、構成要件
_-1に従い、第一デバイス端子側の単位構造と第二デバイ
ス側の単位構造とを共通の第一半導体領域の一主面上に
横方向に適宜間隔を置きながら交互に二つづつ、計四つ
並設し、当該並設方向でそれぞれ外側に位置することに
なる一つの第一デバイス端子側単位構造に接続する第一
デバイス端子と一つの第二デバイス端子側単位構造の第
一デバイス端子とを互いに共通に接続して新たにデルタ
結線回路の第一端子とし、対して上記並設方向で内側に
位置する第一デバイス端子側単位構造の当該第一デバイ
ス端子と第二デバイス端子側単位構造の第二デバイス端
子は各々独立に引き出し、それぞれ、新たなる第二、第
三端子とすると、このようにして構成される独立三端子
型のデバイス構造を単一の構造体として見た場合、一通
信回線分に係るサージ防護機能をこの一つの構造体に任
せることができる。つまり、一通信回路を構成する一対
の線路の各々と接地の間に印加され得るサージ（いわゆ
るコモン・モード・サージ）と、一対の線路間に印加さ
れ得るサージ（いわゆるノーマル・モード・サージ）の
双方に対し、等しく防護を計ることができる。

これをもし、双極性二端子素子によって同機能を達成し
ようとすれば、そうした二端子素子は三個、必要にな
る。

ただし、このようにデルタ結線回路として構成された本
発明のサージ防護デバイスでは、既述の構成要件_-2に
見られるように、上記した並設方向において外側に位置
する第一デバイス側の単位構造の二つの第四半導体領域
の中、第五領域は並設方向内側に位置する第四半導体領
域中にのみ設けられ、同様に当接並設方向で外側に位置
する第二デバイス端子側単位構造の二つの第二半導体領
域の中、第三領域は並設方向内側に位置する第二半導体
領域中にのみ、設けられていても良い。

これはもちろん、並設方向で外側に位置する第一、第二
デバイス端子側の各単位構造は、それぞれ並設方向内側
でのみ、直ぐその隣の第二、第一デバイス端子側端子構
造との間で互いに各極性のサージを吸収し合うからであ
る。

［実施例］以下、添付図面に示す本発明各実施例につき詳記する
が、予め述べて置くと、片極性サージ吸収用として構成
された本発明サージ防護デバイスも、両極性ないし双極
性サージ吸収用として構成された本発明サージ防護デバ
イスも、それぞれに適当な幾つかづつの実施例を有する
ものの、すでに述べてきたように、両者の間には極めて
密接な関連があるので、互いに参考にすることができ
る。

まず、本発明のサージ防護デバイス２０として基本的な
片極性サージ吸収用のデバイスにつき、その原理構造に
近い構造を持つ第１図 (a)，(b) の実施例から説明す
る。

同図(a) は本実施例デバイス２０をすでに定義した縦型
構造に作製した場合、同図(b) は横型構造に作製した場
合を示しているが、いずれの実施例でも、第一導電型の
第一半導体領域２１としては、いわゆる半導体ウエハか
ら供給された半導体基板を用いている。

第一の半導体領域２１に対しては、その表裏両主面の
中、一方の主面側に第一半導体領域の第一導電型とは逆
の導電型の、すなわち第一半導体領域２１とｐｎ接合を
形成する第二の半導体領域２２が形成れ、この第二半導
体領域２２に対してはまた、第一半導体領域２１とは対
向する側から第三領域２３が接触している。

さらに、第１図(a) の縦型構造デバイスの場合には、第
一半導体領域２１の他方の主面側に第四領域２４が形成
され、この第四領域２４とは並設の関係で第一半導体領
域２１に接触するショットキ接合形成部材ないしショッ
トキ・メタル３１が所定のパタンで設けられていて、実
質的にそのショットキ・メタル３１の下の面積領域が第
一半導体領域２１との間でショットキ接合３０となる。

これに対し、第１図(b) に示される横型構造の場合に
は、第一半導体領域２１の表裏両主面の中、第二半導体
領域２２の形成されている側と同じ側の主面にあって当
該第二半導体領域２２に対し適宜横方向に離間した位置
に第四領域２４が設けられ、これら第二半導体領域と第
四領域２４の双方に対し、並設の関係で第一半導体領域
２１に接触するショットキ接合形成部材ないしショット
キ・メタル３１が所定のパタンで形成され、同様にこの
ショットキ・メタル３１の下の面積領域が第一半導体領
域２１との間でのショットキ接合３０となっている。

これら実施例に関する図面中では、半導体基板ないし第
一半導体領域２１の導電型はｎ型の想定されており、し
たがって第一半導体領域２１と共にｐｎ接合を形成する
第二半導体領域２２の導電型はｐ型となっている。

また、すでに述べた作用の項の説明や後述の説明からも
明らかなように、第三領域２３は第二半導体領域２２に
対し当該第二半導体領域中での少数キャリアを注入でき
る物質から構成されていれば良く、同様に、第四領域２
４は第一半導体領域２１に対し当該第一半導体領域２１
中での少数キャリアを注入できる物質から構成されてい
れば良いので、接触する相手方の導電型に応じてホール
注入可能なシリサイドや電子注入可能な金属等も選ぶこ
とができるが、一般にはこれら第三、第四領域も半導体
とするのが製作上も設計上も便利である。

図示実施例の場合もそうした考えに従い、第三領域２３
は第二半導体領域２２に対して整流性の接合を形成する
ｎ型領域として、また、第四領域２４は第一半導体領域
２１に対して整流性の接合を形成するｐ型領域として、
それぞれ不純物の二重拡散技術により形成されている。

ただし、第三半導体領域２３はブレーク・オーバ後の主
電流（デバイス電流）線路の一端部を形成するので望ま
しくは高導電率であることが良く、この実施例で言えば
高不純物濃度ｎ型、すなわちｎ⁺型領域であることが良
い。

もちろん、第一半導体領域２１に対してそれぞれ所定の
導電型、所定の厚味、所定の不純物濃度に各領域２２，
２３，２４を形成する技術自体には、例えば上記の通
り、選択的に硼素（ｐ型）や燐（ｎ型）を拡散する技術
その他、数多ある公知既存の技術の中から任意適当なる
ものを採用することができ、また、第一〜第四の全ての
半導体領域２１，２２，２３，２４の導電型を反転して
も、以下で説明する動作電流ないしデバイス電流の方向
が逆になるだけで、本書における他の説明はほぼそのま
まに援用することができる。

なお、以上述べた諸点は、後述する他の実施例において
も、特に適用が不能である旨明記しない限り、適用する
ことができる。

さて、本発明のサージ防護デバイス２０は、本質的に二
端子デバイスであるが、その中の一方の端子である第一
デバイス端子T₁は第四半導体領域２４とショットキ・メ
タル３１とに共通に電気的に接続しており、他方の端子
である第二デバイス端子T₂は第二半導体領域２２と第三
半導体領域２３とに共通に電気的に接続している。

このような第１図 (a)，(b) に示されたサージ保護デバ
イス２０においては、すでに説明したように、サージの
印加に伴う初期降伏メカニズムに第一半導体領域２１と
第二半導体領域２２間の雪崩降伏ないしツェナ降伏を利
用することもできるが、ここではすでに第２１〜２３図
に即して説明した従来例との対比を容易にするため、パ
ンチ・スルー現象を利用する場合につき説明する。ただ
し、ここでの動作説明における最初の中は、本発明によ
り新たに設けられたショットキ接合３０はないもの、な
いしは機能しないものとする。

まず、第一、第二デバイス端子T₁，T₂間にサージ電圧が
印加され、それが第一半導体領域２１と第二半導体領域
２２との間にｐｎ接合に逆バイアスを印加する位相（し
たがって図示の場合は第二デバイス端子T₂側が負となる
位相）で、かつ、相当程度に大きいものであると、当該
逆バイアスの印加により生じた第一、第二領域間ｐｎ接
合における空乏層は第一半導体領域２１の側へのみなら
ず、第三半導体領域２３の側に向けても伸びて行き、や
がてのことに当該空乏層の上方端部が第三半導体領域２
３に達することにより、第一半導体領域２１と第三半導
体領域２３とがパンチ・スルーする。このようにパンチ
・スルーを利用する場合には、第二半導体領域２２は少
し低濃度のｐ型、すなわちｐ^-型に設定した方が良いこ
ともあるし、その厚味に関しても適当な薄さに設定す
る。

いずれにしても第一半導体領域２１と第三半導体領域２
３とがパンチ・スルーすると、第四半導体領域２４から
第一半導体領域２１内に当該第一半導体領域２１にとっ
ての少数キャリアが注入され、これが第二半導体領域２
２で収集されて素子電流の流れ始めとなる。

こうしたパンチ・スルー動作の開始電圧が、従来のサー
ジ防護デバイスの動作特性を示す第２２図中において電
圧軸上、降伏電圧Ｖ_BRと示された点である。ここではま
ず、ショットキ接合３０の存在を考えないで説明してい
るから、当該従来例の説明に用いた第２２図を使うこと
ができる。

一方、例え第二半導体領域２２と第三半導体領域２３と
第二デバイス端子T₂に共通に接続されることでその表面
においては互いに電気的に短絡されていても、第二半導
体領域２２を介して流れ始めて以降、増加して行く素子
電流の電流値と、当該素子電流の第二半導体領域２２内
における電流経路に沿った抵抗値との積により求められ
る電圧値（電圧降下）が、第二半導体領域２２と第三半
導体領域２３とにより形成されている整流性接合（図示
の場合は第三半導体領域２３も半導体領域であるのでｐ
ｎ接合）の順方向電圧に等しくなると、以降、第三半導
体領域２３から第二半導体領域２２に対して第二半導体
領域２２にとっての少数キャリアの注入が起こる。

そして、この第二半導体領域２２への少数キャリアの注
入は、第２２図中、電流軸方向に急に立ち上がって行く
特性曲線部分に示されるように、結果として第一、第二
デバイス端子T₁，T₂間に流れる素子電流の更なる増大を
招くことになり、これがまた、第四半導体領域２４から
第一半導体領域２１への少数キャリアの注入を促進する
という正帰還現象を招く。

そのため、第２２図に示されている電圧対電流（Ｖ−
Ｉ）特性図を見ると、第一、第二デバイス端子T₁，T₂間
を通じてブレーク・オーバ電流Ｉ_BOとして示された値以
上の大きさの電流が流れた場合、正帰還現象がデバイス
内部で生じていることの表れとして、特性図上に良く示
されているように負性特性が生じ、第一、第二デバイス
端子T₁，T₂間に表れるデバイス両端電圧はブレーク・オ
ーバを開始した時の電圧値であるブレーク・オーバ電圧
Ｖ_BOよりも低く、さらには最初にパンチ・スルーを開始
した時の降伏電圧Ｖ_BRよりも低くクランプ電圧Ｖ_Pに移
行することができ、これにより、素子の発熱を抑えなが
ら大きなサージ電流の吸収が可能となる。

すでに述べたように、こうしてサージ防護デバイス２０
により第一、第二デバイス端子T₁，T₂を介して吸収可能
な最大電流値が一般に“サージ耐量”と呼ばれ、また、
一旦ターン・オンしたデバイスがそのオン状態を維持し
得る最小の素子電流値が保持電流Ｉ_Hと呼ばれる。

なお、クランプ電圧Ｖ_Pは、原理的には保持電流とその
電流パスに沿った各部の直列抵抗との積に、第二半導体
領域２２と第三半導体領域２３によるｐｎ接合の順方向
電圧一つ分を加えた値にほぼ等しい。したがって、この
クランプ電圧Ｖ_Pはまた、後述する本発明による特徴的
な手法以外にも、第一半導体領域２１の抵抗率ないし不
純物濃度のみならず、第一半導体領域２１と第三領域２
３との間の離間距離で規定される第二半導体領域２２の
実効厚味の如何、及びあるいは不純物濃度の如何によっ
てパンチスルー電圧が制御できることで、かなり広い設
計幅内で任意に設定することができる。

逆に、第二半導体領域の厚味を厚目にしたり、その不純
物濃度を高目にする等を始め、各領域の幾何的寸法や不
純物濃度等、設計パラメータを適当に選定すれば、動作
特性図上、降伏電圧Ｖ_BRで立ち上がり始めるときの初期
降伏現象には第一、第二半導体領域２１，２２間の雪崩
降伏やツェナ降伏をも利用することができ、その後のメ
カニズムは上記したと同様とすることもできる。

その場合にも、本発明のサージ保護デバイス２０は、ま
ずもってサージが印加されていないときには高い降伏電
圧を維持して素子内に流れる電流を最少限度に抑え、本
デバイスにより無駄に電力が消費されるのを妨げる一方
で、一旦、降伏電圧Ｖ_BR以上のサージが印加されると、
間もなく極めて低いクランプ電圧Ｖ_Pは呈し、もって大
電流のサージを吸収して後続の回路系を確実に保護し得
るようになる。

しかし実際上、降伏開始のメカニズムの如何にはかかわ
らず、上記のような構造だけでは、デバイス端子T₁，T₂
間に印加されたサージの電圧がブレーク・オーバ電圧Ｖ
_BOより小さい範囲内にあるにも拘らず、ターン・オン
（ブレーク・オーバ）してしまう誤動作が生ずる場合が
ある。

つまり、すでに述べた通り、第１図 (a)，(b) に示され
ているサージ防護デバイス２０の構造では、第二デバイ
ス端子T₂側が負、第一デバイス端子T₁側が正となる極性
ないし位相のサージが印加されると、その時に逆バイア
スされるｐｎ接合が第一半導体領域２１と第二半導体領
域２２とにより形成されている。

このような接合には接合容量Ｃ_jが見込まれるので、も
し仮に、ショットキ接合３０がなく、第一デバイス端子
T₁は端に半導体領域２４にのみ、接続しているだけであ
るならば、第一、第二デバイス端子T₁，T₂間に印加され
たサージのスルー・レイト（dv／dt）に応じ、この接合
容量Ｃ_jを充電する過渡的な電流として、先の式で表
される変位電流ｉ_tが流れる。

したがって、これも既述のように、当該接合容量Ｃ_jの
値が大きいと、例えば電話通信線路への雷サージ印加時
等にあって回路系への誘電ノイズ電圧値の波高値こそ、
よしんば低く、本来ならば吸収する必要もない程の“小
さなサージ”であっても、そのスルー・レイト（dv／d
t）がかなり高かったがため、結構大きな値の変位電流
ｉ_tが瞬時ではあるが流れることもあり、そうなると、
当該サージの尖頭電圧値は設計上のブレーク・オーバ電
圧Ｖ_BOに至っていないのにも拘らず、デバイスがブレー
ク・オーバすることがある。換言すれば、印加されるサ
ージの鋭さに応じ、サージ防護デバイスとしてのブレー
ク・オーバ電圧Ｖ_BOが変動してしまうことになる。

しかし、本発明のサージ防護デバイス２０においては、
第一半導体領域２１との間でショットキ接合３０を形成
するショットキ・メタル３１があり、これも第一のデバ
イス端子T₁に対して電気的に接続しているので、そのよ
うな“小さなサージ”には応答することなく、デバイス
としてのブレーク・オーバ電圧Ｖ_BOを設計された一義的
な値に安定化することができる。

すなわち、第一半導体領域２１と第二半導体領域２２と
によるｐｎ接合を逆バイアスする極性のサージが印加さ
れ、したがって第一半導体領域２１と第四半導体領域２
４との接合が順バイアスされる関係となる時には、先に
順バイアスされるショットキ接合３０を介し、当該第一
半導体領域２１に多数キャリア電流を流すことができる
ため、第一半導体領域２１と第二半導体領域２２とで構
成されるｐｎ接合の接合容量Ｃ_jを速やかに充電するこ
とができるのである。

事実、このようなショットキ接合３０の付加により、本
発明のサージ防護デバイス２０では、従来の第２１図示
のサージ防護デバイスに見込まれたような“小さなサー
ジ”に対する誤応答は防げるようになった。

しかも、吸収対象となるサージ極性とは逆極性の電圧が
第一、第二デバイス端子T₁，T₂間に印加された状態に対
しては、ショットキ接合３０の存在の故、デバイスとし
ての逆耐圧を示すことができる。これは結局、第２３図
に即して先に詳しく説明した従来のサージ防護デバイス
の欠点をも除去し得ることを意味する。

そしてまた、当該ショットキ接合自体の逆耐圧は、シリ
コン系ダイオードに比すと相対的に低くなりがちである
とは言え、昨今の単体ショットキ・ダイオードにおける
逆耐圧と同等程度には高く採ることができるから、サー
ジ防護デバイス２０としての逆耐圧も、サージ吸収に関
する降伏電圧Ｖ_BRより高い値にすることも可能である。

なお、後に望ましい配置関係等について実施例を挙げて
説明するが、最も基本的な構造関係としてだけであるな
らば、図示の各領域の位置はかなり任意に変更すること
ができる。例えば第１図(a) に示される縦型構造デバイ
スにおいて第三半導体領域２３と第四半導体領域２４と
が最短距離で対向し合うように形成されていて、確かに
これにより高速な動作が得られたり、均一なデバイス電
流が得られたりするが、限定的なことではなく、互いに
横方向にずれた関係にあっても良いし、第１図(b) に示
される横型構造デバイスにおいても、ショットキ接合３
０と第二半導体領域２２、第四半導体領域２４との相対
的な位置関係は図示の場合と異なっていても良い。第一
デバイス端子T₁への共通配線の都合等を考えると都合の
悪い場合もあるかも知れないが、原理的にはショットキ
接合３０と第四半導体領域２４とに挟まれるように第二
半導体領域２２があり、その中に第三半導体領域２３が
形成されているような位置関係であっても良い。

さらに、最初の降伏メカニズムの雪崩降伏やツェナ降伏
等、いわゆる“ポイント・フェノメノン（局所現象）”
と呼ばれる降伏現象を利用した場合には、第一半導体領
域２１と第二半導体領域２２とで形成されるｐｎ接合に
おいて降伏をし始める個所や、ないしは降伏後において
も電界の集中する個所が局所的になり易いがため、パン
チ・スルー・タイプに比すとサージ耐量を大きく取るの
が難しい外、設計自由度も小さく、製造パラメータに対
する許容度も乏しい等、やや劣った側面を見せるが、そ
うした優劣の比較をせず、本書で問題にしている小さな
サージに対しての応答やその対策についてだけ考えるな
らば、そのような雪崩降伏型やツェナ降伏型のサージ防
護デバイスにおいても、上記してきた議論はほぼそのま
ま適用することができる。

逆に、意図的にそれら雪崩降伏原理等を採用したい場合
に、電流の局所集中現象を低減しようとするならば、第
１図 (a)，(b) 中に仮想線で示した領域群４１，・・・・・
に示されるように、第二半導体領域２２との接触面積領
域にあって第一半導体領域２１の側に複数個所、適当な
るパタンで第一半導体領域と同一導電型の高濃度不純物
領域（したがってこの場合はｎ₊領域）４１，・・・・・を
点々と形成すれば良い。

こうすると、雪崩降伏が各高濃度不純物領域４１，・・・・
・の一つ一つにおいてはそれらの角部ないし端部から生
じ始めたにしても、全体としては降伏を開始する部分を
当該領域４１，・・・・・の数に応じて増やすことができ、
それから一斉に降伏に伴っての電流を流し始めることが
できるので、総体的に見るとデバイス電流の均一化、ひ
いてはサージ耐量等、電気的特性の安定化を得ることが
できる。

なお、後述する他の実施例中では、主としてパンチ・ス
ルーによる降伏メカニズムを想定するので、図面を簡明
にするためにも、上記のように必要に応じて形成するこ
とができる高濃度不純物領域４１，・・・・・については図
示を省略するか、あるいは単に図示する程度に留めて再
度の説明は省略する場合もあるが、それら他の実施例に
おいて最初の降伏メカニズムに雪崩降伏等の局所的な降
伏現象を利用する場合には、当然、このような領域４
１，・・・・・を組み入れることができる。もちろん、こう
した高濃度不純物領域４１，・・・・・は、既存のイオン選
択注入技術等によって比較的容易に、かつ精度良く作製
することができる。

本発明のサージ防護デバイスでは、上記したように、第
四半導体領域２４とショットキ接合３０とを共通に第一
デバイス端子T₁に接続し、第二半導体領域２２と第三半
導体領域２３とを共通に第二デバイス端子T₂に接続する
が、この接続には所定のパタンに形成されたオーミック
電極を利用することができる。

そこで、こうしたオーミック電極をも図示することによ
り、もう少し具体的な構造例を示した第２，３図示の各
実施例を見てみる。ただし、以降のいずれの実施例にお
いてもそうであるが、図中、他の実施例と同一の符号で
指摘される各構成要素は当該他の実施例におけるそれら
符号で指摘される構成要素と同一ないし同様で良いもの
であり、したがって説明の省略される場合もある。そし
て、どれかの実施例に関しそれら各構成要素について説
明された内容や改変例は、特に個々の実施例で適用不能
である旨を明記しない限り、同様に適用することができ
る。

さて、第２図示の実施例では、第一半導体領域２１の表
裏両主面上にそれぞれ絶縁層５１，５１が形成され、さ
らにその上にそれぞれ所定のパタンに従ってオーミック
電極３２，３３が形成されている。

図面上、表面側となる絶縁層５１の上に形成されたオー
ミック電極３３が第二デバイス端子T₂に接続するもので
あり、当該絶縁層５１に開けたコンタクト開口を介し、
第二半導体領域２２の表面と第三半導体領域２３の表面
とに共通のオーミック接触している。

これに対し、図面上、裏面側に位置する絶縁層５１の上
に所定のパタンに従って形成されたオーミック電極３２
は第一デバイス端子T₁に接続されるものであって、当該
絶縁層５１に開けたコンタクト開口を介し、第四半導体
領域２４の表面にオーミック接触しているが、それだけ
ではなく、第四半導体領域２４から少し横方向に離れた
位置にあって絶縁層５１に開けられた開口を介し、直接
に第一半導体領域２１にも接触し、この部分においてシ
ョットキ接合３０を形成している。

すなわち、この第２図示の実施例は、第四半導体領域２
４または第一デバイス端子T₁に対してショットキ接合３
０の電気的接続に用いるオーミック電極３２自体が、当
該ショットキ接合３０を形成するショットキ・メタル３
１を兼ねている構成例を示している。

これに対し、第３図に示される実施例の場合には、表面
側絶縁層５１の上に形成され、第二、第三半導体領域２
２，２３を共通に第二デバイス端子T₂に電気的に接続す
るためのオーミック電極３３に関しては第２図示実施例
と全く同様の構成となっているが、裏面側絶縁層５１の
上に形成され、第二デバイス端子T₂に対してショットキ
・メタル３１と第四半導体領域２４とを電気的に接続す
るためのオーミック電極３２は、当該ショットキ・メタ
ル３１と異なる材料である場合を示している。つまり、
絶縁層５１に開けた開口を介し第一半導体領域２１に対
してショットキ接合３０を形成するショットキ・メタル
３１は、予めパタン化されて局所的に形成されており、
その上に、第４半導体領域２４ともオーミック接触する
オーミック電極３２がオーミック接触するように形成さ
れているのである。

なお、第一半導体領域２１に対してショットキ接合を形
成し得る材料は既存のものでも種々あり、Al，Ag，Cu，
Cr，Mo，Ni，Pd，W 等の単体金属やWSi₂等の合金類をも
挙げることができるが、もちろん、本発明において直接
の限定が付されるものではない。一般的で安価なのはAl
であるが、これは第２図示実施例のように、オーミック
電極材料がショットキ・メタル材料を兼ねる場合にも適
当である。また、本書で言うショットキ・メタルとは、
単体金属はもとより、上記のような合金類をも含む表現
である。

もちろん、第２，３図は本発明サージ防護デバイス２０
を縦型構造に作製した場合の実施例として示されている
が、第１図(b) に示されるような横型構造に作製した場
合にも、そのショットキ接合３０の形成に関し、オーミ
ック電極３２自体をショットキ・メタル３１とするか、
あるいはショットキ・メタル３１とオーミック電極３２
とを別材料としてそれらを互いにオーミック接触させる
かを選択することができる。

ただし、以下に述べる他の実施例では、いずれも、図面
上では簡明のため、オーミック電極３２がショットキ・
メタル３１を兼ねる場合を描いて置く。

しかるに、一般的に言っても、ショットキ接合はその側
縁部（端縁部）を介しての漏れ電流を生じ易い。

そこで、本発明のサージ防護デバイス２０に採用される
ショットキ接合３０においても同様の問題が生ずるよう
であるならば、縦型構造を借りた第４図に示されている
ように、第四半導体領域２４の一側縁にショットキ接合
３０の一側縁が接触するようにそれら第四半導体領域２
４とショットキ接合３０との配置関係を規定すれば良
い。こうすると漏れ電流が低減され、結果として本サー
ジ防護デバイス２０としての既述したブレーク・オーバ
電流Ｉ_BOや保持電流Ｉ_Hの制御性を高め、設計値からの
大きなずれを避けることができる。もちろん、こうした
第四半導体領域２４とショットキ接合３０との一側縁同
志の接触配置関係は、本発明サージ防護デバイス２０を
横型構造に作製する場合にも適用することができる。

ただ、第５図に今度は横型構造で代表させて図示してい
るように、例え第四半導体領域２４とショットキ接合３
０との臨向側縁同志が若干、離れていても、その離間距
離d_Dが第四半導体領域２４と第一半導体領域２１との接
合により形成される空乏層２７の横方向伸展距離よりも
短ければ、つまり、ショットキ接合３０の第四半導体領
域側の一側縁がこの空乏層２７の伸びている範囲内にあ
れば、第４図示のようにショットキ接合３０の当該一側
縁を第四半導体領域の臨向側縁に直接に接触させなくて
も、接触させたに等しい効果が得られる。

もちろん、この構造は縦型構造に作製した本発明サージ
防護デバイス２０にも適用することができる。

さらに、第６図(a) に縦型構造の場合を、同図(b) に横
型構造の場合を各例示するように、第四半導体領域２４
を少なくとも図示のように面内一方向に沿う断面におい
ては互いに離間した一対の領域から形成し、それらの間
にショットキ接合３０が形成されていて、かつ、当該シ
ョットキ接合３０の両側縁がこれを挟む一対の第四半導
体領域２４，２４に直接に接触しているような構造にす
れば、ショットキ接合３０を介しての漏れ電流は当然、
極めて良く低減することができ、本発明サージ防護デバ
イスとしてのブレーク・オーバ電流Ｉ_BOや保護電流Ｉ_H
は一層、安定化され、かつ、漏れが極めて少ないのであ
るから、逆耐圧も大いに向上する。

なお、先に第４図と第５図との関係で示したように、少
なくとも面内一方向に沿う断面においての一対の第四半
導体領域２４，２４の間に挟まれるショットキ接合３０
の両側縁は、対応する第四半導体領域の臨向側縁に直接
には接触していなくても、各第四半導体領域２４，２４
と第一半導体領域２１とにより形成されるｐｎ接合の空
乏層２７（第５図）の伸びる範囲内にあれば、直後に接
触しているのと同様の効果が得られる。

そして、この第６図 (a)，(b) に示される実施例は、さ
らに、第四半導体領域２４を図示されている一対に限ら
ず、三つ以上、より多くの数に増やし、各隣接する一対
の第四半導体領域の間にそれぞれショットキ接合を設け
た構造をも示唆しており、当然、そうした場合には、そ
れら複数個の第四半導体領域の隣接するもの同志の間に
形成された各ショットキ接合（その数において第四半導
体領域の数より一つ少なくなるが）は、その両側縁にお
いてそれを挟む一対の第四半導体領域の各一側縁に接触
しているか、またはそれら一対の第四半導体領域と第一
半導体領域との接合による空乏層が第一半導体領域主面
に沿って伸びる範囲内に位置している構成を採ることが
望ましい。

当然ではあるが、そうした場合にも、複数個の第四半導
体領域２４，・・・・・と複数個のショットキ接合３０，・・・
・・は、第一デバイス端子T₁に対し全て共通に電気的な接
続を採られる。このような場合の実施例については、後
に当該第四半導体領域２４の幅とショットキ接合３０の
幅との関係において有意の関係を見つける際の説明図中
でも、模式的にではあるが併せて例示される。

また、上記の通り、複数個の第四半導体領域とは、少な
くとも面内一方向に沿う断面においてそうであれば良
く、例えば当該断面と直交する方向の端部同志は互いに
接続されていても良い。換言すれば、ある場合には、平
面的に大きな第四半導体領域２４中に、その周縁のどこ
にも触れないように第三領域２３が埋め込まれているよ
うな場合も、その面内一方向の適当な断面を採ると、第
６図示のような断面が得られる。

さらに、予め述べて置くと、ショットキ接合３０の平面
形状は種々考えられ、正方形や長方形等が一般的ではあ
るが、同様に一般的な形状として、正多角形、円形、平
行四辺形や三角形等であっても良いし、逆に複数個の第
四半導体領域２４がショットキ接合３０の周りを取囲ん
でいるような形状構成であっても良い。

最後の場合の例としては、第四半導体領域が正方形ない
し長方形で、例えば四つ、平面的に互いに離間して設け
られている領域部分があって、その領域部分ではショッ
トキ接合３０はそれらの各離間部分の間に十文字形状に
配置されているとか、同様に各第四半導体領域が正多角
形状であって蜂の巣状になっていて、ショットキ接合３
０は一つ一つ蜂の巣部分間の境界部分を構成するような
パタンとなっているような場合も挙げることができる。

ここで再び第４，５図に目を戻すと、当該図面中には本
発明のサージ防護デバイス２０にとって採用すると好ま
しい他の構成要件も示されている。

すなわち、本発明のサージ防護デバイス２０では、本質
的には最初の降伏メカニズムには限定はないが、特にパ
ンチ・スルーを利用する場合に顕著なように、第一半導
体領域と第二半導体領域とで構成するｐｎ接合部分の
中、いわゆる角部となる部分で比較的早い時期に不測の
雪崩降伏が生ずることも考えられ、それでは動作上、不
都合である。

したがって、これを防ぐか抑制するには、当該第４，５
図中、符号３４で示したように、第二半導体領域２２の
第三半導体領域２３とに共通にオーミック接触するオー
ミック電極３３に、第一半導体領域２１の主面に表れて
いる第二半導体領域２２とのｐｎ接合の境界部分を越え
て当該第二半導体領域２２から第一半導体領域２１の上
にまで張り出した部分３４を設けると良い。

この張出し部分３４と第一半導体領域２１の主面との間
には絶縁膜５１が介在するが、このような張り出し部分
３４はいわゆるフィールド・プレート３４となり、特に
第一半導体領域２１と第二半導体領域２２とで形成され
るｐｎ接合の角部における電界の集中を緩和する作用を
有する。

したがって、初期降伏現象にパンチ・スルーを利用する
場合に当該角部における不測の雪崩降伏等を避ける意味
から有効ではあるが、逆に、雪崩降伏原理等を利用する
場合にも電流の集中を低減する上では有効である。特
に、既述したように複数の高濃度不純物領域４１，・・・・
・（第１図仮想線）を設ける等、複数個所にての雪崩降
伏を意図した場合には、まさしく、他の降伏予定個所と
一緒にではなく、ｐｎ接合角部にてのみ、早目に降伏が
生じてしまう不都合を予防することができる。

同様の目的のためには、上記のようなフィールド・プレ
ート３４に代えて、あるいはこれに加えて、第４図中、
仮想線の領域６１，・・・・・で示すように、少なくとも第
二半導体領域２２の周囲に第二半導体領域と同一導電型
であるが第二半導体領域には触れない状態でガード・リ
ング６１を設けるものもまた良い配慮である。この第４
図では、第四半導体領域２４とショットキ接合３０の周
りにも同様のガード・リング６２を設けているが、これ
はあってもなくても良い。少なくとも降伏に関与して電
界ないし電流を集中する部分に対し、これを緩和し得る
状態でガード・リング６１が設けられていれば良い。

こうしたフィールド・プレート３４やガード・リング６
１は、本発明の他の実施例でも任意に採用することがで
きる。

一方、第５図には、フィールド・プレート３４が例示さ
れている外、横型構造に限定的に考えられることではあ
るが、第四半導体領域２４と第二半導体領域２２との横
方向離間距離の方がショットキ接合３０と第二半導体領
域２２との横方向離間距離よりも短い配置関係も示して
いる。第１図ではこれと逆の関係であったが、主デバイ
ス電流の経路を短縮し、動作速度を向上させると共に、
電流分布を均一にするには、第５図示のこの配置関係の
方が望ましい。既述した本発明サージ防護デバイスの動
作態様からも明らかな通り、ショットキ接合３０は第
一、第二半導体領域２１，２２によるｐｎ接合の接合容
量初期充電時に専ら機能し、降伏後からさらにはブレー
ク・オーバ後のデバイス電流は主として第四半導体領域
２４を経由して流れるため、そうした意味でも、デバイ
ス電流の通過経路中に他の作用要因は存在しない方が望
ましいからであるし、逆に、当初の動作においてショッ
トキ接合３０から流れる多数キャリアの増大により、こ
の経路による抵抗分での電圧降下が第一半導体領域２１
と第四半導体領域２４とのｐｎ接合を順バイアスすると
第四半導体領域２４から第一半導体領域２１に対し当該
第一半導体領域２１にとっての少数キャリアが注入され
る機構から考えても、当該第四半導体領域２４がオンし
易い配置として、この第５図示の配置関係は有利であ
る。

また、この第５図示には、本発明サージ防護デバイス２
０をこのように特に横型構造に作製する場合、第二半導
体領域２２と第三半導体領域２３とに共通のオーミック
接触するオーミック電極３３と当該それら領域２２，２
３の表面との接触関係にあって、オーミック電極３３の
接触側縁に関し、符号P_iで示されているように、第三半
導体領域２３から第四半導体領域２４を見る方向の当該
オーミック電極３３は第二半導体領域２２の表面上には
接触しておらず、第三半導体領域２３から第四半導体領
域２４を見るのとは反対の方向には、部分P_oで示される
ように、第三半導体領域２３と第二半導体領域２２との
接合境界を越えて第二半導体領域２２の表面上に接触す
る所まで伸び出した部分を有している。

一方、本発明のサージ防護デバイス２０を縦型構造に作
製した場合の実施例を示す第２，３，４図中では、同様
に当該オーミック電極３３に関し、部分P_o，P_oで示され
ているように、第二半導体領域２２と第三半導体領域２
３とに共通のオーミック接触するオーミック電極３３
は、第三半導体領域２３の両側にて第二半導体領域２２
の表面上にまで伸びる部分を有している。

オーミック電極３３に関してこのようなパタンの相違が
それぞれに何故有利なのかは、本発明者の得た知見から
して次のように説明することができる。

これについては本発明により設けられたショットキ接合
３０は直接の関係がないので、図示を省略するが、まず
横型構造について言うと、第７図(a) には、そうしたシ
ョットキ接合３０を省略したデバイス２０′により、第
三半導体領域２３と第二半導体領域２２とを共通に第二
デバイス端子T₂に接続するオーミック電極３３が、第三
半導体領域２３の両側において部分P_o，P_oで示されるよ
うに第二半導体領域２２の表面に接触している通常の構
成が示され、これに対し、同図(b) には、本書で提案す
るように、第二半導体領域２２と第三半導体領域２３と
にオーミック接触するオーミック電極３３が、第四半導
体領域２４に近い側では第二半導体領域２２に対して接
触する部分を持たず、表面接触部分は符号P_iで示される
ように第三半導体領域２３の表面上に留まっていて、こ
れと対向する側の側縁にてのみ、符号P_oで示すように第
二半導体領域２２に接触している構成が示されている。
なお、図示断面と直交する方向の両端部分では、オーミ
ック電極３３による第二半導体領域２２と第三半導体領
域２４との導通は採られていないことが望ましいが、逆
にその方向が矩形の第三領域のかなり長い長辺方向であ
る場合には、そうした第二、第三領域間のオーミック電
極による共通導通が採られていても、以下に説明する作
用には余り影響がない。

しかるに、本発明のデバイスでは、すでに述べたよう
に、第一、第二デバイス端子T₁，T₂間に図示極性（＋，
−）のサージが印加され、それが所定の大きさ以上であ
って、第一半導体領域２１と第二半導体領域２２との間
の接合に直接降伏が生ずるか、第一半導体領域２１と第
三半導体領域２３との間がパンチ・スルーすると、直ち
に第四半導体領域２４から第一半導体領域２１にとって
の少数キャリアが注入される（図示の導電型関係には正
孔）。

したがって、もし仮に、第７図(a) に示されるように、
横型構造であって、かつ、第二半導体領域２２と第三半
導体領域２３とを共通に第二デバイス端子T₂に接続する
オーミック電極３３が第四半導体領域２４に近い側にて
も第二半導体領域２２に接触する部分P_oを有している
と、同図中に模式的に矢印f_Hの群で示しているように、
第四半導体領域２４から注入された正孔流f_Hは、オーミ
ック電極３３にあって当該第四半導体領域に近い側で第
二半導体領域２２に接触しているこの部分P_oに集中的に
流れてしまい、反対側のオーミック接触部分P_oにはほと
んど流れ込まない状態が起きることがある。

これに対して、第７図(b) に示されているように、オー
ミック電極３３が第三半導体領域２３を挟んで第四半導
体領域２４とは離れた部分P_oでしか、第二半導体領域２
２に接触していなければ、パンチ・スルー等、降伏メカ
ニズム生起直後の第四半導体領域２４からの正孔流f
_Hは、第二半導体領域２２中にあって第三半導体領域２
３の下部領域を横方向に必ず通らなればならず、かつ、
比較的均一な分布で流れることになる。

しかるに、これも既述の通り、本発明のサージ防護デバ
イス２０では、この正孔流f_Hに伴う電流（矢印f_Hと同方
向）が、第三半導体領域周りの経路における抵抗分によ
って電圧降下を生じた結果、第二半導体領域２２と第三
半導体領域２３の順方向電圧に等しくなると第三半導体
領域２３から第二半導体領域２２中に少数キャリアが注
入され、これがさらに第四半導体領域から第一半導体領
域２１中への少数キャリアの注入を促すという正帰還現
象を介し、やがてブレーク・オーバするのであるから、
第７図(a) の仮定デバイス２０′に示されるように、第
四半導体領域２４から注入された少数キャリア流f_Hが第
三半導体領域２３の下部領域を流れることはほとんどな
く、むしろ、オーミック電極３３にあって第四半導体領
域に近い側の部分P_oに集中して流れ込んでしまうような
関係に比べると、第７図(b) の方の仮定デバイス２０′
に示されるように、第三半導体領域２３の下部領域を比
較的均一な分布で流れることができる構造では、当該少
数キャリア流f_Hの経路がほぼ確定できることから、ブレ
ーク・オーバ電流Ｉ_BOや保持電流Ｉ_Hの制御性ないしは
安定性の向上を計ることができ、サージ耐量の確保にも
寄与することができる。

また、このように、最初の正孔流f_Hの経路制御が行なえ
ると、本出願人が別途開示するように、既述の“小さな
サージ”に対する誤応答を防ぐために有効な本発明とま
た別な手段や、ブレーク・オーバ電流、保持電流と第三
領域２３の寸法関係等に新たな発明的工夫を見い出すこ
とができる。ただし、これについては当該別出願開示の
所に任せる。このこと自体は本発明によって新たにショ
ットキ接合３０が設けられていることと直接の関係はな
いからである。

同様にショットキ接合３０は直接の関係がないために図
示を省略した仮定デバイス２０′として説明するが、例
えば第８図(a) に示されるように、本発明のサージ防護
デバイスを縦型構造に作製した場合、もし、第三半導体
領域２３と第二半導体領域２２にオーミック接触してい
るオーミック電極３３が、第三半導体領域２３から見て
その片側部分P_oでしか、第二半導体領域２２に接触して
おらず、これと対向する表面接触最端縁P_iは第三半導体
領域２３の表面上に留まっているとすると、第一、第二
デバイス端子T₁，T₂間に図示極性（＋，−）のサージが
印加され、それが所定の大きさ以上であって、第一半導
体領域２１と第二半導体領域２２との間の接合に直接降
伏が生ずるか、第一半導体領域２１と第三半導体領域２
３との間がパンチ・スルーするに伴い、直ちに第四半導
体領域２４から第一半導体領域２１に注入された少数キ
ャリア流（正孔流）f_Hは、あるものは第一半導体領域２
１の厚味方向を最短距離で抜け、オーミック電極３３の
部分P_oに達するが、例えば第８図(a) 中に模式的に示す
ように、点Ａを通るような正孔流f_Hは、第三半導体領域
２３の下面に沿ってかなり長い距離を走行した後でなけ
ればオーミック電極３３の部分P_oに至らない。

このような電流分布の不均一性は、第二半導体領域２２
と第三半導体領域２３とを順バイアスするに至る過程を
様々に変動させ、かつ設計性も悪化させることがある。
そうであれば当然、ブレーク・オーバ電流Ｉ_BOや保持電
流Ｉ_Hの制御性も良くはなくなり、サージ耐量について
も好ましい結果が得られない。

これに対し、第８図(b) に面内一方向に沿う断面で示さ
れる仮定デバイス２０′におけるように、第二、第三半
導体領域２２，２３を共通に第二デバイス端子T₂に接続
するオーミック電極３３が、当該第三半導体領域２３の
当該断面における両側にて第二半導体領域２２に共に接
触する部分P_o，P_oを有するように形成されていれば、第
三半導体領域２３が順バイアスされて第二半導体領域２
２へ当該第二半導体領域２２にとっての少数キャリアが
注入されるに至るまでの事前段階で、第四半導体領域２
４から第一半導体領域２１中に注入された正孔流f_Hは、
第三半導体領域２３の下部から側部を回り込むようにし
て流れるに際してもより均一な流れとなり、やはりブレ
ーク・オーバ電流や保持電流の制御性向上、サージ耐量
の確保という効果を生むことができる。

さらに、同様にショットキ接合３０は省略した仮定デバ
イス２０′として第９図に示されているように、第三半
導体領域２３を少なくとも面内の一方向に沿う一断面で
は複数個２３_-1，２３_-2，・・・・（図示の場合は２３_-4ま
での四つを例示）とすれば、それら一つづつにはその両
側に等しく、第二半導体領域２２にオーミック接触する
一対のオーミック電極部分P_o，P_oが存在することになる
ので、より一層、均一な電流分布を得ることができ、事
実、この方がブレーク・オーバ電流Ｉ_BOや保持電流Ｉ_H
の制御性は高まっていて。サージ耐量も概ね、素子面積
に比例して増大する結果が得られる。

ただし、各第三半導体領域２３_-1，・・・・・は、それぞれ
同じ幅寸法で、同じ間隔を置きながら並設されているこ
とが望ましい（図示されているとは直交する方向の端部
相互は互いに接続されていても差支えないが）。

こうした複数個の第三半導体領域領域は、一つしか例示
していない本発明の他の実施例にも応用することができ
るが、特に、最初の降伏メカニズムに雪崩降伏を利用す
る場合には、例え複数個の第三領域構成を採用しても、
例えば第９図中、第一半導体領域２１と第二半導体領域
２２とのｐｎ接合の角部Ｂ点で最初に降伏が始まったと
すると、ここを介する電流は第三半導体領域の周囲を通
過することなく、直ちに、かつ直接に、直近のオーミッ
ク電極３３の端の部分に流れ込んでしまうことも考えら
れる。そこで、そうした望ましくない電流の集中を避け
るためには、同様に第９図中、仮想線で示したような補
助領域２３′，２３′を設けると良い。

すなわち、この補助領域２３′，２３′は、第三半導体
領域２３と同一の導電型であって同一のオーミック電極
３３にオーミック接触しているが、その幅が各第三半導
体領域２３，・・・・・の幅よりも十分短く、望ましくは四
分の一程度以下の幅であって、かつ、オーミック電極３
３の表面接触最短部分P_i′，P_i′はこの補助領域２
３′，２３′の表面部分で留まり、この領域を越えてさ
らに外方に伸びた結果、再び第二半導体領域２２の表面
部分に接触することはないようになっている。

こうなっていると、本発明のサージ防護デバイス２０に
おいて最初の降伏メカニズムに雪崩降伏等、局所現象を
利用した結果、例え第１図(a) 中に点々と模式的に示し
たような高不純物濃度領域４１，・・・・・を用いて降伏部
分を複数個所に意図的に分散させようとした場合にあっ
てさえ、どうしてもＢ点で示されるようなｐｎ接合端部
ないし角部の部分から降伏を開始し易いような場合に
も、第９図中の仮想線の矢印f_H′で示すように、少数キ
ャリア流を当該補助領域２３′，２３′の周りを回らせ
るようにすることで電流経路を長く採ることができ、総
体的に見た電流分布の均一化を得ることができる。

次に、本発明のサージ防護デバイス２０に関し、また別
な角度から検討を行なう。

これまで述べてきたような各実施例に関して示されてい
る各図中の断面構造を得る場合、一般には第四半導体領
域２４も、新たに本発明によって設けられたショットキ
接合３０も、共にそれぞれ平面的には矩形形状とするが
便宜であるが、そうした場合を想定した上で、第１０図
(a) に示されるように各部の寸法に記号付けをして見
る。

まず、第一デバイス端子T₁に共通接続される第四半導体
領域２４とショットキ接合３０がそれぞれ一つだけ設け
られている基本的なモデルを考え、当該ショットキ接合
３０の面内一方向（仮にこれをｘ方向とする）に沿う幅
をx_s、第四半導体領域２４のｘ方向の幅をx_cとして、シ
ョットキ接合３０の一側縁は第四半導体領域２４の臨向
する一側縁に接触しているものとし、それら両者の幅の
和（x_s＋x_c）を有効幅L_Eと定義してみる。

一方、図示されている断面と直交するｙ方向となるショ
ットキ接合及び第四半導体領域の各寸法はＷとし、ショ
ットキ接合３０の厚味はほぼ零と看做して、第四半導体
領域２４の厚味をh_cとし、さらに第一半導体領域（ない
し半導体基板）２１の抵抗率をρとする。

ここで、ショットキ接合３０の順バイアス電圧効果をＶ
_sf（周知であるが普通は０．１〜０．３Ｖ程度である）
とし、第四半導体領域２４と第一半導体領域２１とが形
成するｐｎ接合を順バイアスするに必要な電圧効果をＶ
_f（同様に０．５〜０．６Ｖ程度である）とすると、す
でに述べた本発明サージ防護デバイス２０の動作上、最
初にショットキ接合３０を介して流れる電流の大きさが
漸増し、やがて第四半導体領域２４を含むｐｎ接合をタ
ーン・オンさせるに必要となる当該電流値Ｉ_sfは、本
来、Ｉ_sf≒(V_f-V_sf)・x_s・W/h_c・ρ ・・・・・・で表すことができる。

これは、第１０図(b) に示されるように、先に述べた理
由によって第四半導体領域２４がショットキ接合３０の
数を少なくとも面内一方向に沿う断面において複数個に
増やした場合にも言えることである。

つまり、Ｎ個のショットキ接合３０とＮ個の第四半導体
領域２４とを一つの構造体と考え、その全体のｘ方向幅
を先の有効幅L_Eとして、各ショットキ接合３０のｘ方向
幅はx_s／Ｎ、各第四半導体領域２４のｘ方向幅はx_c／Ｎ
であると考えれば、上記式はそのまま適用することが
できる。換言すれば、ショットキ接合３０のｘ方向幅x_s
とは、この場合、それらＮ個のショットキ接合の各ｘ方
向幅の全ての和と考え、同様に第四半導体領域のｘ方向
幅x_cとは、それらＮ個の第四半導体領域の各ｘ方向幅の
全ての和と考える。

ただし、同第１０図(b) 中に仮想線で示されているよう
に、一つのショットキ接合３０の両側が図示されている
断面においては必ず一対の第四半導体領域２４，２４で
挟まれる構造を採った場合には、ここでの議論上、両端
の二つの第四半導体領域の中、一方は考慮の外として良
い。

すなわち、第四半導体領域２４の数もショットキ接合３
０の数も共に等しくＮとし、かつ、各ショットキ接合３
０は全て同じｘ方向x_s／Ｎを持ち、各第四半導体領域２
４も全て同じｘ方向幅x_c／Ｎを持つというモデルとすれ
ば良い。実際にも電流の均一化を計るには、すでに述べ
たように、このような幾何的構造上の均一化を計ること
も有効である。

しかるに、上掲の式の説明に戻ると、この式は、ショ
ットキ接合３０のｘ方向幅x_sの比例関数であるから、当
該ショットキ接合３０のｘ方向幅ないしは有効幅L_E中に
占めるショットキ接合３０のｘ方向x_sの割り合い； x_s／L_E(＝x_s+x_c) ・・・・・・に応じ、あるいはまた、有効幅L_E内に占める第四半導体
領域２４のｘ方向幅x_cの比； x_c／L_E(＝x_s+x_c) ・・・・・・′ に応じ、電流値Ｉ_sfを制御でき、ひいてはブレーク・オ
ーバ電流Ｉ_BOや保持電流Ｉ_Hを制御できる筈である。

事実、本発明者のこうした知見に基づく実験では、確か
に、ショットキ接合３０のｘ方向幅（以下、単に幅）x_s
ないし第四半導体領域２４の幅x_cに関する上記式また
は′式に依る比に応じ、ほぼリニアな関係でブレーク
・オーバ電流Ｉ_BOや保持電流Ｉ_Hが制御可能なこともあ
ったが、逆に、ある程度以上の幅範囲では、ショットキ
接合３０の幅x_sをさらに広げていっても、ブレーク・オ
ーバ電流Ｉ_BOや保持電流Ｉ_Hはある値に飽和傾向を示し
た。

数多くの実験結果に基づき、大体どれにも共通する傾向
の特性図的な表現で第１２図に示してみると、上記′
式の値が１に近い範囲内にあるとき、すなわち、有効幅
L_E（＝x_s+x_c)中に占める第四半導体領域２４の幅x_cが比
較的に大きく、ショットキ接合３０の幅x_sが比較的小さ
な範囲内にあるときに、同図中に矢印にて“非飽和”領
域と示したように、最終的に得られた本発明サージ防護
デバイスのブレーク・オーバ電流Ｉ_BOや保持電流Ｉ_Hも
概ね既掲の式に従い制御可能であった。

ところが、第１２図中、左手側に“飽和”領域として示
したように、有効幅L_E中に占めるショットキ接合３０の
幅x_sがある程度大きくなってくると、ある広を以上の範
囲内ではショットキ接合の幅x_sをさらに増しても、デバ
イスとしてのブレーク・オーバ電流Ｉ_BOや保持電流Ｉ_H
はほぼ飽和する傾向となった。

この原因を追及した所、理解のためには次のような定性
的な説明が可能なことが分かった。

すなわち、第１１図に示すように、ショットキ接合３０
を介して流れる電流（図中では逆方向の電子流f_eで示し
てる）は、第四半導体領域２４が純バイアスされる以前
の段階では、当該第四半導体領域に沿った部分に集中的
に流れる。

その結果、この電流（電子流f_e）集中部分となる幅x_fに
対し、実際のショットキ接合３０の幅x_sが短ければ、そ
の範囲内で当該幅x_sが変化すると、対応的に先の電流値
Ｉ_sfも変化し、これが第１２図中の非飽和領域に示され
ているように、当該ショットキ接合３０の幅x_sないしは
第四半導体領域の幅x_cの変化、あるいはそれらの比の変
化により、ブレーク・オーバ電流Ｉ_BOや保持電流Ｉ_Hが
制御可能なことに対応している。

そして、このように、非飽和領域を確保し得るショット
キ接合３０の最大値x_fは、第四半導体領域の厚味h_cに対
し、αを１以下の数として、 x_f＝α・h_c ・・・・・・なる関係にあることも分かった。αの下限は場合にもよ
るが０．５程度の所にあった。

したがって、まとめると、 x_s＜α・h_c ・・・・・・′ になる範囲にては、当該ショットキ接合の幅x_sを意図的
に必要な寸法に設定すこることで、本発明サージ防護デ
バイスとしてのブレーク・オーバ電流Ｉ_BOや保持電流Ｉ
_Hの値を設計可能であり、従来技術におけるように、第
一〜第四の各半導体領域２１，２２，２３，２４の寸法
関係や不純物濃度関係だけではない、新たなる設計パラ
メータを提供することができ、設計の自由度を増すこと
ができる。

逆に、第１２図に示される傾向は、 x_s＞x_f＝α・h_c ・・・・・・なる範囲内では、当該ショットキ接合の幅x_sが変動して
も、デバイスとしてのブレーク・オーバ電流Ｉ_BOや保持
電流Ｉ_Hには余り大きな変動を生まれないことを意味し
ている。

したがって、これを有利に用いると、実際の製造現場の
現実として、当該ショットキ接合部分の幾何的製造パラ
メータが変動し易いような場合にも、そうした製造誤差
がデバイスとして市場に提供される本発明サージ防護デ
バイスのブレーク・オーバ電流Ｉ_BOや保持電流Ｉ_Hに関
しての変動要因にはならないようにすることができる。
これはかなり大きな効果である。

ただし、この場合には、ショットキ接合３０の当該幅x_s
の上限というものも考えられるが、概ね第一半導体領域
２１中をその厚味方向に流れる動作電流を考えた場合、
その横方向への拡散の程度を一般的に見積ると、これは
広くても第四半導体領域２４と第二半導体領域２２の第
一半導体領域厚味方向に沿う離間距離以下とするか、あ
るいは、少なくとも第一半導体領域２１の厚味以下とす
るのが良く、こうすれば、第一半導体領域２１内におけ
る多数キャリアと少数キャリアの混在環境を均質化で
き、結局は安定なデバイス動作を期待することができる
し、サージ耐量も低減させないで済む。

さらに、ショットキ接合３０の面内ｘ方向断面の両側に
第四半導体領域２４，２４が位置するような場合には、
記述の′式をさらに変形して、 x_s＜２α・h_c ・・・・・・″ とすることもできる。

これはもちろん、当該ショットキ接合３０と一対の第四
半導体領域２４，２４の並設方向における当該ショット
キ接合の幅部分が、その両側において各第四半導体領域
２４，２４の個々に専用の領域と考えれば容易に理解で
きる。また、ショットキ接合３０は、全体形状としては
矩形ではない場合でも、第四半導体領域との並設方向で
見ると、その方向に幅を持つ矩形ないしほぼ矩形の形状
部分を有している限り、上記の考察は等しく適用するこ
とができる。

一方で第１２図は、また、有効幅L_Eに対する第四半導体
領域２４の幅の比、ないしはショットキ接合３０の幅の
比こそ、同じてあっても、絶対寸法としての第四半導体
領域の幅x_cが異なると（したがって当然、有効幅L_Eも異
なると）、これによってもブレーク・オーバ電流Ｉ_BOや
保持電流Ｉ_Hが変化することを示している。

これも本発明者の多々なる実験の結果、導出された事実
であるが、これについてもまずは定性的な説明をして解
釈することができる。

つまり、ショットキ接合３０を介して流れ始めた電流
は、第１１図中の集中部分に模式的に示されているよう
に、未だ順バイアスされていない第四半導体領域２４の
周囲をなめるようにして流れる。

したがって、その距離が長い程、つまりは第四半導体領
域２４の幅x_cが大きい程、第一半導体領域２１の抵抗率
に局所的な変動がなく、一定値ρであっても、当該ショ
ットキ接合３０を介する電流の電流経路に沿った抵抗値
は高くなるから、より低い電流値Ｉ_sfで第四半導体領域
を含むｐｎ接合を順バイアスするに必要な電圧降下Ｖ_f
を得ることができる。そのため、第１２図中に示されて
いる通り、第四半導体領域２４のx_cが大きくなる程、タ
ーン・オンは早まり、デバイスとしてのブレーク・オー
バ電流Ｉ_BOや保持電流Ｉ_Hは低下傾向を示す。

そして、この関係は制御可能な法則に即しているため、
結局、第四半導体領域２４とショットキ接合との単なる
幅の比だけではなく、第四半導体領域２４の絶対幅によ
っても、そうしたデバイス特性を設計可能となるのであ
る。これはまた、単にショットキ接合に対して第四半導
体領域の並設方向の長さ（この場合は既述のようにｘ方
向幅x_c）のみを変えるだけでも、同様な結果となる。

念のため、第四半導体領域２４の形状が単に矩形の場合
に限らず、一般化して考え、その面積がS_cであるとし、
その周辺長をR_cとすると、上記の電流値Ｉ_sfは、初期降
伏現象に雪崩降伏を利用する場合には第二半導体領域２
２にあって当該雪崩降伏が生じている部分の面積をS_oと
し、パンチ・スルーによる場合であって第三半導体領域
断面幅が第二半導体領域と第四半導体領域との間隔より
も大きい場合には当該第三半導体領域２３の面積をS_o、
小さい場合には第二半導体領域２２の面積をS_oとして、
次のように書き直すことができる。

Ｉ_sf≒(V_f−V_sf)・S_o/h_c・ρ(1+S_c/x_fR_c) ・・・・・・一方、ブレーク・オーバ電流Ｉ_BOは、Ｉ_BO＝Ｉ_sf＋Ｉ_ff ・・・・・・で表すことができ、右辺第２項Ｉ_ffは小さく、特にパン
チ・スルー利用型の場合には極めて小さいため、上記
式中の各寸法によってほぼブレーク・オーバ電流Ｉ_BOを
設計できる。

そして、第四半導体領域２４が矩形であって、その周辺
長R_cに対し、奥行寸法Ｗが半分程度と看做せるならば、
上記式は、Ｉ_sf≒(V_f−V_sf)・S_o/h_c・ρ(1+x_c/2x_f) ・・・・・・′ となるので、当該第四半導体領域２４の短辺幅x_cによっ
てだけでもブレーク・オーバ電流Ｉ_BOが制御可能とな
る。

第四半導体領域２４が例えば円形の場合には、その直径
を上記で短辺幅として用いてきた符号x_cを用いて表せ
ば、上記は、Ｉ_sf≒(V_f−V_sf)・S_o/h_c・ρ(1+x_c/4x_f) ・・・・・・″ となり、結局、ブレーク・オーバ電流Ｉ_BOは第四半導体
領域２４の直径x_cにより設計し得るものとなる。同様に
第四半導体領域２４が正多角形形状の場合には、当該正
多角形の面積に等しい円の直径をx_cと置くことにより、
上記″式を利用することができる。

さらに、本発明者の実験によれば、まず第四半導体領域
２４が矩形の場合で代表させると、有効幅L_E内における
第四半導体領域２４の幅x_cの占める割り合いが大きくな
る程、第１３図に示したようにサージ耐量Ｉ_ppも増加
し、ショットキ接合３０がなく、第四半導体領域２４し
か設けられていなかった従来構造のそれに近付いてくる
ことも分かったし、かつ、当該サージ耐量Ｉ_ppと有効幅
L_E内における第四半導体領域２４の幅x_cの占める割り合
いとの間にも比較的な関係が成立し、したがってそうし
た比の設定如何によってデバイスとしてのサージ耐量Ｉ
_ppを設計可能なことも分かった。

ただし、このサージ耐量Ｉ_ppに関しては、本質的には第
四半導体領域２４とショットキ接合３０の「面積比」が
直接に関与する。ただ、それらが矩形であって、図示さ
れている断面に対し、直交するｙ方向寸法を一定にした
とするならば、上記した通り、有効幅L_E内における第四
半導体領域２４の幅x_cの占める割り合いという一次元方
向の寸法によってサージ耐量Ｉ_ppを規定できるというこ
とである。

もちろん、一般的に考えても、何等かの平面形状の第四
半導体領域２４の面積比が増えて行く程、当該サージ耐
量Ｉ_ppが増加傾向となる理由は定性的に簡単に説明する
ことができる。本発明のサージ防護デバイス２０では、
既に説明した動作メカズムに明らかなように、正帰還現
象を介してブレーク・オーバないしターン・オンした後
の主たるデバイス電流の通路は、第三半導体領域２３と
第四半導体領域２４とを結ぶ経路となるため、第四半導
体領域２４の面積が広い程、大きなサージ電流を吸収で
きるのである。

いずれにしても、このように、本発明のデバイス構造で
は、サージ耐量Ｉ_ppの設定ないし設計にも十分使用可能
な新たなる自由度を与え得ることになる。

また、上記第１０図から第１３図に関しての説明は、第
三半導体領域２３が単一の連続領域として形成されてい
る断面構造を例に採って説明したが、既に述べたよう
に、この第三半導体領域２３が、少なくとも面内一方向
に沿う断面においては複数個の領域から形成されている
ような場合にも同様となり、むしろ、先に述べた理由か
ら、均一なデバイス電流を得ることにより、一層の特性
向上と安定性を得る意味ではその方が望ましい。

次いで集積構造につき、考察する。

本発明のサージ防護デバイス２０は、第二半導体領域２
２、第三半導体領域２３、第四半導体領域２４、そして
ショットキ接合３０（ないし当該ショットキ接合形成用
材料としてのショットキ・メタル３１）をひとまとめに
して単位のデバイス要素構造として定義すると、これら
単位のデバイス要素構造を同一の第一半導体領域に複数
個、集積するのも容易な本質的構造を有している。

第１４図(a) にはまず横型構造に関しての集積例が示さ
れているが、第一半導体領域ないし半導体基板２１は全
てに共通の物理的支持基板ともなっており、この一主面
の面積領域上に複数個（図中では三つ程例示）の単位の
デバイス要素構造が集積されている。

各単位デバイス要素構造にそれぞれ備えられた第四半導
体領域２４_-1,・・・・・とショットキ接合３０_-1,・・・・・は、
それぞれ第一デバイス端子T_1-1,・・・・・に電気的に接続
し、また、各単位のデバイス要素構造中の第二半導体領
域２２_-1,・・・・・と第三半導体領域２３_-1,・・・・・は、それ
ぞれの第二のデバイス端子T_2-1,・・・・・に電気的に接続さ
れている。

このようにすると、第一半導体領域２１こそ、全てに共
通であるが、結果としては、そのように共通の一枚の基
板上に個々に独立に動作し得る複数個の本発明サージ防
護デバイス２０_-1,・・・・・を集積した構造が得られること
になる。

そこで、互いに隣接するサージ防護デバイス２０_-1，２
０_-2；２０_-2，２０_-3；・・・・・間の横方向離間距離を十
分採るか、あるいはまた、模式的に示すように、素子間
分離領域５２を形成すれば、当該単位デバイス要素構造
の数に応じた多回路用のサージ防護デバイスも提供でき
る。

一方、図中ではそれぞれ仮想線の短絡線路で示されてい
るように、複数個集積されたサージ防護デバイス２
０_-1,・・・・・の全ての第一デバイス端子T_1-1,・・・・・同志、
第二デバイス端子T_2-2,・・・・・同志を電気的に接続すれ
ば、全てのサージ防護デバイス２０_-1,・・・・・は電気的に
並列動作できるので、実質的に極めて大きなサージ電流
を吸収可能なサージ防護デバイスが得られる。

したがってまた、先に述べた多回路用とする場合にも、
各回路ごとのサージ防護デバイス部分には複数個の単位
デバイス要素構造が並設接続された構造とすることもで
きる。

もちろん、横方向の絶縁分離領域５２の形成自体は、公
知既存の基板内横方向素子間分離技術を任意に採用する
ことができるし、場合によっては第一半導体領域２１を
も各単位デバイス要素構造に各専用の領域２１_-1,・・・・・
として機械的に切り出し、それら機械的にも複数個に分
割された基板領域２１_-1,・・・・・を図示しない別途な支持
手段で支持するようにしても良い。

縦型構造の本発明サージ防護デバイスにおいても、上記
したような複数個の集積構造ないしは並設構造は当然に
可能である。

第１４図(b) にそうした場合の一例が示されていて、第
一半導体領域２１の表面側に形成されている図示の場合
は三つの第二、第三半導体領域２２_-1,・・・・・，２３_-1,・
・・・・は、それぞれの第二デバイス端子T_2-1,・・・・・に電気
的に接続されている。

第一半導体領域２１の裏面側に形成される第四半導体領
域２４_-1,・・・・・とこれに対して電気的に導通を採られる
ショットキ接合３０_-1,・・・・・も、本来的にはそれぞれ専
用の各第一デバイス端子T_1-1,・・・・・に電気的に接続して
良いが、縦型構造の特徴の故、これら端子T_1-1,・・・・・は
第一半導体領域２１の裏面に広く形成されたオーミック
電極３２ないしショットキ・メタル３１により、共通の
第一デバイス端子T₁に接続されている。

このような構成でも、少なくとも各第二デバイス端子T
_2-1,・・・・・を個別に引き出せば、多回路用で各個独立に
働き、それぞれが本発明に従って構成されたサージ防護
デバイス２０_-1,・・・・・が同一基板上に複数個集積された
結果を得ることができるし、図中の仮想線で示された短
絡線路により、第二デバイス端子T_2-1,・・・・・の全てを共
通に電気的に接続すれば、複数個のサージ防護デバイス
部分２０_-1,・・・・・が電気的に並列動作することで全体と
しては大電流のサージを吸収可能なサージ防護デバイス
２０を得ることができる。

この縦型構造の集積例においても隣接するサージ防護デ
バイス部分２０_-1，２０_-2；・・・・・間の横方向絶縁分離
を必要とする場合には、適当なる絶縁分離領域５２を挟
んで良いし、あるいはこの分離領域５２に相当する部分
を機械的に切断することで分離しても良い。横型構造と
異なり、縦型構造の場合には、図示されているように、
裏面に形成されるオーミック電極３２（ないしショット
キ・メタル３１）を共通電極部材として作ることも容易
なので、逆にこの共通オーミック電極３２を物理的な支
持部材としても用いることができ、したがって、あえて
厄介な絶縁分離領域５２を第一半導体領域２１内に作り
込むよりは、機械的分離を計った方が便利なこともあ
る。

さらに、こうした単位のデバイス要素構造という考え方
に基づくと、第１５図(a) に横型の場合を借りて示され
るように、適当な分離領域５２を用いて分離するか、あ
るいは第１５図(b) に縦型の場合を借りて示されるよう
に機械的にも分離する等して互いに電気的に絶縁された
関係の二つの第一半導体領域２１_-1，２１_-2を用い、各
第一半導体領域２１_-1，２１_-2に上記した単位のデバイ
ス要素構造を少なくとも一つづつ設けた上で、各単位デ
バイス要素構造の第四半導体領域２４_-1，２４_-2とショ
ットキ接合３０_-1，３０_-2とにそれぞれ接続している第
一デバイス端子T_1-1，T_1-2をそれぞれ相手方に単位デバ
イス要素構造にあって各々第二、第三領域に接続した第
二デバイス端子T_2-2，T_2-1に接続すると、一対の端子T
_2-1，T_2-2間（またはT_1-1，T_1-2間）に逆並列接続のサ
ージ防護デバイスが得られ、印加されるサージがいずれ
の極性であっても、それら一対のサージ防護デバイス部
分２０_-1，２０_-2のいずれか一方が必ずこれに応答する
ので、両極性ないし双極性のサージ防護装置を得ること
ができる。

しかるに、本発明では、このような双極性サージの吸収
ということに関し、上記のように片極性サージ吸収デバ
イスの組合せではなく、単体素子としてだけでも双極性
サージの吸収可能なデバイス構造も提案しているので、
次にこれについて説明する。

第１６図 (a)，(b) は双極性のサージを吸収可能な機能
を持つ本発明サージ防護デバイスの基本的な実施例ない
しは原理構造に関し、縦型と横型の場合を各示してい
る。とは言っても、この実施例は、すでに述べてきた片
極性サージ吸収用として構成された本発明サージ防護デ
バイスの持つ構成要件は全て有しているので、それらに
ついては同一の符号を付すと共に、特に適用できない旨
を述べない限り、それら各構成要件に関してのこれまで
の説明は全て援用することができる。

双極性サージ吸収用とするために新たに必要な要件の一
つは、第四半導体領域２４が第二半導体領域２２と同様
に、第一半導体領域２１との間で第二のｐｎ接合を構成
する半導体領域に限定されることである。

そして、この第四半導体領域２４に対しては、当該第四
半導体領域２４にとっての少数キャリアの注入し得ると
共に、第一デバイス端子T₁に電気的に接続された第五領
域２５（第一半導体領域２１に対しては反対側から第四
半導体領域２４に接触）が付加されており、また、第二
半導体領域２２または第二デバイス端子T₂に対して電気
的に接続され、第一半導体領域２１に対して当該第一半
導体領域２１にとっての少数キャリアを注入し得る第二
のショットキ接合３０′ないしショットキ・メタル３
１′も付加されている。

このような構造では、第四半導体領域２４がこれまで述
べてきた片極性サージ吸収用の本発明サージ防護デバイ
スにおける第四半導体領域２４と全く同様の機能を呈す
るように構成されているのみならず、印加されるサージ
の極性が反転した場合には、上述した第二半導体領域２
２と等価な半導体領域として機能し、全く同様に、第五
領域２５は、これまでの説明におけるとは逆の極性のサ
ージが印加された場合、第三領域２３に代わって当該第
三領域２３が果たしていたと同等の働きをなす。

また、新たに追加された第二のショットキ接合３０′
も、これまでの説明中とは逆の極性のサージ印加時にシ
ョットキ接合３０に代わってそれの果たしていた役割を
担う。

つまり、図示のように第一半導体領域２１がｎ型半導体
であって、第三領域、第五領域も共にｎ型半導体領域と
して構成された一般的な場合につき述べると、片極性デ
バイスについて述べてきたように、第一デバイス端子T₁
側が正、第二デバイス端子T₂側が負となる極性でのサー
ジ印加時には、図示されているサージ防護デバイス２０
はこれまでと全く同様の動作をなす。パンチ・スルーや
雪崩降伏、ツェナ降伏等を起こすｐｎ接合は第一半導体
領域２１と第二半導体領域２２とで構成されるｐｎ接合
であるし、この接合の有する接合容量を速やかに充電す
るためにはショットキ接合３０の方からの多数キャリア
注入が作用する。換言すれば、新たに設けられた第五領
域２５が第二のショットキ接合３０′は何等有意の働き
をしない。第五半導体領域２５と第四半導体領域２４と
は逆バイアス関係となり、第二ショットキ接合３０′も
逆バイアスとなるからである。

これに対し、第二デバイス端子T₂側が正、第一デバイス
端子T₁側が負となる極性のサージが印加されると、パン
チ・スルーや雪崩降伏、ツェナ降伏等を起こすｐｎ接合
は第一半導体領域２１と第四半導体領域２２との間の第
二のｐｎ接合となり、また、この接合の有する接合容量
Ｃ_jを速やかに充電するためには新たに設けられた第二
のショットキ接合３０′が機能する。

念のため、降伏現象にはこれまでの実施例と同様にパン
チ・スルーを利用するものとして、これまでとは逆極性
のサージ印加時について述べるが、最初はまず、片極性
サージ吸収用についての既述した説明と同様に、この双
極性サージ吸収用のサージ防護デバイスでも、新たに設
けられたショットキ接合３０′はないものとして基本動
作につき考える。

しかるに、第一半導体領域２１と第四半導体領域２４と
の間の第二のｐｎ接合が逆バイアスされ、これにより生
じた空乏層が第一半導体領域２１の側へのみならず、第
五半導体領域２５の側に向けても伸び、やがてのことに
当該空乏層の下方端部が第五半導体領域２５に達する
と、第一半導体領域２１と第五半導体領域２５間がパン
チ・スルーする。

こうなると、第二半導体領域２２の方から第一半導体領
域２１内に当該第一半導体領域２１にとっての少数キャ
リアが注入され、これが第四半導体領域２４で収集され
て素子電流の流れ始めとなる。

一方、例え第四半導体領域２４と第五半導体領域２５と
が第一デバイス端子T₁に共通に接続されることでその表
面においては互いに電気的に短絡されていても、第四半
導体領域２４を介して流れ始めて以降、増加して行く素
子電流の電流値と、当該素子電流の第四半導体領域２４
内における電流経路に沿った抵抗値との積により求めら
れる電圧値（電圧降下）が、第四半導体領域２４と第五
半導体領域２５とにより形成されている整流性接合（図
示の場合は第五半導体領域２５も半導体領域であるので
ｐｎ接合）の順方向電圧に等しくなると、以降、第五半
導体領域２５から第四半導体領域２４に対して第四半導
体領域２４にとっての少数キャリアの注入が起こる。

そして、この第四半導体領域２４への少数キャリアの注
入は、結果として第一、第二デバイス端子T₁，T₂間に流
れる素子電流の異なる増大を招くことになり、これがま
た、第二半導体領域２２から第一半導体領域２１への少
数キャリアの注入を促進するという正帰還現象を招く。

そのため、第２２図に示されている電圧対電流（Ｖ−
Ｉ）特性図に対し、原点対称な関係で第三象限に描かれ
るが、やがてのことに既述した正帰還現象がデバイス内
部で生じていることの表れとして、第一、第二デバイス
端子T₁，T₂間に表れるデバイス両端電圧はブレーク・オ
ーバを開始した時の電圧値であるブレーク・オーバ電圧
−Ｖ_BOよりも絶対値において低く、さらには最初にパン
チ・スルーを開始した時の降伏電圧−Ｖ_BRよりも絶対値
において低いクランプ電圧−Ｖ_Pに移行することがで
き、これにより、素子の発熱を抑えながら大きなサージ
電流の吸収が可能となる。

そしてまた、このように第一デバイス端子T₁側が負とな
る極性のサージにおいても、当該印加されたサージの電
圧がブレーク・オーバ電圧−Ｖ_BOより絶対値において小
さな範囲内にあるにも拘らず、その電圧の時間微分値dv
／dtが大きかったがためにターン・オン（ブレーク・オ
ーバ）してしまう誤動作が生ずるおそれば、新たに付加
された第二のショットキ接合３０′の働きにより低減す
ることができる。

すなわち、第一半導体領域２１と第四半導体領域２４と
による第二のｐｎ接合を逆バイアスする極性のサージが
印加され、したがって第一半導体領域２１と第二半導体
領域２２との接合が順バイアスされる関係となる時に
は、新たに設けられた第二のショットキ接合３０′を介
する第一半導体領域２１にとっての多数キャリア電流に
より、第一半導体領域２１と第四半導体領域２４とで構
成される第二のｐｎ接合の接合容量Ｃ_jを速やかに充電
することができるので、先に式に示した変位電流ｉ_t
値を抑え、誤応答を抑制することができる。

このようなことからして結局、第１６図示の構成に従う
本発明のサージ防護デバイス２０は、双極性のサージが
吸収可能であるのみならず、各極性に関して既述した
“小さなサージ”には応答しないという極めて顕著な効
果を有する。

ただし、特殊な場合、第五領域２５は有するが第二のシ
ョットキ接合３０′は設けない構成も考えられる。この
場合には当然、双極性サージ吸収機能は有するが、一方
の極性に関しては逆耐圧を持たない素子となる。もちろ
ん、これも、片極性サージ吸収用の本発明のサージ防護
デバイスの構成要件は少なくとも全て満たしているの
で、本発明の範囲内に入り、使用によっては有効に利用
することができる。

また、その構成原理からして明らかなように、上記のよ
うにして構成される双極性サージ吸収用の本発明サージ
防護デバイス２０に対しては、これまで片極性サージ吸
収用の実施例に関し挙げてきた第１〜１２図に基づく種
々の説明、配慮や改変例は、全てほぼそのまま、適用す
ることができる。

すなわち、第１６図示構成により新たに設けられた第五
半導体領域２５については第三半導体領域２３について
の、第二ショットキ接合３０′に対しては第一ショット
キ接合３０に関しての各限定要件や改変例を適用するこ
とができ、第四半導体領域２４については第二半導体領
域２２に関してのそうした説明を適用することができ
る。それら各領域に接続するオーミック電極３２ないし
はショット・メタル３１やデバイス端子T₁，T₂に関して
も同様であるし、第１６図中に仮想線で示されているよ
うに、当初の降伏メカニズムに雪崩降伏等の局所降伏現
象を利用する場合に有効な、点々と設けられた高濃度領
域４１，・・・・・等の採用ももちろん可能である。

しかし一応、双極性サージ吸収用サージ防護デバイス２
０としてもより具体的な実施例を示すため、第１７，１
８図に縦型構造の場合と横型構造の場合に即し、それぞ
れ一つづつを挙げて置く。

第１７図示の縦型構造による双極性サージ吸収用サージ
防護デバイス２０では、先に第４，５図に即して述べた
説明に基づき、第一、第二ショットキ接合３０，３０′
の各一側縁はそれぞれ第四半導体領域２４の対応する側
縁に接触しており、漏れ電流の低減が計られている。

対して第１８図示の横型構造による双極性サージ吸収用
サージ防護デバイス２０では、第６図示の構造にも鑑
み、それぞれが一対の第二、第四半導体領域２２，２４
の間に第一、第二ショットキ接合３０，３０′を挟み込
んでおり、より一層、漏れ電流の低減を計っている。も
ちろん、第二、第四半導体領域２２，２４はそれぞれ、
図示されている断面において一対であれば良い。また、
これらいずれの実施例の場合にも、すでに第５図に関し
て述べたように、第一半導体領域２１と第二半導体領域
２２及び第四半導体領域２４とで構成する各空乏層の横
方向延展距離以内にショットキ接合３０，３０′の側延
が位置していれば、直接に第二、第四半導体領域２２，
２４の側縁に接触していなくても、それとほとんど等価
な結果を得ることができる。

そもそもショットキ接合３０，３０′を構成するショッ
トキ・メタル３１，３１′についても、第２，３図に関
して説明したように、オーミック電極３３，３２自体で
あっても、あるいは別途な導電材料であっても良い。た
だ、先の約束の通り、以下においても、オーミック電極
構成用の材料３３，３２がショットキ・メタル３１，３
１′を兼ねる場合を図示しておく。

また、第１７図示の縦型構造では、第三半導体領域２
３、第五半導体領域２５の両側において、それぞれのオ
ーミック電極３３，３２，は部分P_oで示されるように第
二半導体領域２２、第四半導体領域２４に接触してお
り、第８，９図に関して説明したように電流の均一化が
予定されているし、逆に第１８図示の横型構造において
は、互いに臨向し合う第二半導体領域２２と第四半導体
領域２４に対しては、符号P_iで示されているように、各
オーミック電極３３，３２はそれぞれ接触する部分がな
く、第７図に関して説明したように、印加されるサージ
の極性に応じ、それら第三半導体領域２３か第五半導体
領域２５の下を流れる電流の経路を確定できるようにな
っていて、ブレーク・オーバ電流±Ｉ_BOや保持電流±Ｉ
_Hの制御性ないしは安定性、ひいてはサージ耐量の確保
に寄与し得るようになっている。

また、第１７図の方には、局所的な雪崩降伏現象を防ぐ
ために有効なガード・リング６１を仮想線により採用可
能なことが示され、当然、既述したフィールド・プレー
トもまた、任意に採用可能である。

第二半導体領域２２と新たに設けられた第二ショットキ
接合３１′の図示断面に沿う方向（ｘ方向）の幅関係に
ついても、すでに第四半導体領域２４と第一ショットキ
接合３０の各幅関係につき第１０〜１３図に即して説明
した所を援用することができる。

ただし、少し見方を変えると、片極性サージ吸収用サー
ジ防護デバイスに比し、双極性サージ吸収用としたサー
ジ防護デバイスでは、片極性サージ吸収用の場合に第二
半導体領域２２のみを形成すれば良かった同じ横方向寸
法の中に、第二半導体領域２２と第二ショットキ接合３
０′とを形成しなければならないから、当該第二半導体
領域２２やその中の第三半導体領域２３は領域として少
し寸法的ないし面積的に小さくなるため、その分、サー
ジ耐量は低減する。

しかし、すでに述べた所からも理解されるように、ショ
ットキ接合に必要な断面幅寸法ないしショットキ接合の
面積は要すれば十分小さく抑えることもできるし、本発
明者の実験によっても、サージ耐量の低下の程度は十分
許容可能な範囲内に収めることができた。

なお、第１８図示の構造においては、一対の第二半導体
領域２２，２２の中、第四半導体領域２４に近い側にし
か、第三半導体領域２３がなく、同様に一対に第四半導
体領域２４，２４にも第二半導体領域２２に近い側にし
か第五半導体領域２５がないが、動作原理上、それで良
いことは明らかであるし、逆に、仮想線で示されている
ように、各第二半導体領域２２，２２、各第四半導体領
域２４，２４の各々にそれぞれ第三半導体領域２３，２
３、第五半導体領域２５，２５が備えられていてももち
ろん良い。後者の場合には、実質的に、第二半導体領域
２２，２２、第三半導体領域２３，２３、そしてショッ
トキ接合３０′を構成するためのパタンと、第四半導体
領域２４，２４、第五半導体領域２５，２５、そしてシ
ョットキ接合３０を構成するためのパタンとの共用化が
計られ、製造上、同一パタン構造の横方向への繰返し形
成となるので有利である。例えば各領域を形成する際の
マスク・パタン等、必要な製作パタンには同一のパタン
を使用することができる。

むしろ、このような共通パタン部分を単位構造と考える
と、次ような発展も可能である。

例えば、少なくとも面内一方向に沿う断面においては二
つと数えられる一対の第四半導体領域２４，２４と、こ
のような二つの第四半導体領域２４，２４に挟まれた一
つの第一ショットキ接合３０と、当該二つの第四半導体
領域２４，２４の各々に備えられた第五半導体領域２
５，２５とをまとめて第一デバイス端子側単位構造とす
る。

一方で、少なくとも面内一方向に沿う断面においては二
つの第二半導体領域２２，２２と、これら二つの第二半
導体領域２２，２２に挟まれた一つの第二ショットキ接
合３０′と、当該二つの第二半導体領域２２，２２の各
々に備えられた第三半導体領域２３，２３をまとめて第
二デバイス端子側単位構造とする。

その上で、第１９図に示されているように、第一デバイ
ス端子側単位構造と第二デバイス端子側単位構造とを共
通の第一半導体領域２１の一主面にのみ、横方向に沿っ
て適宜離間させながら交互に複数個設け、各第一デバイ
ス端子側の単位構造は共通の第一デバイス端子T₁に共通
接続し、各第二デバイス端子側の単位構造は共通の第二
デバイス端子T₂に接続すると、それら共通接続した端子
を新たな一対のデバイス端子T_t1，T_t2として、実質的に
双極性サージ吸収タイプのサージ防護デバイスの基本構
造が複数個、電気的に並列に接続された構造のデバイス
２０が得られる。

そのため、このようなサージ防護デバイス２０における
サージ耐量は、用いる第一、第二単位構造の数に応じて
増すことができ、特に大電流サージの吸収に適したもの
となる。

しかも、第二デバイス端子側単位構造はその一つづつが
その両隣りの第一デバイス端子側単位構造と共に組をな
し、第一デバイス端子側単位構造に関しても同様のこと
が言えるので、集積密度の観点からは極めて高いものが
得られる。

ただし、並設方向で最も外側に位置する第一デバイス端
子側単位構造ないし第二デバイス端子側単位構造におけ
る第四半導体領域２４または第二半導体領域２２には、
特に第五半導体領域２５や第三半導体領域２３はなくて
も良い。

また、装置構造としては第１９図示構造と全く同様であ
っても、各単位構造の第一デバイス端子T₁や第二デバイ
ス端子T₂に関し、結線方法を変えると、第２０図に示さ
れるような、いわゆるデルタ結線回路に相当する回路を
共通構造２１に内蔵するサージ防護デバイス２０が得ら
れる。

すなわち、第一デバイス端子側の単位構造と第二デバイ
ス側の単位構造とを共通の第一半導体領域２１の一主面
上に横方向に適宜間隔を置きながら交互に二つづつ、計
四つ並設し、当該並設方向でそれぞれ外側に位置するこ
とになる一つの第一デバイス端子側単位構造に接続する
第一デバイス端子T₁と一つの第二デバイス端子側単位構
造の第二デバイス端子T₂とを互いに共通に接続して新た
にデルタ結線回路の第一端子T_d1とし、対して上記並設
方向で内側に位置する第二デバイス端子側単位構造の当
該第二デバイス端子T₂と第一デバイス端子側単位構造の
第一デバイス端子T₁はそのまま独立に引き出し、それぞ
れ、新たなる第二、第三端子T_d2 ,T_d3とすると、この種
の分野で良く用いられるように、このようにして構成さ
れる独立三端子型のデバイス構造を単一の構造体として
見た場合、一通信回路分に係るサージ防護機能をこの一
つの構造体に任せることができる。つまり、一通信回路
を構成する一対の線路の各々と接地の間に印加され得る
サージ（いわゆるコモン・モード・サージ）と、一対の
線路間に印加され得るサージ（いわゆるノーマル・モー
ド・サージ）の双方に対し、等しく防護を計ることがで
きる。これをもし、双極性二端子素子によって同機能を
達成しようとすれば、そうした二端子素子は三個、必要
になる。

ただし、このようにデルタ結線回路として構成された本
発明のサージ防護デバイスでは、第２０図中に仮想線で
示されているように、並設方向において外側に位置する
第一デバイス側の単位構造の二つの第四半導体領域２
４，２４の中、第五半導体領域２５は並設方向内側に位
置する第四半導体領域２４中にのみ設けてあれば良く、
同様に、当該並設方向で外側に位置する第二デバイス端
子側単位構造の二つの第二半導体領域２２，２２の中、
第三半導体領域２３は並設方向内側に位置する第二半導
体領域２２中にのみ、設けられていて良い。これはもち
ろん、並設方向で外側に位置する第一、第二デバイス端
子側の各単位構造は、それぞれ並設方向内側でのみ、直
ぐその隣の第二、第一デバイス端子側端子構造との間で
互いに各極性のサージを吸収し合うからである。

このような第１９図及び第２０図に示される構造は、各
単位構造が第二半導体領域２２や第四半導体領域２４を
それぞれ一つづつしか有さないものにも適用することが
できる。

しかしこれは、すでに述べた実施例中に含まれるし、逆
に、一対の第二半導体領域２２，２２、第四半導体領域
２４，２４を持つ単位構造を利用することの利点は大き
い。既述の通り、実質的には第一、第二の単位構造は同
一のパタンとして形成でき、しかも、第一または第二デ
バイス端子側の各単位構造が隣合う二つの第二または第
一デバイス端子側単位構造と作用関係になるからであ
る。

また、冒頭に述べた各公報群にてすでに開示されている
内容も、必要とあれば本発明の各実施例に対して組合せ
ることができる。例えば、第三半導体領域２３に対して
第二半導体領域２２の側とは反対側から接する逆導電型
の補助領域を付与し、これを第二デバイス端子に対して
接続して、第三半導体領域２３は当該第二デバイス端子
T₂に対して間接的に接続するように改変すれば、当該補
助領域と第三半導体領域間の降伏電圧をクランプ電圧の
調整に利用することもでき、第四半導体領域２４中に第
五半導体領域２５を備えさせる場合には、この第五半導
体領域２５に対しても同様の補助領域を付与すること
で、逆極性サージに対してのクランプ電圧も調整するこ
とができる。

なお、本発明のサージ防護デバイスの製造自体に関して
は何等特殊な工夫を要するものではなく、公知既存のこ
の種半導体デバイスに関する種々の作製技術をして当業
者であれば極めて容易に作製することができる。

さらに、第二半導体領域２２と第四半導体領域２４をそ
れぞれ複数個の矩形状から構成する場合に有効である
が、それら各複数個の矩形状第二半導体領域２２と第四
半導体領域２４とが平面投影的に見て互いに直交する方
向に伸びるように設けられていても良く、これによって
も電流の均一化が計れる。

［効果］本発明によれば、片極性サージ吸収用としても双極性サ
ージ吸収用としても適当なるサージ防護デバイスを提供
することができ、特に、吸収対象のサージとは逆極性の
電圧に関してデバイスとしての逆耐圧を確保しながら、
電圧の尖頭値は小さくてもその電圧の時間微分値が大き
かったがためにブレーク・オーバしてしまうような誤応
答を効果的に防ぐことができる。

逆耐圧はまた、用いるショットキ接合の逆耐圧に依存す
ることができるから、設計の如何によって必要に応じて
はブレーク・オーバ電圧より高く設定することもでき
る。

さらに、ショットキ接合と第四半導体領域または第二半
導体領域との並設方向幅に関しての本発明のある態様に
よれば、ブレーク・オーバ電流や保持電流の制御が可能
であるか、または設計仕様に良く従っての安定な値の確
保ができ、サージ耐量についても新たなる設計パラメー
タを与えることができたり、あるいはその値を大きくし
得る。

加えて、単位デバイス要素構造ないしは各デバイス端子
に関しての単位構造という概念を導入した本発明のまた
別な態様によれば、本来は片極性サージ吸収用として構
成されたサージ防護デバイスをして双極性サージの吸収
可能なサージ防護デバイスを構成することも簡単に行な
えるし、同一基板上への集積噛も可能となる外、製作上
も、例えばマスク・パタン等に関して同一パタンを利用
できる等の利点も生まれる。当然、電気的並列化による
サージ耐量の増強効果を得たり、あるいはまた、デルタ
結線回路等を内蔵するサージ防護デバイスを得ることも
できる。

【図面の簡単な説明】

第１図は本発明に従って構成された片極性サージ吸収用
としてのサージ防護デバイスの原理構造ないしは基本的
実施例の概略構成図，第２図，第３図，第４図，第５図，第６図は、それぞ
れ、第１図示実施例構造に対しての各改変例を含む本発
明の各実施例の概略構成図，第７図は横型構造として本発明のサージ防護デバイスを
構成する場合における第二半導体領域と対応するオーミ
ック電極との接触関係についての説明図，第８図，第９図は、それぞれ、縦型構造として本発明の
サージ防護デバイスを構成する場合における第二半導体
領域と対応するオーミック電極との接触関係についての
説明図，第１０図は各領域の寸法に関しての説明図，第１１図は縦型構造に本発明のサージ防護デバイスを作
製した場合のショットキ接合に関する電流ないし電子流
の態様に関しての説明図，第１２図は第四半導体領域とショットキ接合の並設方向
幅とブレーク・オーバ電流ないしは保持電流との関係を
一つの傾向として示す説明図，第１３図は同じく第四半導体領域とショットキ接合の並
設方向幅ないし面積とサージ耐量との関係を一つの傾向
として示す説明図，第１４図は複数個のサージ防護デバイス部分による集積
化を計った実施例の概略構成図，第１５図は片極性サージ吸収用の実施例デバイスを用い
ながら双極性サージを吸収可能とした実施例の概略構成
図，第１６図は本発明に従い双極性サージ吸収用として構成
されたサージ防護デバイスの原理構造ないし基本的実施
例の概略構成図，第１７図、第１８図は、それぞれ、第１６図示の構造に
従って作製された本発明の他の実施例の概略構成図，第１９図は、並列動作可能にされた本発明サージ防護デ
バイスの他の実施例の概略構成図，第２０図は、デルタ結線回路を内蔵する形で構成された
本発明の他の実施例の概略構成図，第２１図は従来の片極性サージ吸収用として構成された
サージ防護デバイスの原理的な構成図，第２２図は第２１図示デバイスのサージ吸収に関する特
性図，第２３図は従来において小さなサージに対する誤応答を
防ぐための工夫を有するサージ防護デバイスの概略構成
図，である。図中、２０は全体としての本発明サージ防護デバイス、
２０′は説明の便宜上、ショットキ接合部分を除いて示
した仮定デバイス構造，２１は第一半導体領域ないし半
導体基板、２２は第二半導体領域、２３は第三領域、２
４は第四領域ないし第四半導体領域、２５は第五領域な
いし第五半導体領域、３０，３０はショットキ接合、３
１，３１′はショットキ・メタル、３２，３３はオーミ
ック電極、４１は高濃度領域、６１，６２はガード・リ
ンク、T₁は第一デバイス端子、T₂は第二デバイス端子、
である。

───────────────────────────────────────────────────── フロントページの続き (72)発明者佐藤正明東京都品川区大崎４丁目３番８号株式会社サンコーシヤ内 (72)発明者前屋敷芳樹東京都青梅市藤橋３丁目３番12号青梅コスモス電機株式会社内審査官松本邦夫

Claims

【特許請求の範囲】

【請求項１】第一半導体領域の表裏両主面の中、一方の
主面側に設けられ、該第一半導体領域の導電型とは逆導
電型で該第一半導体領域との間でｐｎ接合を形成する第
二の半導体領域と，上記第一半導体領域とは対向する側から上記第二半導体
領域に接触し、該第二半導体領域に対し該第二半導体領
域にとっての少数キャリアを注入し得る第三領域と，上記第一半導体領域の上記表裏両主面の中、上記一方に
対向する他方の主面側に設けられるか、または上記一方
の主面側にあって上記第二半導体領域から横方向に離間
した位置に設けられ、該第一半導体領域に対し該第一半
導体領域にとっての少数キャリアを注入し得る第四領域
とを有し，上記第四領域に接続された第一のデバイス端子と、上記
第二、第三領域に共通に接続された第二のデバイス端子
との間に、上記第一、第二半導体領域による上記ｐｎ接
合を逆バイアスする極性で降伏電圧以上の電圧のサージ
が印加されると降伏し、上記第一、第二のデバイス端子
間にてサージ電流を吸収し始めると共に，該降伏後、上記第四領域から上記第一半導体領域への上
記少数キャリアの注入と、上記第三領域から上記第二半
導体領域に対する上記少数キャリアの注入との相乗効果
により、上記吸収し始めたサージ電流の大きさがブレー
ク・オーバ電流以上になると正帰還現象を介してブレー
ク・オーバし、上記一対のデバイス端子間を絶対値にお
いて相対的に低電圧のクランプ電圧に移行させながらサ
ージ電流を吸収し続ける二端子ブレーク・オーバ型のサ
ージ防護デバイスであって；上記第四領域または上記第一のデバイス端子に対して電
気的に接続されたショットキ・メタルを上記第一半導体
領域に接触させることで構成され、該第一半導体領域に
とっての多数キャリアで動作するショットキ接合を有す
ること；を特徴とするサージ防護デバイス。
【請求項２】上記ショットキ接合は、上記第一半導体領
域の上記表裏両主面の中、上記第四領域が設けられてい
る主面と同じ主面にあって該第四領域と並置の関係で設
けられ；該第四領域または上記第一のデバイス端子と該ショット
キ接合との上記電気的接続は、該第四領域の表面の少な
くとも一部に対してオーミック接触するオーミック電極
によりなされ；かつ、該オーミック電極は、その一部が上記第一半導体
領域に対して直接に接触し、該オーミック電極の該接触
部分が直接、上記ショットキ・メタルを構成しているこ
と；を特徴とする請求項１に記載のサージ防護デバイス。
【請求項３】上記ショットキ接合は、上記第一半導体領
域の上記表裏両主面の中、上記第四領域が設けられてい
る主面と同じ主面にあって該第四領域と並置の関係で設
けられ；該第四領域または上記第一のデバイス端子と該ショット
キ接合との上記電気的接続は、該第四領域の表面と上記
ショットキ・メタルの表面とに対してそれらの少なくと
も一部にオーミック接触し、かつ、該ショットキ・メタ
ルとは異なる材料のオーミック電極によりなされている
こと；特徴とする請求項１に記載のサージ防護デバイス。
【請求項４】上記ショットキ接合の一側縁部分は、上記
第四領域の一側縁部分に接触しているか、または該第四
領域と上記第一半導体領域との接合による空乏層が第一
半導体領域の主面に沿って伸びる範囲内に存在している
こと；を特徴とする請求項１，２または３に記載のサージ防護
デバイス。
【請求項５】上記第四領域は、少なくとも面内一方向に
沿う断面においては互いに離間した二つ以上の複数個か
ら構成され；上記ショットキ接合も上記断面における上記複数個の第
四領域の数より一つ少ない数で構成されており；該各ショットキ接合は、上記断面においてそれぞれ隣接
する一対の第四領域に設けられ；該各ショットキ接合の両側縁部分の各々は、該ショット
キ接合を挟む上記一対の第四領域の臨向し合う一側縁部
分にそれぞれ直接に接触しているか、またはそれぞれの
第四領域と上記第一半導体領域との接合による空乏層が
第一半導体領域の主面に沿って伸びる範囲内に位置して
いること；を特徴とする請求項１，２または３に記載のサージ防護
デバイス。
【請求項６】上記ショットキ接合は、平面的に見て複数
の第四領域により取囲まれており；各第四領域に向かい合う上記ショットキ接合の側縁部分
の各々は、該各向かい合う各第四領域の一側縁部分にそ
れぞれ直接に接触しているか、またはそれぞれの第四領
域と上記第一半導体領域との接合による空乏層が第一半
導体領域の主面に沿って伸びる範囲内に位置しているこ
と；を特徴とする請求項１，２または３に記載のサージ防護
デバイス。
【請求項７】上記ショットキ接合は、平面形状として正
多角形状または円に近い正多角形状であること；を特徴とする請求項１，２，３，４，５または６に記載
のサージ防護デバイス。
【請求項８】上記ショットキ接合は、平面形状として円
形であること；を特徴とする請求項１，２，３，４，５または６に記載
のサージ防護デバイス。
【請求項９】上記ショットキ接合は、平面形状として平
行四辺形であること；を特徴とする請求項１，２，３，４，５または６に記載
のサージ防護デバイス。
【請求項１０】上記ショットキ接合は、平面形状として
三角形であること；を特徴とする請求項１，２，３，４，５または６に記載
のサージ防護デバイス。
【請求項１１】上記第四領域及び上記ショットキ接合と
上記第二半導体領域とは上記第一半導体領域の厚味方向
に対向して位置し；かつ、得るべきサージ耐量に応じ、該第四領域の面積と
上記ショットキ接合の面積の比が設定されていること；を特徴とする請求項１，２，３，４，５，６，７，８，
９または１０に記載のサージ防護デバイス。
【請求項１２】上記第四領域及び上記ショットキ接合と
上記第二半導体領域とは上記第一半導体領域の厚味方向
に対向して位置し；かつ、得るべきブレーク・オーバ電流または保持電流に
応じ、上記第四領域と上記ショットキ接合との並設方向
に沿う第四領域の長さが規定されていること；を特徴とする請求項１，２，３，４，５，６，７，８，
９，１０または１１に記載のサージ防護デバイス。
【請求項１３】上記第四領域及び上記ショットキ接合と
上記第二半導体領域とは上記第一半導体領域の厚味方向
に対向して位置し；かつ、該ショットキ接合は、平面的に見てその全体形状
か、少なくともその一部分に、第四領域との並設方向に
沿う幅を持つ矩形ないしほぼ矩形の形状部分を有してい
て；該ショットキ接合の該形状部分の上記幅は、該ショット
キ接合を介して上記第一半導体領域に該第一半導体領域
にとっての多数キャリアに基づく電流が流れるとき、該
電流がほぼ集中的に流れ込むか流れ出る幅以下となって
いること；を特徴とする請求項１，２，３，４，５，６，１１また
は１２に記載のサージ防護デバイス。
【請求項１４】上記第四領域及び上記ショットキ接合と
上記第二半導体領域とは上記第一半導体領域の厚味方向
に対向して位置し；かつ、該ショットキ接合は、平面的に見てその全体形状
か、少なくともその一部分に、第四領域との並設方向に
沿う幅を持つ矩形ないしほぼ矩形の形状部分を有してい
て；該ショットキ接合の該形状部分の上記幅方向両側にそれ
ぞれ上記第四領域が接触するか、またはそれぞれの第四
領域と上記第一半導体領域との接合による空乏層が第一
半導体領域の主面に沿って伸びる範囲内の距離だけ離れ
て、該各第四領域が該ショットキ接合の該幅方向両側に
位置し；該ショットキ接合の該形状部分の上記幅は、該ショット
キ接合を介し上記第一半導体領域に該第一半導体領域に
とっての多数キャリアに基づく電流が流れるとき、該電
流がほぼ集中的に流れ込むか流れ出る幅の二倍以下とな
っていること；を特徴とする請求項１，２，３，４，５，６，１１また
は１２に記載のサージ防護デバイス。
【請求項１５】上記第四領域及び上記ショットキ接合と
上記第二半導体領域とは上記第一半導体領域の厚味方向
に対向して位置し；かつ、該ショットキ接合は、平面的に見てその全体形状
か、少なくともその一部分に、第四領域との並設方向に
沿う幅を持つ矩形ないしほぼ矩形の形状部分を有してい
て；該ショットキ接合の該形状部分の上記幅は、該ショット
キ接合を介し上記第一半導体領域に該第一半導体領域に
とっての多数キャリアに基づく電流が流れるとき、該電
流がほぼ集中的に流れ込むか流れ出る幅よりも広幅とな
っていること；を特徴とする請求項１，２，３，４，５，６，１１また
は１２に記載のサージ防護デバイス。
【請求項１６】上記ショットキ接合の上記幅は、上記第
一半導体領域の上記厚味方向に沿う上記第四領域と上記
第二半導体領域との離間距離以下となっていること；を特徴とする請求項１５に記載のサージ防護デバイス。
【請求項１７】上記ショットキ接合の上記幅は、上記第
一半導体領域の厚味以下となっていること；を特徴とする請求項１５に記載のサージ防護デバイス。
【請求項１８】上記第四領域及び上記ショットキ接合
は、上記第一半導体領域の表裏量主面の中、上記第二半
導体領域が設けられている主面と同じ側の主面に設けら
れており；上記ショットキ接合と上記第二半導体領域との間の横方
向間隔部分に上記第四領域が設けられていること；を特徴とする請求項１，２，３，４，５，６，７，８，
９，または１０に記載のサージ防護デバイス。
【請求項１９】上記第四領域及び上記ショットキ接合
は、上記第一半導体領域の表裏両主面の中、上記第二半
導体領域が設けられている主面と同じ側の主面において
該第二半導体領域に対して横方向に離間した位置に設け
られており；上記第二半導体領域及び上記第三領域の上記第二デバイ
ス端子に対する共通の電気的接続は、該第二半導体領域
の表面と該第三領域の表面とにそれぞれオーミック接触
するオーミック電極によりなされ；ただし、該オーミック電極は、上記第三領域から見て上
記第四領域に向かう方向においては該第三領域と上記第
二半導体領域との接触部分を越えて該第二半導体領域の
表面上に接触する部分を有さないこと；を特徴とする請求項１，２，３，４，５，６，７，８，
９，１０または１８に記載のサージ防護デバイス。
【請求項２０】上記第四領域及び上記ショットキ接合
は、上記第一半導体領域の表裏両主面の中、上記第二半
導体領域が設けられている主面と対向する側の主面に設
けられ；上記第二半導体領域及び上記第三領域の上記第二デバイ
ス端子に対する共通の電気的接続は、該第二半導体領域
の表面と該第三領域の表面とにそれぞれオーミック接触
するオーミック電極によりなされ；かつ、該オーミック電極は、上記第三領域から見てその
両側の上記第二半導体領域の表面部分に共に接触する部
分を有すること；を特徴とする請求項１，２，３，４，５，６，７，８，
９，１０，１１，１２，１３，１４，１５，１６または
１７に記載のサージ防護デバイス。
【請求項２１】上記第二半導体領域、第三領域、第四領
域、ショットキ接合から成る単位のデバイス要素構造
を、上記第一半導体領域に複数個集積し；該各単位の要素構造の各々の上記第四領域と上記ショッ
トキ接合は上記第一デバイス端子に対して全て共通に電
気的接続を取る一方；該各単位の要素構造の上記第二半導体領域と第三領域は
上記第二デバイス端子に対して全て共通に電気的接続を
取ること；を特徴とする請求項１，２，３，４，５，６，７，８，
９，１０，１１，１２，１３，１４，１５，１６，１
７，８，１９または２０に記載のサージ防護デバイス。
【請求項２２】上記第一半導体領域を互いに電気的に絶
縁された独立な関係で二つ用い；該二つの第一半導体領域の各々にそれぞれ、上記第二半
導体領域、第三領域、第四領域、ショットキ接合から成
る単位のデバイス要素構造を設けると共に；上記二つの第一半導体領域のそれぞれに形成された上記
第四領域と上記ショットキ接合とが電気的に接続されて
いる計二つの上記第一デバイス端子の各々を、他方の上
記第一半導体領域に形成された上記第二半導体領域と第
三領域とが電気的に接続されている上記第二デバイス端
子に接続し、それら一対の接続線路から新たな一対のデ
バイス端子を引き出したこと；を特徴とする請求項１，２，３，４，５，６，７，８，
９，１０，１１，１２，１３，１４，１５，１６，１
７，１８，１９または２０に記載のサージ防護デバイ
ス。
【請求項２３】第一半導体領域の表裏両主面の中、一方
の主面側に設けられ、該第一半導体領域の導電型とは逆
導電型で該第一半導体領域との間で第一のｐｎ接合を形
成する第二の半導体領域と，上記第一半導体領域とは対向する側から上記第二半導体
領域に接触し、該第二半導体領域に対し該第二半導体領
域にとっての少数キャリアを注入し得る第三領域と，上記第一半導体領域の上記表裏両主面の中、上記一方に
対向する他方の主面側に設けられるか、または上記一方
の主面側にあって上記第二半導体領域から横方向に離間
した位置に設けられ、該第一半導体領域の導電型とは逆
導電型で該第一半導体領域との間で第二のｐｎ接合を形
成する第四の半導体領域と，上記第一半導体領域とは対向する側から上記第四半導体
領域に接触し、該第四半導体領域に対し該第四半導体領
域にとっての少数キャリアを注入し得る第五領域とを有
し，上記第四、第五領域に共通に接続された第一のデバイス
端子と、上記第二、第三領域に共通に接続された第二の
デバイス端子との間に、上記第一ｐｎ接合または上記第
二ｐｎ接合を逆バイアスする極性で降伏電圧以上の電圧
のサージが印加されると降伏し、上記第一、第二のデバ
イス端子間にてサージ電流を吸収し始めると共に，該降伏後、上記第四半導体領域から上記第一半導体領域
への上記少数キャリアの注入と、上記第三領域から上記
第二半導体領域に対する上記少数キャリアの注入との相
乗効果、または上記第二半導体領域から上記第一半導体
領域への上記少数キャリアの注入と、上記第五領域から
上記第四半導体領域に対する上記少数キャリアの注入と
の相乗効果により、上記吸収し始めたサージ電流の大き
さがブレーク・オーバ電流以上になると正帰還現象を介
してブレーク・オーバし、上記一対のデバイス端子間を
絶対値において相対的に低電圧のクランプ電圧に移行さ
せながらサージ電流を吸収し続ける双極性サージ吸収用
二端子ブレーク・オーバ型のサージ防護デバイスであっ
て；上記第四半導体領域または上記第一のデバイス端子に対
して電気的に接続された第一のショットキ・メタルを上
記第一半導体領域に接触させることで構成され、該第一
半導体領域にとっての多数キャリアで動作する第一のシ
ョットキ接合と、上記第二半導体領域または上記第二の
デバイス端子に対して電気的に接続された第二のショッ
トキ・メタルを上記第一半導体領域に接触させることで
構成され、該第一半導体領域にとっての多数キャリアで
動作する第二のショットキ接合とを有すること；を特徴とするサージ防護デバイス。
【請求項２４】上記第一のショットキ接合と上記第四の
半導体領域、及び上記第二のショットキ接合と上記第二
の半導体領域は、それぞれに互いに並置の関係で設けら
れ；該第四半導体領域または上記第一のデバイス端子と該第
一のショットキ接合との上記電気的接続は、該第四半導
体領域の表面の少なくとも一部に対してオーミック接触
する第一のオーミック電極によりなされ；該第二半導体領域または上記第一のデバイス単位と該第
二のショットキ接合との上記電気的接続は、該第二半導
体領域の表面の少なくとも一部に対してオーミック接触
する第二のオーミック電極によりなされると共に；上記第一、第二のオーミック電極は、その一部が上記第
一半導体領域に対して直接に接触することにより、該第
一、第二のオーミック電極の該接触部分が直接、それぞ
れ対応する上記第一、第二のショットキ・メタルを構成
していること；を特徴とする請求項２３に記載のサージ防護デバイス。
【請求項２５】上記第一のショットキ接合と上記第四の
半導体領域、及び上記第二のショットキ接合と上記第二
の半導体領域は、それぞれに互いに並置の関係で設けら
れ；該第四半導体領域または上記第一のデバイス端子と該第
一のショットキ接合との上記電気的接続は、該第四半導
体領域の表面と該第一のショットキ・メタルの表面とに
対してそれらの少なくとも一部にオーミック接触し、か
つ、該第一のショットキ・メタルとは異なる材料の第一
のオーミック電極によりなされ；該第二半導体領域または上記第二のデバイス端子と該第
二のショットキ接合との上記電気的接続は、該第二半導
体領域の表面と該第二のショットキ・メタルの表面とに
対してそれらの少なくとも一部にオーミック接触し、か
つ、該第二のショットキ・メタルとは異なる材料の第二
のオーミック電極によりなされていること；を特徴とする請求項２３に記載のサージ防護デバイス。
【請求項２６】上記第一のオーミック電極は、さらに第
五領域とも電気的に接続する一連の部材として構成さ
れ；上記第二のオーミック電極は、さらに第三領域とも電気
的に接続する一連の部材として構成されていること；を特徴とする請求項２４または２５に記載のサージ防護
デバイス。
【請求項２７】上記第一ショットキ接合の一側縁部分
は、上記第四半導体領域の一側縁部分に接触している
か、または該第四半導体領域と上記第一半導体領域との
接合による空乏層が第一半導体領域の主面に沿って伸び
る範囲内に存在し；上記第二ショットキ接合の一側縁部分は、上記第二半導
体領域の一側縁部分に接触しているか、または該第二半
導体領域と上記第一半導体領域との接合による空乏層が
第一半導体領域の主面に沿って伸びる範囲内に存在して
いること；を特徴とする請求項２３，２４，２５または２６に記載
のサージ防護デバイス。
【請求項２８】上記第四、第二半導体領域は、少なくと
も面内一方向に沿う断面においてはそれぞれ互いに離間
した二つ以上の複数個から構成され；上記第一、第二ショットキ接合も、上記断面における上
記複数個の第四、第二半導体領域の数よりそれぞれ一つ
づつ少ない数で構成されており；上記個々の第一ショットキ接合は、それぞれ、隣接する
一対の第四半導体領域間に設けられ；該第一ショットキ接合の両側縁部分の各々は、該各第一
ショットキ接合を挟む一対の上記第四半導体領域の臨向
し合う一側縁部分にそれぞれ直接に接触しているか、ま
たはそれぞれの第四半導体領域と上記第一半導体領域と
の接合による空乏層が第一半導体領域の主面に沿って伸
びる範囲内に位置している一方；上記個々の第二ショットキ接合は、それぞれ、隣接する
一対の第二半導体領域間に設けられ；該各第二ショットキ接合の両側縁部分の各々は、該各第
二ショットキ接合を挟む一対の上記第二半導体領域の臨
向し合う一側縁部分にそれぞれ直接に接触しているか、
またはそれぞれの第二半導体領域と上記第一半導体領域
との接合による空乏層が第一半導体領域の主面に沿って
伸びる範囲内に位置していること；を特徴とする請求項２３，２４，２５または２６に記載
のサージ防護デバイス。
【請求項２９】上記第一、第二ショットキ接合は、平面
的に見て、複数の第四、第二半導体領域によりそれぞれ
取囲まれており；上記各第四半導体領域に向かい合う上記第一ショットキ
接合の側縁部分の各々は、該各向かい合う各第四半導体
領域の一側縁部分にそれぞれ直接に接触しているか、ま
たはそれぞれの第四半導体領域と上記第一半導体領域と
の接合による空乏層が第一半導体領域の主面に沿って伸
びる範囲内に位置しており；上記各第二半導体領域に向かい合う上記第二ショットキ
接合の側縁部分の各々は、該各向かい合う各第二半導体
領域の一側縁部分にそれぞれ直接に接触しているか、ま
たはそれぞれの第二半導体領域と上記第一半導体領域と
の接合による空乏層が第一半導体領域の主面に沿って伸
びる範囲内に位置していること；を特徴とする請求項２３，２４，２５または２６に記載
のサージ防護デバイス。
【請求項３０】上記第一、第二のショットキ接合は、平
面形状としてそれぞれ正多角形状または円に近い正多角
形状であること；を特徴とする請求項２３，２４，２５，２６，２７，２
８または２９に記載のサージ防護デバイス。
【請求項３１】上記第一、第二のショットキ接合は、平
面形状として円形であること；を特徴とする請求項２３，２４，２５，２６，２７，２
８または２９に記載のサージ防護デバイス。
【請求項３２】上記第一、第二のショットキ接合は、平
面形状として平行四辺形であること；を特徴とする請求項２３，２４，２５，２６，２７，２
８または２９に記載のサージ防護デバイス。
【請求項３３】上記第一、第二のショットキ接合は、平
面形状として三角形であること；を特徴とする請求項２３，２４，２５，２６，２７，２
８または２９に記載のサージ防護デバイス。
【請求項３４】上記第四半導体領域及び上記第一ショッ
トキ接合と上記第二半導体領域及び上記第二ショットキ
接合とは上記第一半導体領域の厚味方向に対向して位置
し；かつ、印加される上記サージの各極性ごとに得るべきサ
ージ耐量に応じ、上記第四半導体領域の面積と上記第一
ショットキ接合の面積の比、及び第二半導体領域の面積
と上記第二ショットキ接合の面積の比がそれぞれ設定さ
れていること；を特徴とする請求項２３，２４，２５，２６，２７，２
８，２９，３０，３１，３２または３３に記載のサージ
防護デバイス。
【請求項３５】上記第四半導体領域及び上記第一ショッ
トキ接合と上記第二半導体領域及び上記第二ショットキ
接合とは上記第一半導体領域の厚味方向に対向して位置
し；かつ、印加される上記サージの各極性ごとに得るべきブ
レーク・オーバ電流または保持電流に応じ、上記第四半
導体領域と上記第一ショットキ接合との並設方向に沿う
該第四半導体領域の長さ、及び上記第二半導体領域と上
記第二ショットキ接合との並設方向に沿う該第二半導体
領域の長さが規定されていること；を特徴とする請求項２３，２４，２５，２６，２７，２
８，２９，３０，３１，３２，３３または３４に記載の
サージ防護デバイス。
【請求項３６】上記第四半導体領域及び上記第一ショッ
トキ接合と上記第二半導体領域及び上記第二ショットキ
接合とは上記第一半導体領域の厚味方向に対向して位置
し；かつ、上記第一、第二ショットキ接合は、平面的に見
て、それぞれの全体形状か、少なくともその一部分に、
上記第四、第二半導体領域との各々の並設方向に沿う幅
を持つ矩形ないしほぼ矩形の形状部分を有していて；該第一、第二ショットキ接合の各々の上記形状部分の上
記幅は、上記第一半導体領域に該第一半導体領域にとっ
ての多数キャリアに基づく電流が流れるとき、該電流が
ほぼ集中的に流れ込むか流れ出る幅以下となっているこ
と；を特徴とする請求項２３，２４，２５，２６，２７，２
８，２９，３４または３５に記載のサージ防護デバイ
ス。
【請求項３７】上記第四半導体領域及び上記第一ショッ
トキ接合と上記第二半導体領域及び上記第二ショットキ
接合とは上記第一半導体領域の厚味方向に対向して位置
し；かつ、上記第一、第二ショットキ接合は、平面的に見
て、それぞれの全体形状か、少なくともその一部分に、
上記第四、第二半導体領域との各々の並設方向に沿う幅
を持つ矩形ないしほぼ矩形の形状部分を有していて；該第一、第二ショットキ接合の該形状部分の上記幅方向
両側にそれぞれ上記第四、第二半導体領域が接触する
か、またはそれぞれの第四、第二半導体領域と上記第一
半導体領域との各接合による空乏層が第一半導体領域の
表裏各主面に沿って伸びる範囲内の距離だけ離れて、該
各第四、第二半導体領域が該第一、第二ショットキ接合
の該幅方向両側に位置し；該第一、第二ショットキ接合の各々の上記形状部分の上
記幅は、上記第一半導体領域に該第一半導体領域領域に
とっての多数キャリアに基づく電流が流れるとき、該電
流がほぼ集中的に流れ込むか流れ出る幅の二倍以下とな
っていること；を特徴とする請求項２３，２４，２５，２６，２７，２
８，２９，３４または３５に記載のサージ防護デバイ
ス。
【請求項３８】上記第四半導体領域及び上記第一ショッ
トキ接合と上記第二半導体領域及び上記第二ショットキ
接合とは上記第一半導体領域の厚味方向に対向して位置
し；かつ、第一、第二ショットキ接合は、平面的に見てそれ
ぞれの全体形状か、少なくともその一部分に、上記第
四、第二半導体領域との各々の並設方向に沿う幅を持つ
矩形ないしほぼ矩形の形状部分を有していて；該第一、第二ショットキ接合の各々の上記形状部分の上
記幅は、上記第一半導体領域に該第一半導体領域にとっ
ての多数キャリアに基づく電流が流れるとき、該電流が
ほぼ集中的に流れ込むか流れ出る幅よりも広幅となって
いること；を特徴とする請求項２３，２４，２５，２６，２７，２
８，２９，３４または３５に記載のサージ防護デバイ
ス。
【請求項３９】上記第一、第二ショットキ接合は上記幅
はそれぞれ、上記第一半導体領域の上記厚味方向に沿う
上記第四半導体領域と上記第二半導体領域との離間距離
以下となっていること；を特徴とする請求項３８に記載のサージ防護デバイス。
【請求項４０】上記第一、第二ショットキ接合は上記幅
はそれぞれ、上記第一半導体領域の厚味以下となってい
ること；を特徴とする請求項３９に記載のサージ防護デバイス。
【請求項４１】上記第四半導体領域及び上記第二半導体
領域は、上記第一半導体領域の表裏両主面の中、どちら
か同じ側の主面上に互いに横方向に離間して設けれてお
り；該第一半導体領域の上記主面において、上記第四半導体
領域に上記電気的に接続される上記第一ショットキ接合
と、上記第二半導体領域に上記電気的に接続される上記
第二ショットキ接合との横方向離間部分の間の領域に、
上記第四、第二半導体領域が設けられていること；を特徴とする請求項２３，２４，２５，２６，２７，２
８，２９，３０，３１，３２または３３に記載のサージ
防護デバイス。
【請求項４２】上記第四半導体領域及び上記第二半導体
領域は、上記第一半導体領域の表裏両主面のいずれか一
方の主面上にあって互いに横方向に離間して設けられて
おり；該第一半導体領域の上記主面上において、上記第四半導
体領域に電気的に接続されている上記第一ショットキ接
合と、上記第二半導体領域に電気的に接続されている上
記第二ショットキ接合との横方向離間部分の間の領域に
上記第四、第二半導体領域が並設されている一方；上記第一のオーミック電極は、上記第五領域から見て上
記第二半導体領域に向かう方向においては該第五領域と
上記第四半導体領域との接触部分を越えて該第四半導体
領域の表面上に接触する部分を有さず；上記第二のオーミック電極は、上記第三領域から見て上
記第四半導体領域に向かう方向においては該第三領域と
上記第二半導体領域との接触部分を越えて該第二半導体
領域の表面上に接触する部分を有さないこと；を特徴とする請求項２３，２４，２５，２６，２７，２
８，２９，３０，３１，３２または３３に記載のサージ
防護デバイス。
【請求項４３】上記第四半導体領域は上記第一半導体領
域の表裏両主面の一方の主面に、また、上記第二半導体
領域は他方の主面に設けられており；上記第一のオーミック電極は、上記第五領域から見てそ
の両側の上記第四半導体領域の表面上に共に接触する部
分を有し；上記第二のオーミック電極は、上記第三領域から見てそ
の両側の上記第二半導体領域の表面上に共に接触する部
分を有すること；を特徴とする請求項２３，２４，２５，２６，２７，２
８，２９，３０，３１，３２，３３，３４，３５，３
６，３７，３８，３９または４０に記載のサージ防護デ
バイス。
【請求項４４】二つの第四半導体領域と、該二つの第四
半導体領域の間に挟まれた一つの第一ショットキ接合
と、上記二つの第四半導体領域の少なくとも一方に設け
られた少なくとも一つの上記第五領域とで上記第一デバ
イス端子側の単位構造を構成する一方；二つの第二半導体領域と、該二つの第二半導体領域の間
に挟まれた一つの第二ショットキ接合と、上記二つの第
二半導体領域の少なくとも一方に設けられた少なくとも
一つの上記第三領域とで上記第二デバイス端子側の単位
構造を構成したこと；を特徴とする請求項２３，２４，２５，２６，２７，２
８，２９，３０，３１，３２，３３，３４，３５，３
６，３７，３８，３９，４０，４１，４２または４３に
記載のサージ防護デバイス。
【請求項４５】上記第一デバイス端子側の単位構造と上
記第二デバイス端子側の単位構造を上記第一半導体領域
の表裏両主面の中、一方の一主面上に横方向に離間して
設け；上記少なくとも一つの上記第五領域は上記二つの第四半
導体領域の中、上記第二半導体領域に近い側に、また、
上記少なくとも一つの第三領域は、上記二つの第二半導
体領域の中、上記第四半導体領域に近い側に設けたこ
と；を特徴とする請求項４４に記載のサージ防護デバイス。
【請求項４６】上記二つの第四半導体領域中にそれぞれ
一つづつ第五領域を設ける一方；上記二つの第二半導体領域中にもそれぞれ一つづつ、上
記第三領域を設けたこと；を特徴とする請求項４５に記載のサージ防護デバイス。
【請求項４７】上記第一デバイス端子側の単位構造と、
上記第二デバイス端子側の単位構造を一つの上記第一半
導体領域の表裏両主面に一方にのみ、横方向に間隔を置
きながら交互に複数個設け；上記第一デバイス端子側の各単位構造の上記第四半導体
領域、第五領域、そして第一ショットキ接合を該第一の
デバイス端子に共通に接続すると共に；上記第二デバイス端子側の各単位構造の上記第二半導体
領域、第三領域、そして第二ショットキ接合を該第二の
デバイス端子に共通に接続したこと；を特徴とする特許項４４，４５または４６に記載のサー
ジ防護デバイス。
【請求項４８】二つの第四半導体領域と、該二つの第四
半導体領域の間に挟まれた一つの第一ショットキ接合
と、上記二つの第四半導体領域のそれぞれに設けられた
二つの上記第五領域とで上記第一デバイス端子側の単位
構造を構成する一方；二つの第二半導体領域と、該二つの第二半導体領域の間
に挟まれた一つの第二ショットキ接合と、上記二つの第
二半導体領域のそれぞれに設けられた二つの上記第三領
域とで上記第二デバイス端子側の単位構造を構成し；該第一デバイス端子側の単位構造と、該第二デバイス端
子側の単位構造を、一つの上記第一半導体領域の表裏両
主面の一方にのみ、横方向に間隔を置きながら交互に二
つづつ並設し；該並設方向においてそれぞれ外側に位置する第一デバイ
ス端子側の単位構造の該第一デバイス端子と、第二デバ
イス端子側の単位構造の該第二デバイス端子とを共通に
接続して新たにデルタ結線回路の第一端子とし；上記並設方向で内側に位置する各々一つづつの上記第二
デバイス端子側単位構造の該第二端子と、上記第一デバ
イス端子側単位構造の該第一デバイス端子は、新たにそ
れぞれ、上記デルタ結線回路の第二、第三端子とし；上記デルタ結線回路の第一、第二端子間、上記第二、第
三端子間、そして上記第三、第一端子間を、それぞれ独
立な双極性サージ吸収用の二端子としたこと；を特徴とする請求項２３，２４，２５，２６，２７，２
８，２９，３０，３１，３２，３３，４１または４２に
記載のサージ防護デバイス。
【請求項４９】上記並設方向においてそれぞれ外側に位
置する第一デバイス端子側の単位構造においては、その
二つの第四半導体領域のそれぞれに上記二つの上記第五
領域を設けるに代え、該並設方向で内側に位置する該第
四半導体領域中にのみ、該第五領域を設けると共に；上記並設方向において外側に位置する上記第二デバイス
端子側の単位構造においては、その二つの第二半導体領
域のそれぞれに上記二つの上記第三領域を設けるに代
え、該並設方向で内側に位置する該第二半導体領域中に
のみ、該第三領域を設けたこと；を特徴とする請求項４８に記載のサージ防護デバイス。