JP2003282865A

JP2003282865A - サイリスタ

Info

Publication number: JP2003282865A
Application number: JP2002087282A
Authority: JP
Inventors: Takeshi Sato; 武史佐藤; Masaaki Tomita; 昌明冨田
Original assignee: Shindengen Electric Manufacturing Co Ltd
Current assignee: Shindengen Electric Manufacturing Co Ltd
Priority date: 2002-03-27
Filing date: 2002-03-27
Publication date: 2003-10-03

Abstract

(57)【要約】【課題】ショートエミッタ構造を有するサイリスタの
逆方向電圧サージや逆方向電流サージの侵入に対する耐
量を向上させること。【解決手段】Ｐ型の半導体基板１００に第１Ｎ型導電
領域２、第２Ｎ型導電領域３、第１Ｐ型導電領域４を形
成する。また、第１Ｐ型導電領域４を貫通する孔状導電
領域３１を形成する。ここで、第２Ｎ型導電領域内に第
２Ｐ型導電領域４１を、平面的に見て孔状導電領域３１
と重なるか或いは包含するように配置する。この構造に
よって、逆方向電圧サージ或いは逆方向電流サージが侵
入しても、負性特性を示し易くなって電圧が低下し易い
ため耐量低下に繋がる過剰な発熱を抑制出来、信頼性の
向上を図ることが出来るようになる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する分野】本発明は、突発的な異常電圧が印
加されるかまたは異常電流が流れ易い環境で使用される
サイリスタ、或いは異常電圧又は異常電流から電子回路
系を保護するサージ防護素子等に用いるサイリスタに関
するものである。

【０００２】

【従来の技術】サイリスタは、スイッチング素子として
調光器や電動機の制御回路の電子部品として、或いは電
話回線などの通信回線に発生した異常電圧や異常電流か
ら電子回路を保護するサージ防護素子として、電子機器
やその保護のために幅広く用いられている。

【０００３】図２は、従来技術に係るサイリスタを示す
断面図である。図２において、１は半導体基板導電領
域、２は第１Ｎ型導電領域、３は第２Ｎ型導電領域、４
は第１Ｐ型導電領域、１０は第１電極、１１は第２電
極、５１はＰＮＰＮ構造、１００は半導体基板である。

【０００４】半導体基板１００は、Ｐ型の導電型を有す
るものである。第１Ｎ型導電領域２と第２Ｎ型導電領域
３は、半導体基板１００内部に不純物拡散によって形成
されたＮ型の導電型を有するものである。第１Ｐ型導電
領域４は、半導体基板１００内部に不純物拡散によって
形成されたＰ型の導電型を有するものである。第１電極
１０と第２電極１１は、半導体基板１００の両主面に形
成された電極である。ここで、電極１０は、第１Ｐ型導
電領域４と電気的に接続される。また、第２電極１１
は、第２Ｎ型導電領域３と電気的に接続されるが、ゲー
ト電極は図中では省略してある。

【０００５】前記したサイリスタにおいて、半導体基板
１００の第１Ｎ型導電領域２を設けた面の側（以下、上
面側とする。これ以降に説明する他のサイリスタについ
ても、半導体基板１００の第１Ｎ型導電領域２を設けた
面の側を上面側とする。）を、第２Ｎ型導電領域３を設
けた面の側（以下、下面側とする。これ以降に説明する
他のサイリスタについても、半導体基板１００の第２Ｎ
型導電領域３を設けた面の側を下面側とする。）に対し
て正の電位とする電圧の印加方向を順方向（これ以降に
説明する他のサイリスタの電圧の印加方向についても、
この方向を順方向とする。）とする。逆に、上面側を下
面側に対して負の電位とする電圧の印加方向を逆方向
（これ以降に説明する他のサイリスタの電圧の印加方向
についても、この方向を逆方向とする。）とする。

【０００６】図３は、従来技術に係るサイリスタの順方
向の電気的特性を示すグラフである。図３に示すよう
に、順方向においては、第１Ｐ型導電領域４をエミッ
タ、第１Ｎ型導電領域２をベース、半導体基板導電領域
１をコレクタとするＰＮＰトランジスタと、第２Ｎ型導
電領域３をエミッタ、半導体基板導電領域１をベース、
第１Ｎ型導電領域２をコレクタとするＮＰＮトランジス
タの間で電子と正孔の交換が行なわれて、オフ状態から
オン状態へ移行する点弧動作が行なわれる。

【０００７】すなわち、最初オフ状態にあった図２のＰ
ＮＰＮ構造５１において、当該二端子電極領域に印加さ
れる電圧が、ブレークオーバー電圧Ｖboに達すると、逆
バイアス状態にある第１Ｎ型導電領域２とＰ型の半導体
基板導電領域１の境界及び当該境界近傍において、電子
と正孔の交換が活発に行なわれるようになる。そして、
前記のＰＮＰトランジスタのベースと前記のＮＰＮトラ
ンジスタのコレクタが共通の第１Ｎ型導電領域２である
ため、当該ＰＮＰＮ構造からなるサイリスタが点弧して
オン状態へ遷移する。なお、構造が上下で対称である逆
並列型のサイリスタにおいても全く同様な動作が行なわ
れる。

【０００８】なお、ＰＮＰＮ構造からなるサイリスタが
点弧動作してオフ状態からオン状態へ移行することは周
知の事実であるので、ここでは内部動作のより詳細な説
明については省略する。

【０００９】逆方向においては、第１Ｎ型導電領域２と
第１Ｐ型導電領域４の境界及びその近傍が逆バイアス状
態となり、且つ、第２Ｎ型導電領域３と半導体基板導電
領域１の境界及びその近傍が逆バイアス状態となるが、
電子と正孔の交換は活発に行われず点弧動作はしない。
ここで、前記した２つの逆バイアス領域に発生する電圧
の和は外部から印加される電圧と略等しくなり、ダイオ
ードの逆方向特性と類似した電流−電圧特性を示す。

【００１０】以上のような点弧動作を行うサイリスタ
は、前記したように、ブレークオーバー電圧Ｖboを有す
るが、ゲート電極から電流が流れるとゲート電流が流れ
ない場合より、低い電圧で点弧動作する。なお、ゲート
電極を有しない二端子型のサイリスタがあり、その場合
ブレークオーバー電圧Ｖboでサージ電圧を抑圧すること
が出来る。前記した二端子型のサイリスタは、雷誘導サ
ージのようにかなり速い電気的サージに対してもその応
答が他のサージ防護素子、例えば避雷管や金属酸化物バ
リスタなどと比較して非常に速いために、高い信頼性を
要求される通信ネットワーク系の電子機器のように雷誘
導サージを拾い易いところでは殆ど利用されている状況
にある。

【００１１】また、半導体基板で出来ているため、スイ
ッチングやサージ電流によって消耗するところがなく長
期間に亘って信頼性を維持することが可能であるという
保守上の大きな利点を有している。

【００１２】ところが、このような利点を有するサイリ
スタにおいても、例えば三端子サイリスタについて言え
ば、例えば静電放電のような急峻な変化をもつ電圧がア
ノード・カソード間に印加されると、接合部の静電容量
を通じて変位電流が流れ、これが許容値以上になると、
サイリスタが点弧してしまうという所謂誤点弧を起こす
問題がある。また、二端子サイリスタについて言えば、
例えば雷誘導サージの流れる通信線の保護素子として
は、保持電流を大きくしたいという問題がある。

【００１３】そこで、前記した問題に対する対策の１つ
として、ショートエミッタ構造を有するサイリスタがあ
る。図４は、前記したショートエミッタ構造を有するサ
イリスタの一例である。なお、ショートエミッタ構造を
ショートゲート構造と呼ぶこともある。図４において、
１は半導体基板導電領域、２は第１Ｎ型導電領域、３は
第２Ｎ型導電領域、４は第１Ｐ型導電領域、１０は第１
電極、１１は第２電極、１８，１９，２０，２１は絶縁
体、５２はＰＮＰＮ構造、１００は半導体基板である。
３１は、第１Ｎ型導電領域２と接する孔状の導電領域
で、第１Ｎ型導電領域２と第１電極が電気的に接続され
る。孔状の導電領域は複数あってもよい。図４のなか
で、ゲート電極は省略されている。

【００１４】図５は、図４に示した三端子サイリスタの
等価回路図である。図５に示されるように、孔状の導電
領域を設定していても、基本的に２つのトランジスタが
組み合わされていることに変わりはないが、前記した孔
状の導電領域を設定することで、トランジスタの感度が
低下する。このことにより、例えば三端子サイリスタの
場合、急峻な変化を有する電圧がアノード・カソード間
に印加されて発生する変位電流による誤点弧が防止出来
るようになり、二端子サイリスタの場合、保持電流が大
きくなって、通信線の通信容量を大きく出来るようにな
るなど、ショートエミッタ構造を有するサイリスタが現
実に幅広く使用されている。以上の例では、半導体基板
１００の導電型がＰ型の場合であったが、Ｎ型の場合
も、全く同様にショートエミッタ構造が採用されてい
る。

【００１５】しかしながら、前記のショートエミッタ構
造を有するサイリスタでは、図２に示される従来構造の
ものより誤点弧の防止が可能になったり、保持電流を大
きく出来るという利点があるものの、逆方向に電圧が印
加される場合や逆方向に電流が流れる場合は、前記した
ように点弧動作が行われないことから、たとえ瞬間的で
一時的であったとしても急峻な変化をもつ逆方向電圧サ
ージ或いは逆方向電流サージに対しては、過剰な発熱が
生じ、平面的に見てショートエミッタ構造内、又はその
近傍で一部が溶解することがあるという問題がある。こ
れは耐量が低下したサイリスタを調べると、例えば図４
でいうと、破線５２で囲まれた領域で貫通した溶解痕が
観察されるということである。前記した過剰な発熱によ
る溶解は、ショートエミッタ構造がないサイリスタにも
発生し得るが、ショートエミッタ構造がない場合は、直
列接続された２つのダイオードに逆方向電圧が印加され
ることになるため、１つのダイオードに逆方向電圧が印
加されることになるショートエミッタ構造を有するサイ
リスタより過剰な発熱を抑え易くなる。

【００１６】

【発明が解決しようとする課題】本発明は、図４に示さ
れる従来構造を更に改良して、ショートエミッタ構造を
有するサイリスタの逆方向電圧サージや逆方向電流サー
ジの侵入に対する耐量を向上させることを目的としてい
る。

【００１７】

【課題を解決するための手段】上記課題を解決するため
の手段として、本発明は、第１導電型の半導体基板に、
前記半導体基板の一方の面に露出させて形成してなる第
２導電型の第１の導電領域と、前記半導体基板の一方の
面に露出させて形成するとともに、前記第１の導電領域
内に形成してなる前記第１の導電領域とは反対型の第１
導電型の第２の導電領域と、前記半導体基板の一方の面
に露出させて形成するとともに、前記第２の導電領域を
貫通するように形成してなる第２導電型の孔状導電領域
と、前記半導体基板の一方の面に背向する他方の面に露
出させて形成してなる第２の導電型の第３の導電領域
と、前記半導体基板の他方の面に露出させて形成すると
ともに、前記第３の導電領域内に、且つ、前記半導体基
板を平面的に見たときに前記孔状導電領域と重なり合う
部分を包含してなる第１導電型の第４の導電領域を有す
ることを特徴とするものとした。

【００１８】前記した構成においては、孔状導電領域に
よるショートエミッタ構造において、前記第２導電型の
第１の導電領域、半導体基板導電領域、第２導電型の第
３の導電領域で構成される１つのトランジスタに、半導
体基板導電領域、第２導電型の第３の導電領域、第１導
電型の第４の導電領域からなるトランジスタが追加され
ＰＮＰＮ構造となり、逆方向電圧サージ或いは逆方向電
流サージが侵入した場合に、たとえ完全な点弧はしない
としても、従来より点弧特性に近い負性特性を示すよう
になり、従来よりも、内部で発生する過剰な発熱を抑制
し易く耐量が向上する。なお、孔状導電領域と第１導電
型の第４の導電領域は複数形成することも出来る。

【００１９】また、前記の構成において、前記孔状導電
領域をＮ（Ｎ≧２）個形成し、前記半導体基板を平面的
に見て全ての前記孔状導電領域が第４の導電領域に包含
されるように出来る。更に、前記孔状導電領域をＮ（Ｎ
≧２）個形成するとともに、前記第４の導電領域をＭ
（Ｍ≧２）個形成し、前記半導体基板を平面的に見て全
ての前記孔状導電領域がいずれかの前記第４の導電領域
に各々包含されるように出来る。加えて、前記孔状導電
領域及び前記第４の導電領域をそれぞれＮ（Ｎ≧２）個
ずつ形成するとともに、前記半導体基板を平面的に見て
前記孔状導電領域及び前記第４の導電領域がそれぞれ同
一形状かつ同一面積になるようにし、且つ、Ｎ個の前記
孔状導電領域が各々異なる前記第４の導電領域に包含さ
れるように出来る。更に、前記半導体基板の他方の面に
露出させて形成するとともに、前記第３の導電領域内に
形成してなる第１導電型の第５の導電領域と、前記半導
体基板の他方の面に露出させて形成するとともに、前記
第５の導電領域を貫通するように形成してなる第２導電
型の別の孔状導電領域と、前記半導体基板の一方の面に
露出させて形成するとともに、前記第１の導電領域内
に、且つ、前記半導体基板を平面的に見たときに前記別
の孔状導電領域と重なり合う部分を包含してなる第１導
電型の第６の導電領域を設けることが出来る。

【００２０】

【発明の実施の形態】以下に、本発明の第１の実施の形
態に係るサイリスタを図面に基づいて詳細に説明する。
図１は、本発明の第１の実施の形態に係るサイリスタを
示す断面図である。図１において、ゲート電極は省略さ
れているが、ゲート電極を形成しない二端子サイリスタ
としてもよい。１は半導体基板導電領域、２は第１Ｎ型
導電領域、３は第２Ｎ型導電領域、４は第１Ｐ型導電領
域、４１は第２Ｐ型導電領域、１０は第１電極、１１は
第２電極、３１は孔状導電領域、１８，１９，２０，２
１は絶縁体、５３はＰＮＰＮ構造、１００は半導体基板
である。

【００２１】図１に示されるように、本発明の第１の実
施の形態に係るサイリスタは、中央部にショートエミッ
タ構造を設定し、それを平面的に見て包含するように第
２Ｐ型導電領域を形成している。すなわち、Ｐ型の半導
体基板１００に第１Ｎ型導電領域２、第２Ｎ型導電領域
３を形成する。また、第１Ｎ型導電領域２内に第１Ｐ型
導電領域４を形成し、孔状導電領域３１を中央に設定
し、半導体基板１００を平面的に見たときに前記した孔
状導電領域３１を包含するように、第２Ｎ型導電領域３
内に第２Ｐ型導電領域４１を形成している。第１電極１
０は第１Ｐ型導電領域４と孔状導電領域３１の双方と電
気的に接続される。第２電極１１は、第２Ｎ型導電領域
３と第２Ｐ型導電領域４１の双方と電気的に接続され
る。

【００２２】なお、第２Ｐ型導電領域４１は、第１Ｐ型
導電領域４、第１Ｎ型導電領域２、半導体基板導電領域
１、第２Ｎ型導電領域３からなるＰＮＰＮ構造にとって
は無効領域となるため、出来るだけ小さい方がよい。し
かしながら、あまり小さくなると、負性特性を示しにく
くなるため小さ過ぎてもよくない。孔状導電領域３１
が、半導体基板１００を平面的に見たときに８０μｍの
直径を有する円形形状とした場合、２００μｍの直径を
有する円形形状とした第２Ｐ型導電領域４１を中心が一
致するように包含させて試作すると、従来よりも大幅に
耐量が改善されることが確認された。逆方向サージ電圧
の高いものほど、逆方向サージ電流の大きいものほど、
この傾向は顕著である。第２Ｐ型導電領域４１の大きさ
配置については、孔状導電領域の大きさや配置に依存す
るため、都度適当な条件を探すことが望ましい。

【００２３】第２Ｐ型導電領域４１は、第１Ｐ型導電領
域４を形成する際に、同時に拡散をすればよく、特別な
工程は特に必要ではないし、他の方法によって形成して
も問題はない。

【００２４】図１に示される構造においては、サージ防
護素子で重要となる保持電流やブレークオーバー電圧は
大きく変化しないため、特に大きな設計変更は必要な
い。従来構造は、図５に示すような等価回路となり、逆
方向電圧サージ或いは逆方向電流サージが侵入したとき
に逆バイアスとなるｎｐｎトランジスタＴＲ２のエミッ
タベース間の電圧Ｖ_ebが小さくなりにくいが、本発明で
は、図６に示すような等価回路となり、ｎｐｎトランジ
スタＴＲ２とｐｎｐトランジスタＴＲ３で構成されるサ
イリスタが新たに内在する。従って、電圧が印加された
ときに耐量を決定していたｎｐｎトランジスタＴＲ２の
Ｖ_ebが小さくなり易く、損失を発生しにくくなってい
る。

【００２５】従って、本発明の第１の実施の形態におけ
る構造では、従来のショートエミッタ構造よりも、損失
の発生が抑制されることになる。これは、耐量を理想状
態に近づけられることを意味し、素子破壊に繋がる過剰
な発熱を抑制出来、信頼性を向上させることが出来るよ
うになる。

【００２６】図１に示した構造の等価回路モデルは、図
６に示すものとなる。図６は、ゲート電極を有する場合
の等価回路図である。本発明はゲート電極を有しない二
端子サイリスタでも全く同様の改善を実現出来る。ま
た、図７に示すような、ゲートが２つあるＳＣＳ（Sili
con Controlled Switch）と呼ばれる四端子サイリスタ
でも全く同様の改善を実現出来る。本発明の実施の形態
に係るサイリスタにおいては、半導体基板１００の導電
型がＰ型でもＮ型でもよい。

【００２７】また、図１に示した構造では、製造上のば
らつきから、半導体基板１００を平面的に見たときに孔
状導電領域３１の位置と第２Ｐ型導電領域４１が必ず重
なるように余裕をもたせることが望ましい。なお、孔状
導電領域を不純物拡散によって形成する場合、深さ方向
と垂直な横方向にも不純物拡散が生じるため、孔状導電
領域の大きさには限界がある。

【００２８】なお、従来構造に対して新たに追加するこ
とになる第２Ｐ型導電領域４１は、点弧後のオン導通面
積の減少に繋がるため出来る限り小さい方がよいが、孔
状導電領域よりは等しいか又は大きい方が望ましいこと
は言うまでもなく、発明者が確認したところによれば、
数倍程度の大きさで良好な結果が得られた。

【００２９】更に、本発明の第２の実施の形態に係るサ
イリスタを図面に基づいて詳細に説明する。図８は、本
発明の第２の実施の形態に係るサイリスタを示す断面図
である。図８において、１は半導体基板導電領域、２は
第１Ｎ型導電領域、３は第２Ｎ型導電領域、４は第１Ｐ
型導電領域、４２，４３，４４は第２Ｐ型導電領域、１
０は第１電極、１１は第２電極、１８，１９，２０，２
１は絶縁体、３１，３２，３３は孔状導電領域、５４，
５５，５６はＰＮＰＮ構造、１００は半導体基板であ
る。

【００３０】本発明の第２の実施の形態に係るサイリス
タにおいては、前記した第１の実施の形態に係るサイリ
スタの構成に加えて、孔状導電領域が複数あり、半導体
基板１００を平面的に見たときにそれぞれに対応して第
２Ｐ型導電領域４２，４３，４４を重なり合うところに
配置する。

【００３１】前記のサイリスタでは、ゲート電極が省略
されているが、ゲート電極のない二端子サイリスタでも
よい。また、ゲート電極を有しない二端子サイリスタで
も全く同様の改善を実現出来る。更に、図７に示すよう
な、ゲートが２つあるＳＣＳ（Silicon Controlled Swi
tch）と呼ばれる四端子サイリスタでも全く同様の改善
を実現出来る。本発明の実施の形態に係るサイリスタに
おいては、半導体基板１００の導電型がＰ型でもＮ型で
もよい。

【００３２】更に、本発明の第３の実施の形態に係るサ
イリスタを図面に基づいて詳細に説明する。図９は、本
発明の第３の実施の形態に係るサイリスタを示す断面図
である。図９において、１は半導体基板導電領域、２は
第１Ｎ型導電領域、３は第２Ｎ型導電領域、４は第１Ｐ
型導電領域、４５は第２Ｐ型導電領域、１０は第１電
極、１１は第２電極、１８，１９，２０，２１は絶縁
体、３１，３２，３３は孔状導電領域、５７はＰＮＰＮ
構造、１００は半導体基板である。

【００３３】本発明の第３の実施の形態に係るサイリス
タにおいては、前記した第２の実施の形態に係るサイリ
スタの構成に加えて、半導体基板１００を平面的に見た
ときに複数の孔状導電領域に対応して第２Ｐ型導電領域
４５を重なり合うところに配置する。

【００３４】前記のサイリスタでは、孔状導電領域が複
数ある。これは、保持電流を大きくしたいサージ防護向
けのサイリスタでは耐量を大きくするためであり、比較
的小さい孔状導電領域を設定することが多く、３０個か
ら５０個近くになるものもある。そのような場合、各孔
状導電領域の間隔が狭くなることも多く、位置合わせを
考慮すると第２Ｐ型導電領域を図９に示すように、複数
の導電領域に対応させた方が設計上容易な場合がある。
前記のサイリスタでは、ゲート電極が省略されている
が、ゲート電極のない二端子サイリスタでもよい。ま
た、ゲート電極を有しない二端子サイリスタでも全く同
様の改善を実現出来る。更に、図７に示すような、ゲー
トが２つあるＳＣＳ（Silicon Controlled Switch）と
呼ばれる四端子サイリスタでも全く同様の改善を実現出
来る。本発明の実施の形態に係るサイリスタにおいて
は、半導体基板１００の導電型がＰ型でもＮ型でもよ
い。

【００３５】加えて、本発明の第４の実施の形態に係る
双方向型二端子サイリスタを図面に基づいて詳細に説明
する。図１１は、本発明の第４の実施の形態に係る双方
向型サイリスタを示す断面図である。図１１において、
１は半導体基板導電領域、１２は第１Ｎ型導電領域、３
は第２Ｎ型導電領域、４は第１Ｐ型導電領域、５は第３
Ｐ型導電領域、１０は第１電極、１１は第２電極、１
８，１９，２０，２１は絶縁体、３４，３５は孔状導電
領域、４６は第２Ｐ型導電領域、４７は第４Ｐ型導電領
域、５８，５９はＰＮＰＮ構造、１００は半導体基板で
ある。

【００３６】前記の双方向型サイリスタでは、前記の本
発明の第１の実施の形態における構造が逆並列接続され
たもので、図１０に示す従来構造を改良したものであ
る。図１０に示す二端子双方向型サイリスタは、サージ
防護素子として通信線の雷誘導サージからの保護素子と
して非常によく使用されている。逆並列接続されたもの
であるので、基本的な動作は同じであるが、この種の双
方向型のサイリスタの場合、従来構造に新たに追加する
第２Ｐ型導電領域４６と第４Ｐ型導電領域４７を、各々
第３Ｐ型導電領域５と第１Ｐ型導電領域４と同時に形成
可能なため、製造上のコストが殆どかからないという利
点がある。また、逆並列接続されているため順逆どちら
の方向で電気的サージが侵入しても、理想的にはブレー
クオーバー電圧で抑圧されるという特徴がある。

【００３７】ここで、第２Ｐ型導電領域４６或いは第４
Ｐ型導電領域４７がない場合、製造上のばらつきによっ
て点弧動作が標準より遅くなると、図１１中の破線５８
及び破線５９で示される領域にある半導体基板導電領域
１と第１Ｎ型導電領域２の境界或いは半導体基板導電領
域１と第２Ｎ型導電領域３の境界とその近傍が標準より
長い時間逆バイアス状態のままとなる。このような状態
になると、耐量低下に繋がる過剰な発熱を抑制しにくく
なって耐量を低下させることが起こり得る。なお、ブレ
ークオーバー電圧は、雪崩降伏或いはパンチスルーによ
り決定される。

【００３８】前記の双方向型サイリスタの場合、もとも
とブレークオーバー電圧が１５０〔Ｖ〕近辺までのもの
では、電圧がそれほど大きくならないため損失が小さ
く、さほど大きな問題にならなかったが、ブレークオー
バー電圧が２００〔Ｖ〕を超えるサイリスタになると、
製造上のばらつきから全体の１０数％近くで、突発的な
サージにより耐量が低下することがあった。しかしなが
ら、本発明の構成を採用すれば、それを１％以下とする
ことが確認出来た。第２Ｐ型導電領域４６、４７の大き
さ配置については、孔状導電領域の大きさや配置に依存
するため、都度適当な条件を探すことが望ましいことは
言うまでもないことである。

【００３９】

【発明の効果】このように本発明によれば、孔状導電領
域によるショートエミッタ構造において、前記孔状導電
領域に対向する１つのトランジスタに、半導体基板導電
領域、第２導電型の第３の導電領域、第１導電型の第４
の導電領域からなるトランジスタが追加されＰＮＰＮ構
造となり、たとえ完全な点弧はしないとしても、従来よ
り点弧特性に近い負性特性を示すようになり、逆方向電
圧サージや逆方向電流サージが侵入しても、損失が低減
され易く破壊しにくくなる。従って、突発的な異常電圧
が印加されるかまたは異常電流が流れ易い環境で使用さ
れるサイリスタ、或いは異常電圧又は異常電流から電子
回路系を保護するサージ防護素子等に用いるサイリスタ
において、耐量に対する信頼性の向上を図ることが出来
る。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態に係るサイリスタ
を示す断面図である。

【図２】従来技術に係るサイリスタを示す断面図であ
る。

【図３】従来技術に係るサイリスタの順方向の電気的
特性を示すグラフである。

【図４】従来技術に係るサイリスタの断面図である。

【図５】従来技術に係るサイリスタの等価回路図であ
る。

【図６】図１に示した三端子サイリスタの等価回路図
である

【図７】図１に示した四端子サイリスタの等価回路図
である。

【図８】本発明の第２の実施の形態に係るサイリスタ
を示す断面図である。

【図９】本発明の第３の実施の形態に係るサイリスタ
を示す断面図である。

【図１０】従来の双方向型サイリスタを示す断面図で
ある。

【図１１】本発明の第４の実施の形態に係る双方向型
サイリスタを示す断面図である。

【符号の簡単な説明】

１半導体基板導電領域２第１Ｎ型導電領域３第２Ｎ型導電領域４第１Ｐ型導電領域５第３Ｐ型導電領域１０第１電極１１第２電極１８絶縁体１９絶縁体２０絶縁体２１絶縁体３１孔状導電領域３２孔状導電領域３３孔状導電領域３４孔状導電領域３５孔状導電領域４１第２Ｐ型導電領域４２第２Ｐ型導電領域４３第２Ｐ型導電領域４４第２Ｐ型導電領域４５第２Ｐ型導電領域４６第２Ｐ型導電領域４７第４Ｐ型導電領域５１ＰＮＰＮ構造５２ＰＮＰＮ構造５３ＰＮＰＮ構造５４ＰＮＰＮ構造５５ＰＮＰＮ構造５６ＰＮＰＮ構造５７ＰＮＰＮ構造１００半導体基板

Claims

【特許請求の範囲】

【請求項１】第１導電型の半導体基板に、前記半導体
基板の一方の面に露出させて形成してなる第２導電型の
第１の導電領域と、前記半導体基板の一方の面に露出させて形成するととも
に、前記第１の導電領域内に形成してなる前記第１の導
電領域とは反対型の第１導電型の第２の導電領域と、前記半導体基板の一方の面に露出させて形成するととも
に、前記第２の導電領域を貫通するように形成してなる
第２導電型の孔状導電領域と、前記半導体基板の一方の面に背向する他方の面に露出さ
せて形成してなる第２の導電型の第３の導電領域と、前記半導体基板の他方の面に露出させて形成するととも
に、前記第３の導電領域内に、且つ、前記半導体基板を
平面的に見たときに前記孔状導電領域と重なり合う部分
を包含してなる第１導電型の第４の導電領域を有するこ
とを特徴とするサイリスタ。
【請求項２】前記孔状導電領域をＮ（Ｎ≧２）個形成
し、前記半導体基板を平面的に見て全ての前記孔状導電
領域が第４の導電領域に包含されるように形成してなる
ことを特徴とする請求項１に記載のサイリスタ。
【請求項３】前記孔状導電領域をＮ（Ｎ≧２）個形成
するとともに、前記第４の導電領域をＭ（Ｍ≧２）個形
成し、前記半導体基板を平面的に見て全ての前記孔状導
電領域がいずれかの前記第４の導電領域に各々包含され
るように形成してなることを特徴とする請求項１に記載
のサイリスタ。
【請求項４】前記孔状導電領域及び前記第４の導電領
域をそれぞれＮ（Ｎ≧２）個ずつ形成するとともに、前
記半導体基板を平面的に見て前記孔状導電領域及び前記
第４の導電領域がそれぞれ同一形状かつ同一面積になる
ようにし、且つ、Ｎ個の前記孔状導電領域が各々異なる
前記第４の導電領域に包含されるように形成してなるこ
とを特徴とする請求項１に記載のサイリスタ。
【請求項５】さらに、前記半導体基板の他方の面に露
出させて形成するとともに、前記第３の導電領域内に形
成してなる第１導電型の第５の導電領域と、前記半導体基板の他方の面に露出させて形成するととも
に、前記第５の導電領域を貫通するように形成してなる
第２導電型の別の孔状導電領域と、前記半導体基板の一方の面に露出させて形成するととも
に、前記第１の導電領域内に、且つ、前記半導体基板を
平面的に見たときに前記別の孔状導電領域と重なり合う
部分を包含してなる第１導電型の第６の導電領域を有す
ることを特徴とする請求項１乃至請求項４のいずれか一
項に記載のサイリスタ。