JP4907341B2 - サイリスタ - Google Patents
サイリスタ Download PDFInfo
- Publication number
- JP4907341B2 JP4907341B2 JP2006513774A JP2006513774A JP4907341B2 JP 4907341 B2 JP4907341 B2 JP 4907341B2 JP 2006513774 A JP2006513774 A JP 2006513774A JP 2006513774 A JP2006513774 A JP 2006513774A JP 4907341 B2 JP4907341 B2 JP 4907341B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive region
- type conductive
- semiconductor substrate
- type
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 claims description 125
- 239000000758 substrate Substances 0.000 claims description 106
- 239000012535 impurity Substances 0.000 claims description 53
- 230000002093 peripheral effect Effects 0.000 claims description 27
- 238000009792 diffusion process Methods 0.000 description 45
- 239000012212 insulator Substances 0.000 description 34
- 230000015556 catabolic process Effects 0.000 description 32
- 230000005527 interface trap Effects 0.000 description 21
- 230000000903 blocking effect Effects 0.000 description 17
- 230000008859 change Effects 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8611—Planar PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Description
【技術分野】
【０００１】
本発明は、半導体装置、さらに異常電圧又は異常電流から電子回路系を保護する過電圧保護用半導体サイリスタに関するものである。
【背景技術】
【０００２】
ダイオードやサイリスタは、家電製品、車載用電子基板、電話回線などの通信回線に発生した異常電圧から電子回路を保護する過電圧保護用半導体装置として、幅広く用いられている。
【０００３】
図２は、従来技術に係るダイオードを示す断面図である。図２において、１は半導体基板導電領域、２は第１Ｐ型導電領域、３は第１Ｎ型導電領域、１０は第１電極、１１は第２電極、２０，２１は絶縁体、１００は半導体基板である。また、図４は、図２に示したダイオードの逆方向特性を示すグラフである。
【０００４】
半導体基板１００は、Ｎ型の導電型を有するものである。第１Ｐ型導電領域２は、半導体基板１００内部に不純物拡散によって形成されたＰ型の導電型を有するものである。第１Ｎ型導電領域３は、半導体基板１００内部に不純物拡散によって形成されたＮ型の導電型を有するものである。半導体基板導電領域１は、第１Ｐ型導電領域２及び第１Ｎ型導電領域３を形成していない残余の部分である。絶縁体２０、２１は、露出した半導体基板導電領域１と第１Ｐ型導電領域２の接合界面の安定化のために形成されるもので、通常はシリコンを酸化して得られるシリコン酸化膜である。第１電極１０及び第２電極１１は、半導体基板１００の両主面に形成された電極である。ここで、第１電極１０は、第１Ｐ型導電領域２と電気的に接続される。また、第２電極１１は、第１Ｎ型導電領域３と電気的に接続される。絶縁体２０、２１は、界面の安定化のために形成されるもので、通常はシリコンを酸化して得られるシリコン酸化膜である。
【０００５】
図２に示したダイオードにおいて、半導体基板１００の第１Ｐ型導電領域２を設けた面の側（以下、この面の側を上面側とする。これ以降に説明する他のダイオードについても、半導体基板１００の第１Ｐ型導電領域２を設けた面の側を上面側とする。）を、第１Ｎ型導電領域３を設けた面の側（以下、下面側とする。これ以降に説明する他のダイオードについても、半導体基板１００の第１Ｎ型導電領域３を設けた面の側を下面側とする。）に対して正の電位とする電圧の印加方向を順方向（これ以降に説明する他のダイオードの電圧の印加方向についても、この方向を順方向とする。）とする。逆に、上面側を下面側に対して負の電位とする電圧の印加方向を逆方向（これ以降に説明する他のダイオードの電圧の印加方向についても、この方向を逆方向とする。）とする。
【０００６】
図４は、図２に示したダイオードの逆方向の電気的特性を示すグラフである。図４に示すように、逆方向においては、第１Ｐ型導電領域２と第１Ｎ型導電領域３の接合界面においてブレークダウン電圧に達すると電子と正孔の発生が活発に生じて逆方向電圧が制限される。
【０００７】
以上のような逆方向特性を有するダイオードは、前記したように、ブレークダウン電圧Ｖｂでサージ電圧を抑圧するが、静電気放電のようにナノ秒単位のかなり速い電気的サージに対してもその応答が非常に早いために、高い信頼性を要求される車載用の電子機器のように静電気によるサージ電圧を拾い易いところでは殆ど利用されている状況にある（例えば、特許文献１を参照）。
【０００８】
また、半導体材料で出来ているため、電気的サージによって消耗するところがなく長期間に亘って信頼性を維持することが可能であるという保守上の大きな利点を有している。
【０００９】
ところが、このような利点を有するダイオードにおいても、高温下で長時間使用するに従って、ブレークダウン電圧が変化する場合がある。これは、第１Ｐ型導電領域２と半導体基板導電領域１の境界面９及び境界面９近傍のうち絶縁体２０，２１に隣接する領域において界面電荷や界面トラップの電子的状態が変化するためであると考えられるが、クリーンルーム等の製造環境や使用材料に含まれる不純物を非常に正確に制御する必要がある。
【００１０】
しかしながら、前記した製造環境や使用材料の不純物制御等には大きなコストがかかるため、その実施には限界があった。
【００１１】
図３は、従来技術に係るサイリスタを示す断面図である。図３において、１０１は半導体基板導電領域、１０２は第１Ｎ型導電領域、１０３は第２Ｎ型導電領域、１０４は第１Ｐ型導電領域、１１０は第１電極、１１１は第２電極、１２０，１２１，１２２，１２３は絶縁体、２００は半導体基板である。また、図５は、図３に示したサイリスタの順方向特性を示すグラフである。
【００１２】
半導体基板２００は、Ｐ型の導電型を有するものである。第１Ｎ型導電領域１０２及び第２Ｎ型導電領域１０３は、半導体基板２００内部に不純物拡散によって形成されたＮ型の導電型を有するものである。第１Ｐ型導電領域１０４は、半導体基板２００内部に不純物拡散によって形成されたＰ型の導電型を有するものである。半導体基板導電領域１０１は、第１Ｎ型導電領域１０２、第２Ｎ型導電領域１０３及び第１Ｐ型導電領域１０４を形成していない残余の部分である。第１電極１１０及び第２電極１１１は、半導体基板２００の両主面に形成された電極である。ここで、第１電極１１０は、第１Ｐ型導電領域１０４と第１Ｎ型導電領域１０２の双方と電気的に接続される。また、第２電極１１１は、第２Ｎ型導電領域３と電気的に接続される。
【００１３】
図３に示したサイリスタにおいて、半導体基板２００の第１Ｎ型導電領域１０２を設けた面の側（以下、上面側とする。これ以降に説明する他のサイリスタについても、半導体基板２００の第１Ｎ型導電領域１０２を設けた面の側を上面側とする。）を、第２Ｎ型導電領域１０３を設けた面の側（以下、下面側とする。これ以降に説明する他のサイリスタについても、半導体基板２００の第２Ｎ型導電領域１０３を設けた面の側を下面側とする。）に対して正の電位とする電圧の印加方向を順方向（これ以降に説明する他のサイリスタの電圧の印加方向についても、この方向を順方向とする。）とする。逆に、上面側を下面側に対して負の電位とする電圧の印加方向を逆方向（これ以降に説明する他のサイリスタの電圧の印加方向についても、この方向を逆方向とする。）とする。
【００１４】
図５は、図３に示したサイリスタの順方向の電気的特性を示すグラフである。図５に示すように、順方向においては、第１Ｐ型導電領域１０４をエミッタ、第１Ｎ型導電領域１０２をベース、半導体基板導電領域１０１をコレクタとするＰＮＰトランジスタと、第２Ｎ型導電領域１０３をエミッタ、半導体基板導電領域１０１をベース、第１Ｎ型導電領域１０２をコレクタとするＮＰＮトランジスタの間で電子と正孔の交換が行なわれて、オフ状態からオン状態へ移行する点弧動作が行なわれる。
【００１５】
すなわち、最初オフ状態にあった図３のサイリスタにおいて、第１電極１１０と第２電極１１１との間に印加される順方向電圧が、図５のブレークオーバー電圧Ｖｂに達すると雪崩降伏或いはパンチスルーにより電流が流れるようになる。すなわち、逆バイアス状態にある第１Ｎ型導電領域１０２と半導体基板導電領域１０１の境界面１９０及びこの境界面１９０近傍において、電子と正孔の交換が活発に行なわれるようになる。そして、前記のＰＮＰトランジスタのベースと前記のＮＰＮトランジスタのコレクタが共通の第１Ｎ型導電領域１０２であるため、サイリスタが点弧してオン状態へ遷移する。前記したブレークオーバー電圧に達したときに空乏層が最大に広がることは言うまでもないことである。
【００１６】
なお、ＰＮＰＮ構造からなるサイリスタが点弧動作してオフ状態からオン状態へ移行することは周知の事実であるので、ここでは内部動作のより詳細な説明については省略するが、図３に示す構造では第１Ｎ型導電領域１０２の周辺部が曲率をもっていて局所的に電界強度が大きくなるため、雪崩降伏によって点弧動作が開始する場合、点弧の引き金となる電流は、第１Ｐ型導電領域１０４が位置する第１Ｎ型導電領域１０２の周辺部から当該第１Ｎ型導電領域１０２の中央付近に向かって流れる。
【００１７】
以上のような点弧動作を行うサイリスタは、前記したように、ブレークオーバー電圧Ｖｂでサージ電圧を抑圧する。従って、静電気放電よりは変化が緩和であるもののエネルギーの大きな雷誘導サージのようにマイクロ秒単位の電気的サージに対しては、その応答が他のサージ防護素子、例えば避雷管や金属酸化物バリスタなどと比較して非常に速いために、高い信頼性を要求される通信ネットワーク系の電子機器のように雷誘導サージを拾い易いところでは殆ど利用されている状況にある。
【００１８】
また、半導体材料で出来ているため、サージ電流によって消耗するところがなく長期間に亘って信頼性を維持することが可能であるという保守上の大きな利点を有している。
【００１９】
ところが、このような利点を有するサイリスタにおいても、高温下で長時間使用するに従って、ブレークオーバー電圧が変化する場合がある。これは、第１Ｎ型導電領域１０２と半導体基板導電領域１０１の境界面及びこの境界面１９０近傍のうち絶縁体１２０，１２１に隣接する領域において界面電荷や界面トラップの電子的状態が変化するためであると考えられるが、クリーンルーム等の製造環境や使用材料に含まれる不純物を非常に正確に制御する必要がある。
【００２０】
しかしながら、前記した製造環境や使用材料の不純物制御等には大きなコストがかかるため、その実施には限界があった。
【特許文献１】
特開２００２−３７３８９７
【発明の開示】
【発明が解決しようとする課題】
【００２１】
本発明は、従来構造のサイリスタをさらに改良して、ブレークオーバー電圧が高温下でも変動しないこと、すなわち過電圧保護用半導体装置において阻止電圧を安定させることを目的としている。
【課題を解決するための手段】
【００２２】
上記課題を解決するための手段として、本発明は、第１導電型の半導体基板の一方の面に露出させて形成してなる該半導体基板とは反対型の第２導電型の第１の導電領域と、前記一方の面に露出させると共に前記第１の導電領域内に形成してなる第１導電型の第２の導電領域と、前記半導体基板の前記一方の面に背向する他方の面に露出させて形成してなる第２導電型の第３の導電領域を有するサイリスタにおいて、前記第１の導電領域に隣接する又は該第１の導電領域の周辺部に部分的に重なり合うように形成してなる第２導電型の第４の導電領域を設け、前記第４の導電領域の不純物濃度は、前記第１の導電領域の不純物濃度より小さく、かつ前記第４の導電領域は前記第１の導電領域より深く形成されており、前記第１の導電領域の不純物濃度の濃度勾配が前記第４の導電領域の不純物濃度の濃度勾配より大きく設定され、ブレークオーバーが前記第４の導電領域の内周部又は前記第１の導電領域で生じることを特徴とするものとした。
【００２３】
前記したサイリスタの構成においては、ブレークオーバーのトリガーとなる雪崩降伏或いはパンチスルーが、露出した第４の導電領域と半導体基板導電領域の境界面及びその近傍では決定されないため、露出した第４の導電領域と半導体基板導電領域の境界面及びその近傍における界面電荷又は界面トラップの電子状態が変化してもブレークオーバー電圧を安定させることが出来るようになる。すなわち、前記した構成においては、第４の導電領域の内周部または第１の導電領域でブレークオーバー電圧が決定される。
【００２４】
よって、図３に示した従来構造と比較して、阻止電圧が安定した過電圧保護用半導体装置を実現することが出来るようになる。
【００２６】
また、上記のサイリスタにおいて、前記第４の導電領域は、前記半導体基板を平面的に見たときに前記第１の導電領域を取り囲んでいることを特徴とすることができる。
【００２７】
よって、前記第４の導電領域の内周部若しくは前記内周部の近傍又は前記第１の導電領域若しくは前記第１の導電領域の近傍でブレークオーバーをさらに確実に発生させることができる。
【００２８】
さらに、前記第４の導電領域は、前記一方の面に露出していることを特徴とすることができる。
【００２９】
よって、前記第４の導電領域の内周部若しくは前記内周部の近傍又は前記第１の導電領域若しくは前記第１の導電領域の近傍でブレークオーバーをさらに確実に発生させることができる。
【００３０】
くわえて、本発明は、以上の構成において、前記第２の導電領域が複数設けてあってもよい。
【００３１】
また、本発明は、第１導電型の半導体基板の一方の面に露出させて形成してなる該半導体基板とは反対型の第２導電型の第１の導電領域と、前記一方の面に露出させると共に前記第１の導電領域内に形成してなる第１導電型の第２の導電領域と、前記半導体基板の前記一方の面に背向する他方の面に露出させて形成してなる第２導電型の第３の導電領域と、前記一方の面に背向する他方の面に露出させて前記第３の導電領域内に形成してなる第１導電型の第５の導電領域を有するサイリスタにおいて、前記第１の導電領域に隣接する又は該第１の導電領域の周辺部に部分的に重なり合うように形成してなる第２導電型の第４の導電領域と、前記第３の導電領域に隣接する又は該第３の導電領域の周辺部に部分的に重なり合うように形成してなる第２導電型の第６の導電領域を設け、前記第４の導電領域の不純物濃度は、前記第１の導電領域の不純物濃度より小さく、かつ前記第４の導電領域は前記第１の導電領域より深く形成されており、前記第１の導電領域の不純物濃度の濃度勾配が前記第４の導電領域の不純物濃度の濃度勾配より大きく設定され、前記第６の導電領域の不純物濃度は、前記第３の導電領域の不純物濃度より小さく、かつ第６の導電領域は第３の導電領域より深く形成されており、前記第３の導電領域の不純物濃度の濃度勾配が前記第６の導電領域の不純物濃度の濃度勾配より大きく設定され、ブレークオーバーが前記第４の導電領域の内周部又は前記第１の導電領域、又は前記第６の導電領域の内周部又は前記第３の導電領域で生じることを特徴とするものとした。
【００３２】
前記した構成においては、順逆方向共にブレークオーバーのトリガーとなるブレークダウン電圧が、露出した第４の導電領域と半導体基板導電領域の境界面及びその近傍若しくは露出した第６の導電領域と半導体基板導電領域の境界面及びその近傍では決定されないため、露出した第４の導電領域と半導体基板導電領域の境界面及びその近傍又は露出した第６の導電領域と半導体基板導電領域の境界面及びその近傍における界面電荷若しくは界面トラップの電子状態が変化してもブレークオーバー電圧を安定させることが出来るようになる。すなわち、前記した構成においては、第４の導電領域の内周部若しくは第１の導電領域又は第６の導電領域の内周部若しくは第３の導電領域でブレークオーバー電圧が決定される。
【００３３】
よって、図３に示した従来構造と比較して、阻止電圧が安定したサイリスタを実現することが出来るようになる。
【００３５】
また、本発明は、以上のサイリスタにおいて、前記第４の導電領域は、前記半導体基板を平面的に見たときに前記第１の導電領域を取り囲んでいるものとしてもよい。
【００３６】
さらに、本発明は、以上のサイリスタにおいて、前記第６の導電領域は、前記半導体基板を平面的に見たときに前記第３の導電領域を取り囲んでいるものとしてもよい。
【００３７】
くわえて、本発明は、以上のサイリスタにおいて、前記第４の導電領域は、前記一方の面に露出しているものとしてもよい。
【００３８】
また、本発明は、以上のサイリスタにおいて、前記第６の導電領域は、前記他方の面に露出しているものとしてもよい。
【００３９】
また、本発明は、以上のサイリスタにおいて、前記一方の面に露出させると共に前記第２の導電領域を貫通するように形成してなる第２導電型の第７の導電領域をさらに形成してもよい。この場合、上面側で所謂ショートエミッタ構造が形成される。
【００４０】
また、前記一方の面に背向する他方の面に露出させると共に前記第５の導電領域を貫通するように形成してなる第２導電型の第８の導電領域をさらに設けてもよい。この場合、下面側で所謂ショートエミッタ構造が形成される。
【００４１】
さらに、本発明は、以上の構成において、前記第２の導電領域、前記第５の導電領域、前記第７の導電領域、前記第８の導電領域のいずれか１つまたは２つ以上が複数あってもよい。
【発明の効果】
【００４２】
このように本発明によれば、阻止電圧を決定する領域が、半導体基板表面に露出したＰＮ接合とその近傍ではなくなる。そのため、半導体基板表面に露出したＰＮ接合とその近傍に存在する界面電荷や界面トラップの電子状態が変化しても阻止電圧が変動しにくくなる。従って、高温下に長時間晒されても阻止電圧が安定した過電圧保護用半導体装置を実現することが容易になる。
【発明を実施するための最良の形態】
【００４３】
以下に、本発明の実施の形態に係るサイリスタについて説明する。なお、本発明は、以下に説明する実施の形態にのみ適用可能なものではなく、サイリスタの構造を有する半導体装置であれば、絶縁ゲート型電界効果トランジスタなど他種の素子構造を併せ持つ複合型半導体装置などにも好ましく適用できるものである。
【００４４】
最初に、後述する本発明のサイリスタの説明を補助するダイオードを図面に基づいて詳細に説明する。図１は、後述する本発明のサイリスタの説明を補助するダイオードを示す断面図である。図１において、１は半導体基板導電領域、２は第１Ｐ型導電領域、３は第１Ｎ型導電領域、１０は第１電極、１１は第２電極、２０，２１は絶縁体、４０，４１は第２Ｐ型導電領域、１００は半導体基板である。
【００４５】
半導体基板１００は、角筒形を有するシリコンで、Ｎ型の導電型を有する。半導体基板１００に、第１Ｐ型導電領域２、第１Ｎ型導電領域３を形成する。また、第１Ｐ型導電領域２に隣接して第２Ｐ型導電領域４０，４１を形成する。半導体基板導電領域１は、第１Ｐ型導電領域２、第１Ｎ型導電領域３及び第２Ｐ型導電領域４０，４１を形成していない残余の部分である。ここで第１Ｐ型導電領域２と第２Ｐ型導電領域４０，４１は第１電極１０と電気的に接続され、第１Ｎ型導電領３は第２電極１１と電気的に接続される。
【００４６】
また、第１Ｐ型導電領域２と第２Ｐ型導電領域４０，４１は、適当なマスクを用いてＰ型の不純物を外部から導入後、高温拡散によって形成される。ここで、ブレークダウンが半導体基板導電領域１と第１Ｐ型導電領域２の境界面で生じるように、深い拡散を実施して半導体基板導電領域１と第２Ｐ型導電領域４０，４１の境界面近傍の第２Ｐ型導電領域４０，４１の濃度を第１Ｐ型導電領域２より小さくする。第１Ｎ型導電領域３は、Ｎ型の不純物を外部から導入後、高温拡散によって形成される。
【００４７】
また必要に応じて、第１電極１０と接する領域及び第２電極１１と接する領域の導電率を大きくするために別のマスクによって第１Ｐ型導電領域２及び第１Ｎ型導電領域３を形成することも勿論可能である。例えば、第１Ｐ型導電領域２及び第１Ｎ型導電領域３の不純物拡散を実施した後で、第１Ｐ型導電領域２及び第１Ｎ型導電領域３のなかの第１電極１０及び第２電極１１と接する領域の抵抗値を小さくするために、別途Ｐ型及びＮ型の高濃度の不純物を導入した後、高温拡散を行ってもよい。他の導電領域も必要に応じて複数の拡散によって形成してよいが、普通は１回の拡散で形成する。
【００４８】
Ｎ型とＰ型の不純物拡散工程が全て終了した後、酸化膜などの絶縁体２０，２１を積層して形成し、さらに第１電極１０，第２電極１１を形成するためにエッチングで絶縁体２０，２１に開口部（拡散窓）を形成する。その後、第１電極１０と第２電極１１の形成を行なう。
【００４９】
なお、絶縁体２０，２１は、通常はシリコン酸化膜などで形成する。製造するダイオードの特性に悪影響を与えないならばシリコン窒化膜やガラスで構成することも可能であり、複数の絶縁体からなる多層構造で形成してもよい。
【００５０】
第２Ｐ型導電領域４０，４１は、第１Ｐ型導電領域２を囲むように枠状に形成することが好ましい。その理由は、第１Ｐ型導電領域２を囲むことによって、後述するブレークダウン電圧が半導体基板１００と絶縁体２０，２１との間の界面電荷や界面トラップの状態の影響を受けなくなるという作用を確実に奏することが出来るからである。なお、枠状に形成せずに分割して複数形成することも可能であるが、この場合は第１Ｐ型導電領域２の角部に形成することが好ましい。また、独立した小さい島状の領域としてこれらを多数配置するようにしてもよい。また、第１Ｐ型導電領域２は、円形や楕円形など他の形状であってもよい。さらに、半導体基板１００の形状も、角筒形に限られるものではなく、円筒形など他の形状であってもよい。
【００５１】
続けて、後述する本発明のサイリスタの説明を補助するダイオードの動作の特徴について説明する。図１に示されるように、後述する本発明のサイリスタの説明を補助するダイオードは、逆方向でブレークダウンが半導体基板導電領域１と第１Ｐ型導電領域２の境界面で生じるように形成している。従って、絶縁体２０，２１と半導体基板１００の間で生じる界面電荷や界面トラップの電子状態がブレークダウン電圧に与える影響は殆どなく、界面電荷や界面トラップの電子状態の変化に起因する阻止電圧の変動がほとんど見られなくなる。
【００５２】
さらに、逆方向電圧でブレークダウンが半導体基板導電領域１と第１Ｐ型導電領域２の境界面で生じ、ブレークダウン電圧に変動を生じない理由について詳しく述べる。図１０は、ブレークダウン電圧の安定化メカニズムに関する数式の説明を補助する断面図である。
【００５３】
ここで、図１０の水平方向をx、垂直方向をyとして第１Ｐ型導電領域２の２次元濃度分布Ｎ１は次式で近似することが出来る。
【００５４】
【式１】
【００５５】
ここで、expは指数関数、erfcは補誤差関数、Ns1は第１Ｐ型導電領域２の表面濃度、xc1は第１Ｐ型導電領域２のx方向の特性深さ、yc1は第１Ｐ型導電領域２のｙ方向の特性深さ、ｙ＝０は半導体基板表面、x１は第１Ｐ型導電領域２形成時の拡散窓の左端、x２は第１Ｐ型導電領域２形成時の拡散窓の右端である。また、拡散マスクに孔が空けられ、x＝x１からx＝x２の拡散窓を通じて拡散が行なわれると仮定している。
【００５６】
この近似式は、例えば深さが３０μｍ程度の深い拡散を行なうときに実際の濃度分布と比較的よく一致する。ただし、シリコン半導体基板中の不純物拡散のメカニズムは単純ではないことが知られており、不純物原子の種類並びに拡散の方法若しくは時間などによっては上式の近似の精度が十分でないこともありえる。
【００５７】
同様に、第２Ｐ型導電領域４０の２次元濃度分布N2aと第２Ｐ型導電領域４１の２次元濃度分布N2bは水平方向をx、垂直方向をyとして各々次式で近似することが出来る。
【００５８】
【式２】
【００５９】
【式３】
【００６０】
ここで、Ns2は第２Ｐ型導電領域４０，４１の表面濃度、xc2は第２Ｐ型導電領域４０，４１のx方向の特性深さ、yc2は第２Ｐ型導電領域４０，４１のｙ方向の特性深さ、ｙ＝０は半導体基板表面、x３は第２Ｐ型導電領域４０形成時の拡散窓の左端、x４は第２Ｐ型導電領域４０形成時の拡散窓の右端、x５は第２Ｐ型導電領域４１形成時の拡散窓の左端、x６は第２Ｐ型導電領域４１形成時の拡散窓の右端である。また、拡散マスクに孔が空けられx＝x１からx＝x２の拡散窓とx＝x３からx＝x４の拡散窓を通じて同時に且つ同一方法で拡散が行なわれると仮定している。この近似式は、前記第１Ｐ型導電領域２の場合と同じように、不純物原子の種類並びに拡散の方法若しくは時間などによっては精度が十分でないこともありえる。
【００６１】
ここで、第２Ｐ型導電領域４０，４１は、半導体基板１００を上面から見て第１Ｐ型導電領域２の外側から隣接するように、又は、第１Ｐ型導電領域２の周辺部に部分的に重なり合うように形成する。従って、例えば第１Ｐ型導電領域２を取り囲むように枠状に形成するので、
【００６２】
【式４】
【００６３】
【式５】
の関係がある。
【００６４】
また、前記第１Ｐ型導電領域２の半導体基板導電領域１との接合深さをxｊ１、前記第２Ｐ型導電領域４０，４１の半導体基板導電領域１との接合深さをxｊ２とすると、半導体基板導電領域１の濃度をNBとして次式の関係がある。
【００６５】
【式６】
【００６６】
【式７】
【００６７】
ここで、第１Ｐ型導電領域２は、同じＰ型の導電領域である第２Ｐ型導電領域４０，４１が上面から見て第１Ｐ型導電領域２の端部すなわちx＝x１とそれを含む近傍並びにx＝x２とそれを含む近傍に形成されるので、前記第１Ｐ型導電領域２でブレークダウンが生じる場合、そのブレークダウンの電圧は半導体基板導電領域NB、表面濃度NS1、前記接合深さxｊ１で決まると考えられる。すなわち、前記ブレークダウンの電圧Vｂ１は次式で近似出来る。
【００６８】
【式８】
【００６９】
また、第２Ｐ型導電領域４０，４１は、第１Ｐ型導電領域２を上面から見て第１Ｐ型導電領域２を取り囲むと共に第１Ｐ型導電領域２より深く形成されるため、x＝x３若しくはその近傍並びにx＝x６若しくはその近傍で示される外周部（外側、すなわち第１Ｐ型導電領域２とは反対側の周辺部）に曲率rで示される端部と、x＝x４若しくはその近傍並びにx＝x５若しくはその近傍で示される内周部に曲率rで示される端部とを有する。
【００７０】
前記外周部の端部と前記内周部の端部は、その曲率が第２P型導電領域４０，４１の中央部分（x＝(x３＋x４）／２、x＝(x５＋x６）／２）の曲率よりは小さい。ちなみに、第２Ｐ型導電領域４０，４１の中央部分（x＝(x３＋x４）／２、x＝(x５＋x６）／２）の曲率は、第２Ｐ型導電領域４０，４１の拡散窓の水平方向の大きさ（W＝x４−x３、x６−x５）が前記接合深さxｊ２より十分大きい場合、略無限大である。
【００７１】
従って、第２Ｐ型導電領域４０，４１と半導体基板導電領域１の接合部が逆バイアス状態にあるとき、前記端部で電界強度が強くなる。そのため、第２Ｐ型導電領域４０，４１でブレークダウンが発生する場合、ブレークダウンが始まるポイントは前記端部となる。
【００７２】
ブレークダウン電圧は第２Ｐ型導電領域４０，４１と半導体基板導電領域１の接合部とその近傍で発生する電界分布と密接な関係があるが、特に、第２Ｐ型導電領域４０，４１の外周部とその近傍の電界分布は半導体基板１００と絶縁体２０，２１の間の界面電荷や界面トラップの状態の影響を受ける。すなわち、第２Ｐ型導電領域４０，４１の外周部でブレークダウンが発生する場合、そのブレークダウン電圧Ｖｂ２は次式で近似出来る。
【００７３】
【式９】
ここで、Qssは界面電荷密度である。
【００７４】
第２Ｐ型導電領域の内周部５０，５１でブレークダウンが発生する場合、半導体基板１００と絶縁体２０，２１との間の界面電荷や界面トラップの状態の影響を受けにくいと考えられるので、そのブレークダウン電圧Ｖｂ２iは次式で近似出来る。
【００７５】
【式１０】
ここで、不純物の濃度勾配ａは、二次元的に捉えると二点間の距離ｑに対する二点間の濃度差Ｎの比であると考えられるので、第１Ｐ型導電領域２の濃度勾配a1は次式で表わされる。ところで、この濃度勾配a1が大きくなると第１Ｐ型導電領域２のブレークダウン電圧Ｖｂ１は小さくなる傾向がある。
【００７６】
【式１１】
【００７７】
また、同様に第２Ｐ型導電領域４０，４１の次式で表わされる濃度勾配a2が大きくなると第２Ｐ型導電領域４０，４１のブレークダウン電圧Ｖｂ２，Ｖｂ２iは小さくなる傾向がある。
【００７８】
【式１２】
【００７９】
そこで、後述する本発明のサイリスタの説明を補助するダイオードでは、第１Ｐ型導電領域２の前記濃度勾配a1のx＝（x１＋x２）／２、ｙ＝xｊ１での値が、第２Ｐ型導電領域４０，４１の前記濃度勾配a2のx＝（x３＋x４）／２若しくはx＝（x５＋x６）／２、ｙ＝xｊ１での値より大きくなるようにしている。
【００８０】
すなわち、前記a1と前記a2の間に
【００８１】
【式１３】
の関係が成り立つようにしている。
【００８２】
従って、
【００８３】
【式１４】
となり、後述する本発明のサイリスタの説明を補助するダイオードでは、ブレークダウン電圧が半導体基板１００と絶縁体２０，２１との間の界面電荷や界面トラップの状態の影響を受けなくなるという作用が得られる。
【００８４】
勿論、設計によっては第２Ｐ型導電領域の内周部５０，５１でブレークダウンが生じることもあり得る。しかし、その場合でも界面電荷や界面トラップの電子状態がブレークダウン電圧に与える影響は殆どなく、界面電荷や界面トラップの電子状態の変化に起因する阻止電圧の変動がほとんど見られなくなる。
【００８５】
以上のように、後述する本発明のサイリスタの説明を補助するダイオードの構造によれば、ブレークダウン電圧が安定して阻止電圧の変動が殆どない過電圧保護用半導体装置としてのダイオードを実現することが出来る。
【００８６】
本発明の第１の実施の形態に係るサイリスタを図面に基づいて説明する。図６は、本発明の第１の実施の形態に係るサイリスタを示す断面図である。図６において、１０１は半導体基板導電領域、１０２は第１Ｎ型導電領域、１０３は第２Ｎ型導電領域、１０４は第１Ｐ型導電領域、１１０は第１電極、１１１は第２電極、１２０，１２１，１２２，１２３は絶縁体、１４０，１４１は第３Ｎ型導電領域、２００は半導体基板である。
【００８７】
半導体基板２００は、角筒形を有するシリコンで、Ｐ型の導電型を有する。半導体基板２００に、第１Ｎ型導電領域１０２、第２Ｎ型導電領域１０３を形成する。また、第１Ｎ型導電領域１０２内に第１Ｐ型導電領域１０４を形成する。ここで第１Ｎ型導電領域１０２と第１Ｐ型導電領域１０４は第１電極１１０と電気的に接続され、第２Ｎ型導電領域１０３は第２電極１１１と電気的に接続される。さらに、第３Ｎ型導電領域１４０，１４１を第１Ｎ型導電領域１０２に隣接するように配置する。
【００８８】
また、第１Ｎ型導電領域１０２、第２Ｎ型導電領域１０３、第３Ｎ型導電領域１４０，１４１は、適当なマスクを用いてＮ型の不純物を外部から導入後、高温拡散によって形成される。ここで、ブレークオーバーが半導体基板導電領域１０１と第１Ｎ型導電領域１０２の境界面で生じるように、深い拡散を実施して半導体基板導電領域１０１と第３Ｎ型導電領域１４０，１４１の境界面近傍の第３Ｎ型導電領域１４０，１４１の濃度を第１Ｎ型導電領域１０２より小さくする。第１Ｐ型導電領域１０４は、Ｐ型の不純物を外部から導入後、高温拡散によって形成される。また、半導体基板導電領域１０１は、第１Ｎ型導電領域１０２、第２Ｎ型導電領域１０３、第１Ｐ型導電領域１０４及び第３Ｎ型導電領域１４０，１４１を形成していない残余の部分である。
【００８９】
また必要に応じて、第１電極１１０及び第２電極１１１と接する領域の導電率を大きくするために別のマスクによって第１Ｐ型導電領域１０４及び第２Ｎ型導電領域１０３を形成することも勿論可能である。例えば、第１Ｐ型導電領域１０４及び第２Ｎ型導電領域１０３の不純物拡散を実施した後で、第１Ｐ型導電領域１０４及び第２Ｎ型導電領域１０３のなかで第１電極１１０及び第２電極１１１と接する領域の抵抗値を小さくするために、別途Ｐ型及びＮ型の高濃度の不純物を導入した後、高温拡散を行ってもよい。他の導電領域も必要に応じて複数の拡散によって形成してよいが、普通は１回である。
【００９０】
Ｎ型とＰ型の不純物拡散工程が全て終了した後、酸化膜などの絶縁体１２０，１２１，１２２，１２３を積層して形成し、さらにエッチングで第１電極１１０，第２電極１１１のための窓空けを行う。その後、第１電極１１０，第２電極１１１の形成を行なう。
【００９１】
なお、絶縁体１２０，１２１，１２２，１２３は、通常はシリコン酸化膜などで形成する。特性上問題がないならばシリコン窒化膜やガラスで構成することも可能であり、複数の絶縁体からなる多層構造で形成してもよい。
【００９２】
第３Ｎ型導電領域は、枠状に形成することが好ましい。なお、枠状に形成せずに分割して複数形成することも可能であるが、この場合は第１Ｎ型導電領域１０２の角部に形成することが好ましい。また、独立した小さい島状の領域としてこれらを多数配置するようにしてもよい。また、第１Ｎ型導電領域１０２は、円形や楕円形など他の形状であってもよい。さらに、半導体基板２００の形状も、角筒形に限られるものではなく、円筒形など他の形状であってもよい。
【００９３】
続けて、本発明の第１の実施の形態に係るサイリスタの動作の特徴について説明する。図６に示されるように、本発明の第１の実施の形態に係るサイリスタは、順方向でブレークオーバーが半導体基板導電領域１０１と第１Ｎ型導電領域１０２の境界面で生じるように形成している。
【００９４】
従って、絶縁体１２０，１２１と半導体基板２００の間で生じる界面電荷や界面トラップの電子状態がブレークオーバー電圧に与える影響は殆どなく、界面電荷や界面トラップの電子状態の変化に起因する阻止電圧の変動がほとんど見られなくなる。第３Ｎ型導電領域１４０，１４１は第１Ｎ型導電領域１０２より不純物濃度を低くするために通常深い拡散を実施するが、その場合、上面側から見て第１Ｎ型導電領域１０２を取り巻くように帯状の形をした拡散を行なうことから第３Ｎ型導電領域１４０，１４１は第３Ｎ型導電領域１４０，１４１の内周部１５０，１５１にも外周部と同じように曲率の大きな領域をもつことになる。
【００９５】
従って、設計によっては第３Ｎ型導電領域１４０，１４１の内周側でブレークダウンが生じることもあり得るが、その場合でも界面電荷や界面トラップの電子状態がブレークダウン電圧に与える影響は殆どなく、界面電荷や界面トラップの電子状態の変化に起因する阻止電圧の変動がほとんど見られなくなる。
【００９６】
以上のように、本発明の第１の実施の形態に係るサイリスタの構造によれば、ブレークオーバー電圧が安定して阻止電圧の変動が殆どない過電圧保護用半導体装置としてのサイリスタを実現することが出来る。
【００９７】
本発明の第２の実施の形態に係るサイリスタを図面に基づいて説明する。図７は、本発明の第２の実施の形態に係るサイリスタを示す断面図である。図７において、１０１は半導体基板導電領域、１０２は第１Ｎ型導電領域、１０３は第２Ｎ型導電領域、１０４は第１Ｐ型導電領域、１０５は第２Ｐ型導電領域、１１０は第１電極、１１１は第２電極、１２０，１２１，１２２，１２３は絶縁体、１４０，１４１は第３Ｎ型導電領域、１４２，１４３は第４Ｎ型導電領域、２００は半導体基板である。
【００９８】
半導体基板２００は、角筒形を有するシリコンで、Ｐ型の導電型を有する。半導体基板２００に、第１Ｎ型導電領域１０２、第２Ｎ型導電領域１０３を形成する。また、第１Ｎ型導電領域１０２内に第１Ｐ型導電領域１０４を形成する。さらに、第２Ｎ型導電領域１０３内に第２Ｐ型導電領域１０５を形成する。ここで第１Ｎ型導電領域１０２と第１Ｐ型導電領域１０４は第１電極１１０と電気的に接続され、第２Ｎ型導電領域１０３と第２Ｐ型導電領域１０５は第２電極１１１と電気的に接続される。さらに、第３Ｎ型導電領域１４０，１４１を第１Ｎ型導電領域１０２に隣接するように配置する。また、第４Ｎ型導電領域１４２，１４３を第２Ｎ型導電領域１０３に隣接するように配置する。
【００９９】
また、第１Ｎ型導電領域１０２、第２Ｎ型導電領域１０３、第３Ｎ型導電領域１４０，１４１、第４Ｎ型導電領域１４２，１４３は、適当なマスクを用いてＮ型の不純物を外部から導入後、高温拡散によって形成される。ここで、ブレークオーバーが半導体基板導電領域１０１と第１Ｎ型導電領域１０２の境界面又は半導体基板導電領域１０１と第２Ｎ型導電領域１０３の境界面で生じるように、深い拡散を実施して半導体基板導電領域１０１と第３Ｎ型導電領域１４０，１４１の境界面近傍の第３Ｎ型導電領域１４０，１４１の濃度を第１Ｎ型導電領域１０２より小さくすると共に、半導体基板導電領域１０１と第４Ｎ型導電領域１４２，１４３の境界面近傍の第４Ｎ型導電領域１４２，１４３の濃度を第２Ｎ型導電領域１０３より小さくする。第１Ｐ型導電領域１０４と第２Ｐ型導電領域１０５は、Ｐ型の不純物を外部から導入後、高温拡散によって形成される。
【０１００】
また必要に応じて、第１電極１１０及び第２電極１１１と接する領域の導電率を大きくするために別のマスクによって第１Ｐ型導電領域１０４、第２Ｐ型導電領域１０５、第１Ｎ型導電領域１０２、第２Ｎ型導電領域１０３を形成することも勿論可能である。例えば、第１Ｎ型導電領域１０２、第２Ｎ型導電領域１０３の不純物拡散を実施した後で、第１Ｎ型導電領域１０２、第２Ｎ型導電領域１０３のなかで第１電極１１０及び第２電極１１１と接する領域の抵抗値を小さくするために、別途Ｎ型の高濃度の不純物を導入した後、高温拡散を行ってもよい。他の導電領域も必要に応じて複数の拡散によって形成してよいが、普通は１回である。
【０１０１】
Ｎ型とＰ型の不純物拡散工程が全て終了した後、酸化膜などの絶縁体１２０，１２１，１２２，１２３を積層して形成し、さらにエッチングで第１電極１１０，第２電極１１１のための窓空けを行う。その後、第１電極１１０，第２電極１１１の形成を行なう。
【０１０２】
なお、絶縁体１２０，１２１，１２２，１２３は、通常は酸化膜などで形成する。特性上問題がないならばシリコン窒化膜やガラスで構成することも可能であるが、複数の絶縁体からなる多層構造で形成してもよい。
【０１０３】
第３Ｎ型導電領域と第４Ｎ型導電領域は、枠状に形成することが好ましい。なお、枠状に形成せずに分割して複数形成することも可能であるが、この場合は第１Ｎ型導電領域１０２と第２Ｎ型導電領域１０３の角部に形成することが好ましい。また、独立した小さい島状の領域としてこれらを多数配置するようにしてもよい。また、第１Ｎ型導電領域１０２と第２Ｎ型導電領域１０３は、円形や楕円形など他の形状であってもよい。さらに、半導体基板２００の形状も、角筒形に限られるものではなく、円筒形など他の形状であってもよい。
【０１０４】
続けて、本発明の第２の実施の形態に係るサイリスタの動作の特徴について説明する。図７に示されるように、本発明の第２の実施の形態に係るサイリスタは、順逆両方向で点弧動作するように形成している。従って、基本的な動作は順逆どちらも同じであり、以下の説明では順方向について説明することにする。順方向のブレークオーバー電圧と逆方向のブレークオーバー電圧は同じ値にすることも出来るし、異なる値とすることも出来る。図７に示される構造においては、順方向に電圧が印加されると、ブレークオーバーが半導体基板導電領域１０１と第１Ｎ型導電領域１０２の境界面で生じるように形成している。
【０１０５】
従って、絶縁体１２０，１２１と半導体基板２００の間で生じる界面電荷や界面トラップの電子状態がブレークオーバー電圧に与える影響は殆どなく、界面電荷や界面トラップの電子状態の変化に起因する阻止電圧の変動がほとんど見られなくなる。第３Ｎ型導電領域１４０，１４１は第１Ｎ型導電領域１０２より不純物濃度を低くするために通常深い拡散を実施するが、その場合、上面側から見て第１Ｎ型導電領域１０２を取り巻くように帯状の形をした拡散を行なうことから第３Ｎ型導電領域１４０，１４１は第３Ｎ型導電領域１４０，１４１の内周部１５０，１５１にも外周部と同じように曲率の大きな領域をもつことになる。
【０１０６】
従って、設計によっては第３Ｎ型導電領域１４０，１４１の内周側でブレークオーバーが生じることもあり得るが、その場合でも界面電荷や界面トラップの電子状態がブレークオーバー電圧に与える影響は殆どなく、界面電荷や界面トラップの電子状態の変化に起因する阻止電圧の変動がほとんど見られなくなる。
【０１０７】
以上のように、本発明の第２の実施の形態に係るサイリスタの構造によれば、ブレークオーバー電圧が安定して阻止電圧の変動が殆どない過電圧保護用半導体装置としてのサイリスタを実現することが出来る。
【０１０８】
本発明の第３の実施の形態に係るサイリスタを図面に基づいて説明する。図８は、本発明の第３の実施の形態に係るサイリスタを示す断面図である。図８において、１０１は半導体基板導電領域、１０２は第１Ｎ型導電領域、１０３は第２Ｎ型導電領域、１０４は第１Ｐ型導電領域、１０５は第２Ｐ型導電領域、１０６は第１孔状導電領域、１０７は第２孔状導電領域、１１０は第１電極、１１１は第２電極、１２０，１２１，１２２，１２３は絶縁体、１４０，１４１は第３Ｎ型導電領域、１４２，１４３は第４Ｎ型導電領域、２００は半導体基板である。
【０１０９】
図８に示されるように、本発明の第３の実施の形態に係るサイリスタは、本発明の第２の実施の形態に係るサイリスタにおいて第１孔状導電領域１０６と第２孔状導電領域１０７がある場合で、通常はショートエミッタ構造と言われるがショートゲート構造と言うこともある。基本動作は第２の実施の形態に係るサイリスタと変わるところはない。ここで、第１孔状導電領域と第２孔状導電領域は単数でも複数でも構わないが、通常はサージに対する保持電流やサージ耐量を考慮して形状や配置を決定する。基本的な動作は本発明の第２の実施の形態に係るサイリスタと全く同じである。
【０１１０】
従って、本発明の第３の実施の形態に係るサイリスタの構造によれば、ブレークオーバー電圧が安定して阻止電圧の変動が殆どない過電圧保護用半導体装置としてのサイリスタを実現することが出来る。
【０１１１】
以上、実施の形態に基づいて説明したように、半導体基板の一方の面に露出してなる第１導電型の半導体層と、該一方の面に露出すると共に該半導体層内に形成してなる前記半導体層とは反対型の第２導電型の第１の導電領域を有する過電圧保護用半導体装置において、前記一方の面に露出すると共に該半導体層内に、且つ、該第１の導電領域に隣接する又は該第１の導電領域の周辺部に部分的に重なり合うように形成してなる第２導電型の第２の導電領域をさらに有し、ブレークオーバーが前記第２の導電領域の内周部若しくは前記内周部の近傍又は前記第１の導電領域若しくは前記第１の導電領域の近傍で生じるものであれば、ブレークオーバー電圧が安定して阻止電圧の変動が殆どないという作用が得られる。
【図面の簡単な説明】
【０１１２】
【図１】本発明のサイリスタの説明を補助するダイオードを示す断面図である。
【図２】従来技術に係るダイオードを示す断面図である。
【図３】従来技術に係るサイリスタを示す断面図である。
【図４】従来技術に係るダイオードの電気的特性を示すグラフである。
【図５】従来技術に係るサイリスタの電気的特性を示すグラフである。
【図６】本発明の第１の実施の形態に係るサイリスタを示す断面図である。
【図７】本発明の第２の実施の形態に係るサイリスタを示す断面図である。
【図８】本発明の第３の実施の形態に係るサイリスタを示す断面図である。
【図９】本発明のサイリスタの説明を補助するダイオードを示す平面図である。
【図１０】ブレークダウン電圧の安定化メカニズムに関する数式の説明を補助する断面図である。
【符号の説明】
【０１１３】
１ 半導体基板導電領域
２ 第１Ｐ型導電領域
３ 第１Ｎ型導電領域
９ 第１Ｐ型導電領域２と半導体基板導電領域１の境界面
１０ 第１電極
１１ 第２電極
２０ 絶縁体
２１ 絶縁体
２３ 絶縁体
２４ 絶縁体
４０ 第２Ｐ型導電領域
４１ 第２Ｐ型導電領域
５０ 第２Ｐ型導電領域の内周部
５１ 第２Ｐ型導電領域の内周部
１００ 半導体基板
１０１ 半導体基板導電領域
１０２ 第１Ｎ型導電領域
１０３ 第２Ｎ型導電領域
１０４ 第１Ｐ型導電領域
１０５ 第２Ｐ型導電領域
１０６ 第１孔状導電領域
１０７ 第２孔状導電領域
１１０ 第１電極
１１１ 第２電極
１２０ 絶縁体
１２１ 絶縁体
１２２ 絶縁体
１２３ 絶縁体
１４０ 第３Ｎ型導電領域
１４１ 第３Ｎ型導電領域
１４２ 第４Ｎ型導電領域
１４３ 第４Ｎ型導電領域
１５０ 第３Ｎ型導電領域の内周部
１５１ 第３Ｎ型導電領域の内周部
１９０ 第１Ｎ型導電領域１０２と半導体基板導電領域１０１の境界面
２００ 半導体基板
【０００１】
本発明は、半導体装置、さらに異常電圧又は異常電流から電子回路系を保護する過電圧保護用半導体サイリスタに関するものである。
【背景技術】
【０００２】
ダイオードやサイリスタは、家電製品、車載用電子基板、電話回線などの通信回線に発生した異常電圧から電子回路を保護する過電圧保護用半導体装置として、幅広く用いられている。
【０００３】
図２は、従来技術に係るダイオードを示す断面図である。図２において、１は半導体基板導電領域、２は第１Ｐ型導電領域、３は第１Ｎ型導電領域、１０は第１電極、１１は第２電極、２０，２１は絶縁体、１００は半導体基板である。また、図４は、図２に示したダイオードの逆方向特性を示すグラフである。
【０００４】
半導体基板１００は、Ｎ型の導電型を有するものである。第１Ｐ型導電領域２は、半導体基板１００内部に不純物拡散によって形成されたＰ型の導電型を有するものである。第１Ｎ型導電領域３は、半導体基板１００内部に不純物拡散によって形成されたＮ型の導電型を有するものである。半導体基板導電領域１は、第１Ｐ型導電領域２及び第１Ｎ型導電領域３を形成していない残余の部分である。絶縁体２０、２１は、露出した半導体基板導電領域１と第１Ｐ型導電領域２の接合界面の安定化のために形成されるもので、通常はシリコンを酸化して得られるシリコン酸化膜である。第１電極１０及び第２電極１１は、半導体基板１００の両主面に形成された電極である。ここで、第１電極１０は、第１Ｐ型導電領域２と電気的に接続される。また、第２電極１１は、第１Ｎ型導電領域３と電気的に接続される。絶縁体２０、２１は、界面の安定化のために形成されるもので、通常はシリコンを酸化して得られるシリコン酸化膜である。
【０００５】
図２に示したダイオードにおいて、半導体基板１００の第１Ｐ型導電領域２を設けた面の側（以下、この面の側を上面側とする。これ以降に説明する他のダイオードについても、半導体基板１００の第１Ｐ型導電領域２を設けた面の側を上面側とする。）を、第１Ｎ型導電領域３を設けた面の側（以下、下面側とする。これ以降に説明する他のダイオードについても、半導体基板１００の第１Ｎ型導電領域３を設けた面の側を下面側とする。）に対して正の電位とする電圧の印加方向を順方向（これ以降に説明する他のダイオードの電圧の印加方向についても、この方向を順方向とする。）とする。逆に、上面側を下面側に対して負の電位とする電圧の印加方向を逆方向（これ以降に説明する他のダイオードの電圧の印加方向についても、この方向を逆方向とする。）とする。
【０００６】
図４は、図２に示したダイオードの逆方向の電気的特性を示すグラフである。図４に示すように、逆方向においては、第１Ｐ型導電領域２と第１Ｎ型導電領域３の接合界面においてブレークダウン電圧に達すると電子と正孔の発生が活発に生じて逆方向電圧が制限される。
【０００７】
以上のような逆方向特性を有するダイオードは、前記したように、ブレークダウン電圧Ｖｂでサージ電圧を抑圧するが、静電気放電のようにナノ秒単位のかなり速い電気的サージに対してもその応答が非常に早いために、高い信頼性を要求される車載用の電子機器のように静電気によるサージ電圧を拾い易いところでは殆ど利用されている状況にある（例えば、特許文献１を参照）。
【０００８】
また、半導体材料で出来ているため、電気的サージによって消耗するところがなく長期間に亘って信頼性を維持することが可能であるという保守上の大きな利点を有している。
【０００９】
ところが、このような利点を有するダイオードにおいても、高温下で長時間使用するに従って、ブレークダウン電圧が変化する場合がある。これは、第１Ｐ型導電領域２と半導体基板導電領域１の境界面９及び境界面９近傍のうち絶縁体２０，２１に隣接する領域において界面電荷や界面トラップの電子的状態が変化するためであると考えられるが、クリーンルーム等の製造環境や使用材料に含まれる不純物を非常に正確に制御する必要がある。
【００１０】
しかしながら、前記した製造環境や使用材料の不純物制御等には大きなコストがかかるため、その実施には限界があった。
【００１１】
図３は、従来技術に係るサイリスタを示す断面図である。図３において、１０１は半導体基板導電領域、１０２は第１Ｎ型導電領域、１０３は第２Ｎ型導電領域、１０４は第１Ｐ型導電領域、１１０は第１電極、１１１は第２電極、１２０，１２１，１２２，１２３は絶縁体、２００は半導体基板である。また、図５は、図３に示したサイリスタの順方向特性を示すグラフである。
【００１２】
半導体基板２００は、Ｐ型の導電型を有するものである。第１Ｎ型導電領域１０２及び第２Ｎ型導電領域１０３は、半導体基板２００内部に不純物拡散によって形成されたＮ型の導電型を有するものである。第１Ｐ型導電領域１０４は、半導体基板２００内部に不純物拡散によって形成されたＰ型の導電型を有するものである。半導体基板導電領域１０１は、第１Ｎ型導電領域１０２、第２Ｎ型導電領域１０３及び第１Ｐ型導電領域１０４を形成していない残余の部分である。第１電極１１０及び第２電極１１１は、半導体基板２００の両主面に形成された電極である。ここで、第１電極１１０は、第１Ｐ型導電領域１０４と第１Ｎ型導電領域１０２の双方と電気的に接続される。また、第２電極１１１は、第２Ｎ型導電領域３と電気的に接続される。
【００１３】
図３に示したサイリスタにおいて、半導体基板２００の第１Ｎ型導電領域１０２を設けた面の側（以下、上面側とする。これ以降に説明する他のサイリスタについても、半導体基板２００の第１Ｎ型導電領域１０２を設けた面の側を上面側とする。）を、第２Ｎ型導電領域１０３を設けた面の側（以下、下面側とする。これ以降に説明する他のサイリスタについても、半導体基板２００の第２Ｎ型導電領域１０３を設けた面の側を下面側とする。）に対して正の電位とする電圧の印加方向を順方向（これ以降に説明する他のサイリスタの電圧の印加方向についても、この方向を順方向とする。）とする。逆に、上面側を下面側に対して負の電位とする電圧の印加方向を逆方向（これ以降に説明する他のサイリスタの電圧の印加方向についても、この方向を逆方向とする。）とする。
【００１４】
図５は、図３に示したサイリスタの順方向の電気的特性を示すグラフである。図５に示すように、順方向においては、第１Ｐ型導電領域１０４をエミッタ、第１Ｎ型導電領域１０２をベース、半導体基板導電領域１０１をコレクタとするＰＮＰトランジスタと、第２Ｎ型導電領域１０３をエミッタ、半導体基板導電領域１０１をベース、第１Ｎ型導電領域１０２をコレクタとするＮＰＮトランジスタの間で電子と正孔の交換が行なわれて、オフ状態からオン状態へ移行する点弧動作が行なわれる。
【００１５】
すなわち、最初オフ状態にあった図３のサイリスタにおいて、第１電極１１０と第２電極１１１との間に印加される順方向電圧が、図５のブレークオーバー電圧Ｖｂに達すると雪崩降伏或いはパンチスルーにより電流が流れるようになる。すなわち、逆バイアス状態にある第１Ｎ型導電領域１０２と半導体基板導電領域１０１の境界面１９０及びこの境界面１９０近傍において、電子と正孔の交換が活発に行なわれるようになる。そして、前記のＰＮＰトランジスタのベースと前記のＮＰＮトランジスタのコレクタが共通の第１Ｎ型導電領域１０２であるため、サイリスタが点弧してオン状態へ遷移する。前記したブレークオーバー電圧に達したときに空乏層が最大に広がることは言うまでもないことである。
【００１６】
なお、ＰＮＰＮ構造からなるサイリスタが点弧動作してオフ状態からオン状態へ移行することは周知の事実であるので、ここでは内部動作のより詳細な説明については省略するが、図３に示す構造では第１Ｎ型導電領域１０２の周辺部が曲率をもっていて局所的に電界強度が大きくなるため、雪崩降伏によって点弧動作が開始する場合、点弧の引き金となる電流は、第１Ｐ型導電領域１０４が位置する第１Ｎ型導電領域１０２の周辺部から当該第１Ｎ型導電領域１０２の中央付近に向かって流れる。
【００１７】
以上のような点弧動作を行うサイリスタは、前記したように、ブレークオーバー電圧Ｖｂでサージ電圧を抑圧する。従って、静電気放電よりは変化が緩和であるもののエネルギーの大きな雷誘導サージのようにマイクロ秒単位の電気的サージに対しては、その応答が他のサージ防護素子、例えば避雷管や金属酸化物バリスタなどと比較して非常に速いために、高い信頼性を要求される通信ネットワーク系の電子機器のように雷誘導サージを拾い易いところでは殆ど利用されている状況にある。
【００１８】
また、半導体材料で出来ているため、サージ電流によって消耗するところがなく長期間に亘って信頼性を維持することが可能であるという保守上の大きな利点を有している。
【００１９】
ところが、このような利点を有するサイリスタにおいても、高温下で長時間使用するに従って、ブレークオーバー電圧が変化する場合がある。これは、第１Ｎ型導電領域１０２と半導体基板導電領域１０１の境界面及びこの境界面１９０近傍のうち絶縁体１２０，１２１に隣接する領域において界面電荷や界面トラップの電子的状態が変化するためであると考えられるが、クリーンルーム等の製造環境や使用材料に含まれる不純物を非常に正確に制御する必要がある。
【００２０】
しかしながら、前記した製造環境や使用材料の不純物制御等には大きなコストがかかるため、その実施には限界があった。
【特許文献１】
特開２００２−３７３８９７
【発明の開示】
【発明が解決しようとする課題】
【００２１】
本発明は、従来構造のサイリスタをさらに改良して、ブレークオーバー電圧が高温下でも変動しないこと、すなわち過電圧保護用半導体装置において阻止電圧を安定させることを目的としている。
【課題を解決するための手段】
【００２２】
上記課題を解決するための手段として、本発明は、第１導電型の半導体基板の一方の面に露出させて形成してなる該半導体基板とは反対型の第２導電型の第１の導電領域と、前記一方の面に露出させると共に前記第１の導電領域内に形成してなる第１導電型の第２の導電領域と、前記半導体基板の前記一方の面に背向する他方の面に露出させて形成してなる第２導電型の第３の導電領域を有するサイリスタにおいて、前記第１の導電領域に隣接する又は該第１の導電領域の周辺部に部分的に重なり合うように形成してなる第２導電型の第４の導電領域を設け、前記第４の導電領域の不純物濃度は、前記第１の導電領域の不純物濃度より小さく、かつ前記第４の導電領域は前記第１の導電領域より深く形成されており、前記第１の導電領域の不純物濃度の濃度勾配が前記第４の導電領域の不純物濃度の濃度勾配より大きく設定され、ブレークオーバーが前記第４の導電領域の内周部又は前記第１の導電領域で生じることを特徴とするものとした。
【００２３】
前記したサイリスタの構成においては、ブレークオーバーのトリガーとなる雪崩降伏或いはパンチスルーが、露出した第４の導電領域と半導体基板導電領域の境界面及びその近傍では決定されないため、露出した第４の導電領域と半導体基板導電領域の境界面及びその近傍における界面電荷又は界面トラップの電子状態が変化してもブレークオーバー電圧を安定させることが出来るようになる。すなわち、前記した構成においては、第４の導電領域の内周部または第１の導電領域でブレークオーバー電圧が決定される。
【００２４】
よって、図３に示した従来構造と比較して、阻止電圧が安定した過電圧保護用半導体装置を実現することが出来るようになる。
【００２６】
また、上記のサイリスタにおいて、前記第４の導電領域は、前記半導体基板を平面的に見たときに前記第１の導電領域を取り囲んでいることを特徴とすることができる。
【００２７】
よって、前記第４の導電領域の内周部若しくは前記内周部の近傍又は前記第１の導電領域若しくは前記第１の導電領域の近傍でブレークオーバーをさらに確実に発生させることができる。
【００２８】
さらに、前記第４の導電領域は、前記一方の面に露出していることを特徴とすることができる。
【００２９】
よって、前記第４の導電領域の内周部若しくは前記内周部の近傍又は前記第１の導電領域若しくは前記第１の導電領域の近傍でブレークオーバーをさらに確実に発生させることができる。
【００３０】
くわえて、本発明は、以上の構成において、前記第２の導電領域が複数設けてあってもよい。
【００３１】
また、本発明は、第１導電型の半導体基板の一方の面に露出させて形成してなる該半導体基板とは反対型の第２導電型の第１の導電領域と、前記一方の面に露出させると共に前記第１の導電領域内に形成してなる第１導電型の第２の導電領域と、前記半導体基板の前記一方の面に背向する他方の面に露出させて形成してなる第２導電型の第３の導電領域と、前記一方の面に背向する他方の面に露出させて前記第３の導電領域内に形成してなる第１導電型の第５の導電領域を有するサイリスタにおいて、前記第１の導電領域に隣接する又は該第１の導電領域の周辺部に部分的に重なり合うように形成してなる第２導電型の第４の導電領域と、前記第３の導電領域に隣接する又は該第３の導電領域の周辺部に部分的に重なり合うように形成してなる第２導電型の第６の導電領域を設け、前記第４の導電領域の不純物濃度は、前記第１の導電領域の不純物濃度より小さく、かつ前記第４の導電領域は前記第１の導電領域より深く形成されており、前記第１の導電領域の不純物濃度の濃度勾配が前記第４の導電領域の不純物濃度の濃度勾配より大きく設定され、前記第６の導電領域の不純物濃度は、前記第３の導電領域の不純物濃度より小さく、かつ第６の導電領域は第３の導電領域より深く形成されており、前記第３の導電領域の不純物濃度の濃度勾配が前記第６の導電領域の不純物濃度の濃度勾配より大きく設定され、ブレークオーバーが前記第４の導電領域の内周部又は前記第１の導電領域、又は前記第６の導電領域の内周部又は前記第３の導電領域で生じることを特徴とするものとした。
【００３２】
前記した構成においては、順逆方向共にブレークオーバーのトリガーとなるブレークダウン電圧が、露出した第４の導電領域と半導体基板導電領域の境界面及びその近傍若しくは露出した第６の導電領域と半導体基板導電領域の境界面及びその近傍では決定されないため、露出した第４の導電領域と半導体基板導電領域の境界面及びその近傍又は露出した第６の導電領域と半導体基板導電領域の境界面及びその近傍における界面電荷若しくは界面トラップの電子状態が変化してもブレークオーバー電圧を安定させることが出来るようになる。すなわち、前記した構成においては、第４の導電領域の内周部若しくは第１の導電領域又は第６の導電領域の内周部若しくは第３の導電領域でブレークオーバー電圧が決定される。
【００３３】
よって、図３に示した従来構造と比較して、阻止電圧が安定したサイリスタを実現することが出来るようになる。
【００３５】
また、本発明は、以上のサイリスタにおいて、前記第４の導電領域は、前記半導体基板を平面的に見たときに前記第１の導電領域を取り囲んでいるものとしてもよい。
【００３６】
さらに、本発明は、以上のサイリスタにおいて、前記第６の導電領域は、前記半導体基板を平面的に見たときに前記第３の導電領域を取り囲んでいるものとしてもよい。
【００３７】
くわえて、本発明は、以上のサイリスタにおいて、前記第４の導電領域は、前記一方の面に露出しているものとしてもよい。
【００３８】
また、本発明は、以上のサイリスタにおいて、前記第６の導電領域は、前記他方の面に露出しているものとしてもよい。
【００３９】
また、本発明は、以上のサイリスタにおいて、前記一方の面に露出させると共に前記第２の導電領域を貫通するように形成してなる第２導電型の第７の導電領域をさらに形成してもよい。この場合、上面側で所謂ショートエミッタ構造が形成される。
【００４０】
また、前記一方の面に背向する他方の面に露出させると共に前記第５の導電領域を貫通するように形成してなる第２導電型の第８の導電領域をさらに設けてもよい。この場合、下面側で所謂ショートエミッタ構造が形成される。
【００４１】
さらに、本発明は、以上の構成において、前記第２の導電領域、前記第５の導電領域、前記第７の導電領域、前記第８の導電領域のいずれか１つまたは２つ以上が複数あってもよい。
【発明の効果】
【００４２】
このように本発明によれば、阻止電圧を決定する領域が、半導体基板表面に露出したＰＮ接合とその近傍ではなくなる。そのため、半導体基板表面に露出したＰＮ接合とその近傍に存在する界面電荷や界面トラップの電子状態が変化しても阻止電圧が変動しにくくなる。従って、高温下に長時間晒されても阻止電圧が安定した過電圧保護用半導体装置を実現することが容易になる。
【発明を実施するための最良の形態】
【００４３】
以下に、本発明の実施の形態に係るサイリスタについて説明する。なお、本発明は、以下に説明する実施の形態にのみ適用可能なものではなく、サイリスタの構造を有する半導体装置であれば、絶縁ゲート型電界効果トランジスタなど他種の素子構造を併せ持つ複合型半導体装置などにも好ましく適用できるものである。
【００４４】
最初に、後述する本発明のサイリスタの説明を補助するダイオードを図面に基づいて詳細に説明する。図１は、後述する本発明のサイリスタの説明を補助するダイオードを示す断面図である。図１において、１は半導体基板導電領域、２は第１Ｐ型導電領域、３は第１Ｎ型導電領域、１０は第１電極、１１は第２電極、２０，２１は絶縁体、４０，４１は第２Ｐ型導電領域、１００は半導体基板である。
【００４５】
半導体基板１００は、角筒形を有するシリコンで、Ｎ型の導電型を有する。半導体基板１００に、第１Ｐ型導電領域２、第１Ｎ型導電領域３を形成する。また、第１Ｐ型導電領域２に隣接して第２Ｐ型導電領域４０，４１を形成する。半導体基板導電領域１は、第１Ｐ型導電領域２、第１Ｎ型導電領域３及び第２Ｐ型導電領域４０，４１を形成していない残余の部分である。ここで第１Ｐ型導電領域２と第２Ｐ型導電領域４０，４１は第１電極１０と電気的に接続され、第１Ｎ型導電領３は第２電極１１と電気的に接続される。
【００４６】
また、第１Ｐ型導電領域２と第２Ｐ型導電領域４０，４１は、適当なマスクを用いてＰ型の不純物を外部から導入後、高温拡散によって形成される。ここで、ブレークダウンが半導体基板導電領域１と第１Ｐ型導電領域２の境界面で生じるように、深い拡散を実施して半導体基板導電領域１と第２Ｐ型導電領域４０，４１の境界面近傍の第２Ｐ型導電領域４０，４１の濃度を第１Ｐ型導電領域２より小さくする。第１Ｎ型導電領域３は、Ｎ型の不純物を外部から導入後、高温拡散によって形成される。
【００４７】
また必要に応じて、第１電極１０と接する領域及び第２電極１１と接する領域の導電率を大きくするために別のマスクによって第１Ｐ型導電領域２及び第１Ｎ型導電領域３を形成することも勿論可能である。例えば、第１Ｐ型導電領域２及び第１Ｎ型導電領域３の不純物拡散を実施した後で、第１Ｐ型導電領域２及び第１Ｎ型導電領域３のなかの第１電極１０及び第２電極１１と接する領域の抵抗値を小さくするために、別途Ｐ型及びＮ型の高濃度の不純物を導入した後、高温拡散を行ってもよい。他の導電領域も必要に応じて複数の拡散によって形成してよいが、普通は１回の拡散で形成する。
【００４８】
Ｎ型とＰ型の不純物拡散工程が全て終了した後、酸化膜などの絶縁体２０，２１を積層して形成し、さらに第１電極１０，第２電極１１を形成するためにエッチングで絶縁体２０，２１に開口部（拡散窓）を形成する。その後、第１電極１０と第２電極１１の形成を行なう。
【００４９】
なお、絶縁体２０，２１は、通常はシリコン酸化膜などで形成する。製造するダイオードの特性に悪影響を与えないならばシリコン窒化膜やガラスで構成することも可能であり、複数の絶縁体からなる多層構造で形成してもよい。
【００５０】
第２Ｐ型導電領域４０，４１は、第１Ｐ型導電領域２を囲むように枠状に形成することが好ましい。その理由は、第１Ｐ型導電領域２を囲むことによって、後述するブレークダウン電圧が半導体基板１００と絶縁体２０，２１との間の界面電荷や界面トラップの状態の影響を受けなくなるという作用を確実に奏することが出来るからである。なお、枠状に形成せずに分割して複数形成することも可能であるが、この場合は第１Ｐ型導電領域２の角部に形成することが好ましい。また、独立した小さい島状の領域としてこれらを多数配置するようにしてもよい。また、第１Ｐ型導電領域２は、円形や楕円形など他の形状であってもよい。さらに、半導体基板１００の形状も、角筒形に限られるものではなく、円筒形など他の形状であってもよい。
【００５１】
続けて、後述する本発明のサイリスタの説明を補助するダイオードの動作の特徴について説明する。図１に示されるように、後述する本発明のサイリスタの説明を補助するダイオードは、逆方向でブレークダウンが半導体基板導電領域１と第１Ｐ型導電領域２の境界面で生じるように形成している。従って、絶縁体２０，２１と半導体基板１００の間で生じる界面電荷や界面トラップの電子状態がブレークダウン電圧に与える影響は殆どなく、界面電荷や界面トラップの電子状態の変化に起因する阻止電圧の変動がほとんど見られなくなる。
【００５２】
さらに、逆方向電圧でブレークダウンが半導体基板導電領域１と第１Ｐ型導電領域２の境界面で生じ、ブレークダウン電圧に変動を生じない理由について詳しく述べる。図１０は、ブレークダウン電圧の安定化メカニズムに関する数式の説明を補助する断面図である。
【００５３】
ここで、図１０の水平方向をx、垂直方向をyとして第１Ｐ型導電領域２の２次元濃度分布Ｎ１は次式で近似することが出来る。
【００５４】
【式１】
ここで、expは指数関数、erfcは補誤差関数、Ns1は第１Ｐ型導電領域２の表面濃度、xc1は第１Ｐ型導電領域２のx方向の特性深さ、yc1は第１Ｐ型導電領域２のｙ方向の特性深さ、ｙ＝０は半導体基板表面、x１は第１Ｐ型導電領域２形成時の拡散窓の左端、x２は第１Ｐ型導電領域２形成時の拡散窓の右端である。また、拡散マスクに孔が空けられ、x＝x１からx＝x２の拡散窓を通じて拡散が行なわれると仮定している。
【００５６】
この近似式は、例えば深さが３０μｍ程度の深い拡散を行なうときに実際の濃度分布と比較的よく一致する。ただし、シリコン半導体基板中の不純物拡散のメカニズムは単純ではないことが知られており、不純物原子の種類並びに拡散の方法若しくは時間などによっては上式の近似の精度が十分でないこともありえる。
【００５７】
同様に、第２Ｐ型導電領域４０の２次元濃度分布N2aと第２Ｐ型導電領域４１の２次元濃度分布N2bは水平方向をx、垂直方向をyとして各々次式で近似することが出来る。
【００５８】
【式２】
【式３】
ここで、Ns2は第２Ｐ型導電領域４０，４１の表面濃度、xc2は第２Ｐ型導電領域４０，４１のx方向の特性深さ、yc2は第２Ｐ型導電領域４０，４１のｙ方向の特性深さ、ｙ＝０は半導体基板表面、x３は第２Ｐ型導電領域４０形成時の拡散窓の左端、x４は第２Ｐ型導電領域４０形成時の拡散窓の右端、x５は第２Ｐ型導電領域４１形成時の拡散窓の左端、x６は第２Ｐ型導電領域４１形成時の拡散窓の右端である。また、拡散マスクに孔が空けられx＝x１からx＝x２の拡散窓とx＝x３からx＝x４の拡散窓を通じて同時に且つ同一方法で拡散が行なわれると仮定している。この近似式は、前記第１Ｐ型導電領域２の場合と同じように、不純物原子の種類並びに拡散の方法若しくは時間などによっては精度が十分でないこともありえる。
【００６１】
ここで、第２Ｐ型導電領域４０，４１は、半導体基板１００を上面から見て第１Ｐ型導電領域２の外側から隣接するように、又は、第１Ｐ型導電領域２の周辺部に部分的に重なり合うように形成する。従って、例えば第１Ｐ型導電領域２を取り囲むように枠状に形成するので、
【００６２】
【式４】
【式５】
【００６４】
また、前記第１Ｐ型導電領域２の半導体基板導電領域１との接合深さをxｊ１、前記第２Ｐ型導電領域４０，４１の半導体基板導電領域１との接合深さをxｊ２とすると、半導体基板導電領域１の濃度をNBとして次式の関係がある。
【００６５】
【式６】
【式７】
ここで、第１Ｐ型導電領域２は、同じＰ型の導電領域である第２Ｐ型導電領域４０，４１が上面から見て第１Ｐ型導電領域２の端部すなわちx＝x１とそれを含む近傍並びにx＝x２とそれを含む近傍に形成されるので、前記第１Ｐ型導電領域２でブレークダウンが生じる場合、そのブレークダウンの電圧は半導体基板導電領域NB、表面濃度NS1、前記接合深さxｊ１で決まると考えられる。すなわち、前記ブレークダウンの電圧Vｂ１は次式で近似出来る。
【００６８】
【式８】
また、第２Ｐ型導電領域４０，４１は、第１Ｐ型導電領域２を上面から見て第１Ｐ型導電領域２を取り囲むと共に第１Ｐ型導電領域２より深く形成されるため、x＝x３若しくはその近傍並びにx＝x６若しくはその近傍で示される外周部（外側、すなわち第１Ｐ型導電領域２とは反対側の周辺部）に曲率rで示される端部と、x＝x４若しくはその近傍並びにx＝x５若しくはその近傍で示される内周部に曲率rで示される端部とを有する。
【００７０】
前記外周部の端部と前記内周部の端部は、その曲率が第２P型導電領域４０，４１の中央部分（x＝(x３＋x４）／２、x＝(x５＋x６）／２）の曲率よりは小さい。ちなみに、第２Ｐ型導電領域４０，４１の中央部分（x＝(x３＋x４）／２、x＝(x５＋x６）／２）の曲率は、第２Ｐ型導電領域４０，４１の拡散窓の水平方向の大きさ（W＝x４−x３、x６−x５）が前記接合深さxｊ２より十分大きい場合、略無限大である。
【００７１】
従って、第２Ｐ型導電領域４０，４１と半導体基板導電領域１の接合部が逆バイアス状態にあるとき、前記端部で電界強度が強くなる。そのため、第２Ｐ型導電領域４０，４１でブレークダウンが発生する場合、ブレークダウンが始まるポイントは前記端部となる。
【００７２】
ブレークダウン電圧は第２Ｐ型導電領域４０，４１と半導体基板導電領域１の接合部とその近傍で発生する電界分布と密接な関係があるが、特に、第２Ｐ型導電領域４０，４１の外周部とその近傍の電界分布は半導体基板１００と絶縁体２０，２１の間の界面電荷や界面トラップの状態の影響を受ける。すなわち、第２Ｐ型導電領域４０，４１の外周部でブレークダウンが発生する場合、そのブレークダウン電圧Ｖｂ２は次式で近似出来る。
【００７３】
【式９】
【００７４】
第２Ｐ型導電領域の内周部５０，５１でブレークダウンが発生する場合、半導体基板１００と絶縁体２０，２１との間の界面電荷や界面トラップの状態の影響を受けにくいと考えられるので、そのブレークダウン電圧Ｖｂ２iは次式で近似出来る。
【００７５】
【式１０】
【００７６】
【式１１】
また、同様に第２Ｐ型導電領域４０，４１の次式で表わされる濃度勾配a2が大きくなると第２Ｐ型導電領域４０，４１のブレークダウン電圧Ｖｂ２，Ｖｂ２iは小さくなる傾向がある。
【００７８】
【式１２】
そこで、後述する本発明のサイリスタの説明を補助するダイオードでは、第１Ｐ型導電領域２の前記濃度勾配a1のx＝（x１＋x２）／２、ｙ＝xｊ１での値が、第２Ｐ型導電領域４０，４１の前記濃度勾配a2のx＝（x３＋x４）／２若しくはx＝（x５＋x６）／２、ｙ＝xｊ１での値より大きくなるようにしている。
【００８０】
すなわち、前記a1と前記a2の間に
【００８１】
【式１３】
【００８２】
従って、
【００８３】
【式１４】
【００８４】
勿論、設計によっては第２Ｐ型導電領域の内周部５０，５１でブレークダウンが生じることもあり得る。しかし、その場合でも界面電荷や界面トラップの電子状態がブレークダウン電圧に与える影響は殆どなく、界面電荷や界面トラップの電子状態の変化に起因する阻止電圧の変動がほとんど見られなくなる。
【００８５】
以上のように、後述する本発明のサイリスタの説明を補助するダイオードの構造によれば、ブレークダウン電圧が安定して阻止電圧の変動が殆どない過電圧保護用半導体装置としてのダイオードを実現することが出来る。
【００８６】
本発明の第１の実施の形態に係るサイリスタを図面に基づいて説明する。図６は、本発明の第１の実施の形態に係るサイリスタを示す断面図である。図６において、１０１は半導体基板導電領域、１０２は第１Ｎ型導電領域、１０３は第２Ｎ型導電領域、１０４は第１Ｐ型導電領域、１１０は第１電極、１１１は第２電極、１２０，１２１，１２２，１２３は絶縁体、１４０，１４１は第３Ｎ型導電領域、２００は半導体基板である。
【００８７】
半導体基板２００は、角筒形を有するシリコンで、Ｐ型の導電型を有する。半導体基板２００に、第１Ｎ型導電領域１０２、第２Ｎ型導電領域１０３を形成する。また、第１Ｎ型導電領域１０２内に第１Ｐ型導電領域１０４を形成する。ここで第１Ｎ型導電領域１０２と第１Ｐ型導電領域１０４は第１電極１１０と電気的に接続され、第２Ｎ型導電領域１０３は第２電極１１１と電気的に接続される。さらに、第３Ｎ型導電領域１４０，１４１を第１Ｎ型導電領域１０２に隣接するように配置する。
【００８８】
また、第１Ｎ型導電領域１０２、第２Ｎ型導電領域１０３、第３Ｎ型導電領域１４０，１４１は、適当なマスクを用いてＮ型の不純物を外部から導入後、高温拡散によって形成される。ここで、ブレークオーバーが半導体基板導電領域１０１と第１Ｎ型導電領域１０２の境界面で生じるように、深い拡散を実施して半導体基板導電領域１０１と第３Ｎ型導電領域１４０，１４１の境界面近傍の第３Ｎ型導電領域１４０，１４１の濃度を第１Ｎ型導電領域１０２より小さくする。第１Ｐ型導電領域１０４は、Ｐ型の不純物を外部から導入後、高温拡散によって形成される。また、半導体基板導電領域１０１は、第１Ｎ型導電領域１０２、第２Ｎ型導電領域１０３、第１Ｐ型導電領域１０４及び第３Ｎ型導電領域１４０，１４１を形成していない残余の部分である。
【００８９】
また必要に応じて、第１電極１１０及び第２電極１１１と接する領域の導電率を大きくするために別のマスクによって第１Ｐ型導電領域１０４及び第２Ｎ型導電領域１０３を形成することも勿論可能である。例えば、第１Ｐ型導電領域１０４及び第２Ｎ型導電領域１０３の不純物拡散を実施した後で、第１Ｐ型導電領域１０４及び第２Ｎ型導電領域１０３のなかで第１電極１１０及び第２電極１１１と接する領域の抵抗値を小さくするために、別途Ｐ型及びＮ型の高濃度の不純物を導入した後、高温拡散を行ってもよい。他の導電領域も必要に応じて複数の拡散によって形成してよいが、普通は１回である。
【００９０】
Ｎ型とＰ型の不純物拡散工程が全て終了した後、酸化膜などの絶縁体１２０，１２１，１２２，１２３を積層して形成し、さらにエッチングで第１電極１１０，第２電極１１１のための窓空けを行う。その後、第１電極１１０，第２電極１１１の形成を行なう。
【００９１】
なお、絶縁体１２０，１２１，１２２，１２３は、通常はシリコン酸化膜などで形成する。特性上問題がないならばシリコン窒化膜やガラスで構成することも可能であり、複数の絶縁体からなる多層構造で形成してもよい。
【００９２】
第３Ｎ型導電領域は、枠状に形成することが好ましい。なお、枠状に形成せずに分割して複数形成することも可能であるが、この場合は第１Ｎ型導電領域１０２の角部に形成することが好ましい。また、独立した小さい島状の領域としてこれらを多数配置するようにしてもよい。また、第１Ｎ型導電領域１０２は、円形や楕円形など他の形状であってもよい。さらに、半導体基板２００の形状も、角筒形に限られるものではなく、円筒形など他の形状であってもよい。
【００９３】
続けて、本発明の第１の実施の形態に係るサイリスタの動作の特徴について説明する。図６に示されるように、本発明の第１の実施の形態に係るサイリスタは、順方向でブレークオーバーが半導体基板導電領域１０１と第１Ｎ型導電領域１０２の境界面で生じるように形成している。
【００９４】
従って、絶縁体１２０，１２１と半導体基板２００の間で生じる界面電荷や界面トラップの電子状態がブレークオーバー電圧に与える影響は殆どなく、界面電荷や界面トラップの電子状態の変化に起因する阻止電圧の変動がほとんど見られなくなる。第３Ｎ型導電領域１４０，１４１は第１Ｎ型導電領域１０２より不純物濃度を低くするために通常深い拡散を実施するが、その場合、上面側から見て第１Ｎ型導電領域１０２を取り巻くように帯状の形をした拡散を行なうことから第３Ｎ型導電領域１４０，１４１は第３Ｎ型導電領域１４０，１４１の内周部１５０，１５１にも外周部と同じように曲率の大きな領域をもつことになる。
【００９５】
従って、設計によっては第３Ｎ型導電領域１４０，１４１の内周側でブレークダウンが生じることもあり得るが、その場合でも界面電荷や界面トラップの電子状態がブレークダウン電圧に与える影響は殆どなく、界面電荷や界面トラップの電子状態の変化に起因する阻止電圧の変動がほとんど見られなくなる。
【００９６】
以上のように、本発明の第１の実施の形態に係るサイリスタの構造によれば、ブレークオーバー電圧が安定して阻止電圧の変動が殆どない過電圧保護用半導体装置としてのサイリスタを実現することが出来る。
【００９７】
本発明の第２の実施の形態に係るサイリスタを図面に基づいて説明する。図７は、本発明の第２の実施の形態に係るサイリスタを示す断面図である。図７において、１０１は半導体基板導電領域、１０２は第１Ｎ型導電領域、１０３は第２Ｎ型導電領域、１０４は第１Ｐ型導電領域、１０５は第２Ｐ型導電領域、１１０は第１電極、１１１は第２電極、１２０，１２１，１２２，１２３は絶縁体、１４０，１４１は第３Ｎ型導電領域、１４２，１４３は第４Ｎ型導電領域、２００は半導体基板である。
【００９８】
半導体基板２００は、角筒形を有するシリコンで、Ｐ型の導電型を有する。半導体基板２００に、第１Ｎ型導電領域１０２、第２Ｎ型導電領域１０３を形成する。また、第１Ｎ型導電領域１０２内に第１Ｐ型導電領域１０４を形成する。さらに、第２Ｎ型導電領域１０３内に第２Ｐ型導電領域１０５を形成する。ここで第１Ｎ型導電領域１０２と第１Ｐ型導電領域１０４は第１電極１１０と電気的に接続され、第２Ｎ型導電領域１０３と第２Ｐ型導電領域１０５は第２電極１１１と電気的に接続される。さらに、第３Ｎ型導電領域１４０，１４１を第１Ｎ型導電領域１０２に隣接するように配置する。また、第４Ｎ型導電領域１４２，１４３を第２Ｎ型導電領域１０３に隣接するように配置する。
【００９９】
また、第１Ｎ型導電領域１０２、第２Ｎ型導電領域１０３、第３Ｎ型導電領域１４０，１４１、第４Ｎ型導電領域１４２，１４３は、適当なマスクを用いてＮ型の不純物を外部から導入後、高温拡散によって形成される。ここで、ブレークオーバーが半導体基板導電領域１０１と第１Ｎ型導電領域１０２の境界面又は半導体基板導電領域１０１と第２Ｎ型導電領域１０３の境界面で生じるように、深い拡散を実施して半導体基板導電領域１０１と第３Ｎ型導電領域１４０，１４１の境界面近傍の第３Ｎ型導電領域１４０，１４１の濃度を第１Ｎ型導電領域１０２より小さくすると共に、半導体基板導電領域１０１と第４Ｎ型導電領域１４２，１４３の境界面近傍の第４Ｎ型導電領域１４２，１４３の濃度を第２Ｎ型導電領域１０３より小さくする。第１Ｐ型導電領域１０４と第２Ｐ型導電領域１０５は、Ｐ型の不純物を外部から導入後、高温拡散によって形成される。
【０１００】
また必要に応じて、第１電極１１０及び第２電極１１１と接する領域の導電率を大きくするために別のマスクによって第１Ｐ型導電領域１０４、第２Ｐ型導電領域１０５、第１Ｎ型導電領域１０２、第２Ｎ型導電領域１０３を形成することも勿論可能である。例えば、第１Ｎ型導電領域１０２、第２Ｎ型導電領域１０３の不純物拡散を実施した後で、第１Ｎ型導電領域１０２、第２Ｎ型導電領域１０３のなかで第１電極１１０及び第２電極１１１と接する領域の抵抗値を小さくするために、別途Ｎ型の高濃度の不純物を導入した後、高温拡散を行ってもよい。他の導電領域も必要に応じて複数の拡散によって形成してよいが、普通は１回である。
【０１０１】
Ｎ型とＰ型の不純物拡散工程が全て終了した後、酸化膜などの絶縁体１２０，１２１，１２２，１２３を積層して形成し、さらにエッチングで第１電極１１０，第２電極１１１のための窓空けを行う。その後、第１電極１１０，第２電極１１１の形成を行なう。
【０１０２】
なお、絶縁体１２０，１２１，１２２，１２３は、通常は酸化膜などで形成する。特性上問題がないならばシリコン窒化膜やガラスで構成することも可能であるが、複数の絶縁体からなる多層構造で形成してもよい。
【０１０３】
第３Ｎ型導電領域と第４Ｎ型導電領域は、枠状に形成することが好ましい。なお、枠状に形成せずに分割して複数形成することも可能であるが、この場合は第１Ｎ型導電領域１０２と第２Ｎ型導電領域１０３の角部に形成することが好ましい。また、独立した小さい島状の領域としてこれらを多数配置するようにしてもよい。また、第１Ｎ型導電領域１０２と第２Ｎ型導電領域１０３は、円形や楕円形など他の形状であってもよい。さらに、半導体基板２００の形状も、角筒形に限られるものではなく、円筒形など他の形状であってもよい。
【０１０４】
続けて、本発明の第２の実施の形態に係るサイリスタの動作の特徴について説明する。図７に示されるように、本発明の第２の実施の形態に係るサイリスタは、順逆両方向で点弧動作するように形成している。従って、基本的な動作は順逆どちらも同じであり、以下の説明では順方向について説明することにする。順方向のブレークオーバー電圧と逆方向のブレークオーバー電圧は同じ値にすることも出来るし、異なる値とすることも出来る。図７に示される構造においては、順方向に電圧が印加されると、ブレークオーバーが半導体基板導電領域１０１と第１Ｎ型導電領域１０２の境界面で生じるように形成している。
【０１０５】
従って、絶縁体１２０，１２１と半導体基板２００の間で生じる界面電荷や界面トラップの電子状態がブレークオーバー電圧に与える影響は殆どなく、界面電荷や界面トラップの電子状態の変化に起因する阻止電圧の変動がほとんど見られなくなる。第３Ｎ型導電領域１４０，１４１は第１Ｎ型導電領域１０２より不純物濃度を低くするために通常深い拡散を実施するが、その場合、上面側から見て第１Ｎ型導電領域１０２を取り巻くように帯状の形をした拡散を行なうことから第３Ｎ型導電領域１４０，１４１は第３Ｎ型導電領域１４０，１４１の内周部１５０，１５１にも外周部と同じように曲率の大きな領域をもつことになる。
【０１０６】
従って、設計によっては第３Ｎ型導電領域１４０，１４１の内周側でブレークオーバーが生じることもあり得るが、その場合でも界面電荷や界面トラップの電子状態がブレークオーバー電圧に与える影響は殆どなく、界面電荷や界面トラップの電子状態の変化に起因する阻止電圧の変動がほとんど見られなくなる。
【０１０７】
以上のように、本発明の第２の実施の形態に係るサイリスタの構造によれば、ブレークオーバー電圧が安定して阻止電圧の変動が殆どない過電圧保護用半導体装置としてのサイリスタを実現することが出来る。
【０１０８】
本発明の第３の実施の形態に係るサイリスタを図面に基づいて説明する。図８は、本発明の第３の実施の形態に係るサイリスタを示す断面図である。図８において、１０１は半導体基板導電領域、１０２は第１Ｎ型導電領域、１０３は第２Ｎ型導電領域、１０４は第１Ｐ型導電領域、１０５は第２Ｐ型導電領域、１０６は第１孔状導電領域、１０７は第２孔状導電領域、１１０は第１電極、１１１は第２電極、１２０，１２１，１２２，１２３は絶縁体、１４０，１４１は第３Ｎ型導電領域、１４２，１４３は第４Ｎ型導電領域、２００は半導体基板である。
【０１０９】
図８に示されるように、本発明の第３の実施の形態に係るサイリスタは、本発明の第２の実施の形態に係るサイリスタにおいて第１孔状導電領域１０６と第２孔状導電領域１０７がある場合で、通常はショートエミッタ構造と言われるがショートゲート構造と言うこともある。基本動作は第２の実施の形態に係るサイリスタと変わるところはない。ここで、第１孔状導電領域と第２孔状導電領域は単数でも複数でも構わないが、通常はサージに対する保持電流やサージ耐量を考慮して形状や配置を決定する。基本的な動作は本発明の第２の実施の形態に係るサイリスタと全く同じである。
【０１１０】
従って、本発明の第３の実施の形態に係るサイリスタの構造によれば、ブレークオーバー電圧が安定して阻止電圧の変動が殆どない過電圧保護用半導体装置としてのサイリスタを実現することが出来る。
【０１１１】
以上、実施の形態に基づいて説明したように、半導体基板の一方の面に露出してなる第１導電型の半導体層と、該一方の面に露出すると共に該半導体層内に形成してなる前記半導体層とは反対型の第２導電型の第１の導電領域を有する過電圧保護用半導体装置において、前記一方の面に露出すると共に該半導体層内に、且つ、該第１の導電領域に隣接する又は該第１の導電領域の周辺部に部分的に重なり合うように形成してなる第２導電型の第２の導電領域をさらに有し、ブレークオーバーが前記第２の導電領域の内周部若しくは前記内周部の近傍又は前記第１の導電領域若しくは前記第１の導電領域の近傍で生じるものであれば、ブレークオーバー電圧が安定して阻止電圧の変動が殆どないという作用が得られる。
【図面の簡単な説明】
【０１１２】
【図１】本発明のサイリスタの説明を補助するダイオードを示す断面図である。
【図２】従来技術に係るダイオードを示す断面図である。
【図３】従来技術に係るサイリスタを示す断面図である。
【図４】従来技術に係るダイオードの電気的特性を示すグラフである。
【図５】従来技術に係るサイリスタの電気的特性を示すグラフである。
【図６】本発明の第１の実施の形態に係るサイリスタを示す断面図である。
【図７】本発明の第２の実施の形態に係るサイリスタを示す断面図である。
【図８】本発明の第３の実施の形態に係るサイリスタを示す断面図である。
【図９】本発明のサイリスタの説明を補助するダイオードを示す平面図である。
【図１０】ブレークダウン電圧の安定化メカニズムに関する数式の説明を補助する断面図である。
【符号の説明】
【０１１３】
１ 半導体基板導電領域
２ 第１Ｐ型導電領域
３ 第１Ｎ型導電領域
９ 第１Ｐ型導電領域２と半導体基板導電領域１の境界面
１０ 第１電極
１１ 第２電極
２０ 絶縁体
２１ 絶縁体
２３ 絶縁体
２４ 絶縁体
４０ 第２Ｐ型導電領域
４１ 第２Ｐ型導電領域
５０ 第２Ｐ型導電領域の内周部
５１ 第２Ｐ型導電領域の内周部
１００ 半導体基板
１０１ 半導体基板導電領域
１０２ 第１Ｎ型導電領域
１０３ 第２Ｎ型導電領域
１０４ 第１Ｐ型導電領域
１０５ 第２Ｐ型導電領域
１０６ 第１孔状導電領域
１０７ 第２孔状導電領域
１１０ 第１電極
１１１ 第２電極
１２０ 絶縁体
１２１ 絶縁体
１２２ 絶縁体
１２３ 絶縁体
１４０ 第３Ｎ型導電領域
１４１ 第３Ｎ型導電領域
１４２ 第４Ｎ型導電領域
１４３ 第４Ｎ型導電領域
１５０ 第３Ｎ型導電領域の内周部
１５１ 第３Ｎ型導電領域の内周部
１９０ 第１Ｎ型導電領域１０２と半導体基板導電領域１０１の境界面
２００ 半導体基板
Claims (14)
- 第１導電型の半導体基板の一方の面に露出させて形成してなる該半導体基板とは反対型の第２導電型の第１の導電領域と、前記一方の面に露出させると共に前記第１の導電領域内に形成してなる第１導電型の第２の導電領域と、前記半導体基板の前記一方の面に背向する他方の面に露出させて形成してなる第２導電型の第３の導電領域を有するサイリスタにおいて、
前記第１の導電領域に隣接する又は該第１の導電領域の周辺部に部分的に重なり合うように形成してなる第２導電型の第４の導電領域を設け、前記第４の導電領域の不純物濃度は、前記第１の導電領域の不純物濃度より小さく、かつ前記第４の導電領域は前記第１の導電領域より深く形成されており、前記第１の導電領域の不純物濃度の濃度勾配が前記第４の導電領域の不純物濃度の濃度勾配より大きく設定され、ブレークオーバーが前記第４の導電領域の内周部又は前記第１の導電領域で生じることを特徴とするサイリスタ。 - 前記第４の導電領域は、前記半導体基板を平面的に見たときに前記第１の導電領域を取り囲んでいることを特徴とする請求項１に記載のサイリスタ。
- 前記第４の導電領域は、前記一方の面に露出していることを特徴とする請求項１又は請求項２に記載のサイリスタ。
- 前記第２の導電領域が複数設けてなることを特徴とする請求項１乃至請求項３のいずれかに記載のサイリスタ。
- 第１導電型の半導体基板の一方の面に露出させて形成してなる該半導体基板とは反対型の第２導電型の第１の導電領域と、前記一方の面に露出させると共に前記第１の導電領域内に形成してなる第１導電型の第２の導電領域と、前記半導体基板の前記一方の面に背向する他方の面に露出させて形成してなる第２導電型の第３の導電領域と、前記一方の面に背向する他方の面に露出させて前記第３の導電領域内に形成してなる第１導電型の第５の導電領域を有するサイリスタにおいて、
前記第１の導電領域に隣接する又は該第１の導電領域の周辺部に部分的に重なり合うように形成してなる第２導電型の第４の導電領域と、前記第３の導電領域に隣接する又は該第３の導電領域の周辺部に部分的に重なり合うように形成してなる第２導電型の第６の導電領域を設け、前記第４の導電領域の不純物濃度は、前記第１の導電領域の不純物濃度より小さく、かつ前記第４の導電領域は前記第１の導電領域より深く形成されており、前記第１の導電領域の不純物濃度の濃度勾配が前記第４の導電領域の不純物濃度の濃度勾配より大きく設定され、前記第６の導電領域の不純物濃度は、前記第３の導電領域の不純物濃度より小さく、かつ第６の導電領域は第３の導電領域より深く形成されており、前記第３の導電領域の不純物濃度の濃度勾配が前記第６の導電領域の不純物濃度の濃度勾配より大きく設定され、ブレークオーバーが前記第４の導電領域の内周部又は前記第１の導電領域、又は前記第６の導電領域の内周部又は前記第３の導電領域で生じることを特徴とするサイリスタ。 - 前記第４の導電領域は、前記半導体基板を平面的に見たときに前記第１の導電領域を取り囲んでいることを特徴とする請求項５に記載のサイリスタ。
- 前記第６の導電領域は、前記半導体基板を平面的に見たときに前記第３の導電領域を取り囲んでいることを特徴とする請求項５又は請求項６に記載のサイリスタ。
- 前記第４の導電領域は、前記一方の面に露出していることを特徴とする請求項５乃至請求項７のいずれかに記載のサイリスタ。
- 前記第６の導電領域は、前記他方の面に露出していることを特徴とする請求項５乃至請求項８のいずれかに記載のサイリスタ。
- 前記第２の導電領域、前記第５の導電領域の少なくともいずれか１つが複数設けてなることを特徴とする請求項５乃至請求項９のいずれかに記載のサイリスタ。
- 前記一方の面に露出させると共に前記第２の導電領域を貫通するように形成してなる第２導電型の第７の導電領域をさらに設けることを特徴とする請求項１乃至請求項１０のいずれかに記載のサイリスタ。
- 前記第７の導電領域が複数設けてなることを特徴とする請求項１１に記載のサイリスタ。
- 前記一方の面に背向する他方の面に露出させると共に前記第５の導電領域を貫通するように形成してなる第２導電型の第８の導電領域をさらに設けることを特徴とする請求項５乃至請求項１２のいずれかに記載のサイリスタ。
- 前記第８の導電領域が複数設けてなることを特徴とする請求項１３に記載のサイリスタ。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2004/007181 WO2005117134A1 (ja) | 2004-05-26 | 2004-05-26 | ダイオード及びサイリスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2005117134A1 JPWO2005117134A1 (ja) | 2008-04-03 |
| JP4907341B2 true JP4907341B2 (ja) | 2012-03-28 |
Family
ID=35451159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006513774A Active JP4907341B2 (ja) | 2004-05-26 | 2004-05-26 | サイリスタ |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP4907341B2 (ja) |
| WO (1) | WO2005117134A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2315255A1 (en) * | 2009-10-22 | 2011-04-27 | Nxp B.V. | Surge protection device |
| JP5697665B2 (ja) * | 2010-05-10 | 2015-04-08 | 株式会社日立製作所 | 半導体装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3236698A (en) * | 1964-04-08 | 1966-02-22 | Clevite Corp | Semiconductive device and method of making the same |
| JP2001352079A (ja) * | 2000-06-07 | 2001-12-21 | Nec Corp | ダイオードおよびその製造方法 |
| JP2002538607A (ja) * | 1999-02-22 | 2002-11-12 | インフィネオン テクノロジース アクチエンゲゼルシャフト | サイリスタの降伏電圧の調整設定方法 |
| JP2003509848A (ja) * | 1999-08-21 | 2003-03-11 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | サイリスタおよびその製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5341187A (en) * | 1976-09-28 | 1978-04-14 | Toshiba Corp | Thyristor |
| JPS59205768A (ja) * | 1983-05-09 | 1984-11-21 | Nec Corp | 定電圧ダイオ−ド |
| JPH0793424B2 (ja) * | 1992-03-27 | 1995-10-09 | 工業技術院長 | サージ防護デバイス |
| JPH09232598A (ja) * | 1996-02-26 | 1997-09-05 | Sankosha Corp | サージ防護デバイスとその作製方法 |
| JP2000004031A (ja) * | 1998-06-15 | 2000-01-07 | Shindengen Electric Mfg Co Ltd | ２端子サージ防護素子 |
| JP4154074B2 (ja) * | 1999-05-27 | 2008-09-24 | 株式会社日立製作所 | サージアブソーバ |
| JP2003282865A (ja) * | 2002-03-27 | 2003-10-03 | Shindengen Electric Mfg Co Ltd | サイリスタ |
-
2004
- 2004-05-26 JP JP2006513774A patent/JP4907341B2/ja active Active
- 2004-05-26 WO PCT/JP2004/007181 patent/WO2005117134A1/ja active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3236698A (en) * | 1964-04-08 | 1966-02-22 | Clevite Corp | Semiconductive device and method of making the same |
| JP2002538607A (ja) * | 1999-02-22 | 2002-11-12 | インフィネオン テクノロジース アクチエンゲゼルシャフト | サイリスタの降伏電圧の調整設定方法 |
| JP2003509848A (ja) * | 1999-08-21 | 2003-03-11 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | サイリスタおよびその製造方法 |
| JP2001352079A (ja) * | 2000-06-07 | 2001-12-21 | Nec Corp | ダイオードおよびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2005117134A1 (ja) | 2005-12-08 |
| JPWO2005117134A1 (ja) | 2008-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9548292B2 (en) | Circuit including a resistive element, a diode, and a switch and a method of using the same | |
| US8513764B2 (en) | Schottky diode | |
| KR20030096026A (ko) | 정전기 방전 보호 소자 | |
| US20080258263A1 (en) | High Current Steering ESD Protection Zener Diode And Method | |
| KR100952267B1 (ko) | 과도 전압 억제 소자 및 그 제조 방법 | |
| US7012308B2 (en) | Diode | |
| CN107301995B (zh) | 瞬态电压抑制器及其制作方法 | |
| US7821029B2 (en) | Electrostatic protection element | |
| US7859010B2 (en) | Bi-directional semiconductor ESD protection device | |
| CN112713124A (zh) | 半导体装置 | |
| JP2000294778A (ja) | 半導体装置 | |
| JP4907341B2 (ja) | サイリスタ | |
| JP2008182121A (ja) | 半導体装置及びその製造方法 | |
| US8618584B2 (en) | Semiconductor device | |
| JP3963751B2 (ja) | サイリスタ | |
| KR100945626B1 (ko) | 과도 전압 억제 회로 | |
| JP3998514B2 (ja) | サイリスタ | |
| JP4260414B2 (ja) | サイリスタ | |
| US7436003B2 (en) | Vertical thyristor for ESD protection and a method of fabricating a vertical thyristor for ESD protection | |
| US20040120085A1 (en) | Semiconductor device with surge protection circuit | |
| JP2014038922A (ja) | 半導体装置 | |
| CN114023737B (zh) | 一种基于电源管理的静电防护芯片及其制备方法 | |
| JP2012119424A (ja) | 半導体装置およびその製造方法 | |
| KR20180086784A (ko) | 과도 전압 억제 소자 및 그 제조 방법 | |
| JP3998498B2 (ja) | サイリスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101221 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110809 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111005 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120110 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150120 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4907341 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |