CN111742411A - 双向晶闸管器件 - Google Patents
双向晶闸管器件 Download PDFInfo
- Publication number
- CN111742411A CN111742411A CN201980013388.XA CN201980013388A CN111742411A CN 111742411 A CN111742411 A CN 111742411A CN 201980013388 A CN201980013388 A CN 201980013388A CN 111742411 A CN111742411 A CN 111742411A
- Authority
- CN
- China
- Prior art keywords
- semiconductor layer
- junction
- main side
- emitter
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000002457 bidirectional effect Effects 0.000 title claims description 34
- 239000004065 semiconductor Substances 0.000 claims abstract description 177
- 230000007423 decrease Effects 0.000 claims description 7
- 230000000149 penetrating effect Effects 0.000 claims description 4
- 235000012431 wafers Nutrition 0.000 description 40
- 230000003321 amplification Effects 0.000 description 27
- 238000003199 nucleic acid amplification method Methods 0.000 description 27
- 230000000903 blocking effect Effects 0.000 description 10
- 230000001960 triggered effect Effects 0.000 description 7
- 230000007547 defect Effects 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 230000006798 recombination Effects 0.000 description 5
- 238000005215 recombination Methods 0.000 description 5
- 238000012360 testing method Methods 0.000 description 5
- 239000004020 conductor Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/7404—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/747—Bidirectional devices, e.g. triacs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0839—Cathode regions of thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42308—Gate electrodes for thyristors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Abstract
提供了一种双向晶闸管装置(100)，其中，半导体晶片按照从第一主侧(102)到第二主侧(104)的顺序包括第一导电类型的第一半导体层(106)、第二导电类型的第二半导体层(108)、第一导电类型的第三半导体层(110)、第二导电类型的第四半导体层(112)以及第一导电类型的第五半导体层(114)。第一主电极(115)形成在第一主侧上(102)并且第二主电极(116)形成在第二主侧(104)上。第一发射极短路部(128)穿透第一半导体层(106)，以将第一主电极(115)与第二半导体层(108)电连接，并且第二发射极短路部(138)穿透第五半导体层(114)，以将第二主电极(116)与第四半导体层(112)电连接。在平行于第一主侧(102)的平面上的正交投影中，由第一半导体层(106)和第一发射极短路部(128)占据的第一区与由第五半导体层(114)和第二发射极短路(138)占据的第二区在重叠区中重叠，其中，第一发射极短路部(128)和第二发射极短路部(138)位于重叠区内。
Description
技术领域
本发明涉及一种在单个半导体晶片中实施的双向晶闸管器件。
背景技术
晶闸管，有时也称为可控硅整流器(SCR)，是一种开关半导体器件，它可通过对栅极端子提供正的栅极触发电流脉冲而沿正向方向(即，在正向偏置时)接通。然后晶闸管称为处于正向传导状态或导通状态，其中，电流可以沿正向方向从阳极流向阴极。另一方面，晶闸管也可以处于正向阻断状态(也称为断开状态)，这表示可以阻断流过阳极的高电流，并且晶闸管承受正向方向上的较高的正电压。在与正向方向相反的反向方向上，晶闸管不能接通。晶闸管可以是反向阻断，这表示它可以在没有显著的电流流动的情况下，在反向方向上保持与正向阻断状态至少大致相同的电压，或者可以是不对称的，这表示它在反向方向上几乎没有阻断能力。由于相控应用通常需要反向阻断能力，因此相控晶闸管(PCT)(适用于50/60Hz频率)通常为反向阻断。
已知的晶闸管包括发射极短路部，用于在导通晶闸管时控制等离子体在横向方向上的扩散并降低内部NPN晶体管的放大系数，从而在正向阻断电压快速上升(即，当施加具有高dV/dt的阳极正向电压时，不在零栅极电流下触发)期间减小漏电流并增加dV/dt能力。根据WO 2011/161097A2，晶闸管的发射极短路部图案应尽可能统一且均匀，理想情况下，在整个阴极区域及其所有子区域，特别是在靠近栅极结构的阴极区域中具有恒定的短路部的密度，以实现高的横向等离子体扩散速度以及高的最大电流变化di/dt。
在许多应用(例如，矩阵变换器)中，直流(DC)断路器和静态VAR补偿器(SVC)双向功率器件功能性都需要阻断电压并在两个方向上传导电流。为了双向功率半导体器件功能性，现在通常以反向并联配置使用两个反向阻断(RB)晶闸管，或者以背对背配置使用两个反向传导(RC)晶闸管。由于两个晶闸管的损耗以串联方式叠加在一起，因此具有背对背配置的两个RC晶闸管的配置具有高损耗的缺点。
从US 3 476 993 A，存在一种已知的具有以反向并联配置的两个晶闸管结构的五层开关型器件。然而，两个晶闸管结构使用半导体晶片的不同区，使得在该已知的五层开关型器件中不能有效地利用半导体晶片的区。
从US 2004/0183092 A1，存在一种已知的在晶闸管结构的低掺杂中间半导体层内部具有三个单独的寿命控制区域的晶闸管结构。
在EP 0 880 182 B1中所公开的双向可控晶闸管(BCT)中，两个反向并联的晶闸管集成到单个晶片上，并组装到一个壳体中。通过将两个晶闸管半部集成在一个单独的封装中，BCT使得设备的设计更为紧凑，简化了用于大功率应用的冷却系统，并提高了系统可靠性。然而，在BCT中，每个电流方向或极性只能使用不到一半的晶片区。BCT中的两个晶闸管半部的集成的主要挑战是避免两个晶闸管半部之间的串扰，这两个晶闸管半部通过半导体晶片中的分隔区域彼此分隔。BCT器件工作中的另一个问题是热管理，因为热量生成不均匀地分布在整个晶片区。
发明内容
鉴于现有技术的上述缺点，本发明的目的在于提供一种将整个器件区有效地用于两个电流方向的双向晶闸管器件，以提供一种具有良好的电性能和热性能的更小的器件。
本发明的目的通过根据权利要求1的双向晶闸管器件来实现。
所述双向晶闸管器件具有这样的结构，其中，第一半导体层可以视为第一晶闸管的阴极，并且第五半导体层可以视为以反向并联配置连接到所述第一晶闸管的第二晶闸管的阴极。第一发射极短路部结合第二半导体层可以视为所述第二晶闸管的阳极，而第二发射极短路部结合第四半导体层可以视为所述第一晶闸管的阳极。因此，在本发明的双向晶闸管器件中，所述第一晶闸管和所述第二晶闸管的阴极和阳极以如下方式相互交错，所述第一晶闸管的第一发射极短路部用于所述第二晶闸管的阳极并且所述第二晶闸管的第二发射极短路部用于所述第一晶闸管的阳极。
在本发明中，所述第一晶闸管和所述第二晶闸管在第一主电极和第二主电极之间以反向并联配置集成在单个半导体晶片中。与已知的BCT相比，两个晶闸管之间不需要分隔区域，并且由于在平行于第一主侧的平面上的正交投影中由所述第一半导体层和所述第一发射极短路部占据的第一区与由所述第五半导体层和所述第二发射极短路部占据的第二区之间的重叠，本发明的双向晶闸管器件可以将所述晶片区更有效地分别用于两个极性。
在所述双向晶闸管器件中，当在平行于所述半导体晶片的第一主侧的平面上的正交投影中观察时，其中所述第一区与所述第二区重叠的重叠区覆盖由所述半导体晶片占据的总的晶片区的至少50％。因此，所述总的晶片区的至少50％分别用于两个极性。
在从属权利要求中规定了本发明的进一步进展。
在所述双向晶闸管器件的示例性实施例中，当在平行于所述第一主侧的平面上的正交投影中观察时，所述第一发射极短路部占据所述重叠区的至少2％、例如至少5％、例如至少8％、还例如至少10％。在由所述第一发射极短路部占据的区相对较大的情况下，所述第二晶闸管在高的阳极电流下的导通状态电压与具有相同结构但由第一发射极短路部占据的区更小的晶闸管器件相比可以被减小。
在所述双向晶闸管器件的示例性实施例中，当在平行于所述第一主侧的平面上的正交投影中观察时，所述第二发射极短路部占据所述重叠区的至少2％、例如至少5％、例如至少8％、还例如至少10％。在由所述第二发射极短路部占据的区相对较大的情况下，所述第一晶闸管在高的阳极电流下的导通状态电压与具有相同结构但由第一发射极短路部占据的区更小的晶闸管器件相比可以被减小。
在所述双向晶闸管器件的示例性实施例中，当在平行于所述第一主侧的平面上的正交投影中观察时，所述第一发射极短路部是离散的。当所述第一晶闸管从正向阻断状态(断开状态)切换到正向传导状态(导通状态)时，离散的第一发射极短路部允许等离子体在横向方向上特别有效地扩散。在整个说明书中，横向方向指代平行于所述第一主侧的方向。两个相邻的离散的第一发射极短路部之间的距离可以以这样的方式变化，即两个相邻的第一发射极短路部之间的平均距离随着距第一栅极电极的距离的增加而减小，即，第一发射极短路部的密度随着距所述第一栅极电极的横向距离的增加而增加。所述第一发射极短路部的密度的这种变化允许所述第二晶闸管在高的阳极电流下具有相对较低的导通状态电压，同时所述第一晶闸管可以在相对较低的阳极电流下被触发(即，所述第一晶闸管具有较高的di/dt能力)。在整个说明书中，距所述栅极电极某个距离d处的两个相邻的发射极短路部之间的平均距离表示在包括具有从d至d+Δd范围内的距离的所有位置的区中的相邻的第一发射极短路部的所有对之间的距离的算术平均值，其中，Δd对于所有距离d处的平均距离的计算是恒定的，例如，Δd＝5mm。
在所述双向晶闸管器件的示例性实施例中，在平行于所述第一主侧的平面上的正交投影中，所述第二发射极短路部是离散的。当所述第二晶闸管从断开状态切换到导通状态时，离散的第二发射极短路部允许等离子体在横向方向上特别有效地扩散。两个相邻的离散的第二发射极短路部之间的距离可以以这样的方式变化，即两个相邻的第二发射极短路部之间的平均距离随着距第二栅极电极的距离的增加而减小，即，所述第二发射极短路部的密度随着距所述第二栅极电极的横向距离的增加而增加。所述第二发射极短路部的密度的这种变化允许所述第一晶闸管在高的阳极电流下具有相对较低的导通状态电压，而所述第二晶闸管可以在相对较低的阳极电流下被触发(即，所述第二晶闸管具有高的di/dt能力)。
如上所述，两个相邻的离散的第一(第二)发射极短路部之间的距离可以以这样的方式变化，即两个相邻的第一(第二)发射极短路部之间的平均距离随着距所述第二栅极电极的距离的增加而减小，即，所述第二发射极短路部的密度随着距所述第二栅极电极的横向距离的增加而增加。另外，在短路部的高密度区中可以存在具有较低的第一(第二)发射极短路部的密度的通道，以允许即使在远离栅极的区中也通过这些通道快速导通(即，更快的等离子体扩散)。该功能尤其对于大面积器件很重要。
在示例性实施例中，当在平行于所述第一主侧的平面上的正交投影中观察时，所述第一发射极短路部和所述第二发射极短路部具有从30μm至500μm的范围内的横向尺寸，例如具有从50μm至200μm的范围内的横向尺寸。
在示例性实施例中，在平行于所述第一主侧的平面上的正交投影中，至少所述第一栅极电极或所述第二栅极电极具有旋转对称性。具有旋转对称性的栅极电极的这种形状允许将所述晶闸管的晶片区更有效地用于陶瓷冰球封装(ceramic hockey-puckpackage)，并改善了所述器件的热管理。
在示例性实施例中，当在平行于所述第一主侧的平面上的正交投影中观察时，所述第一栅极电极和所述第二栅极电极具有相同的形状。所述第一栅极电极和所述第二栅极电极的这种相同的形状允许简化制造所述器件的过程，因为相同的掩膜设计可以用于构造所述第一栅极电极和所述第二栅极电极。
在示例性实施例中，用作所述第三半导体层中的复合中心的深能级的密度具有与距第三p-n结相比更靠近第二p-n结的第一局部最大值和/或与距所述第二p-n结相比更靠近所述第三p-n结的第二局部最大值。所述第一局部最大值可以例如距所述第二p-n结小于50μm和/或所述第二局部最大值可以例如距所述第三p-n结小于50μm。用作所述第三半导体层中靠近所述第二p-n结和/或所述第三p-n结的复合中心的深能级的密度的局部最大值可以通过阳极电压的换向来改善所述双向晶闸管器件的断开能力。
在示例性实施例中，过剩载流子寿命具有与距第三p-n结相比更靠近第二p-n结的第一局部最小值和/或与距所述第二p-n结相比更靠近所述第三p-n结的第二局部最小值。所述第一局部最小值可以例如距所述第二p-n结小于50μm和/或所述第二局部最小值可以例如距所述第三p-n结小于50μm。所述第三半导体层中靠近所述第二p-n结和/或所述第三p-n结的过剩载流子寿命的局部最小值可以通过阳极电压的换向来改善所述双向晶闸管器件的断开能力。
附图说明
下面将参考附图说明本发明的详细实施例，在附图中：
图1示出了根据本发明的实施例的双向晶闸管器件的剖视图。
图2示出了图1的双向晶闸管器件的俯视图；
图3示出了图2的双向晶闸管器件的仰视图。
图4示出了具有第一发射极短路部和第二发射极短路部的不同图案的双向晶闸管器件的I-V曲线；
图5示出了图1的双向晶闸管器件的剖视图以及示出了在能带间隙(点缺陷)中的深能级的空间分布的曲线图；
图6a示出了根据实施例的双向晶闸管器件的具体示例的扩展电阻测试的结果；以及
图6b示出了根据实施例的双向晶闸管器件的另一具体示例的扩展电阻测试的结果。
附图中使用的附图标记及其含义总结在附图标记列表中。通常，在整个说明书中类似的元件具有相同的附图标记。所描述的实施例仅作为示例，并不限制本发明的范围。
具体实施方式
图1示出了根据本发明的实施例的双向晶闸管器件100的纵向截面，图2示出了双向晶闸管器件100的俯视图，以及图3示出了双向晶闸管器件100的仰视图。双向晶闸管器件100包括半导体晶片，该半导体晶片具有第一主侧102和与第一主侧102相对且平行的第二主侧104。图1中的示图的平面是垂直于第一主侧102的平面。图1中所示的横截面是分别沿着图2和3的线A-A’截取的。
按照从半导体晶片的第一主侧102开始的顺序，半导体晶片包括n+掺杂的第一半导体层106、p掺杂的第二半导体层108、n-掺杂的第三半导体层110、p掺杂的第四半导体层112以及n+掺杂的第五半导体层114。n+掺杂的第一半导体层106和p掺杂的第二半导体层108形成第一p-n结J1，p掺杂的第二半导体层108和n-掺杂的第三半导体层110形成第二p-n结J2，n-掺杂的第三半导体层110和p掺杂的第四半导体层112形成第三p-n结J3，并且p掺杂的第四半导体层112和n+掺杂的第五半导体层114形成第四p-n结J4。多个第一发射极短路部128设置在在第一主侧102处，其中，每个第一发射极短路部128是p型半导体区域，其穿透第一半导体层106以将p型第二半导体层108与第一主电极115电连接。第一发射极短路部128的掺杂程度可以例如与p掺杂的第二半导体层108的掺杂程度相同，或者可以高于p掺杂的第二半导体层108的掺杂程度。同样地，多个第二发射极短路部138设置在第二主侧104处，其中，每个第二发射极短路部138是p型半导体区域，其穿透n+掺杂的第五半导体层114以将p型第四半导体层112与第二主电极116电连接。第二发射极短路部138的掺杂程度可以例如与p掺杂的第四半导体层112的掺杂程度相同，或者可以高于p掺杂的第四半导体层112的掺杂程度。在实施例中，第一发射极短路部128和第二发射极短路部138是离散的。例如，第一发射极短路部128和第二发射极短路部138在平行于第一主侧102的平面上的正交投影中可以是点形的，并且可以具有30μm至500μm范围内的横向尺寸，例如具有50μm至200μm范围内的横向尺寸。其中，横向尺寸定义为在平行于第一主侧102的平面上的正交投影中的最大横向大小。替代地，第一发射极短路部128和第二发射极短路部138可以是多边形的。
在半导体晶片的第一主侧102上，布置有第一主电极115，该第一主电极与n+掺杂的第一半导体层106直接接触，以与n+掺杂的第一半导体层106形成欧姆接触。同样地，在半导体晶片的第二主侧104上，布置有第二主电极116，该第二主电极与n+掺杂的第五半导体层114直接接触，以与n+掺杂的第五半导体层114形成欧姆接触。第一放大栅极电极135(其是权利要求中所述的第一栅极电极的示例)布置在第一主侧102上。第一放大栅极电极135与第一主电极115电分隔并且与p掺杂的第二半导体层108直接接触，以在与第一主电极115横向的位置处与p掺杂的第二半导体层108形成欧姆接触。从图2可以最佳地看出，第一放大栅极电极135包括在俯视图中与的半导体的中心同心的第一环形电极部135a、俯视图中从第一环形电极部135a朝向半导体晶片的外边缘终止区域191延伸的第一指状电极部135b以及从第一指状电极部135b分叉并朝向半导体晶片的外边缘终止区域191延伸的第二指状电极部135c。
类似地，如图1或图3中可以看出，第二放大栅极电极145(其是权利要求中所述的第二栅极电极的一个示例)布置在第二主侧104上。第二放大栅极电极145与第二主电极116电分隔，并且与p掺杂的第四半导体层112直接接触，以在与第二主电极116横向的位置处与p型掺杂的第四半导体层112形成欧姆接触。从图3可以最佳地看出，第二放大栅极电极145包括在俯视图中与半导体的中心同心的第二环形电极部145a、在俯视图中从第一环形电极部145a朝向半导体晶片的外边缘终止区域191延伸的第三指状电极部145b以及从第三指状电极部145b朝向图2或3中所示的半导体晶片的边缘终止区域191分叉的第四指状电极部145c。
在平行于第一主侧102的平面上的正交投影中，由第一半导体层106和第一发射极短路部128占据的区将称为第一区。类似地，在平行于第一主侧102的平面上的正交投影中，由第五半导体层114和第二发射极短路部138占据的区将称为第二区。第一区与第二区在平行于第一主侧102的平面上的正交投影中重叠的区称为重叠区。在平行于第一主侧102的平面上的正交投影中，第一发射极短路部128和第二发射极短路部138位于重叠区内。在根据实施例的双向晶闸管器件100中，第一区与第二区相同，即，第一区和第二区之间存在完美的重叠。
包括四个具有交替导电类型(即，n-p-n-p层堆叠结构)的半导体层的第一晶闸管在双向晶闸管器件100中由n+掺杂的第一半导体层106、p掺杂的第二半导体层108、n-掺杂的第三半导体层110、p掺杂的第四半导体层112以及第二发射极短路部138构成。n+掺杂的第一半导体层106是第一晶闸管的阴极发射极层，p掺杂的第二半导体层108是第一晶闸管的p掺杂的基极层，n-掺杂的第三半导体层110是第一晶闸管的n-掺杂的基极层，并且p掺杂的第四半导体层112和第二发射极短路部138一起形成第一晶闸管的阳极层。第一主电极115是第一晶闸管的阴极电极，并且第二主电极116是第一晶闸管的阳极电极。
包括具有交替导电类型(即，n-p-n-p层堆叠结构)的四个半导体层的第二晶闸管在双向晶闸管器件100中由n+掺杂的第五半导体层114、p掺杂的第四半导体层112、n-掺杂的第三半导体层110、p掺杂的第二半导体层108以及第一发射极短路部128构成。n+掺杂的第五半导体层114是第二晶闸管的阴极发射极层，p掺杂的第四半导体层112是第二晶闸管的p掺杂的基极层，n-掺杂的第三半导体层110是第二晶闸管的n-掺杂的基极层，并且p掺杂的第二半导体层108和第一发射极短路部128一起形成第二晶闸管的阳极层。第二主电极116是第二晶闸管的阴极电极，并且第一主电极115是第二晶闸管的阳极电极。
因此，第一晶闸管和第二晶闸管在第一主电极115和第二主电极116之间以反向并联配置集成在双向晶闸管器件100中。
为了便于双向晶闸管器件100中的第一晶闸管的触发，提供了第一辅助晶闸管。第一辅助晶闸管也可称为第一先导晶闸管，并且在半导体晶片中横向布置在第一晶闸管的旁边。在平行于第一主侧102的平面上的正交投影中，第一辅助晶闸管定位于晶片的中心区域中。第一辅助晶闸管包括具有交替导电类型(即，类似于第一晶闸管的n-p-n-p层堆叠结构)的四个半导体层。按照从半导体晶片的第一主侧102到半导体晶片的第二主侧104的顺序，第一辅助晶闸管由n+掺杂的第一辅助阴极发射极层152、p掺杂的第二半导体层108、n-掺杂的第三半导体层110和p掺杂的第四半导体层112以及第二发射极短路部138构成。在平行于第一主侧102的平面上的正交投影中，n+掺杂的第一辅助阴极发射极层152是围绕半导体晶片的横向中心的环形。n+掺杂的第一辅助阴极发射极层152与在半导体晶片的第一主侧102上形成的环形电极部135a的内部重叠并电接触。在实施例中，第一放大栅极电极135是用于第一晶闸管的放大栅极。在半导体晶片的中心，第一主栅极电极175形成在第一主侧102上，以与p掺杂的第二半导体层108直接接触。
为了便于双向晶闸管器件100中的第二晶闸管的触发，提供了第二辅助晶闸管。第二辅助晶闸管也可称为第二先导晶闸管，并且在半导体晶片中横向布置在第二晶闸管的旁边。在平行于第一主侧102的平面上的正交投影中，第二辅助晶闸管定位于半导体晶片的中心区域中。第一辅助晶闸管包括具有交替导电类型(即，类似于第二晶闸管的n-p-n-p层堆叠结构)的四个半导体层。按照从半导体晶片的第二主侧104到半导体晶片的第一主侧102的顺序，第二辅助晶闸管由n+掺杂的第二辅助阴极发射极层162、p掺杂的第四半导体层112、n-掺杂的第三半导体层110和p掺杂的第二半导体层112以及第一发射极短路部128构成。在平行于第一主侧102的平面上的正交投影中，n+掺杂的第二辅助阴极发射极层162是围绕半导体晶片的横向中心的环形。n+掺杂的第二辅助阴极发射极层162与在半导体晶片的第二主侧104上形成的环形电极部145a的内部重叠并电接触。在实施例中，第二放大栅极电极145是用于第二晶闸管的放大栅极。在半导体晶片的中心，第二主栅极电极185形成在第二主侧104上，以与p掺杂的第四半导体层112直接接触。
第一主栅极电极175可以经由第一细电缆(图中未示出)连接到栅极单元(图中未示出)，而第一主电极115可以在通过按压其上的第一钼盘(图中未示出)而被接触。同样，第二主栅极电极185可以经由第二细电缆(图中未示出)连接到栅极单元(图中未示出)，而第二主电极116可以通过按压其上的第二钼盘(图中未示出)而被接触。
在工作中，等离子体的形成在第一晶闸管的触发期间将沿远离第一放大栅极电极135的方向在p掺杂的第二半导体层108中、在n-掺杂的第三半导体层110中以及在p掺杂的第四半导体层112中扩散，其中，通过由第一放大栅极电极135提供的分布式栅极结构来加速点火过程。同样地，等离子体的形成在第二晶闸管的触发期间将沿远离第二放大栅极电极145的方向在p掺杂的第四半导体层112中、在n-掺杂的第三半导体层110中以及在p掺杂的第二半导体层108中扩散，其中，通过由第二放大栅极电极145提供的分布式栅极结构来加速点火过程。
当在与第一主侧102平行的平面上的正交投影中被观察时，第一发射极短路部128可以占据其中第一区和第二区重叠的重叠区的至少2％，例如至少5％、例如至少8％、还例如至少10％。同样地，当在平行于第一主侧的平面上的正交投影中被观察时，第二发射极短路部138可以占据其中第一区和第二区重叠的重叠区的至少2％、例如至少5％、例如至少8％、还例如至少10％。
此外，在实施例的双向晶闸管器件100中，第一发射极短路部128以这样的方式分布在第一主侧102上的正交投影中，即两个相邻的离散第一发射极短路部128之间的距离随着距第一放大栅极电极135的距离的增加而减小。第一发射极短路部128的密度的这种变化允许第二晶闸管在高的阳极电流下具有相对较低的导通状态电压，同时第一晶闸管可以在相对较低的阳极电流下被触发(即，第一晶闸管具有高的di/dt能力)。其中，距第一放大栅极电极135某个距离d处的两个相邻的第一发射极短路部128之间的平均距离表示在包括具有d至d+Δd范围内的距离的所有位置的区中的相邻第一发射极短路部128的所有对的算术平均值，其中，Δd对于所有距离d处的平均距离的计算是恒定的，例如，Δd＝5mm。第一发射极短路部128的密度可以随着距第一放大栅极电极135的距离的增加而连续地增加，或者逐步地增加，即，存在靠近第一栅极区域的第一区域以及比第一区域距第一放大栅极电极135更远(即，第二区域通过第一区域与第一放大门极电极135分隔)的第二区域，在第一区域中，第一发射极短路部128的密度相对较低(即，相邻的第一发射极短路部128之间的平均距离相对较高)；在第二区域中，第一发射极短路部128的密度与第一区域中的第一发射极短路部128的密度相比更高(即，相邻的第一发射极短路部128之间的平均距离与第一区域中的平均距离相比更低)。
同样地，在实施例的双向晶闸管器件100中，第二发射极短路部138以这样的方式分布在第一主侧102上的正交投影中，即两个相邻的离散第二发射极短路部138之间的距离随着距第二放大栅极电极145的(横向)距离的增加而减小。第二发射极短路部138的密度的这种变化允许第一晶闸管在高的阳极电流下具有相对较低的导通状态电压，同时第二晶闸管可以在相对较低的阳极电流下被触发(即，第二晶闸管具有高的di/dt能力)。其中，距第二放大栅极电极145某个距离d处的两个相邻的第二发射极短路部138之间的平均距离表示在包括具有d至d+Δd范围内的距离的所有位置的区中的相邻的第二发射极短路部128的所有对之间的距离的算术平均值，其中，Δd对于所有距离d处的平均距离的计算是恒定的，例如，Δd＝5mm。第二发射极短路部138的密度可以随着距第二放大栅极电极145的距离的增加而连续地增加，或者逐步地增加，即，存在靠近第二放大栅极区域145的第一区域以及比第一区域距第二放大栅极电极145更远(即，第二区域通过第一区域与第二放大栅极电极145分隔)的第二区域，在第一区域中，第二发射极短路部138的密度相对较低(即，相邻的第二发射极短路部138之间的平均距离相对较高)；在第二区域中，第二发射极短路部138的密度与第一区域中的第二发射极短路部138的密度相比更高(即，相邻的第二发射极短路部138之间的平均距离与第一区域中的平均距离相比更低)。
从图4可以最佳地看出第一发射极短路部128和第二发射极短路部138的密度的变化的影响。示出了三个不同的双向晶闸管器件的I-V曲线。除了第一发射极短路部128和第二发射极短路部138的密度和图案之外，三个不同的双向晶闸管器件彼此相同。在所有三个不同的双向晶闸管器件中，第一发射极短路部128的图案与第二发射极短路部138的图案相同。为具有恒定的低密度的第一发射极短路部128和第二发射极短路部138的双向晶闸管器件测量出第一曲线A，为具有恒定但相对较高密度的第一发射极短路部128和第二发射极短路部138的双向晶闸管器件测量出第二曲线B，并且为根据其中第一发射极短路部128和第二发射极短路部138的密度分别随着距第一放大栅极电极135和第二放大栅极电极145的距离的增加而变为增加的实施例的双向晶闸管器件测量出第三曲线C。可以看出，在曲线A中，双向晶闸管器件在相对较低的阳极电流下被触发，但是在高的阳极电流下具有相对较高的导通状态电压，而根据曲线B，双向晶闸管器件仅在相对较高的阳极电流下被触发，但是在高的阳极电流下具有相对较低的导通状态电压。最后，在具有如上所述的第一发射极短路部和第二发射极短路部的密度的变化的双向晶闸管处测量出的曲线C在相对较低的阳极电流处被触发并且在高的阳极电流处具有相对较低的导通状态电压。以上所讨论的晶闸管的区允许人们指定约2.5kA的典型额定电流。图4示出了即使在远高于2.5kA的过载条件(短路工作)下，密集的发射极短路部图案的应用也提供了相对较低的导通状态电压。
如图5中所示，在根据实施例的双向晶闸管器件100中，用作n-掺杂的第三半导体层110中的复合中心的深能级(辐射缺陷)的(空间)密度沿着垂直于第一主侧102延伸的线具有与距第三p-n结J3相比更靠近第二p-n结J2的第一局部最大值，以及具有与距第二p-n结J2相比更靠近第三p-n结J3的第二局部最大值。在图5中，虚线P1示出了深能级的密度的第一局部最大值的位置，并且图5中的虚线P2示出了深能级的密度的第二局部最大值的位置。在图5的右侧，示出了作为距第二主侧104的深度x的函数的深能级的密度(即，在图5中称为缺陷浓度的辐射缺陷的密度)。第一局部最大值可以例如距第二p-n结J2小于50μm，并且第二局部最大值可以例如距第三p-n结J3小于50μm。用作第三半导体层中靠近第二p-n结和/或第三p-n结的复合中心的深能级的密度的局部最大值可以改善双向晶闸管器件的断开能力。随着P1(P2)距邻近的p-n结J2(J3)的距离的增长，断开能力的改善以更高的导通状态电压降(损耗)为代价来增长。对于给定的晶闸管结构和应用(换向断开)条件，存在P1(P2)距邻近的结J2(J3)的最佳距离。
第三半导体层110中深能级的密度的第一局部最大值可以例如通过具有适当的能量的质子辐照而生成，该能量取决于层的材料和厚度，质子将穿过该层以在相对于第二p-n结J2和第三p-n结J3的期望位置中形成深能级中心。深能级也可以通过用其他粒子辐照(例如，电子辐照或氦气辐照)而生成。
根据用作n-掺杂的第三半导体层110中的复合中心的深能级的密度的第一局部最大值和第二局部最大值，过剩载流子寿命在与深能级的密度的第一局部最大值和第二局部最大值相同的位置处具有第一局部最小值和第二局部最小值。过剩载流子寿命的局部最小值的位置可以例如通过扩展电阻测试来测量，这可以示出通过由辐射缺陷形成的受主型深能级的掺杂补偿的结果，与n-掺杂的第三半导体层110中的本底掺杂浓度的局部偏差。在图6a中示出了用于根据实施例的双向晶闸管器件的特定示例的扩展电阻测试的测量结果，其中，深能级的密度在距p-n结J2/J3约10μm的距离处具有局部最大值，并且在图6b中示出了用于根据实施例的双向晶闸管器件的另一特定示例的扩展电阻测试的测量结果，其中，深能级的密度在距p-n结J2/J3约80μm的距离处具有局部最大值。局部减小的过剩载流子寿命促进用于两种极性的双向晶闸管器件的关断能力。
对于本领域技术人员将显而易见的是，上述的实施例的修改可能不脱离如所附权利要求限定的本发明的范围。
在根据实施例的双向晶闸管器件100中，第一区与第二区相同，即，第一区和第二区之间存在完美的重叠。然而，本发明的双向晶闸管器件可以在第一区和第二区之间不具有完美的重叠。如果在平行于第一主侧的平面上的正交投影中的第一区和第二区之间存在重叠区，那就足够了。在双向晶闸管器件的示例性实施例中，当在平行于半导体晶片的第一主侧的平面上的正交投影中观察时，其中第一区与第二区重叠的重叠区包含由半导体晶片占据的总的晶片区的至少50％。
在双向晶闸管器件的以上实施例中，可以省略第一至第四指状电极部135b、135c、145b、145c中的一些或全部。同样地，第一放大栅极电极135和第二放大栅极电极145可以包括附加的指状电极部。
同样，尽管用促进第一晶闸管的触发的第一先导晶闸管和用促进第二晶闸管的触发的第二控制晶闸管来描述实施例，但是本发明的双向晶闸管器件不必然包括用于触发第一晶闸管和第二晶闸管的任何先导晶闸管。这意味着可以省略整个第一放大栅极电极135和n+掺杂的第一辅助阴极发射极层152。在这种情况下，第一主栅极电极将对应于权利要求中所述的第一栅极电极。同样地，可以省略整个第二放大栅极电极145和n+掺杂的第二辅助阴极发射极层162。在这种情况下，第二主栅极电极将对应于权利要求中所述的第二栅极电极。
在上述实施例的附图中，半导体晶片在图2和3中示出为圆形晶片。然而，本发明也可以应用于其他几何形状的半导体晶片。例如，半导体晶片也可以具有矩形或多边形。
第一发射极短路部128被描述为p型半导体区域。然而，它们也可以由与p掺杂的第二半导体层108形成欧姆接触的另一导电材料制成。同样地，第二发射极短路部138被描述为p型半导体区域。然而，它们也可以由与p掺杂的第四半导体层112形成欧姆接触的另一导电材料制成。
在n+掺杂的第一阴极发射极层152或在n+掺杂的第二阴极发射极层162中没有任何发射极短路部的情况下描述了以上实施例。然而，可以提供穿透n+掺杂的第一阴极发射极层152的第一辅助发射极短路部，用于将p型第一半导体层108与第一环形电极部135a连接。同样地，可以形成穿透n+掺杂的第二阴极发射极层162的第二辅助发射极短路部，用于将p型第四半导体层112与第二环形电极部145a相连接。
在双向晶闸管器件的以上实施例中，第一半导体层106和第五半导体层116延伸到边缘终止区域191。然而，与第一主电极115接触的第二晶闸管的p阳极环(即，第一晶闸管的阴极短路环)可以形成在第一主侧102处，以横向地包围第一半导体层106的外边缘。同样地，与第二主电极116接触的第一晶闸管的p阳极环(即，第二晶闸管的阴极短路环)可以形成在第二主侧104处，以横向地包围第五半导体层114的外边缘。尽管该p-阳极环在阴极侧处的存在提高了阻断稳定性，但同时在相对侧提供了更大的阳极区。
除了前面所述的相邻的第一发射极短路部128之间的平均距离的变化之外或作为其替代，第一发射极短路部128的平均横向尺寸可以随着距第一放大栅极电极135的距离的增加而增加。同样地，除了前面所述的相邻的第二发射极短路部138之间的平均距离的变化之外或作为其替代，第二发射极短路部138的平均横向尺寸可以随着距第二放大栅极电极145的距离的增加而增加。
在上述实施例中，第二p-n结J2和第三p-n结J3分别是平面并且平行于第一主侧。然而，第二p-n结J2和第三p-n结J3之间的距离可以例如以这样的方式变化，第二p-n结J2和第三p-n结J3之间的距离在边缘终止区域中比在器件的有源区域中更小。
在上述实施例中，结的终端由负斜面形成。然而，结的终端可以由正斜面、结的终端扩展(JTE)、横向变掺杂(variation of lateral doping,VLD)结构、保护环、正负斜面的组合或适用于此目的另一半导体结构形成。
应当注意，术语“包括”不排除其他元素或步骤，并且不定冠词“一”或“一个”不排除复数。也可以对关于不同实施例所描述的元素进行组合。
附图标记列表
100 双向晶闸管器件
102 第一主侧
104 第二主侧
106 n+掺杂的第一半导体层
108 p掺杂的第二半导体层
110 n-掺杂的第三半导体层
112 p掺杂的第四半导体层
114 n+掺杂的第五半导体层
115 第一主电极
116 第二主电极
128 第一发射极短路部
135 第一放大栅极电极
135a 第一环形电极部
135b 第一指状电极部
135c 第二指状电极部
138 第二发射极短路部
145 第二放大栅极电极
145a 第二环形电极部
145b 第三指状电极部
145c 第四指状电极部
152 n+掺杂的第一辅助阴极发射极层
162 n+掺杂的第二辅助阴极发射极层
175 第一主栅极电极
185 第二主栅极电极
J1 第一p-n结
J2 第二p-n结
J3 第三p-n结
J4 第四p-n结
P1 深能级的密度的第一局部最大值
P2 深能级的密度的第二局部最大值
Claims (14)
1.一种双向晶闸管器件(100)，所述双向晶闸管器件包括：
半导体晶片，所述半导体晶片具有第一主侧(102)和与所述第一主侧(102)相对的第二主侧(104)；
第一主电极(115)，所述第一主电极布置在所述第一主侧(102)上；
第一栅极电极(135)，所述第一栅极电极布置在所述第一主侧(102)上并且与所述第一主电极(115)分隔；
第二主电极(116)，所述第二主电极布置在所述第二主侧(104)上；以及
第二栅极电极(145)，所述第二栅极电极布置在所述第二主侧(104)上并且与所述第二主电极(116)分隔，
其中，所述半导体晶片按照从所述第一主侧(102)到所述第二主侧(104)的顺序包括以下的层：
第一半导体层(106)，所述第一半导体层具有第一导电类型，所述第一半导体层(106)与所述第一主电极(115)直接接触；
第二半导体层(108)，所述第二半导体层具有与所述第一导电类型不同的第二导电类型，其中，所述第二半导体层(108)与所述第一栅极电极(135)直接接触，并且其中，所述第一半导体层(106)和所述第二半导体层(108)形成第一p-n结(J1)；
第三半导体层(110)，所述第三半导体层具有所述第一导电类型，所述第二半导体层(108)和所述第三半导体层(110)形成第二p-n结(J2)；
第四半导体层(112)，所述第四半导体层具有所述第二导电类型，其中，所述第三半导体层(110)和所述第四半导体层(112)形成第三p-n结(J3)，并且其中，所述第四半导体层(112)与所述第二栅极电极(116)直接接触；以及
第五半导体层(114)，所述第五半导体层具有所述第一导电类型，并与所述第二主电极(116)直接接触，其中，所述第四半导体层(112)和所述第五半导体层(114)形成第四p-n结(J4)，
其特征在于，多个第一发射极短路部(128)，每个第一发射极短路部(128)穿透所述第一半导体层(106)，以将所述第二半导体层(108)与所述第一主电极(115)电连接，以及
多个第二发射极短路部(138)，每个第二发射极短路部(138)穿透所述第五半导体层(114)，以将所述第四半导体层(112)与所述第二主电极(116)电连接，其中：
在平行于所述第一主侧(102)的平面上的正交投影中，由所述第一半导体层(106)和所述第一发射极短路部(128)占据的第一区与由所述第五半导体层(114)和所述第二发射极短路(138)占据的第二区在重叠区中重叠，
在平行于所述第一主侧(102)的平面上的所述正交投影中，所述第一发射极短路部(128)和所述第二发射极短路部(138)位于所述重叠区内，并且
在平行于所述第一主侧(102)的平面上的所述正交投影中，其中所述第一区与所述第二区重叠的所述重叠区覆盖由所述半导体晶片占据的总的晶片区的至少50％。
2.根据权利要求1所述的双向晶闸管器件，其中，在平行于所述第一主侧(102)的平面上的所述正交投影中，所述第一发射极短路部(128)占据所述重叠区的至少2％、例如至少5％、例如至少8％、还例如至少10％。
3.根据权利要求1或2所述的晶闸管器件，其中，在平行于所述第一主侧(102)的平面上的所述正交投影中，所述第二发射极短路部(138)占据所述重叠区的至少2％、例如至少5％、例如至少8％以及还例如至少10％。
4.根据权利要求1至3中的任一项所述的双向晶闸管器件，其中，在平行于所述第一主侧(102)的平面上的所述正交投影中，所述第一发射极短路部(138)是离散的。
5.根据权利要求4所述的双向晶闸管器件，其中，两个相邻的第一发射极短路部(128)之间的距离以这样的方式变化，两个相邻的第一发射极短路部(128)之间的平均距离随着距所述第一栅极电极(135)的距离的增加而减小。
6.根据权利要求1至5中任一项所述的双向晶闸管器件，其中，在平行于所述第一主侧(102)的平面上的所述正交投影中，所述第二发射极短路部(138)是离散的。
7.根据权利要求6所述的双向晶闸管器件，其中，两个相邻的第二发射极短路部(138)之间的距离以这样的方式变化，两个相邻的第二发射极短路部(138)之间的平均距离随着距所述第二栅极电极(145)的距离的增加而减小。
8.根据权利要求1至7中的任一项所述的双向晶闸管器件，其中，在平行于所述第一主侧(102)的平面上的所述正交投影中，所述第一发射极短路部(128)和所述第二发射极短路部(138)具有从30μm至500μm的范围内的横向尺寸，例如具有从50μm至200μm的范围内的横向尺寸。
9.根据权利要求1至8中的任一项所述的双向晶闸管器件，其中，在平行于所述第一主侧(102)的平面上的所述正交投影中，至少所述第一栅极电极(135)或者所述第二栅极电极(145)具有旋转对称性。
10.根据权利要求1至9中的任一项所述的双向晶闸管器件，其中，在平行于所述第一主侧(102)的平面上的所述正交投影中，所述第一栅极电极(135)和所述第二栅极电极(145)具有相同的形状。
11.根据权利要求1至10中的任一项所述的双向晶闸管器件，其中，用作所述第三半导体层(110)中的复合中心的深能级的密度具有与距所述第三p-n结(J3)相比更靠近所述第二p-n结(J2)的第一局部最大值(P1)和/或与距所述第二p-n结(J2)相比更靠近所述第三p-n结(J3)的第二局部最大值(P2)。
12.根据权利要求11所述的双向晶闸管器件，其中，所述第一局部最大值(P1)距所述第二p-n结(J2)小于50μm，和/或其中，所述第二局部最大值(P2)距所述第三p-n结(J3)小于50μm。
13.根据权利要求1至12中的任一项所述的双向晶闸管器件，其中，过剩载流子寿命在所述第三半导体层(110)中具有与距所述第三p-n结(J3)相比更靠近所述第二p-n结(J2)的第一局部最小值和/或与距所述第二p-n结(J2)相比更靠近所述第三p-n结(J3)的第二局部最小值。
14.根据权利要求13所述的双向晶闸管器件，其中，所述第一局部最小值距所述第二p-n结(J2)小于50μm，和/或其中，所述第二局部最小值距所述第三p-n结(J3)小于50μm。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP18156415 | 2018-02-13 | ||
| EP18156415.4 | 2018-02-13 | ||
| PCT/EP2019/053560 WO2019158594A1 (en) | 2018-02-13 | 2019-02-13 | Bidirectional thyristor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111742411A true CN111742411A (zh) | 2020-10-02 |
| CN111742411B CN111742411B (zh) | 2024-03-08 |
Family
ID=61198738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201980013388.XA Active CN111742411B (zh) | 2018-02-13 | 2019-02-13 | 双向晶闸管器件 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US11056582B2 (zh) |
| EP (1) | EP3766101B1 (zh) |
| JP (1) | JP7084501B2 (zh) |
| CN (1) | CN111742411B (zh) |
| WO (1) | WO2019158594A1 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116490978A (zh) * | 2020-11-25 | 2023-07-25 | 日立能源瑞士股份公司 | 双向晶闸管装置 |
| CN116491058A (zh) * | 2020-11-25 | 2023-07-25 | 日立能源瑞士股份公司 | 包括可切换旁路器件的模块 |
| CN116569341A (zh) * | 2020-11-27 | 2023-08-08 | 日立能源瑞士股份公司 | 带有具有不同局部区域的侧表面的半导体器件 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP4006989B1 (en) | 2020-11-25 | 2024-05-15 | Hitachi Energy Ltd | Bidirectional thyristor device with asymmetric characteristics |
| CN118281054A (zh) * | 2022-12-30 | 2024-07-02 | 力特半导体（无锡）有限公司 | 高抗噪度triac结构 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3476993A (en) * | 1959-09-08 | 1969-11-04 | Gen Electric | Five layer and junction bridging terminal switching device |
| JPS54109791A (en) * | 1978-02-16 | 1979-08-28 | Mitsubishi Electric Corp | Emitter short-type thyristor |
| JP2003282865A (ja) * | 2002-03-27 | 2003-10-03 | Shindengen Electric Mfg Co Ltd | サイリスタ |
| US20040183092A1 (en) * | 2003-03-19 | 2004-09-23 | Mitsubishi Denki Kabushiki Kaisha | Pressed-contact type semiconductor device |
| WO2011161097A2 (en) * | 2010-06-21 | 2011-12-29 | Abb Technology Ag | Phase control thyristor with improved pattern of local emitter shorts dots |
| CN103594490A (zh) * | 2012-08-13 | 2014-02-19 | 无锡维赛半导体有限公司 | 晶闸管及晶闸管封装件 |
| CN107258018A (zh) * | 2014-12-17 | 2017-10-17 | Abb瑞士股份有限公司 | 双向功率半导体器件 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS504435B1 (zh) * | 1970-07-02 | 1975-02-19 | ||
| CH622127A5 (zh) | 1977-12-21 | 1981-03-13 | Bbc Brown Boveri & Cie | |
| JP2674641B2 (ja) * | 1986-08-20 | 1997-11-12 | 株式会社東芝 | ゲートターンオフサイリスタ |
| DE19721365A1 (de) | 1997-05-22 | 1998-11-26 | Asea Brown Boveri | Beidseitig steuerbarer Thyristor |
-
2019
- 2019-02-13 JP JP2020565549A patent/JP7084501B2/ja active Active
- 2019-02-13 EP EP19703385.5A patent/EP3766101B1/en active Active
- 2019-02-13 CN CN201980013388.XA patent/CN111742411B/zh active Active
- 2019-02-13 WO PCT/EP2019/053560 patent/WO2019158594A1/en unknown
- 2019-02-13 US US16/969,773 patent/US11056582B2/en active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3476993A (en) * | 1959-09-08 | 1969-11-04 | Gen Electric | Five layer and junction bridging terminal switching device |
| JPS54109791A (en) * | 1978-02-16 | 1979-08-28 | Mitsubishi Electric Corp | Emitter short-type thyristor |
| JP2003282865A (ja) * | 2002-03-27 | 2003-10-03 | Shindengen Electric Mfg Co Ltd | サイリスタ |
| US20040183092A1 (en) * | 2003-03-19 | 2004-09-23 | Mitsubishi Denki Kabushiki Kaisha | Pressed-contact type semiconductor device |
| WO2011161097A2 (en) * | 2010-06-21 | 2011-12-29 | Abb Technology Ag | Phase control thyristor with improved pattern of local emitter shorts dots |
| CN103594490A (zh) * | 2012-08-13 | 2014-02-19 | 无锡维赛半导体有限公司 | 晶闸管及晶闸管封装件 |
| CN107258018A (zh) * | 2014-12-17 | 2017-10-17 | Abb瑞士股份有限公司 | 双向功率半导体器件 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116490978A (zh) * | 2020-11-25 | 2023-07-25 | 日立能源瑞士股份公司 | 双向晶闸管装置 |
| CN116491058A (zh) * | 2020-11-25 | 2023-07-25 | 日立能源瑞士股份公司 | 包括可切换旁路器件的模块 |
| CN116490978B (zh) * | 2020-11-25 | 2024-04-26 | 日立能源有限公司 | 双向晶闸管装置 |
| CN116569341A (zh) * | 2020-11-27 | 2023-08-08 | 日立能源瑞士股份公司 | 带有具有不同局部区域的侧表面的半导体器件 |
| CN116569341B (zh) * | 2020-11-27 | 2024-05-14 | 日立能源有限公司 | 带有具有不同局部区域的侧表面的半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2019158594A1 (en) | 2019-08-22 |
| US11056582B2 (en) | 2021-07-06 |
| EP3766101A1 (en) | 2021-01-20 |
| EP3766101B1 (en) | 2021-07-21 |
| JP7084501B2 (ja) | 2022-06-14 |
| US20200411674A1 (en) | 2020-12-31 |
| JP2021514547A (ja) | 2021-06-10 |
| CN111742411B (zh) | 2024-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111742411B (zh) | 双向晶闸管器件 | |
| US10109725B2 (en) | Reverse-conducting semiconductor device | |
| JP5972881B2 (ja) | 逆導通パワー半導体デバイス | |
| US10026732B2 (en) | Bidirectional power semiconductor | |
| KR101679164B1 (ko) | 역 도통 전력 반도체 디바이스 | |
| US10461157B2 (en) | Flat gate commutated thyristor | |
| JP6088586B2 (ja) | 逆導通パワー半導体デバイス | |
| CN112271218A (zh) | 功率半导体器件及其制备方法 | |
| EP3948956A1 (en) | Segmented power diode structure with improved reverse recovery | |
| JP2000150859A (ja) | ダイオード | |
| CN115336002B (zh) | 具有栅极流道的关断功率半导体装置 | |
| JP7538960B2 (ja) | 非対称特性を有する双方向サイリスタデバイス | |
| US20230046742A1 (en) | Reverse Conducting Power Semiconductor Device and Method for Manufacturing the Same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: Swiss Baden Applicant after: Hitachi energy Switzerland AG Address before: Swiss Baden Applicant before: ABB grid Switzerland AG |
|
| CB02 | Change of applicant information | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20240122 Address after: Zurich, SUI Applicant after: Hitachi Energy Co.,Ltd. Country or region after: Switzerland Address before: Swiss Baden Applicant before: Hitachi energy Switzerland AG Country or region before: Switzerland |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |