CN115039233A - 反向导通功率半导体器件及其制造方法 - Google Patents

反向导通功率半导体器件及其制造方法 Download PDF

Info

Publication number
CN115039233A
CN115039233A CN202180012131.XA CN202180012131A CN115039233A CN 115039233 A CN115039233 A CN 115039233A CN 202180012131 A CN202180012131 A CN 202180012131A CN 115039233 A CN115039233 A CN 115039233A
Authority
CN
China
Prior art keywords
layer
diode
anode layer
diode anode
thyristor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180012131.XA
Other languages
English (en)
Inventor
T·维克斯特罗
U·维穆拉帕蒂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Energy Co ltd
Original Assignee
Hitachi Energy Switzerland AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Energy Switzerland AG filed Critical Hitachi Energy Switzerland AG
Publication of CN115039233A publication Critical patent/CN115039233A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7404—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device
    • H01L29/7412—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device the device being a diode
    • H01L29/7416—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device the device being a diode the device being an antiparallel diode, e.g. RCT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1012—Base regions of thyristors
    • H01L29/102—Cathode base regions of thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42308—Gate electrodes for thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66363—Thyristors
    • H01L29/66371—Thyristors structurally associated with another device, e.g. built-in diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thyristors (AREA)

Abstract

本发明涉及一种反向导通功率半导体器件，其中多个晶闸管单元(50)和续流二极管(60)集成在半导体晶片中。二极管阳极层(32)包括多个第一二极管阳极层段(321)，所述多个第一二极管阳极层段在与半导体晶片(20)的第二主侧(22)平行的平面上的正交投影中是条形的，每个第一二极管阳极层段(321)的纵向主轴MA在侧向方向上延伸离开半导体晶片(20)的侧向中心。每个第一二极管阳极层段(321)在垂直于其纵向主轴(MA)的方向上的第一侧向宽度(w1)在沿着纵向轴线的任何位置处至少为1000μm，或者至少为1200μm。该器件还包括多个条形局部寿命控制区(91)。二极管阴极层(33)包括多个条形二极管阴极层段(331)。在正交投影中，每个局部寿命控制区(91)和每个二极管阴极层段(331)分别布置在对应的第一二极管阳极层段(321)内。

Description

反向导通功率半导体器件及其制造方法
技术领域
本发明涉及一种根据权利要求1的前序部分的反向导通功率半导体器件，并且涉及一种用于制造这种反向导通功率半导体器件的方法。
背景技术
集成门极换流晶闸管(IGCT)已经被确立为许多高功率应用(诸如中压驱动器、STATCOM和抽水蓄能发电机)的首选器件。如今，IGCT已经利用具有范围从4.5kV到6.5kV的额定电压的最先进器件针对电流源逆变器(CSI)和电压源逆变器(VSI)应用进行了优化，并且如今可用为不对称、对称(反向阻断)和反向导通(RC)器件。集成门极换流晶闸管(IGCT)由于其类似于晶闸管的导通和类似于晶体管的关断是许多大功率电子应用的理想首选器件。
反向导通集成门极换流晶闸管(RC-IGCT)是在一个单个半导体晶片内包括IGCT部分和单个内置续流二极管部分的反向导通功率半导体器件。二极管部分包括被n-掺杂的漂移层和n掺杂的缓冲层分离的p掺杂的阳极层和n+掺杂的阴极层。二极管部分是圆形的，并且在俯视图中，在半导体晶片的中心与IGCT部分相邻。在IGCT部分和二极管部分之间存在n–掺杂的分离区，该分离区将IGCT部分中的晶闸管单元的p掺杂的基极层与二极管部分的p掺杂的阳极层分离。在这种RC-IGCT中，器件的二极管部分利用寿命控制进行优化，以降低反向恢复电流峰值，从而降低反向恢复损耗并因此保护二极管免受高功率故障的影响。然而，半导体晶片的IGCT部分不利用任何寿命控制。因此，当应用质子(H+)或氦离子(He2+)的高能离子注入以生成复合中心并由此在二极管部分中形成局部寿命控制(LLC)区时，具有约为0.5mm的厚度的金属掩模(取决于掩模的离子能量和机械稳定性)用于有效地阻挡重离子并防止在IGCT部分的区域中生成复合中心。在正向导通状态和反向导通状态下，只有半导体晶片的一部分用于电流。因此，正向或反向导通状态下的损耗相对较高。
一种已知的反向导通功率半导体器件(其被开发用于通过利用分别处于正向和反向导通状态的整个半导体晶片来降低导通状态损耗)是如图1和图2所示的双模式门极换流晶闸管(BGCT)。图1以俯视图示出了BGCT，并且图2以沿着图1中的线c’-c截取的截面图示出了该器件。BGCT在单个半导体晶片1中包括彼此并联电连接的多个晶闸管单元2。在图1和图2中示出的BGCT中，晶闸管单元2中的每一个由呈阴极金属化层形式的三个晶闸管阴极电极3、包括三个条形晶闸管阴极层段4的n+掺杂的晶闸管阴极层、p掺杂的基极层5、n–掺杂的漂移层6、n掺杂的缓冲层7、p+掺杂的晶闸管阳极层8和呈阳极金属化层形式的晶闸管阳极电极9组成。晶闸管单元2各自还包括与p掺杂的基极层5接触的、呈栅极金属化层的形式的栅电极10。栅极金属化层布置在平面(该平面低于晶闸管阴极电极3布置在其中的平面)中，使得栅极电极10与晶闸管阴极电极3竖直分离。BGCT在半导体晶片1的中心包括呈环形金属区的形式的单个公共栅极触点11。公共栅极触点11与栅极金属化层直接接触，使得栅极触点11和所有晶闸管单元2的栅电极10彼此电连接。BGCT包括分布在晶闸管单元2之间的多个二极管单元12。二极管单元12彼此并联电连接，并连接到晶闸管单元2，尽管具有相反的正向。每个二极管单元12包括二极管阳极电极17、p掺杂的二极管阳极层13、n+掺杂的二极管阴极层14和二极管阴极电极16，其中p掺杂的二极管阳极层13和n+掺杂的二极管阴极层14被n–掺杂的漂移层6和n掺杂的缓冲层7分离。相邻的晶闸管单元2和二极管单元12分别被分离区15分离。
如上所阐述的，具有约为0.5mm的厚度的金属掩模用于在已知RC-IGCT的二极管部分中选择性地形成LLC区(具有与IGCT部分一起集成在同一半导体晶片中的单个二极管部分)。然而，对于可再现的工艺，被掩模的结构必须大于掩模的厚度。利用普通的BGCT布局，二极管单元的宽度与金属掩模的所需厚度在同一数量级或者比其更小。而且，为了形成LLC区，重离子的注入必须以与表面法线成7°的倾斜角实行，以避免沟道效应。因此，即使在完全对准的情况下，重离子的注入也与二极管段偏离，并且避免注入到GCT区变得更加重要。
因此，由于BGCT的布局的精细细节，排除LLC被判断为BGCT中的先决条件。发射极控制(EMCON)二极管的构思被认为是BGCT经典设计的发展。然而，它要求二极管部分(图2中的p掺杂的二极管阳极层13和n-掺杂的漂移层6之间的p-n结)和GCT部分(图2中的p掺杂的基极层5和n-掺杂的漂移层6之间的p-n结)的不同结深(junction depths)，以便保持二极管阳极发射极效率较低。另一方面，如果二极管部分和GCT部分具有不同的阻挡结深，则二极管鲁棒性较弱。
从US 2018 204 913A1，已知的是一种关断功率半导体器件，其包括多个晶闸管单元，每个晶闸管单元包括阴极区；基极层；漂移层；阳极层；栅电极，该栅电极相对于阴极区侧向布置、与基极层接触；阴极电极；以及阳极电极。多个晶闸管单元的阴极区和阴极电极之间的界面以及基极层和栅极电极之间的界面是平坦且共面的。此外，基极层包括从其与栅极电极的接触延伸到至少为阴极区的深度一半的深度的栅极阱区，其中，对于任何深度，这个深度处的栅极阱区的最小掺杂浓度比阴极区和栅极阱区之间在这个深度下和在平行于第一主侧的平面上的正交投影中具有距阴极区2μm的距离的侧向位置处的基极层的掺杂浓度高50％。基极层包括第二导电类型的补偿区，该补偿区被布置成直接邻近第一主侧并且在阴极区和栅极阱区之间，其中第一导电类型杂质的密度相对于补偿区中的净掺杂浓度至少为0.4。
上述BGCT在例如2012年6月3-7日在比利时布鲁日举行的2012年第24届功率半导体器件和集成电路国际研讨会论文集第29-32页、作者为Umamaheswara Vemulapati和Marco Bellini的文献“双模式门极换流晶闸管的构思”中进行了公开和讨论。
从US 2016 013 302 A1中，已知的是一种反向导通功率半导体器件，该反向导通功率半导体器件具有晶片，该晶片具有被布置成彼此相对且平行的第一和第二主侧。该器件包括多个二极管单元和多个门极换流晶闸管(GCT)单元。每个GCT单元包括在第一和第二主侧之间的第一导电类型(例如，n型)和第二导电类型(例如，p型)的层。该器件包括至少一个混合部分，其中二极管单元的二极管阳极层与GCT单元的第一阴极层交替。在每个二极管单元中，第一导电类型的二极管缓冲层布置在二极管阳极层和漂移层之间，使得二极管缓冲层覆盖从第一主侧到二极管阳极层厚度的大约90％的深度的二极管阳极层的侧向侧。
从US 5 682 044 A中，已知了一种用于中低功率使用的平面栅结构的反向导通(RC)晶闸管，其由于对晶闸管和二极管区中的每一个采用平面结构在构造方面相对简单、允许同时形成两个区并具有高速性能；以及一种埋栅或凹栅结构的RC晶闸管，其通过使用埋栅或凹栅结构而具有较高的击穿电压、允许同时形成晶闸管和二极管区以及高速、高电流开关性能，并且平面栅极结构的RC晶闸管具有包括晶闸管区中的平面栅极结构的静电感应(SI)晶闸管或小型化GTO和二极管区中的平面结构的SI二极管的构造，二极管区在其阴极侧处具有在n发射极或二极管阴极短路区之间的肖特基接触，并且晶闸管区在其阳极侧处具有由(p+)阳极层、波形阳极层或阳极(n+)层形成的SI阳极短路结构；在高击穿器件的情况下，添加了n缓冲层；类似地，埋栅或凹栅结构的RC晶闸管具有在晶闸管区包括埋栅或凹栅结构的SI晶闸管和埋栅或凹栅结构的SI二极管的构造。
发明内容
鉴于以上所述，本发明的目的是提供一种反向导通功率半导体器件，其可以克服现有技术中的以上描述的问题中的一些或全部。特别地，本发明的目的是提供一种反向导通功率半导体器件，其中正向导通损耗和开关导通损耗可以同时保持较低，同时确保良好的热性能。
本发明的目的通过根据权利要求1的反向导通功率半导体器件来实现。从属权利要求中规定了本发明的另外的改进。
本发明的反向导通功率半导体器件包括集成在半导体晶片中的多个晶闸管单元和续流二极管，该半导体晶片具有第一主侧和与第一主侧相对的第二主侧。多个晶闸管单元中的每一个按照从第一主侧到第二主侧的顺序包括：第一导电类型的晶闸管阴极层；不同于第一导电类型的第二导电类型的基极层，其中在基极层和晶闸管阴极层之间形成第一p-n结；第一导电类型的漂移层，该漂移层与基极层形成第二p-n结；以及第二导电类型的晶闸管阳极层，该晶闸管阳极层通过漂移层与基极层分离。每个晶闸管单元还包括：栅电极，该栅电极相对于晶闸管阴极层侧向布置并与基极层形成欧姆接触；晶闸管阴极电极，该晶闸管阴极电极布置在第一主侧上并与晶闸管阴极层形成欧姆接触；以及晶闸管阳极电极，该晶闸管阳极电极布置在第二主侧上并与晶闸管阳极层形成欧姆接触。续流二极管包括：在第一主侧处的第二导电类型的二极管阳极层，该二极管阳极层与漂移层形成第三p-n结并且通过漂移层与基极层分离；在第一主侧上的二极管阳极电极，该二极管阳极电极电连接到二极管阳极层；在第二主侧处的第一导电类型的二极管阴极层，该二极管阴极层电连接到漂移层；以及在第二主侧上的二极管阳极电极，该二极管阳极电极与二极管阴极层形成欧姆接触。二极管阳极层包括多个第一二极管阳极层段，该多个第一二极管阳极层段在与第二主侧平行的平面上的正交投影中是条形的，每个第一二极管阳极层段的纵向主轴在侧向方向上延伸离开半导体晶片的侧向中心，其中每个第一二极管阳极层段在平行于第二主侧的平面中并且在垂直于其纵向主轴的方向上的第一侧向宽度在沿着纵向主轴的任何位置处至少为1000μm，或者至少为1200μm。这意味着每个第一二极管阳极层段的最小侧向宽度至少为1000μm，或者至少为1200μm。
在整个说明书中，侧向是指平行于第二主侧的方向，并且半导体晶片的侧向中心被确定为平行于第二主侧的平面中的中心。而且，在整个说明书中，区域的中心被理解为质心，即，该区域中的所有点的算术平均位置。而且，在整个说明书中，条形元件被限定为在预定纵向方向上具有比在任何其他方向上更大的宽度的任何元件，其中在预定纵向方向上的宽度是沿着垂直于预定纵向方向的任何线的宽度的至少两倍。条形元件的纵向主轴沿着预定的纵向方向延伸。
在本发明的反向导通功率半导体器件中，实施具有多个条形第一二极管阳极层段的续流二极管确保了半导体晶片内良好的热和电流扩散。进一步，续流二极管的分段导致其较少急变行为(snappy behavior)，这又允许减小半导体晶片的厚度，从而导致反向和正向导通状态下的降低的损耗。与已知的BGCT相比，条形第一二极管阳极层段的第一侧向宽度的下限导致更低的正向导通损耗。这可以通过最小化由于减小的电流扩散导致的电导率调制来解释。即使具有条形第一二极管阳极层段的第一侧向宽度的显著高于已知的BGCT中的较高下限，由于条形热扩散仍然是有效的并且反向导通功率半导体器件表现出良好的浪涌电流能力。
本发明的反向导通功率半导体器件包括包含辐射诱导复合中心的多个局部寿命控制区，其中每个局部寿命控制区在与第二主侧平行的平面上的正交投影中是条形的，并且在正交投影中布置在第一二极管阳极层段中的相对应的一个内，使得每个局部寿命控制区的纵向主轴沿着第一二极管阳极层段中的相对应的一个的纵向主轴延伸，并且每个局部寿命控制区具有第二侧向宽度，该第二侧向宽度比第一二极管阳极层段中的相对应的一个的第一侧向宽度小至少200μm或至少300μm。示例性地，在沿着正交于第二主侧且正交于第一二极管阳极层段中的相对应的一个的纵向主轴的平面的每个竖直横截面中，第二侧向宽度比第一二极管阳极层段中的相对应的一个的第一侧向宽度小至少200μm或至少300μm。
在本发明的反向导通功率半导体器件中，条形二极管部分(半导体晶片的在平行于第二主侧的平面上的正交投影中与条形第一二极管阳极层段重叠的部分)中漂移层部分的边缘处的相对高的载流子寿命导致在那里注入比条形二极管部分的中心部分中多得多的电荷。其中，中心部分是指关于垂直于纵向主轴并平行于第二主侧的方向上居中的部分。随着二极管恢复，质子注入区中的p-n结很快被清除，因为在那里存在较少的电荷。这将启动电压从开关和其他电路元件(如扼流圈)向二极管转移。二极管电压的出现减缓了电流变化率，并且使二极管反向恢复峰值电流Irr达到相当的水平，就好像二极管已经被辐射到第一二极管阳极层段的整个宽度。二极管的边缘处的电荷山还在那里。电子在高电压的总方向上向下行进。当它们侧向移位到n+二极管阴极层时，它们必须侧向流动才能到达阴极层。显然，这是众所周知的场电荷提取(FCE)效应能够生效的情况。这意味着在这样的示例性实施例中，续流二极管是通过寿命分段增强的FCE二极管。电荷载流子山获得了最佳的侧向位置，而低寿命区确保了合理的二极管反向恢复峰值电流Irr。这导致续流二极管的软恢复。
在本发明中，二极管阴极层包括多个二极管阴极层段，其中每个二极管阴极层段在与第二主侧平行的平面上的正交投影中是条形的，并且在这个正交投影中被布置在条形第一二极管阳极层段中的相对应的一个内，使得每个二极管阴极层段的纵向主轴沿着第一二极管阳极层段中的相对应的一个的纵向主轴延伸，并且其中每个二极管阴极层段具有比局部寿命控制区中的相对应的一个的第二侧向宽度小至少200μm或至少300μm的第三侧向宽度，其中局部寿命控制区中的相对应的一个在与第二主侧平行的平面上的正交投影中布置在第一二极管阳极层段中的相对应的一个内。在这样的示例性实施例中，续流二极管反向恢复期间的FCE效应更明显，从而导致续流二极管的软恢复和不太急变的行为。示例性地，在沿着正交于第二主侧并且正交于第一二极管阳极层段中的相对应的一个的纵向主轴的平面的每个竖直横截面中，第三侧向宽度比局部寿命控制区中的相对应的一个的第二侧向宽度小至少200μm或至少300μm。在示例性实施例中，半导体晶片具有圆形形状，并且每个第一二极管阳极层段的纵向主轴沿着这个圆形形状的径向方向延伸。
在示例性实施例中，每个第一二极管阳极层段的第一侧向宽度在沿其纵向主轴的任何位置处小于5000μm或小于4000μm或小于3000μm。这意味着第一侧向宽度的最大值小于5000μm或小于4000μm或小于3000μm。
在示例性实施例中，在与第二主侧平行的平面上的正交投影中，在半导体晶片的侧向中心，布置了续流二极管的圆形部分。在这种布置中，最有效地利用了可用的半导体晶片区域。在这个示例性实施例中，每个第一二极管阳极层段可以从续流二极管的圆形部分侧向延伸。
在示例性实施例中，每个第一二极管阳极层段在沿着其纵向主轴的方向上的长度是半导体晶片在这个方向上的宽度的至少20％或至少25％。利用这种相对较长的条形第一二极管阳极层段，由于续流二极管中生成的热量的有效热扩散，热性能得到改善。
在示例性实施例中，二极管阳极层包括沿径向方向延伸的条形第二二极管阳极层段，这些条形第二二极管阳极层段分别侧向布置在两个相邻的第一二极管阳极层段之间，每个第二二极管阳极层段与半导体晶片的侧向中心之间的距离大于每个第一二极管阳极层段与半导体晶片的侧向中心之间的距离。在这种示例性实施例中，可以减小相邻条形二极管阳极层段之间的距离的变化，并且增强热扩散。
在示例性实施例中，每个第一二极管阳极层段的第一侧向宽度的最小值小于2000μm。利用这样的参数，热性能被改善，并且续流二极管表现出比已知的RC-IGCT中更少的急变行为。
在示例性实施例中，第三侧向宽度比第一二极管阳极层段中的相对应的一个的第一侧向宽度小至少600μm或小至少800μm。在这样的示例性实施例中，续流二极管反向恢复期间的FCE效应更明显，从而导致续流二极管的软恢复和不太急变的行为。示例性地，在沿着正交于第二主侧且正交于第一二极管阳极层段中的相对应的一个的纵向主轴的平面的每个竖直横截面中，第三侧向宽度比第一二极管阳极层段中的相对应的一个的第一侧向宽度小至少600μm或小至少800μm。
在示例性实施例中，每个基极层的深度和二极管阳极层的深度相同。在这种示例性实施例中，与具有不同二极管结深度(即，二极管阳极层的深度)和GCT部分(即，基极层的深度)的已知BGCT相比，二极管鲁棒性提高。而且，在这种示例性实施例中，基极层和二极管阳极层可以在同一工艺步骤中同时形成。因此，有助于反向导通功率半导体器件的制造。
在示例性实施例中，多个晶闸管单元的栅电极彼此电连接，并且该器件还包括用于接触多个晶闸管单元的栅电极的公共栅触点，其中公共栅触点布置在第一主侧上的半导体晶片的周向边缘上。
在示例性实施例中，晶闸管阴极层包括多个分离的晶闸管阴极层段，这些晶闸管阴极层段在平行于第一主侧的平面中至少部分地被形成多个栅电极和它们之间的连接的栅极金属化层包围。在后一示例性实施例中，多个晶闸管单元的晶闸管阴极层段可以布置在第一主侧处，作为围绕半导体晶片的侧向中心以同心环放置的条，每个条的纵向主轴沿着径向方向延伸，该径向方向是从半导体晶片的侧向中心延伸并平行于第一主侧的方向。在这个示例性实施例中，有助于从阴极到栅极的传导电流的急变换流。
反向导通功率半导体器件可以通过根据权利要求15的方法制造。
附图说明
下面将参照附图解释本发明的详细实施例，其中：
图1示出了双模式门极换流晶闸管(BGCT)的俯视图，这是一种已知的可关断功率半导体器件；
图2示出了沿图1中的线c’c截取的BGCT的横截面；
图3示出了根据本发明的实施例的反向导通功率半导体器件的俯视图；
图4示出了图3的俯视图的放大部分A；
图5示出了沿图4中的线B-B’的局部竖直横截面；
图6示出了图3的反向导通功率半导体器件的条形续流二极管部分到水平面上的正交投影；
图7示出了对于不同宽度的寿命控制区(质子辐射宽度)，图3的反向导通功率半导体器件的阶跃电压峰值；
图8示出了对于不同宽度的二极管阴极层段，图3的反向导通功率半导体器件的阶跃电压峰值；
图9示出了根据第二实施例的反向导通功率半导体器件的俯视图；以及
图10A和图10B示出了用于制造根据本发明的实施例的反向导通功率半导体器件的方法步骤。
附图中使用的附图标记及其含义总结在附图标记的列表中。一般而言，在整个说明书中，相似的元件具有相同的附图标记。所描述的实施例意在作为示例，并且不应限制本发明的范围。
具体实施方式
在下文中，参照图3至图6描述根据本发明的第一实施例的反向导通功率半导体器件。图3示出了反向导通功率半导体器件的俯视图；图4示出了图3的俯视图的放大部分A；图5示出了沿着图4中的线B-B’的局部竖直横截面；以及图6示出了反向导通功率半导体器件的一部分到水平面上的正交投影。
如图5所示，根据第一实施例的反向导通功率半导体器件包括具有第一主侧21和第二主侧22的半导体晶片20。多个晶闸管单元50和续流二极管60集成在半导体晶片20中。每个晶闸管单元50按照从第一主侧21到第二主侧22的顺序包括：
·n型晶闸管阴极层51；
·p型基极层52，其中在基极层52和晶闸管阴极层51之间形成第一p-n结；
·n型漂移层53，该n型漂移层与基极层52形成第二p-n结；
·n型缓冲层55；以及
·p型晶闸管阳极层54，该p型晶闸管阳极层通过漂移层53与基极层52分离。
其中，缓冲层55是可选的并且具有高于漂移层53的掺杂浓度的掺杂浓度。每个晶闸管单元50还包括：栅电极55，该栅电极相对于晶闸管阴极层51侧向布置并与基极层52形成欧姆接触；晶闸管阴极电极56，该晶闸管阴极电极布置在第一主侧21上并与晶闸管阴极层51形成欧姆接触；以及晶闸管阳极电极57，该晶闸管阳极电极布置在第二主侧22上并与晶闸管阳极层54形成欧姆接触。
集成在半导体晶片20中的续流二极管60包括：
·在第一主侧21处的p型二极管阳极层32，该二极管阳极层32与漂移层53形成第三p-n结，并且通过漂移层53与基极层52分离；
·在第一主侧21上的二极管阳极电极31，该二极管阳极电极电连接到二极管阳极层32；
·在第二主侧22处的n型二极管阴极层33，该n型二极管阴极层通过缓冲层55电连接到漂移层53(在整个说明书中，如果相同导电类型的两个半导体区被描述为电连接，则应意味着这两个半导体区或者直接接触，或者通过相同导电类型的一个或多个半导体区彼此连接，或者通过金属彼此连接)；以及
·在第二主侧22上的二极管阴极电极36，该二极管阴极电极与二极管阴极层33形成欧姆接触。
晶闸管单元50的基极层52通过包括漂移层53的至少一部分的分离区70与二极管阳极层32分离。
二极管阳极层32包括多个第一二极管阳极层段321，该第一二极管阳极层段在图3的俯视图和在图4的局部俯视图中对应于在第一二极管阳极层段321上在第一主侧21上延伸的二极管阳极电极31的条形部分31a。在图3和图4中，二极管阳极电极31以浅灰色示出。如图3和图4所显示的，每个第一二极管阳极层段321具有在侧向方向上延伸离开半导体晶片20的侧向中心的纵向主轴MA。其中，纵向主轴MA可以被限定为第一二极管阳极层段321具有其最大延伸的方向。在示例性实施例中，纵向主轴MA形成第一二极管阳极层段321在俯视图中(即，在与第二主侧22平行的平面上的正交投影中)关于反射的对称轴(即，第一二极管阳极层段321的投影相对于纵向主轴MA具有镜像对称)。
在第一实施例中，半导体晶片20具有圆形形状，并且每个第一二极管阳极层段321的纵向主轴MA从圆形半导体晶片20的侧向中心沿径向方向延伸。
条形第一二极管阳极层段321在沿着垂直于第二主侧22和垂直于第一二极管阳极层段321的纵向主轴MA的平面的竖直横截面中具有第一侧向宽度w1。要提到的是，在图5中，仅示出了对应于第一二极管阳极层段321的续流二极管60的条形部分的一半。因此，图5中显示了第一二极管阳极层段321的宽度0.5×w1。第一二极管阳极层段321的第一侧向宽度w1可以沿着第一二极管阳极层段321的纵向主轴MA变化。在本发明中，每个第一二极管阳极层段321在垂直于其纵向主轴MA的方向上的第一侧向宽度w1在沿着纵向轴MA的任何位置处至少为1000μm或至少为1200μm(即，第一侧向宽度w1的最小值至少为1000μm或至少为1200μm)。每个第一二极管阳极层段321的第一侧向宽度w1的最大值可以小于该第一二极管阳极层段321的最小侧向宽度的5倍或者小于其4倍。例如，每个第一二极管阳极层段321的第一侧向宽度w1可以在沿着纵向轴线的任何位置处小于5000μm或小于4000μm或小于3000μm(即，第一侧向宽度的最大值小于5000μm或小于4000μm或小于3000μm)。在示例性实施例中，每个第一二极管阳极层段321在垂直于其纵向主轴MA的方向上的第一侧向宽度w1的最小值小于2000μm，使得第一侧向宽度w1的最小值在1000μm和2000μm之间的范围内或者在1200μm和2000μm之间的范围内。
如图3所示，每个第一二极管阳极层段321在沿其纵向主轴MA的方向上的长度示例性地为半导体晶片20在这个方向上的宽度或直径的至少20％或至少25％。
每个基极层52的深度和二极管阳极层32的深度示例性地与图4所示的相同。
根据第一实施例的反向导通功率半导体器件还包括在靠近第一二极管阳极层段321和漂移层53之间的p-n结的区中的多个局部寿命控制区91。每个局部寿命控制区91包括辐射诱导复合中心。在与第二主侧22平行的平面上的正交投影中，每个局部寿命控制区91是条形的，并且在这种正交投影中布置在第一二极管阳极层段中的相对应的一个321内，使得每个局部寿命控制区91的纵向主轴在正交投影中沿着第一二极管阳极层段321中的一个的纵向主轴MA延伸。这意味着每个局部寿命控制区91和相对应的第一二极管阳极层段321共享相同的纵向主轴MA。示例性地，局部寿命控制区91在纵向主轴MA作为关于反射的对称轴的情况下具有镜像对称，类似于相对应的第一二极管阳极层段321。
如图5所示，每个局部寿命控制区91在沿着正交于第二主侧22并正交于第一二极管阳极层段321中的相对应的一个的纵向主轴MA的平面的每个竖直横截面中具有第二侧向宽度w2，该第二侧向宽度比这个竖直横截面中的第一二极管阳极层段321中的相对应的一个的第一侧向宽度w1小至少200μm或至少300μm。
除了局部寿命控制区91之外，还可以在漂移层53中的更大深度处布置(可选的)附加第二局部寿命控制区92，如图5所示。这种附加第二局部寿命控制区92的侧向宽度可以与局部寿命控制区91的侧向宽度相同。
参考图5，二极管阴极层33包括多个二极管阴极层段331，其中每个二极管阴极层段331在与第二主侧22平行的平面上的正交投影中是条形的，并且在这个正交投影中布置在条形的第一二极管阳极层段321中的相对应的一个内，使得每个二极管阴极层段331的纵向主轴沿着第一二极管阳极层段321中的相对应的一个的纵向主轴MA延伸。这意味着每个二极管阴极层段331和相对应的第一二极管阳极层段321共享相同的纵向主轴MA。示例性地，每个二极管阴极层段331在纵向主轴MA作为关于反射的对称轴的情况下具有镜像对称，类似于相对应的第一二极管阳极层段321的镜像对称。每个二极管阴极层段331在沿着正交于第二主侧22并且正交于第一二极管阳极层段321中的相对应的一个的纵向主轴MA的平面的每个竖直横截面中具有第三侧向宽度w3，该第三侧向宽度比这个横截面中的局部寿命控制区91中的相对应的一个的第二侧向宽度w2小至少200μm或至少300μm，其中局部寿命控制区91中的相对应的一个在与第二主侧22平行的平面上的正交投影中布置在第一二极管阳极层段321中的相对应的一个内。
这意味着满足以下关系式(1)：
w1>w2>w3 (1)
这种关系在图6中示出，该图示出了第一二极管阳极层段321的截面、相对应的寿命控制区91的相对应的截面和相对应的二极管阴极层段331的截面的俯视图(到与第二主侧22平行的平面上的正交投影)，它们在这个正交投影中彼此重叠。在图6中示出的截面中，第一侧向宽度w1、第二侧向宽度w2和第三侧向宽度w3被示出为是恒定的。然而，如上所阐述的，这些侧向宽度w1、w2和w3可以在以上阐述的限制内沿着纵向主轴MA变化。每个第一二极管阳极层段321、相对应的寿命控制区91、相对应的二极管阴极层段331和二极管阳极电极31的指状部分31a对应于续流二极管60的条形部分。
替代性地或除了w3和w2之间的以上表明的关系之外，每个二极管阴极层段331可以在沿着正交于第二主侧22并正交于第一二极管阳极层段321中的相对应的一个的纵向主轴MA的平面的每个竖直横截面中具有第三侧向宽度w3，该第三侧向宽度比这个横截面中的第一二极管阳极层段321中的相对应的一个的第一侧向宽度w1小至少600μm或至少800μm。
如从图3的俯视图中可以进一步看出的，除了对应于第一二极管阳极层段321的第一指状部分31a之外，二极管阳极电极31还包括第二指状部分31b和第三指状部分31c。在第一实施例中，所有这些指状部分31a、31b和31c的纵向主轴从半导体晶片20的侧向中心在径向方向上延伸。
在反向导通功率半导体器件的侧向中心，二极管阳极电极31包括圆形部分31d，第一指状部分31a从该圆形部分在径向方向上延伸。第二指状部分31b分别在两个相邻的第一指状部分31a之间在径向方向上延伸。第二指状部分31b比第一指状部分31a更短，并且与圆形部分31d分离。第三指状部分31c在第一指状部分31a和最近的第二指状部分31b之间在径向方向上延伸。第三指状部分31c比第一指状部分31a更短，并且也比第二指状部分31b更短。第三指状部分31c比第二指状部分31b与圆形部分31d分离更大的距离。最后，第四指状部分31e布置在半导体晶片20的周向边缘处的每对直接相邻的第一至第三指状部分31a至31c之间。如上所讨论的，每个第一指状部分31a对应于第一二极管阳极层段321，并且各自具有纵向主轴，该纵向主轴在与第二主侧22平行的平面上的正交投影中沿着第一二极管阳极层段321中的相对应一个的纵向主轴MA延伸。同样地，第二、第三和第四指状部分31b、31c和31e对应于它们在其上延伸的条形二极管阳极层段321、条形寿命控制区91和条形二极管阴极层段331。在竖直横截面中，对应于二极管阳极电极31的第二、第三和第四指状部分31b、31c和31e中的每一个的续流二极管60的每个指状部分具有与上面参考图5针对对应于第一指状部分31a的续流二极管60的指状部分描述的相同的结构。对应于第二指状部分31b的条形二极管阳极层段321被称为第二二极管阳极层段321。
多个晶闸管单元50的晶闸管阴极层51包括多个晶闸管阴极层段511，该多个晶闸管阴极层段是条形的并且彼此分离。在晶闸管阴极层段511上，形成晶闸管阴极电极56的相对应的指状部分。在俯视图中，晶闸管阴极电极56的指状部分具有与晶闸管阴极层段511相同或相对应的图案和形状。如从图3中可以最好地看出的，在反向导通功率半导体器件的俯视图中，晶闸管阴极层段511在第一主侧21处布置成围绕半导体晶片20的侧向中心以同心环放置的条，其中每个条的纵向主轴沿着径向方向(其是从半导体晶片20的侧向中心延伸并平行于第一主侧21的方向)延伸。在每个环中，晶闸管阴极层段511具有到半导体晶片20的侧向中心的相同的距离。在图3中示出的示例性实施例中，晶闸管阴极层段511可以以十二个同心环放置。然而，同心环的数量可以是任何其他数量。示例性地，提供了多个同心环。在与第二主侧22平行的平面上的正交投影中，在同心环中的每一个中，晶闸管阴极层段511的群组与指状部分31a至31c、31e交替。在图3所示的示例中，在晶闸管阴极层段511布置在其中的前三个内部同心环中，直接相邻的晶闸管阴极层段511的群组仅分别沿着每个环与第一指状部分31a交替。在接下来的三个同心环中，直接相邻的晶闸管阴极层段511的群组分别沿着每个环与第一和第二指状部分31a和31b交替。最后，在晶闸管阴极层段511布置在其中的接下来的五个同心环中，直接相邻的晶闸管阴极层段511的群组沿着每个环与第一、第二和第三指状部分31a、31b和31c交替。在晶闸管阴极层段511布置在其中的最外环中，分别两个直接相邻的晶闸管阴极层段511的群组沿着这个最外环与第一至第四指状部分31a、31b、31c和31e交替。在图3和图4的俯视图中，对应于晶闸管阴极层段511的晶闸管阴极电极56的指状部分被示出为黑色条。
如从图3和图4中可以最佳地看到的，在第一实施例中，多个晶闸管单元50的栅电极55彼此电连接，并且反向导通功率半导体器件还包括用于接触多个晶闸管单元50的栅电极55的公共栅触点40，其中公共栅触点40布置在第一主侧21上的半导体晶片20的周向边缘上。第一二极管阳极层段321在径向方向上延伸穿过晶闸管阴极层段511布置在其中的所有同心环。在这样的示例性实施例中，从晶闸管单元50到半导体晶片20的周向边缘处的公共栅极触点40(或者从半导体晶片20的周向边缘处的公共栅极触点40到晶闸管单元50)的栅极电流的流动没有被对应于条形第一二极管阳极层段321的续流二极管的指状部分阻挡。这特别地有利于关断期间的电流换流。
在图9中，示出了根据本发明第二实施例的反向导通功率半导体的俯视图。鉴于许多相似之处，下面仅描述与第一实施例的不同之处。关于其余的特征，参考第一实施例的上述描述。在图9中，呈浅灰色的区域对应于二极管阳极电极31的区域。二极管阳极电极31的四个第一指状部分301a和四个第二指状部分301b从半导体晶片20的侧向中心在径向方向上延伸。附加的第三指状部分301c分别从四个指状部分301a在侧向方向上延伸离开半导体晶片20的侧向中心。第一和第二指状部分301a和301b旋转对称地布置。指状部分301a至301c中的每一个对应于续流二极管60的条形部分，并且具有如图5中以横截面示出并且如上面参考图5所述的结构。根据第二实施例的反向导通功率半导体器件中的晶闸管单元50与第一实施例中的晶闸管单元50的不同之处仅在于俯视图中的不同布置。在第二实施例中，在图9中被示出为黑色条的阴极层段511沿着分别在直接相邻的指状部分301b、301c之间侧向延伸的条的纵向主轴布置。这意味着阴极层段511在相对于径向方向倾斜的方向上延伸。根据第二实施例的反向导通功率半导体器件的晶闸管单元50的结构基本上与图5中以横截面示出以及上面参考图5所描述的相同。
图7示出了图示对于具有1200μm的第一侧向宽度w1和200μm的第三侧向宽度w3的条形续流二极管60，续流二极管60的阶跃电压VRMsn对寿命控制区91的第二侧向宽度w2的依赖性的曲线图。不同的符号(即三角形、实心圆和空心圆)分别对应不同的质子辐照剂量(在图7中显示为1E+13、2E+13和4E+14)。在大约w2＝800μm的寿命控制区的第二侧向宽度w2处，阶跃电压VRMsn具有其最小值，并且随着增加第二侧向宽度w2而再次开始增加。图8示出了图示对于具有1200μm的第一侧向宽度w1和800μm的第二侧向宽度w2的续流二极管60，阶跃电压对第三侧向宽度w3的依赖性的曲线图。如从图8可以看出的，减小的第三侧向宽度w3导致减小的阶跃电压VRMsn。
在下文中，参照图10A和图10B示出了用于制造根据上述实施例中的任何一个的反向导通功率半导体器件的方法。该方法包括以下步骤：
(a)提供n型半导体层200，半导体层200具有第一侧201并且具有与第一侧201相对的第二侧202以及，其中半导体层200的掺杂浓度对应于最终反向导通功率半导体器件中的漂移层53的掺杂浓度；
(b)在半导体层200的第一侧201上提供第一掩模层210，第一掩模层210包括第一开口211；
(c)通过第一掩模层210的第一开口211将p型掺杂剂220选择性地施加到半导体层200的第一侧201，用于形成最终反向导通半导体器件的基极层52和二极管阳极层32；
(e)在第一侧201上形成第二掩模层240，第二掩模层240具有第二开口241；
(f)通过第二掩模层240中的第二开口241选择性地将辐射250(诸如电子或重离子辐射)施加到第一侧201上，用于在半导体层200中形成包括辐射诱导复合中心的局部寿命控制区91；
(g)在第一侧201上形成晶闸管阴极层51；
(h)在第二侧202上形成晶闸管阳极层54和二极管阴极电极36；以及
(i)在第二侧202上形成二极管阴极层33；
第二开口241包括条形开口，这些条形开口与半导体层200的要在其中形成第一二极管阳极层段321的区侧向对准，使得在与第一侧201平行的平面上的正交投影中，每个第二开口241布置在第一二极管阳极层段321中的相对应的一个的投影区内，条形开口241具有侧向宽度w4，该侧向宽度在沿着最终反向导通功率半导体器件中的第一二极管阳极层段321中的相对应的一个的纵向主轴MA的所有位置处比第一二极管阳极层段321中的相对应的一个的侧向宽度w1小至少200μm或至少300μm。
对于本领域技术人员来说，显而易见的是，在不脱离由所附权利要求限定的本发明的思想的情况下，上述实施例的修改是可能的。
利用特定的导电类型解释了上述实施例。上述实施例中的半导体层的导电类型可以被切换，使得被描述为p型层的全部层是n型层，并且被描述为n型层的全部层是p型层。
反向导通功率半导体器件的上述实施例是利用圆形半导体晶片20来描述的。然而，半导体晶片可以具有任何其他形状，诸如矩形或多边形。
根据上面参照图10A和图10B描述的实施例的方法，不同的方法步骤以一定的顺序被描述。然而，方法步骤可以以不同的顺序执行。
应当注意，术语“包括”不排除其他元件或步骤，并且不定冠词“一”或“一个”不排除复数。还可以组合结合不同实施例描述的元素。
附图标记列表
1、20 半导体晶片
2、50 晶闸管单元
3、56 晶闸管阴极电极
4、511 晶闸管阴极层段
5、52 基极层
6、53 漂移层
7、59 缓冲层
8、54 晶闸管阳极层
9、57 晶闸管阳极电极
10、55 栅电极
11、40 公共栅极触点
12 二极管单元
13、32 二极管阳极层
14、33 二极管阴极层
15、70 分离区
16、36 二极管阴极电极
17、31 二极管阳极电极
21 第一主侧
22 第二主侧
200 半导体层
201 第一侧
202 第二侧
210 第一掩模层
211 第一开口
220 p型掺杂剂
240 第二掩模层
241 第二开口
31a、31b、31c、31e；
301a、301b、301c 二极管阳极电极31的指状部分
31d 二极管阳极电极31的中心部分
321 二极管阳极层段
331 二极管阴极层段
51 晶闸管阴极层
60 续流二极管
91 局部寿命控制(LLC)区
92 第二局部寿命控制区
w1 (321的)第一侧向宽度
w2 (91的)第二侧向宽度
w3 (331的)第三侧向宽度
w4 (241的)侧向宽度

Claims (13)

1.一种反向导通功率半导体器件，包括：
半导体晶片(20)，所述半导体晶片具有第一主侧(21)和与所述第一主侧(21)相对的第二主侧(22)；
多个晶闸管单元(50)；以及
续流二极管(60)，
其中所述多个晶闸管单元(50)中的每一个按照从所述第一主侧(21)到所述第二主侧(22)的顺序包括：
·第一导电类型的晶闸管阴极层(51)；
·不同于所述第一导电类型的第二导电类型的基极层(52)，其中在所述基极层(52)和所述晶闸管阴极层(51)之间形成第一p-n结；
·第一导电类型的漂移层(53)，所述漂移层与所述基极层(52)形成第二p-n结；以及
·第二导电类型的晶闸管阳极层(54)，所述晶闸管阳极层通过所述漂移层(53)与所述基极层(52)分离，
其中每个晶闸管单元(50)还包括：栅电极(55)，所述栅电极相对于所述晶闸管阴极层(51)侧向布置并与所述基极层(52)形成欧姆接触；晶闸管阴极电极(56)，所述晶闸管阴极电极布置在所述第一主侧(21)上并与所述晶闸管阴极层(51)形成欧姆接触；以及晶闸管阳极电极(57)，所述晶闸管阳极电极布置在所述第二主侧(22)上并与所述晶闸管阳极层(54)形成欧姆接触，
其中所述续流二极管(60)包括：
·在所述第一主侧(21)处的第二导电类型的二极管阳极层(32)，所述二极管阳极层与所述漂移层(53)形成第三p-n结，并且通过所述漂移层(53)与所述基极层(52)分离；
·在所述第一主侧(21)上的二极管阳极电极(31)，所述二极管阳极电极电连接到所述二极管阳极层(32)；
·在所述第二主侧(22)处的第一导电类型的二极管阴极层(33)，所述二极管阴极层电连接到所述漂移层(53)；以及
·在所述第二主侧(22)上的二极管阴极电极(36)，所述二极管阴极电极与所述二极管阴极层(33)形成欧姆接触，
其中所述二极管阳极层(32)包括多个第一二极管阳极层段(321)，所述多个第一二极管阳极层段在与所述第二主侧(22)平行的平面上的正交投影中是条形的，每个第一二极管阳极层段(321)的纵向主轴(MA)在侧向方向上延伸离开所述半导体晶片(20)的侧向中心，其中侧向方向涉及平行于所述第二主侧(22)的方向，
其特征在于
每个第一二极管阳极层段(321)在平行于所述第二主侧(22)的平面中且在垂直于其纵向主轴(MA)的方向上的第一侧向宽度(w1)在沿着所述纵向轴线的任何位置处为至少1000μm，或者至少1200μm，
所述反向导通功率半导体器件包括包含辐射诱导复合中心的多个局部寿命控制区(91)，
每个局部寿命控制区(91)在与所述第二主侧(22)平行的平面上的正交投影中是条形的，并且在所述正交投影中布置在所述第一二极管阳极层段(321)中的相对应的一个内，使得每个局部寿命控制区(91)的纵向主轴沿着所述第一二极管阳极层段(321)中的相对应的一个的所述纵向主轴(MA)延伸，
每个局部寿命控制区(91)具有第二侧向宽度(w2)，所述第二侧向宽度比所述第一二极管阳极层段(321)中的所述相对应的一个的所述第一侧向宽度(w1)小至少200μm或至少300μm，
所述二极管阴极层(33)包括多个二极管阴极层段(331)，
每个二极管阴极层段(331)在与所述第二主侧(22)平行的所述平面上的所述正交投影中是条形的，并且在所述正交投影中布置在所述条形第一二极管阳极层段(321)中的相对应的一个内，使得每个二极管阴极层段(331)的纵向主轴沿着所述第一二极管阳极层段(321)中的相对应的一个的所述纵向主轴(MA)延伸，并且
每个二极管阴极层段(331)具有第三侧向宽度(w3)，所述第三侧向宽度比所述局部寿命控制区(91)中的相对应的一个的所述第二侧向宽度(w2)小至少200μm或至少300μm，其中所述局部寿命控制区(91)中的所述相对应的一个在与所述第二主侧(22)平行的平面上的所述正交投影中布置在所述第一二极管阳极层段(321)中的所述相对应的一个内。
2.根据权利要求1所述的反向导通功率半导体器件，其中所述半导体晶片(20)具有圆形形状，并且每个第一二极管阳极层段(321)的所述纵向主轴(MA)沿着所述圆形形状的径向方向延伸。
3.根据权利要求1或2所述的反向导通功率半导体器件，其中每个第一二极管阳极层段(321)的第一侧向宽度(w1)在沿着所述纵向主轴(MA)的任何位置处小于5000μm或小于4000μm或小于3000μm。
4.根据权利要求1至3中任一项所述的反向导通功率半导体器件，其中在与所述第二主侧(22)平行的平面上的所述正交投影中，在所述半导体晶片(20)的侧向中心中，布置所述续流二极管(60)的圆形部分，每个第一二极管阳极层段(321)从所述圆形部分侧向延伸。
5.根据权利要求1至4中任一项所述的反向导通功率半导体器件，其中每个第一二极管阳极层段(321)在沿着其纵向主轴(MA)的方向上的长度是所述半导体晶片(20)在这个方向上的宽度的至少20％或至少25％。
6.根据权利要求1至5中任一项所述的反向导通功率半导体器件，其中所述二极管阳极层(32)包括条形的第二二极管阳极层段(321)，所述第二二极管阳极层段沿径向方向延伸并且分别侧向布置在两个相邻的第一二极管阳极层段(321)之间，每个第二二极管阳极层段(321)与所述半导体晶片(20)的所述侧向中心之间的距离大于每个第一二极管阳极层段(321)与所述半导体晶片(20)的所述侧向中心之间的距离。
7.根据权利要求1至6中任一项所述的反向导通功率半导体器件，其中每个第一二极管阳极层段(321)的所述第一侧向宽度(w1)的最小值小于2000μm。
8.根据权利要求1至7中任一项所述的反向导通功率半导体器件，其中所述第三侧向宽度(w3)比所述第一二极管阳极层段(321)中的所述相对应的一个的所述第一侧向宽度(w1)小至少600μm或小至少800μm。
9.根据权利要求1至8中任一项所述的反向导通功率半导体器件，其中每个基极层(52)的深度与所述二极管阳极层(32)的深度相同。
10.根据权利要求1至9中任一项所述的反向导通功率半导体器件，其中所述多个晶闸管单元(50)的所述栅电极(55)彼此电连接，并且所述器件还包括用于接触所述多个晶闸管单元(50)的所述栅电极(55)的公共栅触点(40)，其中所述公共栅触点(40)布置在所述第一主侧(21)上的所述半导体晶片(20)的周向边缘上。
11.根据权利要求1至10中任一项所述的反向导通功率半导体器件，其中所述晶闸管阴极层(51)包括多个分离形状的晶闸管阴极层段(511)，所述晶闸管阴极层段在平行于所述第一主侧(21)的平面中至少部分地被栅极金属化层包围，所述栅极金属化层形成所述多个栅电极(55)以及它们之间的连接。
12.根据权利要求11所述的反向导通功率半导体器件，其中所述多个晶闸管单元(50)的晶闸管阴极层段(511)在所述第一主侧(21)布置成围绕所述半导体晶片(20)的侧向中心以同心环放置的条，每个条的纵向主轴沿着径向方向延伸，所述径向方向是从所述半导体晶片(20)的所述侧向中心延伸并平行于所述第一主侧(21)的方向。
13.一种用于制造根据前述权利要求中任一项所述的反向导通功率半导体器件的方法，所述方法包括以下步骤：
(a)提供所述第一导电类型的半导体层(200)，所述半导体层(200)具有第一侧(201)和与所述第一侧(201)相对的第二侧(202)，并且其中所述半导体层(200)的掺杂浓度对应于所述反向导通功率半导体器件中的所述漂移层(53)的掺杂浓度；
(b)在所述半导体层(200)的所述第一侧(201)上提供第一掩模层(210)，所述第一掩模层(210)包括第一开口(211)；
(c)通过所述第一掩模层(210)的所述第一开口(211)将所述第二导电类型的掺杂剂选择性地施加到所述半导体层(200)的所述第一侧(201)，用于形成所述基极层(52)和所述二极管阳极层(32)；
(e)在所述第一侧(201)上形成第二掩模层(240)，所述第二掩模层(240)具有第二开口(241)；
(f)通过所述第二掩模层(240)中的所述第二开口(241)选择性地将辐射(250)施加到所述第一侧(201)上，用于在所述半导体层(200)中形成包括辐射诱导复合中心的局部寿命控制区(91)；
(g)在所述第一侧(201)上形成所述晶闸管阴极层(51)；
(h)在所述第二侧(202)上形成所述晶闸管阳极层(54)和所述二极管阴极电极(36)；以及
(i)在所述第二侧(202)上形成所述二极管阴极层(33)；
其中所述第二开口(241)包括条形开口，所述条形开口与所述半导体层(200)的形成有所述第一二极管阳极层段(321)的区域侧向对准，使得在与所述第一侧(201)平行的平面上的正交投影中，每个第二开口(241)布置在所述第一二极管阳极层段(321)中的相对应的一个的投影区内，所述条形开口具有第四侧向宽度(w4)，所述第四侧向宽度在沿着所述第一二极管阳极层段(321)中的相对应的一个的纵向主轴(MA)的所有位置处比所述第一二极管阳极层段(321)中的相对应的一个的第一侧向宽度(w1)小至少200μm或至少300μm。
CN202180012131.XA 2020-02-03 2021-02-03 反向导通功率半导体器件及其制造方法 Pending CN115039233A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP20155140.5 2020-02-03
EP20155140 2020-02-03
PCT/EP2021/052514 WO2021156293A1 (en) 2020-02-03 2021-02-03 Reverse conducting power semiconductor device and method for manufacturing the same

Publications (1)

Publication Number Publication Date
CN115039233A true CN115039233A (zh) 2022-09-09

Family

ID=69467415

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180012131.XA Pending CN115039233A (zh) 2020-02-03 2021-02-03 反向导通功率半导体器件及其制造方法

Country Status (5)

Country Link
US (1) US20230046742A1 (zh)
EP (1) EP4101008B1 (zh)
JP (1) JP7561196B2 (zh)
CN (1) CN115039233A (zh)
WO (1) WO2021156293A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5682044A (en) 1995-01-31 1997-10-28 Takashige Tamamushi Reverse conducting thyristor with a planar-gate, buried-gate, or recessed-gate structure
DE69841124D1 (de) * 1998-11-11 2009-10-15 Mitsubishi Electric Corp Rückwärtsleitender thyristor, halbleiteranordnung mit mechanischem kontakt und halbleitersubstrat
EP2622639B1 (en) 2010-09-29 2015-01-21 ABB Technology AG Reverse-conducting power semiconductor device
WO2015154908A1 (en) * 2014-04-10 2015-10-15 Abb Technology Ag Turn-off power semiconductor device with improved centering and fixing of a gate ring, and method for manufacturing the same
EP2960941B1 (en) 2014-06-26 2017-01-04 ABB Schweiz AG Reverse-conducting power semiconductor device
EP3073530B1 (en) 2015-03-23 2017-05-03 ABB Schweiz AG Reverse conducting power semiconductor device
CN108292669B (zh) 2015-09-11 2019-08-02 Abb瑞士股份有限公司 关断型功率半导体器件及其制造方法

Also Published As

Publication number Publication date
US20230046742A1 (en) 2023-02-16
JP2023514535A (ja) 2023-04-06
EP4101008A1 (en) 2022-12-14
JP7561196B2 (ja) 2024-10-03
EP4101008B1 (en) 2024-04-03
WO2021156293A1 (en) 2021-08-12

Similar Documents

Publication Publication Date Title
EP2622639B1 (en) Reverse-conducting power semiconductor device
CN107112353B (zh) 反向传导半导体装置
US8836090B1 (en) Fast recovery switching diode with carrier storage area
EP3766101B1 (en) Bidirectional thyristor device
CN107258018B (zh) 双向功率半导体器件
JP6088586B2 (ja) 逆導通パワー半導体デバイス
US10461157B2 (en) Flat gate commutated thyristor
CN113728443B (zh) 改进反向恢复的分段功率二极管结构
US4994883A (en) Field controlled diode (FCD) having MOS trench gates
US20240162295A1 (en) Gate-commuted thyristor cell with a base region having a varying thickness
JP2023011834A (ja) 半導体装置および電力変換装置
EP4101008B1 (en) Reverse conducting power semiconductor device and method for manufacturing the same
JPH10326900A (ja) 電力用ダイオード
CN114220850A (zh) 功率半导体器件的元胞结构及功率半导体器件
JP2023545214A (ja) 非対称特性を有する双方向サイリスタデバイス
JPH08330569A (ja) 絶縁ゲート型サイリスタおよびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20240101

Address after: Zurich, SUI

Applicant after: Hitachi Energy Co.,Ltd.

Address before: Swiss Baden

Applicant before: Hitachi energy Switzerland AG

TA01 Transfer of patent application right