CN103119715B - 反向导通功率半导体器件 - Google Patents

反向导通功率半导体器件 Download PDF

Info

Publication number
CN103119715B
CN103119715B CN201180047291.4A CN201180047291A CN103119715B CN 103119715 B CN103119715 B CN 103119715B CN 201180047291 A CN201180047291 A CN 201180047291A CN 103119715 B CN103119715 B CN 103119715B
Authority
CN
China
Prior art keywords
layer
igct
master
diode
cathode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180047291.4A
Other languages
English (en)
Other versions
CN103119715A (zh
Inventor
M.拉希莫
M.阿诺德
T.施蒂亚斯尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Energy Co ltd
Original Assignee
ABB T&D Technology AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ABB T&D Technology AG filed Critical ABB T&D Technology AG
Publication of CN103119715A publication Critical patent/CN103119715A/zh
Application granted granted Critical
Publication of CN103119715B publication Critical patent/CN103119715B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/747—Bidirectional devices, e.g. triacs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7404—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device
    • H01L29/7412—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device the device being a diode
    • H01L29/7416—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device the device being a diode the device being an antiparallel diode, e.g. RCT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7428—Thyristor-type devices, e.g. having four-zone regenerative action having an amplifying gate structure, e.g. cascade (Darlington) configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/744—Gate-turn-off devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thyristors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

提供具有晶圆（10）的反向导通功率半导体器件（1），该晶圆（10）具有第一主侧（11）和第二主侧（15），该第二主侧（15）设置成平行于该第一主侧（11）。该器件包括多个二极管单元（96）和多个IGCT单元（91），其中每个IGCT单元在第一和第二主侧（11，15）之间包括按下列顺序的层：阴极电极（2），具有第一传导类型的第一阴极层（4），具有第二传导类型的基极层（6），具有第一传导类型的漂移层（3），具有第一传导类型的缓冲层（8），具有第二传导类型的第一阳极层（5），以及－第一阳极电极（25）。每个IGCT单元（91）进一步包括门电极（7），其设置在第一阴极层（4）的横侧并且通过基极层（6）而与它分开。每个二极管单元（96）包括：在第一主侧（11）上的第二阳极电极（28），其与具有第二传导类型的第二阳极层（55）接触，该第二阳极层（55）通过漂移层（3）而与基极层（6）分开；和在第二主侧（15）上具有第一传导类型的第二阴极层（45），其设置成与第一阳极层（5）交替。该器件包括其中二极管单元（96）的第二阳极层（55）与IGCT单元（91）的第一阴极层（4）交替的至少一个混合部分（99）。

Description

反向导通功率半导体器件
技术领域
本发明涉及功率半导体器件的领域。它涉及根据权利要求1的反向导通功率半导体器件。
背景技术
现有技术的反向导通半导体器件（RC-IGCT）在图1中示出，其在一个晶圆10内包括集成门极换向晶闸管（IGCT）部分9，其具有IGCT单元91和单个内置续流二极管97。
这样的反向导通半导体器件100包括晶圆10，其在第一主侧11与第二主侧15之间具有不同传导类型的层，该第一主侧11是集成IGCT的阴极侧，该第二主侧15是IGCT单元91的集电极侧并且处于发射极侧11的相反侧（图2）。器件包括IGCT单元91，其中的每个从第一主侧11到第二主侧15具有以下层：采用阴极金属化层形式的阴极电极2，第一（n+）掺杂阴极层4，（p）掺杂基极层6，（n-）掺杂漂移层3，（n-）掺杂缓冲层8，（p+）掺杂第一阳极层5以及采用阳极金属化层形式的第一阳极电极25。多个IGCT单元91形成反向导通半导体器件100的IGCT部分9。
IGCT单元91包括门电极7，通过门电极7来控制IGCT单元91。门电极7设置为第一主侧11上的门极金属化层。门电极7设置在阴极电极2和第一阴极层4的横侧但与之分离并且接触p掺杂基极层6。对于层的“横侧”意指从与第一主侧11平行的平面来看，两个层设置在彼此的横侧。
对于如在图1中示出的反向导通半导体器件100，单个续流二极管97集成在相同的晶圆10上。该单个二极管97设置在IGCT部分9的横侧并且在第一主侧11上包括第二（p）掺杂阳极层55并且在第二主侧15上在与第二阳极层55的正交投影区域中包括第二（n+）掺杂阴极层45。
典型地，多个IGCT单元91设置为径向地处于圆形晶圆10上的条带。条带应该理解为层，其通过具有两个较长侧而在一个方向上具有比在另一个方向上的更长的延伸，这两个较长侧典型地设置成互相平行。门电极7设置在径向设置的IGCT单元91之间。二极管总是设置为圆形晶圆的中心部分中或晶圆周边的单个二极管97。如果单个二极管97设置在中心部分中，IGCT部分9设置在周边，单个二极管97和IGCT部分9由门极触点75分开，门电极7与门极触点75电接触。由于单个二极管97设置在晶圆10的周边，IGCT部分9设置在中心部分中并且通过门极触点75而与单个二极管97分开或IGCT部分9设置成与二极管97相邻并且门极触点75设置在中心部分中。
在任何情况下，单个二极管97与IGCT部分9完全分开而相互之间没有交互。这意味着如果在器件操作期间产生热则在单个二极管97中（如果器件采用二极管模式工作）或在IGCT部分9中（如果器件采用IGCT模式操作）生成热。这可导致过热问题。另外，因为单个二极管97和IGCT部分9严格地专用于二极管或IGCT模式，这导致大器件。
EP0676812A描述了MOS控制晶闸管（MCT）。可以仅以比GCT低得多的开关频率操作这样的器件并且开关功率也低得多。这样的MCT具有绝缘门极和一个公共连续p层，其充当二极管单元的阳极层以及MCT单元中的基极层。多个晶闸管单元（形成引导MCT单元）通过二极管单元与另外这样的多个晶闸管单元分开，这些二极管单元环绕每个组。这些二极管单元如此宽使得没有载流子可以流过二极管单元。如果一组晶闸管单元由于缺陷而不能操作，这些单元未被激活，使得仍可以操作器件。
然而，用电压脉冲（MOS沟道控制）关断MCT并且关于GCT不用电流脉冲。而且在关断期间从GCT中的门极抽出电流，而对于MCT，它在通过提供MOS通路使电流通过主阴极下降时被迫关断。因此，对于MCT，易于提供二极管区域，因为它的引入不受门极控制的影响。总的来说，这意味着这样的MCT器件面临不同的技术要求并且用于与GCT器件不同的应用。
发明内容
本发明的目的是提供反向导通功率半导体器件，其在热和电性质和减小的尺寸方面具有提高的器件性能。
问题由具有权利要求1的特性的反向导通功率半导体器件解决。发明性的反向导通功率半导体器件包括具有第一主侧和第二主侧的晶圆，该第二主侧设置成平行于该第一主侧。器件包括多个二极管单元和多个IGCT单元（集成门极换向晶闸管单元），其中每个IGCT单元在第一和第二主侧之间包括按下列顺序的层：
－阴极电极，
－具有第一传导类型的第一阴极层，
－具有第二传导类型的基极层，
－具有第一传导类型的漂移层，
－具有第一传导类型的缓冲层，
－具有第二传导类型的第一阳极层，以及
－第一阳极电极。
每个IGCT单元进一步包括门电极，其设置在第一阴极层的横侧并且通过基极层而与第一阴极层分开。这样的GCT单元为专业人士所熟知。它们与GTO单元的相似之处在于它们的构造（由此它们是进一步的发展），但与它们的不同之处在于门极控制以及接通和切断。关于IGCT单元的安置，将理解为第一阴极层4（以及门电极7和基极层6）的安置，即，IGCT单元的位于第一主侧的层的安置。
每个二极管单元包括：第一主侧上的第二阳极电极，其与具有第二传导类型的第二阳极层接触，该第二阳极层通过漂移层而与基极层分开；以及第二主侧上具有第一传导类型的第二阴极层，其设置成与第一阳极层交替。在该专利申请中，关于二极管单元的安置，应该理解为第二阳极层的安置，即，二极管单元的位于第一主侧的层的安置。
器件包括至少一个混合部分，其中二极管单元（即，二极管单元的第二阳极层）与IGCT单元（即IGCT单元的第一阴极层（以及门电极7和基极层6））交替。
由于IGCT单元与二极管单元的交替设置，在二极管单元的第二阳极层与IGCT单元的第一阳极层之间形成双极结晶体管（BJT）。在IGCT关断模式中，安全工作区（SOA）性能由于该集成BJT而提高。而且，关断期间的门极功率由于BJT而减小，BJT将通过BJT的阴极端（即二极管阳极电极）携带一定量的关断电流。
IGCT单元的第一阳极层通过二极管单元的第二阴极层而短路。通过这些短路，器件示出比严重地遭受快速反向恢复的现有技术器件更软的性能。
发明性的反向导通功率半导体器件具有更好的热阻，因为热分布在更大的区域上（由于分布式二极管和IGCT单元）。在器件示范性地采用IGCT模式工作的情况下，由于分布式单元，热还可以容易地扩散到二极管单元内，并且因此器件内的温度低于现有技术器件的温度，在现有技术器件中，单个二极管集中为一个连续区，使得热以低得多的效率扩散到二极管区内。
而且，电流处理能力比现有技术器件更好，这是由于二极管和IGCT结构的至少一部分或完全集成，以允许在IGCT模式部分或完全利用晶圆区域（示范性地由硅制成）以及在二极管操作模式充分利用晶圆区域。上面的效果由于紧密靠近IGCT和二极管单元（即IGCT和二极管单元的交替设置）而实现，这将允许对于IGCT在传导期间电荷等离子体横向地扩散到相邻二极管单元内或通过相邻二极管单元。根据二极管单元的尺寸，空穴进入二极管单元（空穴流入第二阳极层内）并且甚至可穿过它们。
根据本发明的另外的优势将从从属的权利要求清晰可见。
附图说明
本发明的主旨将参照附图在下面的正文中更详细地解释，其中：
图1示出根据现有技术的关于RC-IGCT的顶视图；
图2示出根据现有技术通过RC-IGCT的切割；
图3示出通过发明性RC-IGCT的切割；
图4示出通过另一个发明性RC-IGCT的切割；
图5示出关于发明性RC-IGCT的顶视图；
图6示出关于另一个发明性RC-IGCT的顶视图。
在图中使用的标号和它们的含义在标号列表中总结。一般，相似或相似功能的部件给予相同标号。描述的实施例意为示例并且将不限制本发明。
具体实施方式
图3示出采用具有晶圆10的反向导通功率半导体器件1的形式的发明性半导体器件，该晶圆10具有第一主侧11和第二主侧15，该第二主侧15设置成与该第一主侧11平行。该器件包括多个二极管单元96和多个IGCT单元91，其中每个IGCT单元91在第一和第二主侧11、15之间包括按下列顺序的层：
－阴极电极2，
－n+掺杂第一阴极层4，
－p掺杂基极层6，
－（n-）掺杂漂移层3，
－n掺杂缓冲层8，
－p+掺杂第一阳极层5，以及
－第一阳极电极25。
每个IGCT单元91进一步包括门电极7，其设置在第一阴极层4的横侧并且通过基极层6而与它分开。在示范性实施例中，缓冲层8具有至多1016cm-3的最大掺杂浓度。IGCT单元的位于第一主侧的层（即，第一阴极层4、基极层6连同门电极7）可与所述IGCT单元的位于第二主侧的层（即，第一阳极层5）对齐。在未对齐的情况下，该第一阳极层5（其设置成最接近位于第一主侧的层）将属于相同的单元。因此，在未对齐的情况下，可采用超过一个的位于第二侧的层可分配给一单元或其中一个位于第二侧的层分配给两个单元这样的方式设计器件。每个二极管单元96包括第二阳极电极28、第一主侧11上的p掺杂第二阳极层55（其通过漂移层3而与基极层6分开）以及第二主侧15上的（n+）掺杂第二阴极层45，其设置成与第一阳极层5交替。第二阳极层55与第二阳极电极28接触。IGCT单元的第一阳极电极25充当二极管单元96的阴极电极。二极管单元的位于第一主侧的层（即，第二阳极层55）可与所述二极管单元的位于第二主侧的层（即，第二阴极层45）对齐。在未对齐的情况下，该第二阴极层45（其设置成最接近位于第一主侧的层）将属于相同的单元。因此，在未对齐的情况下，可采用超过一个的位于第二侧的层可分配给一单元或其中一个位于第二侧的层分配给两个单元这样的方式设计器件。
二极管单元96通过分离区35而与IGCT单元91分开，该分离区35由漂移层3的设置在二极管与IGCT单元96、91之间并且其中漂移层3延伸到第一主侧11的部分形成。分离区35还可采用标准边缘终端技术用于在反向偏置条件下提高场扩散。
寿命抑制层可至少设置在二极管单元96中。这可以通过在形成期间使用掩模或通过将横向受限的离子束施加到二极管单元96上而将寿命抑制层限制在二极管单元96来进行。在另一个示范性实施例中，寿命抑制层可形成为在一个平面中整个晶圆区域上的连续层，该平面设置成与主侧平行。与寿命抑制层是局限于二极管单元还是制成为连续层无关，示范性地用质子或氦离子照射器件用于形成寿命抑制层，接着是退火步骤。
“深度”将意指层从设置该层所在的侧延伸的最大距离，即对于p基极层6，它是距第一主侧11并且在与第一主侧11的正交投影中的最大距离。第一主侧11将设置在如下这样的平面中：在该平面上门电极7从晶圆10突出。
器件包括至少一个混合部分99，其中二极管单元96与IGCT单元91交替。在示范性实施例中，二极管单元96被设置使得一个二极管单元设置在两个邻近IGCT单元91之间。这意味着每个二极管单元96被设置使得一个第二阳极层55设置在两个邻近IGCT单元91之间，即在属于这些IGCT单元91和/或它们的门电极7的第一阴极层（4）之间。
在另一个示范性实施例中，可存在多个IGCT单元，其直接邻近彼此设置使得二极管单元91与IGCT单元96的比率在1:1上至1:5之间变化。二极管单元的数量限定为第二阳极层的数量并且对于IGCT单元限定为第一阴极层的数量。而且对于混合部分，二极管单元将理解为第二阳极层的设置并且IGCT单元将理解为第一阴极层的设置。
在该专利申请中，关于二极管单元96的安置，将理解为第二阳极层55的安置，即二极管单元的位于第一主侧的层的安置。关于IGCT单元的安置，将理解为第一阴极层4（以及门电极7和基极层6）的安置，即IGCT单元的位于第一主侧的层的安置。
在所有实施例中，第二主侧15上的层（即第一阳极层5和第二阴极层45）可与第一主侧上的层对齐使得对于二极管单元96，第二阴极层45设置在与第二阳极层55的正交投影中/设置在第二阳极层55的相反侧。对于IGCT单元91，第一阴极层和门电极7设置在与第一阳极层5的正交投影中/设置在第一阳极层5的相反侧。备选地，在位于第一主侧的层与位于第二主侧的层之间不存在对齐。
在该实施例中，存在至少与存在的二极管单元91一样多的IGCT单元96。比率例如可以是至少1:3以便实现良好的IGCT性能。即使具有这样的比率，仍存在足够的二极管单元96来确保采用二极管模式的良好性能。在另一个示范性实施例中，第一主侧上的结构与第二主侧的结构对齐。这意味着在二极管单元中，第二阳极层设置在与第二阴极层的投影中/设置在第二阴极层的相反侧。在IGCT单元中，第一阴极层和门电极设置在与第一阳极层的正交投影中/设置在第一阳极层的相反侧。
二极管单元96可具有这样的小尺寸使得在器件采用IGCT模式操作期间等离子体能在二极管单元96中形成。该效果可通过二极管单元96中的至少一个或全部在平行于第一主侧11的平面中具有50上至500μm的最大横向延伸来实现。为了实现该效果，IGCT单元91中的至少一个或全部也可在平行于第一主侧11的平面中具有50上至500μm的最大横向延伸。在另一个示范性实施例中，IGCT和二极管单元中的至少一个或全部在平行于第一主侧11的平面中具有50上至500μm的最大横向延伸。单元的横向延伸可以理解为两个邻近单元之间的距离，即第二阳极层55与直接邻近的IGCT单元的位于第一主侧的层中的一个之间或两个直接邻近IGCT单元的位于第一主侧的层之间的距离。
在另一个示范性实施例中，第二阴极层45在如下这样的区域中设置在与第二阳极层55的正交投影中：该区域至多由直接相邻的IGCT单元的第一阴极层4的正交投影区域限制。
第一阴极层4包括一个第一半部分，其设置成比第二半部分更靠近第二阴极层45。设置第二阴极层45所在的区域可进一步由二极管单元区以及直接相邻的IGCT单元91的第一阴极层4的第一半部分的正交投影区域限制。这意味着第二阴极层45在如下这样的区域中设置在与第二阳极层55的正交投影中：该区域至多由直接相邻的IGCT单元91的第一阴极层4的设置成朝向所述第二阴极层45的该半部分的正交投影区域限制。
基极层6和第二阳极层55的掺杂浓度和深度可选为相同或独立于彼此选择。例如，第二阳极层55的掺杂浓度和/或深度可以选为低于基极层6。在该情况下，在第二阳极层55中有更少的注入效率，并且因此需要有比具有更深的第二阳极层55的器件更少的寿命控制。
第二阴极层45在平行于第一主侧11的平面中的总区域可以示范性地选为总晶圆区域的10至30%。
如在图4中示出的，第二阴极层45可由与具有第二传导类型的阳极短路区51交替的分布式阴极区451构成。该阳极短路区51不必与器件在第一主侧11上的结构对齐，即第二阴极层45以及第一阳极层5和阳极短路区51不必分别安置在与第二阳极层55或第一阴极层4的正交投影中。
为了允许在IGCT与二极管模式之间快速切换，二极管单元96（即，第二阳极层55）可在混合部分99中均匀地分布在晶圆区域上。
在晶圆10上具有引导IGCT部分9，其仅由IGCT单元91（示范性地六个或更多，示范性地至少10个）组成，这也可是有利的，这些IGCT单元91设置成直接相邻于彼此，并且在引导IGCT部分9中不具有二极管单元。这样的引导IGCT部分9在第一主侧11上由设置成直接相邻于彼此而在中间没有第二阳极层4的第一阴极层4和门电极7（连同公共连续基极层6）组成。
这样的引导IGCT部分可以是单个IGCT部分9或在器件中可设置有多个（两个或多个）这样的IGCT部分。IGCT引导部分9的总区域可以是总晶圆区域的10至50%。利用这样的引导IGCT部分9，可以提高器件的接通性能。
在再另一个实施例中，晶圆10具有圆形形状并且第一阴极层4和第二阳极层55设置为径向地朝向圆心的条带。二极管单元96可以常规的方式设置在圆心的周围，如在图5中示出的。在另一个备选方案中，在与其中IGCT单元95与二极管单元91交替的段交替的圆的段中设置有引导IGCT部分9，从而形成与具有二极管单元96的IGCT单元91混合的区域99。这意味着多个第一阴极层4、基极层6和门电极7设置成直接相邻于彼此而在中间没有第二阳极层4。
在另一个实施例中，切换传导类型，即具有第一传导类型的所有层是p型（例如，漂移层3）并且具有第二传导类型的所有层是n型（例如，基极层6）。
应该注意到术语“包括”不排除其他元件或步骤并且不定冠词“一”不排除复数。并且与不同实施例关联描述的元件可组合。还应该注意到在权利要求中的标号将不应解释为限制权利要求的范围。
这些示例将不限制本发明的范围。上文提到的设计和设置只是基极层和阱（带）的任何种类的可能设计和设置的示例。
本领域内技术人员将意识到本发明可采用其他特定的形式体现而不偏离其精神或本质特性。目前公开的实施例因此在所有方面考虑为说明性而非限制性的。本发明的范围由附上的权利要求指示而不是由前面的说明指示，并且落入其等同性以及含义和范围内的所有变化因此规定为包含在其中。

Claims (14)

1.一种具有晶圆（10）的反向导通功率半导体器件（1），所述晶圆（10）具有第一主侧（11）和第二主侧（15），所述第二主侧（15）设置成平行于所述第一主侧（11），所述器件包括多个二极管单元（96）和多个IGCT单元（91），其中每个IGCT单元（91）在所述第一和第二主侧（11，15）之间包括按下列顺序的层：
－阴极电极（2），
－具有第一传导类型的第一阴极层（4），
－具有第二传导类型的基极层（6），
－具有第一传导类型的漂移层（3），
－具有第一传导类型的缓冲层（8），
－具有第二传导类型的第一阳极层（5），
－第一阳极电极（25），
其中每个IGCT单元（91）进一步包括门电极（7），其设置在所述第一阴极层（4）的横侧并且通过所述基极层（6）与所述第一阴极层（4）分开，
其中每个二极管单元（96）包括：在所述第一主侧（11）上的第二阳极电极（28）；具有第二传导类型的第二阳极层（55），其通过所述漂移层（3）与所述基极层（6）分开；以及具有第一传导类型的第二阴极层（45），其设置成与所述第二主侧（15）上的所述第一阳极层（5）交替，并且
其中所述器件包括其中二极管单元（96）的第二阳极层（55）与IGCT单元（91）的第一阴极层（4）交替的至少一个混合部分（99）。
2.如权利要求1所述的器件（1），其特征在于，在所述混合部分（99）中，每个二极管单元（96）设置成使得一个第二阳极层（55）设置在两个第一阴极层（4）之间，或者设置在两个门电极（7）之间，或者设置在第一阴极层（4）和门电极（7）之间。
3.如权利要求1所述的器件（1），其特征在于，二极管单元（91）的数量与IGCT单元（96）的数量的比率在1:1上至1:5之间，其中二极管单元的数量限定为第二阳极层（55）的数量并且IGCT单元的数量限定为第一阴极层（4）的数量。
4.如权利要求1所述的器件（1），其特征在于，所述器件（1）包括至少一个引导IGCT部分（9），所述至少一个引导IGCT部分（9）由设置成直接相邻于彼此而在中间没有第二阳极层（55）的多个第一阴极层（4）和门电极（7）组成。
5.如权利要求4所述的器件（1），其特征在于，所述至少一个引导IGCT部分（9）具有晶圆区域的10至50%的总区域。
6.如权利要求1或2所述的器件（1），其特征在于，所述第二阳极层（55）在所述混合部分（99）中均匀地分布在晶圆区域上。
7.如权利要求1-5中任一项所述的器件（1），其特征在于，二极管单元（96）中的至少一个或全部在与所述第一主侧（11）平行的平面具有50至500μm的最大横向延伸，或
IGCT单元（91）中的至少一个或者全部在平行于第一主侧（11）的平面具有50至500μm的最大横向延伸。
8.如权利要求1-5中任一项所述的器件（1），其特征在于，所述基极层（6）与所述第二阳极层（55）的不同之处在于以下至少其中之一：
所述第二阳极层（55）的掺杂浓度低于所述基极层（6）的掺杂浓度，以及
所述第二阳极层（55）的深度低于所述基极层（6）的深度。
9.如权利要求1-5中任一项所述的器件（1），其特征在于，所述第二阴极层（45）在平行于所述第一主侧（11）的平面中的总区域是晶圆区域的10至30%。
10.如权利要求1-5中任一项所述的器件（1），其特征在于，所述第二阴极层（45）设置在所述第二阳极层（55）的相反侧。
11.如权利要求1-5中任一项所述的器件（1），其特征在于，所述第二阴极层（45）包括具有第一传导类型的分布式阴极区（451）和具有第二传导类型的阳极短路区（51），所述具有第一传导类型的分布式阴极区（451）和所述具有第二传导类型的阳极短路区（51）互相交替。
12.如权利要求1-5中任一项所述的器件（1），其特征在于，寿命抑制层设置在二极管单元（96）中或作为连续层至少设置在整个晶圆（10）上的一个平面中。
13.如权利要求1-3中任一项所述的器件（1），其特征在于，所述晶圆（10）具有圆的形状并且所述第一阴极层（4）和所述第二阳极层（55）设置为径向地朝向圆心的条带。
14.如权利要求13所述的器件（1），其特征在于，所述器件（1）包括至少一个引导IGCT部分（9），所述至少一个引导IGCT部分（9）由设置成直接相邻于彼此而在中间没有第二阳极层（55）的多个第一阴极层（4）、基极层（6）和门电极（7）组成，并且所述圆的至少一个段是引导IGCT部分（9）。
CN201180047291.4A 2010-09-29 2011-09-29 反向导通功率半导体器件 Active CN103119715B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP10181546 2010-09-29
EP10181546.2 2010-09-29
PCT/EP2011/066979 WO2012041958A2 (en) 2010-09-29 2011-09-29 Reverse-conducting power semiconductor device

Publications (2)

Publication Number Publication Date
CN103119715A CN103119715A (zh) 2013-05-22
CN103119715B true CN103119715B (zh) 2016-08-03

Family

ID=43743553

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180047291.4A Active CN103119715B (zh) 2010-09-29 2011-09-29 反向导通功率半导体器件

Country Status (6)

Country Link
US (1) US8847277B2 (zh)
EP (1) EP2622639B1 (zh)
JP (1) JP5972881B2 (zh)
KR (1) KR101749671B1 (zh)
CN (1) CN103119715B (zh)
WO (1) WO2012041958A2 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015078657A1 (en) * 2013-11-29 2015-06-04 Abb Technology Ag Reverse-conducting power semiconductor device
EP2930753A1 (en) 2014-04-09 2015-10-14 ABB Technology AG Turn-off power semiconductor device
EP3130004B1 (en) * 2014-04-10 2019-05-08 ABB Schweiz AG Turn-off power semiconductor device and method for manufacturing the same
EP2960941B1 (en) * 2014-06-26 2017-01-04 ABB Schweiz AG Reverse-conducting power semiconductor device
EP3235003B1 (en) 2014-12-17 2019-03-06 ABB Schweiz AG Bidirectional power semiconductor device
CN104637997A (zh) * 2015-01-28 2015-05-20 电子科技大学 一种双模逆导门极换流晶闸管及其制备方法
EP3073530B1 (en) 2015-03-23 2017-05-03 ABB Schweiz AG Reverse conducting power semiconductor device
CN105590959B (zh) * 2015-12-17 2018-05-29 清华大学 具有双p基区门阴极结构的门极换流晶闸管及其制备方法
CN115380388A (zh) 2020-03-31 2022-11-22 日立能源瑞士股份公司 包括晶闸管和双极结型晶体管的功率半导体器件
JP7432093B2 (ja) 2020-03-31 2024-02-16 ヒタチ・エナジー・リミテッド ゲートランナ付きターンオフパワー半導体デバイス
CN220474611U (zh) 2020-08-31 2024-02-09 日立能源有限公司 电子器件和用于其的封装和半导体芯片
EP4053915A1 (en) * 2021-03-02 2022-09-07 Hitachi Energy Switzerland AG Gate-commuted thyristor cell with a base region having a varying thickness
WO2023099298A1 (en) 2021-12-03 2023-06-08 Hitachi Energy Switzerland Ag Semiconductor device and method for operating a semiconductor device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5342234B2 (zh) 1973-02-12 1978-11-09
CH668505A5 (de) 1985-03-20 1988-12-30 Bbc Brown Boveri & Cie Halbleiterbauelement.
DE4403429C2 (de) 1994-02-04 1997-09-18 Asea Brown Boveri Abschaltbares Halbleiterbauelement
US5594261A (en) 1994-04-05 1997-01-14 Harris Corporation Device for isolating parallel sub-elements with reverse conducting diode regions
EP2172976A3 (en) * 1998-09-10 2010-05-05 Mitsubishi Denki Kabushiki Kaisha Semiconductor Device
US20040142573A1 (en) * 2003-01-16 2004-07-22 Jun Osanai Method for manufacturing MOSFET semiconductor device
JP4471575B2 (ja) * 2003-02-25 2010-06-02 三菱電機株式会社 圧接型半導体装置
US7489490B2 (en) * 2006-06-07 2009-02-10 International Rectifier Corporation Current limiting MOSFET structure for solid state relays

Also Published As

Publication number Publication date
US20130207157A1 (en) 2013-08-15
KR20130100144A (ko) 2013-09-09
WO2012041958A3 (en) 2012-08-02
WO2012041958A2 (en) 2012-04-05
JP2013543260A (ja) 2013-11-28
US8847277B2 (en) 2014-09-30
EP2622639B1 (en) 2015-01-21
JP5972881B2 (ja) 2016-08-17
EP2622639A2 (en) 2013-08-07
CN103119715A (zh) 2013-05-22
KR101749671B1 (ko) 2017-06-21

Similar Documents

Publication Publication Date Title
CN103119715B (zh) 反向导通功率半导体器件
US10109725B2 (en) Reverse-conducting semiconductor device
JP6088586B2 (ja) 逆導通パワー半導体デバイス
KR101679164B1 (ko) 역 도통 전력 반도체 디바이스
US10026732B2 (en) Bidirectional power semiconductor
US10461157B2 (en) Flat gate commutated thyristor
US11056582B2 (en) Bidirectional phase controlled thyristor (BiPCT)—a new semiconductor device concept
WO2015078657A1 (en) Reverse-conducting power semiconductor device
CN111640781B (zh) 带有等离子体扩散层的复合PiN肖特基二极管
US20230046742A1 (en) Reverse Conducting Power Semiconductor Device and Method for Manufacturing the Same
JPH08330569A (ja) 絶縁ゲート型サイリスタおよびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20180503

Address after: Baden, Switzerland

Patentee after: ABB Switzerland Co.,Ltd.

Address before: Zurich

Patentee before: ABB TECHNOLOGY Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210618

Address after: Baden, Switzerland

Patentee after: ABB grid Switzerland AG

Address before: Baden, Switzerland

Patentee before: ABB Switzerland Co.,Ltd.

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Swiss Baden

Patentee after: Hitachi energy Switzerland AG

Address before: Swiss Baden

Patentee before: ABB grid Switzerland AG

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20231226

Address after: Zurich, SUI

Patentee after: Hitachi Energy Co.,Ltd.

Address before: Swiss Baden

Patentee before: Hitachi energy Switzerland AG