CN105590959B - 具有双p基区门阴极结构的门极换流晶闸管及其制备方法 - Google Patents
具有双p基区门阴极结构的门极换流晶闸管及其制备方法 Download PDFInfo
- Publication number
- CN105590959B CN105590959B CN201510947431.3A CN201510947431A CN105590959B CN 105590959 B CN105590959 B CN 105590959B CN 201510947431 A CN201510947431 A CN 201510947431A CN 105590959 B CN105590959 B CN 105590959B
- Authority
- CN
- China
- Prior art keywords
- bases
- door
- emitters
- cathode
- short
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000010276 construction Methods 0.000 title claims abstract description 27
- 238000002360 preparation method Methods 0.000 title claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 63
- 229910052751 metal Inorganic materials 0.000 claims abstract description 34
- 239000002184 metal Substances 0.000 claims abstract description 34
- 230000001413 cellular effect Effects 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 230000008569 process Effects 0.000 claims abstract description 23
- 230000003139 buffering effect Effects 0.000 claims abstract description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 11
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 11
- 239000010703 silicon Substances 0.000 claims abstract description 11
- 238000009792 diffusion process Methods 0.000 claims description 41
- 230000008021 deposition Effects 0.000 claims description 13
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 10
- 239000012535 impurity Substances 0.000 claims description 10
- 229910052698 phosphorus Inorganic materials 0.000 claims description 10
- 239000011574 phosphorus Substances 0.000 claims description 10
- 229910052782 aluminium Inorganic materials 0.000 claims description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 9
- 239000004411 aluminium Substances 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 5
- 238000000465 moulding Methods 0.000 claims description 3
- 238000002161 passivation Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 15
- 238000005516 engineering process Methods 0.000 abstract description 13
- 230000008859 change Effects 0.000 abstract description 7
- 239000004065 semiconductor Substances 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 17
- 238000000151 deposition Methods 0.000 description 12
- 238000009826 distribution Methods 0.000 description 7
- 229910052796 boron Inorganic materials 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 3
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 101100207343 Antirrhinum majus 1e20 gene Proteins 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 210000004209 hair Anatomy 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/744—Gate-turn-off devices
- H01L29/745—Gate-turn-off devices with turn-off by field effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0839—Cathode regions of thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1012—Base regions of thyristors
- H01L29/102—Cathode base regions of thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66363—Thyristors
- H01L29/66393—Lateral or planar thyristors
Abstract
本发明涉及一种具有双p基区门阴极结构的门极换流晶闸管及其制备方法，属于半导体集成电路技术领域，该门极换流晶闸管包括一个以上的元胞，每个元胞包括p+发射极、n’缓冲区、n‑衬底、p基区1、p基区2、p+短基区、n+发射极和阳极金属电极、门极金属电极、阴极金属电极；所述p+发射极、n’缓冲区、n‑衬底、p基区1、p基区2、p+短基区、n+发射极依次排布；所述n+发射极和门极表面，该方法采用传统的沟槽工艺或摒弃挖槽工艺，使得门极金属电极和阴极金属电极处于硅片表面的同一平面。本发明的门极换流晶闸管，由于增加了一层p基区，可以保证J3结较大的反向击穿电压，进而提高外接反向电源的电压，从而提高换流速度，增大GCT芯片的关断能力。
Description
技术领域
本发明属于半导体集成电路技术领域，特别涉及一种半导体器件结构，尤其涉及一种应用于自然换流型混合式直流断路器中的集成门极换流晶闸管的门极结构设计。
背景技术
集成门极换流晶闸管(IGCT：Integrated Gate Commutated Thyristor)是一种用于大容量电力电子装置中的新型电力半导体器件，它最先是由瑞士ABB公司开发并成功投入市。IGCT是将GCT(Gate Commutated Thyristor门极换流晶闸管)芯片与反并联的二极管和门极驱动MOSFET集成在一起，再与门极驱动在外围以低电感方式连接，结合了晶体管的关断能力和晶闸管低导通损耗等优点，适用于自然换流型混合式直流断路器。
GCT芯片集成了多个门极换流晶闸管元胞单元,每个元胞的基本结构同GTO(门极可关断晶闸管)类似，为PNPN结构，GCT(Gate Commutated Thyristor)元胞单元如图1所示,按照掺杂的浓度细化区分，则阴极极至阳极依次分别是：n+发射极、p基区、n基区、n+缓冲层、p+发射极，共有J1、J2、J3三个PN结(即半导体中p型掺杂区和N型掺杂区的边界线)。其导通和关断过程如图2所示，正常导通时，门阴极正偏，电流自阳极流入，阴极流出，如图2(a)所示。关断时,门阴极反偏，电流自阴极流入，门极流出，如图2(b)；
已有的典型的直径4英寸GCT芯片的阴极面和纵向剖面结构如图3所示：由多个同心的阴极环31、一个同心的门极接触环32和多个阴极梳条33构成；一个个梳条33沿径向排列在每个阴极环31的部分区域中，形成一个扇形区域。阴极环31的数量和深度根据实际芯片尺寸确定，数值上不是严格的。图3以10个阴极环为例进行说明，图3中在第5阴极环与第6阴极环之间有一个门极接触环32；所述GCT芯片的剖面如图3下方所示(图中只显示了阴极面的左半径的剖面)。GCT的纵向元胞结构与图2的说明一致，即每个元胞纵向结构从阴极至阳极分别是：n+发射极、p基区、n基区、n+缓冲层、p+发射极，共有J1、J2、J3三个PN结；阴极面的每个梳条33上表面为阴极发射极电极34，阴极面的门极表面部分被门极电极35覆盖，并与阴极电极相隔离。
门极电极35是经过溅射得到的金属电极，门极电极35覆盖了除梳条以外所有的阴极面表面区域，因此是各阴极环彼此相通的，并与阴极面梳条33表面的阴极发射极电极34绝缘。门极电极35直接同门极接触环32表面36相连。且已有的GCT芯片的阴极面各阴极环和门极接触环纵向的元胞结构的p基区深度相同(深度具体取值可根据器件的电压、电流等级优化得到)。导通时电流IA.ON由阳极流入，阴极流出；进行关断操作时，电流从阴极梳条处转移至门极接触环。由于门极接触环位于第5到第6阴极环之间，因此所有阴极梳条的电流都要通过金属层汇聚到门极接触环。
GCT关断操作时，在门阴极外接反向电源的作用下，电流从阴极换到门极。电流在正常导通情况下的分布如图4所示，关断指令发出后换流到门极电流重新分布如图5所示。关断过程中，通过晶闸管的电流从阴极换流到门极。从阴极到阳极，掺杂浓度的纵向分布如图6所示：n+发射极的边界浓度在1e19至1e20cm-3，发射极扩散深度在15～25um；p+短基区的边界浓度在5e16～5e17cm-3，扩散深度30至70um；p基区边界浓度范围在1e15～5e16cm-3，扩散深度80～140um；n-衬底根据器件耐受电压等级的不同选择掺杂浓度和宽度，一般掺杂浓度在1e13左右，宽度在200～700um；n’缓冲区由阳极表面进行离子注入和扩散，掺杂浓度表面值在1e15～5e16，扩散深度20～40um；p+发射极表面浓度在1e18～1e20，扩散深度在1～10um。
在传统制备GCT芯片的工艺流程包括：
S01:n-衬底上阴极面进行p+短基区和p基区的扩散，最成熟的工艺是采用硼铝同时预沉积扩散的方法。
S02:阳极面n’缓冲区注入和扩散。
S03:阴极面选择性磷预沉积。
S04:阴极面门极部分刻蚀挖槽，使得门极位置低于阴极发射极n+部分约13～18um
S05:阴极面高磷扩散，制作n+发射极。
S06:阳极面制作p+透明阳极。
S07:金属电极沉积和刻蚀。
S08:后续保护等工艺。
n+发射极采用高磷预沉积和扩散制作，p+短基区采用硼或镓的离子注入或者预沉积扩散，p区采用铝的预沉积扩散，n’缓冲层采用磷的离子注入和扩散，p+透明阳极采用硼的离子注入和扩散。其中，p+短基区由于杂质浓度较高，因此电阻率较低，如图5所示，p+短基区为电流转移到门极的横向电流主要通道。
现有的GCT关断时电流从阴极换流到门极的示意如图7所示，p+短基区位于硅片阴极面表面，与n+交界处构成J3结。在关断的换流过程中，门极、阴极外接反向电源VGK，因此J3结会承受反向电压，因此外接的反向电源VGK不能超过J3结的反向击穿电压，如图7所示。因此GCT的设计需要考虑两个要素：
1)p+短基区需要有足够高的掺杂浓度，以便形成如图7所示的横向电流通道，利于电流从阴极转移到门极。
2)p+短基区掺杂浓度不能过高，因为与n+构成的J3结，过高的浓度会导致较低的击穿电压，一旦J3结反向击穿，则换流失败，GCT芯片会损坏。因此J3结的反向击穿电压大大限制了GCT的关断能力。
传统的GCT芯片设计中，采用在硅片上挖槽的方式降低J3结处p+短基区的浓度，并保证p+短基区浓度足够高以便形成电流通道。所述“挖槽”工艺是采用湿法或干法在硅片上选择性腐蚀成沟槽，形成如图3所示的阴极面梳条结构，即n+发射极为梳条顶，门极位于梳条间的槽底。“挖槽”工艺由于使得硅片表面结构出现高低错落，大大增大了GCT芯片后续工艺难度，如蒸铝电极、刻铝等步骤，导致工艺的一致性受到影响，从而降低GCT芯片的关断能力。
发明内容
本发明的目的是为克服已有技术的不足,提出一种双p基区门阴极结构的门极换流晶闸管及其制备方法。本发明的新型的门极换流晶闸管的门阴极结构，既能够保证门阴极J3结有较大的反向击穿电压，又能够保证p+短基区杂质浓度足够高从而利于电流通道形成，并且省去了挖槽的工艺步骤，从而简化工艺步骤并提高门极换流晶闸管的关断能力和可靠性。
本发明为了实现上述发明目的，提供一种双p基区门阴极结构的门极换流晶闸管，其特征在于，所述门极换流晶闸管包括从阳极到阴极依次排列的p+发射极(阳极)、n’缓冲区、n-衬底、第一p基区1、p+短基区、第二p基区2、n+发射极；所述阴极电极设置在所述n+发射极外表面，所述门极金属电极设置在所述p+短基区的外表面；所述门极换流晶闸管的门极包括第一p基区1、第二p基区2和p+短基区；所述第二p基区2与n+发射极构成J3结；所述第一p基区1位于p+短基区下方，与n-衬底构成阻断结J2结。
所述第二p基区2的深度D2、p+短基区的深度D0、第一p基区1的深度D1，可根据实际器件特性，在制备过程中通过调整扩散温度和时间调整。
所述门极换流晶闸管的门阴极结构可以采用门极金属电极和阴极金属电极处于高度相同的硅片表面；也可以采用传统的门极换流晶闸管门阴极的沟槽形式。
所述的p基区2的掺杂浓度边界值为1e15cm-3至1e18cm-3，p基区2的深度D2的范围在5至40um；D2的选择需要保证在制作门阴极结的工艺步骤过程中，p+短基区的杂质不会扩散到p基区2的表面边界造成J3结的反向击穿电压降低。
所述的p+短基区掺杂浓度峰值为1e16至1e20cm-3，p+短基区的深度D0范围在10um至100um。由于p+短基区的掺杂浓度较高，会阻止n+发射极的电子扩散向阳极方向，因此p+短基区的边界浓度和深度D0需要保证器件的导通特性不受破坏。
所述的p基区2可参考已有门极晶闸管方案，同时也要考虑到器件的导通特性不受破坏。
本发明还提供一种上述门阴极结构晶闸管的制备方法，该门极换流晶闸管包括一个以上的元胞，每个元胞进一步包括p+发射极(阳极)、n’缓冲区、n-衬底、p基区1、p基区2、p+短基区、n+发射极和阳极金属电极、门极金属电极、阴极金属电极。所述p+发射极(阳极)、n’缓冲区、n-衬底、p基区1、p基区2、p+短基区、n+发射极依次排布。所述n+发射极和门极表面，采用传统的沟槽工艺或摒弃挖槽工艺，使得门极金属电极和阴极金属电极处于硅片表面的同一平面；该制备方法包括以下步骤：
S1:准备n-衬底，根据GCT的耐受电压选择不同电阻率和厚度的n-衬底，衬底掺杂浓度范围在5e12至1e14cm-3；
S2:对n-型衬底阴极表面进行铝杂质的预沉积和扩散，制作并形成第一p基区，；
S3:在衬底阴极表面进行p+短基区的制作，p+短基区采用外延生长并掺杂，或采用扩散的方法；如果采用扩散的方法，同S2步骤一起制作或在S2步骤之前；如果采用外延生长的方法，则在S2步骤之后制作；p+短基区峰值浓度1e16至1e20cm-3，扩散深度或者生长厚度在10um～100um；
S4:采用外延生长第二p基区，第二p基区的掺杂浓度为1e15cm-3至1e18cm-3，深度D2的范围在5至40um；
S5:n’缓冲区制作：n’缓冲区由阳极表面进行离子注入和扩散，掺杂浓度表面值在1e15～5e16，扩散深度20～40um；
S6:采用选择性预沉积磷和扩散的方式制作n+发射极，若S8中门极刻蚀采用挖槽工艺，则预沉积之后进行挖槽工艺，之后再扩散，否则，预沉积磷杂质之后直接进行扩散；
S7:采用扩散工艺制作p+发射极：
S8:采用金属电极沉积和刻蚀制作门极接触电极、阴极发射极电极和阳极发射极电极制作门极接触电极采用不挖槽的工艺使门极金属电极和阴极金属电极处于高度相同的硅片表面；或采用挖槽的工艺使门极换流晶闸管门阴极形成沟槽形式；
S9:后续保护工艺，包括表面钝化保护、台面造型和边缘保护，均按常规工艺制作。
本发明提出的门极换流晶闸管门阴极机构以及具有该结构的门极换流晶闸具有以下特点及有益效果：
1、本发明提出的门极换流晶闸管，由于增加了一层p基区，即低浓度掺杂的p基区2，可以保证J3结较大的反向击穿电压，进而提高外接反向电源的电压，从而提高换流速度，增大GCT芯片的关断能力。
2、本发明提出的门极换流晶闸管，p+短基区位于p基区1和p基区2之间，掺杂浓度较高，从而保证电流转移的低阻通道。
3、本发明提出的门极换流晶闸管，阴极表面可以采用平面结构，省去挖槽工艺，简化工艺步骤，提高器件的可靠性和成品率。
附图说明
图1为现有传统GCT芯片单个元胞示意图。
图2为现有GCT芯片单个元胞导通、关断示意。
图3为现有GCT芯片阴极面结构示意图和纵向剖面示意图。
图4为现有GCT芯片单个元胞导通电流分布示意图。
图5为现有GCT芯片单个元胞关断过程中电流分布示意图。
图6为现有GCT芯片从阴极表面到阳极表面掺杂浓度分布示意图。
图7为现有GCT芯片单个元胞关断过程中阴极电流向门极电流转移示意图。
图8为具有本发明门阴极结构的GCT芯片单个元胞示意图。
图9为具有本发明门阴极结构的GCT芯片从阴极表面到阳极表面掺杂浓度分布示意图。
图10为具有本发明门阴极结构的GCT芯片单个元胞关断过程中阴极电流向门极电流转移示意图。
图11为具有本发明门阴极结构的GCT芯片工艺流程实施例例。
图12为具有本发明门阴极结构的GCT芯片一种具体工艺流程实施例的单个元胞的制作过程S1的示意图。
图13为具有本发明门阴极结构的GCT芯片一种具体工艺流程示实施的单个元胞的制作过程S2的示意图。
图14为具有本发明门阴极结构的GCT芯片一种具体工艺流程示例的单个元胞的制作过程S3的示意图。
图15为具有本发明门阴极结构的GCT芯片一种具体工艺流程示例的单个元胞的制作过程S4的示意图。
图16为具有本发明门阴极结构的GCT芯片一种具体工艺流程示例的单个元胞的制作过程S5的示意图。
图17为具有本发明门阴极结构的GCT芯片一种具体工艺流程示例的单个元胞的制作过程S6的示意图。
图18为具有本发明门阴极结构的GCT芯片一种具体工艺流程示例的单个元胞的制作过程S9的示意图。
图19为具有本发明门阴极结构的GCT芯片一种具体工艺流程示例的单个元胞的制作过程S8的示意图。
具体实施方式
本发明提出的一种新型门阴极结构的GCT芯片，下面结合附图及实施例详细说明：
为了克服GCT芯片的不足，既能够使外接驱动电源VGK较大，又能够使得p+短基区形成电阻率足够低的电流通道，本发明提出了具有双p基区的门阴极结构的GCT，该GCT芯片，具体实施结构如图8所示。该GCT芯片，包括一个以上的元胞，单个元胞结构从阴极面到阳极面包括：n+发射极(阴极)、p基区2、p+短基区、p基区1、n-衬底、n’缓冲区、p+发射极(阳极)以及阴极表面金属电极、门极表面金属电极、阳极表面金属电极。
本发明提出的GCT芯片结构，单个元胞从n+发射极表面到p+发射极表面，掺杂浓度的纵向分布图如图9所示。91、92、93分别为J3结、J2结、J1结，图8的p基区2掺杂浓度分布对应于图9所示的94，为硼或者镓掺杂；图8的p+短基区掺杂浓度分布对应于图9中的95，为硼或者镓掺杂；图8的p基区1对应于图9所示的96，为铝掺杂。
图9所示的97对应于p基区2的掺杂浓度表面值，范围在1e15cm-3至1e18cm-3。实际工艺中为了使得91所指示的J3结具有较高的反向击穿电压，本实施例在图中97所指示的p基区2表面浓度控制在1e17cm-3以下。由于本发明提出的结构中p+短基区在p基区2之下，所以p基区2采用1e15至1e16cm-3的掺杂浓度表面值，使得J3结获得30V以上反向击穿电压。图中99所指示的p基区2的宽度D2范围在5至40um。
图9所示的98对应于p+短基区的最高浓度峰值，所述门极部分的p+短基区杂质峰值浓度为1e16至1e20cm-3，p+短基区的深度D0对应于图9所示的910，范围在10um至100um。(由于不必考虑p+短基区对于J3结反向击穿电压的影响，可以尽可能得提高p+峰值浓度，使得其构成的电流通道电阻尽可能降低。由于p+短基区的掺杂浓度较高，会阻止n+发射极的电子扩散向阳极方向，因此p+短基区的边界浓度和深度D0需要保证器件的导通特性不受破坏。)本实施例的p+短基区峰值浓度取1e17～1e18cm-，宽度D0在30～50um。
图9所示的911为本实施例p基区1的宽度D1在50～130um，边界浓度在1e14cm-3至1e17cm-3。96所示的p基区1的边界浓度和宽度参照已有的GCT芯片铝扩散工艺即可。
应用所述实施例门阴极结构的GCT芯片关断时，单个元胞电流从阴极换流到门极的示意如图10所示，p+短基区位于p基区2以下，形成电流转移的低阻通道。p基区2与n+交界处构成J3结，由于p基区2的边界浓度远低于p+短基区，因此可以使得门极、阴极外接反向电源VGK提高。实际GCT芯片电流通过p+短基区的压降较小，可以忽略不计，因此VGK≈J3结的反向击穿电压。传统GCT芯片的J3结反向击穿电压在20V左右，所述发明的门阴极结构可任意调整J3结反向击穿电压，如果使得J3结反向击穿电压达到30V以上，则阴极电流转移到门极的转移速度也将提高到原来的1.5倍以上。
本发明GCT芯片门阴极以及具有该结构的GCT芯片的制备实施例流程如图11所示，包括以下步骤：
S1:准备n-衬底，根据GCT的耐受电压选择不同电阻率和厚度，n-衬底的选择与传统GCT制备需求一致，衬底掺杂浓度范围在5e12至1e14cm-3；
S2:对n-型衬底阴极表面进行铝杂质的预沉积和扩散，制作p基区1，形成p基区1，p基区1的表面浓度和深度可根据实际器件特性，在制备过程中通过调整扩散温度和时间进行调整，该步骤与传统GCT芯片制备一致。如附图13所示；
S3:在衬底阴极表面进行p+短基区的制作。p+短基区可以采用外延生长并掺杂，或采用扩散的方法。如果采用扩散的方法，可以同S2步骤一起制作或在S2步骤之前；如果采用外延生长的方法，则需要在S2步骤之后。p+短基区峰值浓度1e16至1e20cm-3，扩散深度或者生长厚度在10um～100um，如附图14所示。
S4:外延生长p基区2，p基区2的掺杂浓度为1e15cm-3至1e18cm-3，p基区2的深度D2的范围在5至40um掺杂浓度在如附图15所示。
S5:n’缓冲区制作，本工艺步骤可采用与传统GCT芯片制备相同的工艺，即n’缓冲区由阳极表面进行离子注入和扩散，掺杂浓度表面值在1e15～5e16，扩散深度20～40um，如附图16所示。
S6:制作n+发射极，采用选择性预沉积磷和扩散的方式。如果之后需要门极刻蚀挖槽，则要在挖槽之后扩散，如果不挖槽，则预沉积之后进行扩散。不挖槽的工艺为预沉积磷杂质之后直接进行扩散。附图17所示。
S7:p+发射极的扩散制作，如附图18所示。
S8:金属电极沉积和刻蚀，即制作门极接触电极、阴极发射极电极和阳极发射极电极，如附图19。
S9:后续工艺，包括表面钝化保护、台面造型和边缘保护。(请具体说明哪些工艺)，具体参照已有GCT芯片工艺。
Claims (6)
1.一种双p基区门阴极结构的门极换流晶闸管，其特征在于，所述门极换流晶闸管包括从阳极到阴极依次排列的p+发射极(阳极)、n’缓冲区、n-衬底、第一p基区(1)、p+短基区、第二p基区(2)、n+发射极；所述阴极电极设置在所述n+发射极外表面，所述门极金属电极设置在所述p+短基区的外表面；所述门极换流晶闸管的门极包括第一p基区(1)、第二p基区(2)和p+短基区；所述第二p基区(2)与n+发射极构成J3结；所述第一p基区(1)位于p+短基区下方，与n-衬底构成阻断结J2结。
2.如权利要求1所述门极换流晶闸管，其特征在于，所述第二p基区的深度、p+短基区的深度、第一p基区的深度，根据实际器件特性，在制备过程中通过调整扩散温度和时间调整。
3.如权利要求1所述门极换流晶闸管，其特征在于，所述门极换流晶闸管的门阴极结构采用门极金属电极和阴极金属电极处于高度相同的硅片表面；或采用传统的门极换流晶闸管门阴极的沟槽形式。
4.如权利要求1、2或3所述门极换流晶闸管，其特征在于，所述第二p基区(2)的掺杂浓度边界值为1e15cm-3至1e18cm-3，第二p基区(2)的深度(D2)的范围在5至40μm。
5.如权利要求1、2或3所述门极换流晶闸管，其特征在于，所述p+短基区掺杂浓度峰值为1e16至1e20cm-3，p+短基区的深度(D0)范围在10μm至100μm。
6.一种双p基区门阴极结构的门极换流晶闸管的制备方法，其特征在于，该门极换流晶闸管包括一个以上的元胞，每个元胞包括p+发射极、n’缓冲区、n-衬底、p基区(1)、p基区(2)、p+短基区、n+发射极和阳极金属电极、门极金属电极、阴极金属电极；所述p+发射极、n’缓冲区、n-衬底、p基区(1)、p基区(2)、p+短基区、n+发射极依次排布；所述n+发射极和门极表面，采用传统的沟槽工艺或摒弃挖槽工艺，使得门极金属电极和阴极金属电极处于硅片表面的同一平面；该制备方法包括以下步骤：
S1:准备n-衬底，根据GCT的耐受电压选择不同电阻率和厚度的n-衬底，衬底掺杂浓度范围在5e12至1e14cm-3；
S2:对n-型衬底阴极表面进行铝杂质的预沉积和扩散，制作并形成第一p基区；
S3:在衬底阴极表面进行p+短基区的制作，p+短基区采用外延生长并掺杂，或采用扩散的方法；如果采用扩散的方法，同S2步骤一起制作或在S2步骤之前；如果采用外延生长的方法，则在S2步骤之后制作；p+短基区峰值浓度1e16至1e20cm-3，扩散深度或者生长厚度在10μm～100μm；
S4:采用外延生长第二p基区，第二p基区的掺杂浓度为1e15cm-3至1e18cm-3，深度(D2)的范围在5至40μm；
S5:n’缓冲区制作：n’缓冲区由阳极表面进行离子注入和扩散，掺杂浓度表面值在1e15～5e16，扩散深度20～40μm；
S6:采用选择性预沉积磷和扩散的方式制作n+发射极，若S8中门极刻蚀采用挖槽工艺，则预沉积之后进行挖槽工艺，之后再扩散，否则，预沉积磷杂质之后直接进行扩散；
S7:采用扩散工艺制作p+发射极：
S8:采用金属电极沉积和刻蚀制作门极接触电极、阴极发射极电极和阳极发射极电极制作门极接触电极采用不挖槽的工艺使门极金属电极和阴极金属电极处于高度相同的硅片表面；或采用挖槽的工艺使门极换流晶闸管门阴极形成沟槽形式；
S9:后续保护工艺，包括表面钝化保护、台面造型和边缘保护，均按常规工艺制作。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510947431.3A CN105590959B (zh) | 2015-12-17 | 2015-12-17 | 具有双p基区门阴极结构的门极换流晶闸管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510947431.3A CN105590959B (zh) | 2015-12-17 | 2015-12-17 | 具有双p基区门阴极结构的门极换流晶闸管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105590959A CN105590959A (zh) | 2016-05-18 |
| CN105590959B true CN105590959B (zh) | 2018-05-29 |
Family
ID=55930398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510947431.3A Active CN105590959B (zh) | 2015-12-17 | 2015-12-17 | 具有双p基区门阴极结构的门极换流晶闸管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105590959B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3902011A4 (en) * | 2018-12-27 | 2022-02-09 | Tsinghua University | COMPONENT WITH A REVERSE FLOW FUNCTION |
| EP3823035A4 (en) * | 2018-07-11 | 2022-05-04 | Hangzhou Ug Min Semiconductor Technology Co., Ltd. | GATE-TURN-OFF THYRISTOR AND METHOD FOR ITS MANUFACTURE |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108242465B (zh) * | 2016-12-23 | 2020-07-03 | 株洲中车时代电气股份有限公司 | 一种门极换流晶闸管及其制备方法 |
| CN109449204B (zh) * | 2018-10-30 | 2021-12-07 | 上海领矽半导体有限公司 | 晶闸管及其制备方法 |
| CN109686786A (zh) * | 2018-12-27 | 2019-04-26 | 清华大学 | 具有隔离阴极结构的集成门极换流晶闸管及其制造方法 |
| CN111834437B (zh) * | 2019-04-17 | 2021-05-07 | 南京芯舟科技有限公司 | 元胞结构及其应用的半导体组件 |
| CN110061052B (zh) * | 2019-04-30 | 2024-02-02 | 江苏捷捷微电子股份有限公司 | 高正向阻断电压门极灵敏触发单向可控硅芯片和制造方法 |
| CN110364569B (zh) * | 2019-06-10 | 2022-11-22 | 西安理工大学 | 一种沟槽栅mos-gct结构及其制备方法 |
| CN110838443A (zh) * | 2019-11-20 | 2020-02-25 | 浙江正邦电子股份有限公司 | 一种电力半导体芯片电极制作方法 |
| CN111293113B (zh) * | 2020-02-21 | 2023-01-10 | 电子科技大学 | 采用单层金属工艺的sgto器件及其版图结构、制造方法 |
| CN115136318B (zh) * | 2020-02-25 | 2023-05-12 | 日立能源瑞士股份公司 | 集成门极换流晶闸管(igct) |
| CN111933704B (zh) * | 2020-06-22 | 2022-09-09 | 株洲中车时代半导体有限公司 | 门极换流晶闸管的元胞结构、制备方法及门极换流晶闸管 |
| CN116387359A (zh) * | 2023-06-02 | 2023-07-04 | 清华大学 | 逆阻型门极换流晶闸管及其制作方法 |
| CN116387358B (zh) * | 2023-06-02 | 2023-08-01 | 清华大学 | 门极换流晶闸管及其制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4243999A (en) * | 1977-03-08 | 1981-01-06 | Tokyo Shibaura Electric Co., Ltd. | Gate turn-off thyristor |
| CN103219372B (zh) * | 2013-04-10 | 2015-10-28 | 株洲南车时代电气股份有限公司 | 一种晶闸管门阴极结及具有该结构的门极换流晶闸管 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0682833B2 (ja) * | 1985-02-08 | 1994-10-19 | 株式会社東芝 | サイリスタの製造方法 |
| WO2012041958A2 (en) * | 2010-09-29 | 2012-04-05 | Abb Technology Ag | Reverse-conducting power semiconductor device |
-
2015
- 2015-12-17 CN CN201510947431.3A patent/CN105590959B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4243999A (en) * | 1977-03-08 | 1981-01-06 | Tokyo Shibaura Electric Co., Ltd. | Gate turn-off thyristor |
| CN103219372B (zh) * | 2013-04-10 | 2015-10-28 | 株洲南车时代电气股份有限公司 | 一种晶闸管门阴极结及具有该结构的门极换流晶闸管 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3823035A4 (en) * | 2018-07-11 | 2022-05-04 | Hangzhou Ug Min Semiconductor Technology Co., Ltd. | GATE-TURN-OFF THYRISTOR AND METHOD FOR ITS MANUFACTURE |
| EP3902011A4 (en) * | 2018-12-27 | 2022-02-09 | Tsinghua University | COMPONENT WITH A REVERSE FLOW FUNCTION |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105590959A (zh) | 2016-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105590959B (zh) | 具有双p基区门阴极结构的门极换流晶闸管及其制备方法 | |
| US9577081B2 (en) | Semiconductor device and method for manufacturing the same | |
| US9972677B2 (en) | Methods of forming power semiconductor devices having superjunction structures with pillars having implanted sidewalls | |
| CN107275381A (zh) | 一种双重载流子存储增强的igbt | |
| CN105405895A (zh) | 一种低存储电荷快恢复二极管芯片 | |
| CN109560142A (zh) | 新型碳化硅结势垒肖特基二极管及其制作方法 | |
| CN110459598A (zh) | 一种超结mos型功率半导体器件及其制备方法 | |
| CN106601826A (zh) | 一种快恢复二极管及其制作方法 | |
| CN110896098B (zh) | 一种基于碳化硅基的反向开关晶体管及其制备方法 | |
| CN104681433B (zh) | 一种fs‑igbt的制备方法 | |
| AU2014294820A1 (en) | Mos-bipolar device | |
| CN107305909A (zh) | 一种逆导型igbt背面结构及其制备方法 | |
| CN105895682B (zh) | 逆导绝缘栅双极型晶体管结构及其对应的制造方法 | |
| CN110610858B (zh) | 一种门极换流晶闸管及其制造方法 | |
| CN109390389A (zh) | 具有双侧调整区的高压快速软恢复二极管及其制备方法 | |
| CN110473917A (zh) | 一种横向igbt及其制作方法 | |
| JP2002261281A (ja) | 絶縁ゲートバイポーラトランジスタの製造方法 | |
| CN110137250A (zh) | 一种具有超低导通压降的高速igbt器件 | |
| CN117219665A (zh) | 一种门极换流晶闸管芯片及晶闸管 | |
| CN111933705A (zh) | 一种功率半导体器件的制作方法及功率半导体器件 | |
| CN104681434B (zh) | 一种fs‑igbt的制备方法 | |
| CN112420815B (zh) | 一种碳化硅门极可关断晶闸管及其制作方法 | |
| CN105097908A (zh) | 一种超高速脉冲晶闸管及其制造方法 | |
| CN107452623A (zh) | 一种快恢复二极管的制造方法及快恢复二极管 | |
| CN102931228B (zh) | 逆导igbt器件及制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| EE01 | Entry into force of recordation of patent licensing contract | ||
| EE01 | Entry into force of recordation of patent licensing contract |
Application publication date: 20160518 Assignee: Beijing Qingneng Xinyan Technology Co.,Ltd. Assignor: TSINGHUA University Contract record no.: X2023980032243 Denomination of invention: Gate commutated thyristor with double p-base gate cathode structure and its preparation method Granted publication date: 20180529 License type: Common License Record date: 20230216 |