CN110838443A - 一种电力半导体芯片电极制作方法 - Google Patents
一种电力半导体芯片电极制作方法 Download PDFInfo
- Publication number
- CN110838443A CN110838443A CN201911141729.XA CN201911141729A CN110838443A CN 110838443 A CN110838443 A CN 110838443A CN 201911141729 A CN201911141729 A CN 201911141729A CN 110838443 A CN110838443 A CN 110838443A
- Authority
- CN
- China
- Prior art keywords
- metal layer
- chip
- gate
- wafer
- cathode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims abstract description 44
- 239000002184 metal Substances 0.000 claims abstract description 44
- 238000003466 welding Methods 0.000 claims abstract description 13
- 238000009792 diffusion process Methods 0.000 claims abstract description 8
- 230000008021 deposition Effects 0.000 claims abstract description 6
- 229910000679 solder Inorganic materials 0.000 claims description 7
- 238000007796 conventional method Methods 0.000 claims description 6
- 238000005260 corrosion Methods 0.000 claims description 6
- 230000007797 corrosion Effects 0.000 claims description 6
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 claims description 6
- 229910001128 Sn alloy Inorganic materials 0.000 claims description 5
- 238000005520 cutting process Methods 0.000 claims description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- 239000003153 chemical reaction reagent Substances 0.000 abstract description 5
- 238000005530 etching Methods 0.000 abstract description 3
- 230000008018 melting Effects 0.000 abstract 2
- 238000002844 melting Methods 0.000 abstract 2
- 238000002360 preparation method Methods 0.000 abstract 2
- 230000004907 flux Effects 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 238000001259 photo etching Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000001035 drying Methods 0.000 description 3
- 238000005493 welding type Methods 0.000 description 3
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229960000583 acetic acid Drugs 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000004534 enameling Methods 0.000 description 1
- 238000003912 environmental pollution Methods 0.000 description 1
- 239000012362 glacial acetic acid Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66363—Thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
- H01L21/0425—Making electrodes
- H01L21/043—Ohmic electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Thyristors (AREA)
Abstract
本发明涉及一种电力半导体芯片电极制作方法，其特征包括：使用扩散掺杂和表面沉积金属层后的晶圆，并对该晶圆上设计分布的芯片门极环区域金属层采用激光进行扫描烧熔，烧熔深度为所述金属层厚度的20‑60%，再按常规分割芯片和在芯片阳极和阴极焊上极片，门极焊上焊料；然后用常规腐蚀工艺去除门极环残余金属层，使阴极与门极分离。其具有制作工艺简单，化学试剂使用少等显著优点。
Description
技术领域
本发明涉及一种电力半导体芯片电极制作方法，其可替代现有技术的光刻制作方法，具体应用于晶圆表面金属化后其门极与阴极的分离制作。
背景技术
电极制作是电力半导体芯片（晶闸管芯片）制作过程中的一个关键工艺，它关系到芯片能否顺利应用于电路之中发挥其功能，其目的是使硅基的电力半导体芯片电极能与电路方便地联接。一般来说，电力半导体芯片的电极有焊接式和压接式两种，焊接式是在完成扩散掺杂加工后的晶圆两表面镀上或者蒸发沉积上可焊接的金属层后，再通过高温合金形成电极；压接式是采用电子束蒸发台，在高真空环境下蒸发在上述晶圆表面而沉积高纯铝或者其他金属，高温键合后形成电极，与外电路是通过一定压力联接导电。由于电力半导体芯片（晶闸管芯片）阴极与门极是在同一平面，在制作过程中一同镀上或者蒸发沉积金属层后，需要通过一定的方法将一定形状的门极与阴极分离开来。现在常规和普遍使用的是光刻制作法，即先在晶圆扩散掺杂加工后的表面金属层上涂光刻胶，并通过曝光、显影去除门极环的胶，然后用腐蚀液去除该门极环区域的金属层，再去除所述光刻胶并洗净烘干，这样就按设计图形形成了与阴极分离的金属门极，最后去除阴极和门极金属层上面的光刻胶后，搪上或者烧结上可焊接的铅锡合金焊料，其制作流程如图1至图6所示。上述光刻法制作电力半导体芯片电极，其工艺比较复杂，需要涂胶、烘胶、曝光、显影、定影、坚膜、腐蚀、去胶、清洗、烘干等多种工序，生产周期长，还要求有曝光机、光刻版等，费用较大，而且工艺流程技术要求高，容易引起质量波动。此外，在加工过程中，使用光刻胶、显影液、漂洗剂等化学试剂种类较多，对环境污染大。
发明内容
本发明主要为了解决上述电力半导体芯片电极制作中存在的工艺复杂，使用化学试剂多等技术问题，新提供一种制作工艺大大简化，化学试剂使用大量减少的电力半导体芯片电极制作方法。
本发明所述的一种电力半导体芯片电极制作方法，其特征包括以下制作步骤：
（1） 使用已扩散掺杂和表面沉积可焊金属层后的晶圆；
（2） 对所述晶圆上设计分布的芯片门极环区域金属层，采用激光进行扫描烧熔，该烧熔深度为所述金属层厚度的20-60%；
（3） 按常规分割芯片；
（4） 按常规在芯片阳极和阴极分别焊上极片，门极焊上焊料；
（5）用常规腐蚀工艺去除芯片门极环区域残余金属层，使阴极与门极分离。
优选的，一种电力半导体芯片电极制作方法，其特征包括以下制作步骤：
（1） 使用已扩散掺杂和表面沉积可焊金属层后的晶圆；
（2） 对所述晶圆上设计分布的芯片门极环区域金属层，采用激光进行扫描烧熔，该烧熔深度为所述金属层厚度的50%；
（3） 按常规分割芯片；
（4） 按常规在芯片阳极和阴极分别焊上钼片，门极焊上铅锡合金焊料；
（5） 用常规腐蚀工艺去除芯片门极环区域残余金属层，使阴极与门极分离。
本发明的有益技术效果是：通过采用激光烧熔新技术，克服了现有技术光刻制作法存在的问题，使得本发明具有制作工艺简单，化学试剂使用少等显著优点。
附图说明
图1为光刻法晶圆表面沉积可焊金属层后的截面结构示意图。
图2为光刻法晶圆阴极面涂光刻胶后的截面结构示意图。
图3为光刻法晶圆光刻显影后的截面结构示意图。
图4为光刻法晶圆腐蚀金属层后的截面结构示意图。
图5为光刻法晶圆去光刻胶后的截面结构示意图。
图6为光刻法芯片焊上极片后的截面结构示意图。
图7为本发明晶圆表面沉积可焊金属层后的截面结构示意图。
图8为本发明激光扫描门极环后的截面结构示意图。
图9为图8的俯视结构示意图。
图10为本发明分割后的芯片焊上极片后的截面结构示意图。
图11为图10的俯视结构示意图。
图12为本发明芯片腐蚀后的截面结构示意图。
具体实施方式
附图标记说明：晶圆1、金属层（2、20）、极片（3、30）、门极4、门极环40、光刻胶5。
如图7至图12所示，一种电力半导体芯片电极制作方法，包括以下制作步骤：
（1）使用已扩散掺杂和表面已沉积可焊金属层（2、20）后的晶圆1；所述可焊金属层（2、20）材料为镍，金属层厚度为0.4-0.6微米；
（2）对晶圆1上设计分布的门极环40区域的可焊金属层2，采用激光进行扫描烧熔，该烧熔深度为所述金属层厚度20-60%；激光设备可采用上海微世公司生产的的MSW-LMF20W视觉定位激光机，使用该激光机对晶圆1按设计图形进行精准定位，将激光机加工功率调节在20%-80%，通过激光对晶圆阴极面上的芯片门极环区域金属层进行扫描烧溶氧化，使之失去可焊性；
（3）按常规分割芯片；
（4）按常规通过搪铅或烧结工艺，在阳极和阴极面上分别焊接上极片（30、3），门极4焊上铅锡合金焊料；所述阳极和阴极面上焊接的极片材料为钼片；所述铅锡合金焊料的铅锡比为95：5；
（4）用常规腐蚀工艺去除芯片门极环4区域残余金属层，使阴极与门极分离，具体可用硝酸：氢氟酸：冰乙酸依次按8：4：1比例，或8：4.4：1比例混合成的腐蚀液，在常温条件下腐蚀30-90秒，去除门极环4未烧熔的残余金属层。
本发明所述分割芯片，是指将设计分布在晶圆上的若干芯片一一分割为单个芯片。本发明所述门极环区域是指芯片门极与阴极之间的环形区域，该环形区域使阴极与门极分离。
本发明所述烧熔深度可以为金属层厚度的20-60%，最佳烧熔深度为金属层厚度的50%，这样，在激光扫描烧熔时保留一定厚度金属层不烧熔，可以使晶圆基片免受激光高温直接损害，有效保护芯片制作质量，特别是烧熔深度为金属层厚度的50%时效率最高，质量最稳定。
本发明特别适用于焊接式电极制作。其工艺流程如图7至图12所示。其中本发明附图晶圆上所示的芯片分布及数量仅用于原理说明。
本发明采用激光对芯片门极环区域上的金属层进行环形精准扫描和烧溶氧化，还具有加工精度高，制作成的芯片质量一致性好，可靠性强等优点。
应该理解到的是：上述实施例只是对本发明的说明，任何不超出本发明实质精神范围内的发明创造，均落入本发明的保护范围之内。
Claims (2)
1.一种电力半导体芯片电极制作方法，其特征包括以下制作步骤：
（1）使用已扩散掺杂和表面沉积可焊金属层后的晶圆；
（2）对所述晶圆上设计分布的芯片门极环区域金属层，采用激光进行扫描烧熔，该烧熔深度为所述金属层厚度20-60%；
（3）按常规分割芯片；
（4）在芯片阳极和阴极分别焊上极片，门极焊上焊料；
（5）用常规腐蚀工艺去除芯片门极环区域残余金属层，使阴极与门极分离。
2.根据权利要求1所述的一种电力半导体芯片电极的制作方法，其特征包括以下制作步骤：
（1）选用已扩散掺杂和表面沉积可焊金属层后的晶圆；
（2）对所述晶圆上设计分布的芯片门极环区域金属层，采用激光进行扫描烧熔，该烧熔深度为所述金属层厚度的50%；
（3）按常规分割芯片；
（4）在芯片阳极和阴极分别焊上钼片，门极焊上铅锡合金焊料；
（5）用常规腐蚀工艺去除芯片门极环区域残余金属层，使阴极与门极分离。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911141729.XA CN110838443A (zh) | 2019-11-20 | 2019-11-20 | 一种电力半导体芯片电极制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911141729.XA CN110838443A (zh) | 2019-11-20 | 2019-11-20 | 一种电力半导体芯片电极制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110838443A true CN110838443A (zh) | 2020-02-25 |
Family
ID=69576855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911141729.XA Pending CN110838443A (zh) | 2019-11-20 | 2019-11-20 | 一种电力半导体芯片电极制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110838443A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020058420A1 (en) * | 2000-11-14 | 2002-05-16 | Joo Hyeon Lee | Method for manufacturing cathode electrodes of electroluminescent display device |
| WO2006005116A1 (en) * | 2004-07-08 | 2006-01-19 | Newsouth Innovations Pty Limited | Laser-formed electrodes for solar cells |
| US20080252210A1 (en) * | 2004-12-06 | 2008-10-16 | Plastic Logic Limited | Electrode Patterning |
| US20120171804A1 (en) * | 2004-11-30 | 2012-07-05 | Solexel, Inc. | Patterning of silicon oxide layers using pulsed laser ablation |
| CN105590959A (zh) * | 2015-12-17 | 2016-05-18 | 清华大学 | 具有双p基区门阴极结构的门极换流晶闸管及其制备方法 |
| CN109830529A (zh) * | 2019-01-31 | 2019-05-31 | 西安理工大学 | 一种提升开通速度的超高压碳化硅晶闸管及其制作方法 |
-
2019
- 2019-11-20 CN CN201911141729.XA patent/CN110838443A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020058420A1 (en) * | 2000-11-14 | 2002-05-16 | Joo Hyeon Lee | Method for manufacturing cathode electrodes of electroluminescent display device |
| WO2006005116A1 (en) * | 2004-07-08 | 2006-01-19 | Newsouth Innovations Pty Limited | Laser-formed electrodes for solar cells |
| US20120171804A1 (en) * | 2004-11-30 | 2012-07-05 | Solexel, Inc. | Patterning of silicon oxide layers using pulsed laser ablation |
| US20080252210A1 (en) * | 2004-12-06 | 2008-10-16 | Plastic Logic Limited | Electrode Patterning |
| CN105590959A (zh) * | 2015-12-17 | 2016-05-18 | 清华大学 | 具有双p基区门阴极结构的门极换流晶闸管及其制备方法 |
| CN109830529A (zh) * | 2019-01-31 | 2019-05-31 | 西安理工大学 | 一种提升开通速度的超高压碳化硅晶闸管及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0186061B1 (ko) | 땜납 돌출전극 제조방법과 상호연결시스템 | |
| TWI378540B (en) | Chip and manufacturing method thereof | |
| CN103681277B (zh) | 一种多层金属图形化工艺中的湿法腐蚀方法 | |
| TW200846497A (en) | Selective etch of TiW for capture pad formation | |
| KR20100059987A (ko) | 서브 마운트 및 그 제조 방법 | |
| CN102687599A (zh) | 多个组合式配线基板及其制造方法、以及配线基板及其制造方法 | |
| JP3648189B2 (ja) | 金属−セラミックス回路基板 | |
| CN100539008C (zh) | 半导体封装及其形成方法 | |
| CN108511327B (zh) | 一种无需临时键合的超薄硅转接板的制作方法 | |
| CN102142465A (zh) | 一种肖特基二极管的正面电极结构及其工艺制造方法 | |
| TWI700400B (zh) | 具有改良的完整性的銅柱及其製造方法 | |
| CN113966099B (zh) | 一种适用于固放产品的微波集成电路薄膜加厚工艺 | |
| CN110838443A (zh) | 一种电力半导体芯片电极制作方法 | |
| CN102386164A (zh) | 半导体装置及半导体装置的制造方法 | |
| CN111668125A (zh) | 一种晶圆锡球印刷工艺 | |
| US6468413B1 (en) | Electrochemical etch for high tin solder bumps | |
| CN111446193A (zh) | 一种中央部分去除的玻璃载板 | |
| CN110299338B (zh) | 一种内柱外环式双区复合焊点结构和混合键合方法 | |
| CN114267584A (zh) | 一种适用于深沟槽蚀刻的芯片制作工艺 | |
| CN106757221A (zh) | 一种陶瓷基板表面选择性制备金锡共晶焊料的方法 | |
| Salonen et al. | A flip chip process based on electroplated solder bumps | |
| US7169627B2 (en) | Method for inspecting a connecting surface of a flip chip | |
| CN101286464A (zh) | 在凸块下金属层上形成金属凸块的方法 | |
| KR20070059842A (ko) | 전기도금법에 의한 골드 범프 및 그 제조 방법 | |
| CN102456630A (zh) | 制备微电子器件凸点多组分钎料层的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200225 |
|
| RJ01 | Rejection of invention patent application after publication |