CN109830529A - 一种提升开通速度的超高压碳化硅晶闸管及其制作方法 - Google Patents
一种提升开通速度的超高压碳化硅晶闸管及其制作方法 Download PDFInfo
- Publication number
- CN109830529A CN109830529A CN201910098528.XA CN201910098528A CN109830529A CN 109830529 A CN109830529 A CN 109830529A CN 201910098528 A CN201910098528 A CN 201910098528A CN 109830529 A CN109830529 A CN 109830529A
- Authority
- CN
- China
- Prior art keywords
- silicon carbide
- emitter region
- thickness
- buffer layer
- doping concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thyristors (AREA)
Abstract
本发明公开的一种提升开通速度的超高压碳化硅晶闸管，包括N+型碳化硅衬底，N+型碳化硅衬底的上表面依次外延生长有碳化硅N缓冲层、碳化硅P+缓冲层、碳化硅P长基区、碳化硅N‑低掺杂区、碳化硅N高掺杂区及碳化硅P+发射区，碳化硅P+发射区位于碳化硅N高掺杂区上面，碳化硅P+发射区表面覆盖有阳极欧姆电极接触，碳化硅N高掺杂区的两端上部分别镶嵌有碳化硅重掺杂N+区域，每个碳化硅重掺杂N+区域表面覆盖有门极欧姆电极，门极欧姆电极与碳化硅P+发射区之间形成门‑阳极隔离区，N+型碳化硅衬底的背面还覆盖有阴极欧姆电极；本发明还公开了上述晶闸管的制备方法，提升了晶闸管的开通速度。
Description
技术领域
本发明属于半导体电子电力技术领域，涉及一种提升开通速度的超高压碳化硅晶闸管，本发明还涉及该提升开通速度的超高压碳化硅晶闸管的制备方法。
背景技术
长期以来，在特高压直流输电(UHVDC)系统中，硅晶闸管一直处于垄断地位，但其电压阻断能力，开关速度和耐dv/dt、di/dt等能力已逐渐逼近硅材料所能达到的物理极限，且不可工作在高温(大于125℃)环境下，因此，我们需要寻求新的半导体材料来满足电力电子器件的发展需求。
碳化硅(4H-SiC)，作为发展较为成熟的第三代宽禁带半导体材料，具有比硅材料更宽的禁带宽度，约是硅的3倍；更高的击穿场强，约为硅的十倍；更高的载流子饱和速度，约是硅的2倍；更高的热导率，约是硅的3倍；优良的Baliga材料优选因子等；因此，采用碳化硅制作的电力电子器件比硅的同类器件具有导通电阻小、开关速度高、效率高和高温性能好等特点。
在10-30kV阻断电压范围的应用市场上，碳化硅晶闸管最具有吸引力。目前碳化硅晶闸管主要有P-N-P-N(P型长基区)和N-P-N-P(N型长基区)两种结构，而研究较多的碳化硅晶闸管是采用碳化硅P长基区结构，简称P型碳化硅晶闸管。P型碳化硅晶闸管的发射区是重掺杂P+区，常温下有严重的不完全电离现象，导致导通和开通特性的退化。为了减小开通时间，研究者们已经作了很多工作。例如，增加阳-阴极之间的电压，使得开通时的长基区尽可能完全耗尽来减小输运时间；增加门极触发电流来减小延迟时间；提高环境温度来增加P+发射区的电离率和P型长基区的少子寿命，从而减小碳化硅晶闸管的开通时间。然而，上述方法对开通时间的改善有限且会增加测试电路的复杂度等问题。因此，提出一种提升开通速度的碳化硅晶闸管结构才是最简单和有效的改善办法。
Xi Wang等于2017年在China Physics B上第26卷发表的《Injection modulationof p+-n emitter junction in 4H-SiC light trigger thyristor by double-deckthin n-base》文章中，在短基区引入低-高掺杂的双外延层，可以使光触发晶闸管的P+发射区的注入效率大大改善，从而减小开通延迟时间，提高光触发晶闸管的开通速度和灵敏度。基于这个思想，我们提出具有高低掺杂的双层N短基区，可以大大改善基区的空穴输运,进而提高晶闸管的开通速度。
在目前的工艺技术水平下，制作P型碳化硅晶闸管完全可行，因此，有必要提出一种提升开通速度的P型碳化硅晶闸管结构及其制作方法。
发明内容
本发明的目的是提供一种提升开通速度的超高压碳化硅晶闸管，提升了碳化硅晶闸管的开通速。
本发明的另一目的是提供上述提升开通速度的超高压碳化硅晶闸管的制备方法。
本发明所采用的技术方案是，一种提升开通速度的超高压碳化硅晶闸管，包括N+型碳化硅衬底，N+型碳化硅衬底的上表面依次外延生长有碳化硅N缓冲层、碳化硅P+缓冲层、碳化硅P长基区、碳化硅N-低掺杂区、碳化硅N高掺杂区及碳化硅P+发射区，碳化硅P+发射区位于碳化硅N高掺杂区上面，且碳化硅P+发射区与碳化硅N高掺杂区边缘形成台面结构，碳化硅P+发射区表面覆盖有阳极欧姆电极接触，碳化硅N高掺杂区的两端上部分别镶嵌有碳化硅重掺杂N+区域，每个碳化硅重掺杂N+区域表面覆盖有门极欧姆电极，门极欧姆电极与碳化硅P+发射区之间形成门-阳极隔离区，N+型碳化硅衬底的背面还覆盖有阴极欧姆电极。
本发明的特点还在于，
碳化硅N缓冲层的掺杂浓度为2x1018cm-3～5x1018cm-3，碳化硅N缓冲层的厚度为1.0～2μm，碳化硅P+缓冲层的掺杂浓度为2x1017cm-3～5x1017cm-3，碳化硅P+缓冲层的厚度为2.0～3.0μm，碳化硅P长基区的掺杂浓度为1x1014cm-3～2x1014cm-3，碳化硅P长基区的厚度为160～165μm，碳化硅N-低掺杂区的掺杂浓度为2x1014cm-3～5x1016cm-3，碳化硅N-低掺杂区的厚度为0.2～1.0μm，碳化硅N高掺杂区的掺杂浓度为2x1017cm-3～5x1017cm-3，碳化硅N高掺杂区的厚度为1.0～1.8μm，碳化硅P+发射区的掺杂浓度为2x1019cm-3～5x1019cm-3，碳化硅P+发射区的厚度为3.0～5.0μm。
本发明所采用的另一种技术方案是，一种提升开通速度的超高压碳化硅晶闸管的制备方法，其特征在于，具体步骤如下：
步骤1、先选取N+型碳化硅衬底，在N+型碳化硅衬底表面依次进行外延生长碳化硅N缓冲层、碳化硅P+缓冲层、碳化硅P长基区、碳化硅N-低掺杂区、碳化硅N高掺杂区及碳化硅P+发射区；
步骤2、在碳化硅P+发射区表面沉淀一层SiO2，然后旋涂光刻胶并进行光刻及显影，通过干法刻蚀的方法在碳化硅P+发射区形成中间凸起的台面结构，暴露出两侧的碳化硅N高掺杂区；
步骤3、对暴露出的碳化硅N高掺杂区进行N+离子注入，形成碳化硅重掺杂N+区域；
步骤4、在所述碳化硅重掺杂N+区域上表面及碳化硅P+发射区上面热氧化生长SiO2和PECVD生长Si3N4钝化层并光刻，形成门-阳极隔离区和钝化层；
步骤5、在碳化硅P+发射区表面淀积Al/Ni/Al合金，形成阳极欧姆电极接触；
步骤6、在所述碳化硅重掺杂N+区域上表面淀积Ti/Ni/Al合金，形成门极欧姆电极；
步骤7、在N+型碳化硅衬底背面沉淀金属Ni，形成阴极欧姆电极；
步骤8、在整个阳极和门极欧姆电极上表面淀积Ti/Mo合金，经光刻形成阳极Pad与门极Pad，最后得到能提升开通速度的超高压碳化硅晶闸管。
另一技术方案的特点还在于，
步骤1中的N+型碳化硅衬底为4H-SiC单晶衬底、6H-SiC单晶衬底或3C-SiC单晶衬底中的任意一种。
步骤1中的N+型碳化硅衬底的厚度为300-350μm。
步骤1中碳化硅N缓冲层的掺杂浓度为2x1018cm-3～5x1018cm-3，碳化硅N缓冲层的厚度为1.0～2μm，碳化硅P+缓冲层的掺杂浓度为2x1017cm-3～5x1017cm-3，碳化硅P+缓冲层的厚度为2.0～3.0μm，碳化硅P长基区的掺杂浓度为1x1014cm-3～2x1014cm-3，碳化硅P长基区的厚度为160～175μm，碳化硅N-低掺杂区的掺杂浓度为2x1014cm-3～5x1016cm-3，碳化硅N-低掺杂区的厚度为0.2～1.0μm，碳化硅N高掺杂区的掺杂浓度为2x1017cm-3～5x1017cm-3，碳化硅N高掺杂区的厚度为1.0～1.8μm，碳化硅P+发射区的掺杂浓度为2x1019cm-3～5x1019cm-3，碳化硅P+发射区的厚度为3.0～5.0μm。
本发明的有益效果在于：
本发明一种提升开通速度的超高压碳化硅晶闸管，将传统均匀的N型短基区，采用外延生长的方法形成高低掺杂的N短基区，因此会在N短基区引入一个内建电场，且电场的方向是由高掺杂区指向低掺杂区，促进从P+发射区注入到N型短基区的空穴输运，减小空穴与电子的复合，从而提升碳化硅晶闸管的开通速度；
本发明一种超高压碳化硅晶闸管的制备方法，比传统P型碳化硅晶闸管开通速度大大提高,且其制作工艺简单易于实现。
附图说明
图1是本发明提升开通速度的超高压碳化硅晶闸管的结构示意图；
图2是本发明的制作方法步骤1完成后的结构示意图；
图3是本发明的制作方法步骤2完成后的结构示意图；
图4是本发明的制作方法步骤3完成后的结构示意图；
图5是本发明的制作方法步骤4、5、6和7完成后的结构示意图；
图6本发明的超高压碳化硅晶闸管开通瞬态电压变化曲线图。
图中，1.碳化硅N缓冲层，2.碳化硅P+缓冲层，3.碳化硅P长基区，4.碳化硅N-低掺杂区，5.碳化硅N高掺杂区，6.碳化硅P+发射区，7.碳化硅重掺杂N+区域，8.阳极欧姆电极接触，9.门极欧姆电极，10.阴极欧姆电极，11.门-阳极隔离区和钝化层，12.N+型碳化硅衬底。
具体实施方式
下面结合附图和具体实施方式对本发明进行详细说明。
一种提升开通速度的超高压碳化硅晶闸管，如图1所示，包括N+型碳化硅衬底12，N+型碳化硅衬底12的上表面依次外延生长有碳化硅N缓冲层1、碳化硅P+缓冲层2、碳化硅P长基区3、碳化硅N-低掺杂区4、碳化硅N高掺杂区5及碳化硅P+发射区6，碳化硅P+发射区6位于碳化硅N高掺杂区5中间，且碳化硅P+发射区6与碳化硅N高掺杂区5之间形成台面结构，碳化硅P+发射区6表面覆盖有阳极欧姆电极接触8，碳化硅N高掺杂区5的两端上部分别镶嵌有碳化硅重掺杂N+区域7，每个碳化硅重掺杂N+区域7表面覆盖有门极欧姆电极9，门极欧姆电极9与碳化硅P+发射区6之间形成门-阳极隔离区和钝化层11，所述N+型碳化硅衬底12的背面还覆盖有阴极欧姆电极10。
碳化硅N缓冲层1的掺杂浓度为2x1018cm-3～5x1018cm-3，碳化硅N缓冲层1的厚度为1.0～2.0μm，碳化硅P+缓冲层2的掺杂浓度为2x1017cm-3～5x1017cm-3，碳化硅P+缓冲层2的厚度为2.0～3.0μm，碳化硅P长基区3的掺杂浓度为1x1014cm-3～2x1014cm-3，碳化硅P长基区3的厚度为160～175μm，碳化硅N-低掺杂区4的掺杂浓度为2x1014cm-3～5x1016cm-3，碳化硅N-低掺杂区4的厚度为0.2～1.0μm，碳化硅N高掺杂区5的掺杂浓度为2x1017cm-3～5x1017cm-3，碳化硅N高掺杂区5的厚度为1.0～1.8μm，碳化硅P+发射区6的掺杂浓度为2x1019cm-3～5x1019cm-3，所碳化硅P+发射区6的厚度为3.0～5.0μm。
一种提升开通速度的超高压碳化硅晶闸管的制备方法，具体按照以下步骤实施：
步骤1、先选取N+型碳化硅衬底12，在N+型碳化硅衬底12表面依次进行外延生长碳化硅N缓冲层1、碳化硅P+缓冲层2、碳化硅P长基区3、碳化硅N-低掺杂区4、碳化硅N高掺杂区5及碳化硅P+发射区6，见图2；
步骤1的N+型碳化硅衬底12为4H-SiC单晶衬底、6H-SiC单晶衬底或3C-SiC单晶衬底中的任意一种，N+型碳化硅衬底12的厚度为300-350μm；
碳化硅N缓冲层1的掺杂浓度为2x1018cm-3～5x1018cm-3，碳化硅N缓冲层1的厚度为1.0～2μm，碳化硅P+缓冲层2的掺杂浓度为2x1017cm-3～5x1017cm-3，碳化硅P+缓冲层2的厚度为2.0～3.0μm，碳化硅P长基区3的掺杂浓度为1x1014cm-3～2x1014cm-3，碳化硅P长基区3的厚度为160～165μm，碳化硅N-低掺杂区4的掺杂浓度为2x1014cm-3～5x1016cm-3，碳化硅N-低掺杂区4的厚度为0.2～1.0μm，碳化硅N高掺杂区5的掺杂浓度为2x1017cm-3～5x1017cm-3，碳化硅N高掺杂区5的厚度为1.0～1.8μm，碳化硅P+发射区6的掺杂浓度为2x1019cm-3～5x1019cm-3，所碳化硅P+发射区6的厚度为3.0～5.0μm；
步骤2、在碳化硅P+发射区6表面沉淀一层SiO2，然后旋涂光刻胶并进行光刻及显影，通过干法刻蚀的方法在碳化硅P+发射区6形成中间凸起的台面结构，暴露出两侧的碳化硅N高掺杂区5，见图3；
暴露出碳化硅N高掺杂区5的具体步骤为：
步骤2.1、通过等离子体增强化学气相沉积法PECVD在碳化硅P+发射区6表面沉淀一层SiO2，然后在SiO2表面旋涂光刻胶并进行光刻及显影，暴露出需要刻蚀的位置；
步骤2.2、对保留的光刻胶进行坚膜,之后运用反应离子刻蚀RIE或者电感耦合等离子体刻蚀ICP方式移除刻蚀区域的SiO2层,再用丙酮湿法刻蚀或者反应离子刻蚀的方式去除光刻胶；
步骤2.3、利用所制备的SiO2作为掩膜,同样采用反应离子刻蚀RIE或者电感耦合等离子体刻蚀ICP方式移除需要刻蚀的部分碳化硅P+发射区6，暴露出碳化硅N高掺杂区5；
步骤3、对暴露出的碳化硅N高掺杂区5进行N+离子注入，形成碳化硅重掺杂N+区域7，如图4；
步骤3的具体步骤为：
步骤3.1、在暴露出碳化硅N高掺杂区5表面再次沉淀一层SiO2，然后在SiO2表面旋涂光刻胶并进行光刻及显影，暴露出需要刻蚀的位置；
步骤3.2、对保留的光刻胶进行坚膜,之后运用反应离子刻蚀RIE或者电感耦合等离子体刻蚀ICP方式移除刻蚀区域的SiO2层,再用丙酮湿法刻蚀或者反应离子刻蚀的方式去除光刻胶，暴露出需要进行N型离子注入的区域；
步骤3.3、利用未去掉的SiO2层作为掩膜，进行N型离子注入，N型离子注入完成后，制作碳膜作为保护层对注入的离子进行活化退火处理，形成重掺杂N+区7，最后用稀释的HF酸去掉SiO2层；
步骤4、分别在重掺杂N+区域7及碳化硅P+发射区6之间热氧化生长SiO2和PECVD生长Si3N4钝化层并光刻，形成门-阳极隔离区和钝化层11；
步骤5、在碳化硅P+发射区6表面淀积Al/Ni/Al合金，形成阳极欧姆电极接触8，沉淀的金属Ni的厚度为100nm-1000nm；
具体的，阳极欧姆电极可采用光刻剥离的方法制备，首先在正面旋涂光刻胶→光刻→显影，暴露出需要进行门极电极制作的区域，淀积几百纳米厚的Al/Ni/Al合金层，然后去除包括合金层的光刻胶，留下门极欧姆接触区的合金层，对合金层进行热处理，最终形成阳极欧姆电极接触8；
步骤6、在碳化硅重掺杂N+区域7上表面淀积Ti/Ni/Al合金，形成门极欧姆电极9，沉淀的Ti/Ni/Al合金的厚度为100nm-1000nm；
具体的，门极欧姆接触可采用光刻剥离的方法制备。首先在正面旋涂光刻胶→光刻→显影，暴露出需要进行门极电极制作的区域，淀积几百纳米厚的Ti/Ni/Al合金层，然后去除包括合金层的光刻胶，留下门极欧姆接触区的合金层，对合金层进行热处理，最终形成N型层的门极欧姆接触9；
步骤7、在N+型碳化硅衬底12背面沉淀金属Ni，形成阴极欧姆电极10；
具体的，阴极欧姆电极10的制备依然采用光刻剥离的方法制备。首先在外延生长台面结构的正面旋涂光刻胶→光刻→显影，暴露出需要进行阴极欧姆电极制作的区域，淀积几百纳米厚的Ni金属层，然后去除包括Ni金属层在内的光刻胶，留下阴极欧姆接触区的金属层，对金属层进行热处理，最终形成阴极欧姆接触10，见图5；
步骤8、在整个阳极和门极欧姆电极上表面淀积Ti/Mo合金，经光刻形成阳极Pad与门极Pad，最后得到能提升开通速度的超高压碳化硅晶闸管。
实施例1
步骤1、先选取4H-SiC单晶衬底，在衬底表面依次进行外延生长碳化硅N缓冲层1、碳化硅P+缓冲层2、碳化硅P长基区3、碳化硅N-低掺杂区4、碳化硅N高掺杂区5及碳化硅P+发射区6，4H-SiC单晶衬底的厚度为300-350μm；
碳化硅N缓冲层1的掺杂浓度为2x1018cm-3，碳化硅N缓冲层1的厚度为1.0μm，碳化硅P+缓冲层2的掺杂浓度为2x1017cm-3，碳化硅P+缓冲层2的厚度为2.0μm，碳化硅P长基区3的掺杂浓度为2x1014cm-3，碳化硅P长基区3的厚度为160μm，碳化硅N-低掺杂区4的掺杂浓度为2x1014cm-3，碳化硅N-低掺杂区4的厚度为0.2μm，碳化硅N高掺杂区5的掺杂浓度为2x1017cm-3，碳化硅N高掺杂区5的厚度为1.0，碳化硅P+发射区6的掺杂浓度为2x1019cm-3，碳化硅P+发射区6的厚度为3.0μm；
步骤2、在碳化硅P+发射区6表面沉淀一层SiO2，然后旋涂光刻胶并进行光刻及显影，通过干法刻蚀的方法在碳化硅P+发射区6形成中间凸起的台面结构，暴露出两侧的碳化硅N高掺杂区5；
步骤3、对暴露出的碳化硅N高掺杂区5进行N+离子注入，形成碳化硅重掺杂N+区域7；
步骤4、分别在重掺杂N+区域7及碳化硅P+发射区6之间热氧化生长SiO2和PECVD生长Si3N4钝化层并光刻，形成门-阳极隔离区和钝化层11；
步骤5、在碳化硅P+发射区6表面淀积Al/Ni/Al合金，形成阳极欧姆电极接触8，沉淀的金属Ni的厚度为300nm；
步骤6、在碳化硅重掺杂N+区域7上表面淀积Ti/Ni/Al合金，形成门极欧姆电极9，沉淀的Ti/Ni/Al合金的厚度为300nm；
步骤7、在N+型碳化硅衬底12背面沉淀金属Ni，形成阴极欧姆电极10；
步骤8、在整个阳极和门极欧姆电极上表面淀积Ti/Mo合金，经光刻形成阳极Pad与门极Pad，最后得到能提升开通速度的超高压碳化硅晶闸管。
实施例2
步骤1、先选取6H-SiC单晶衬底，在衬底表面依次进行外延生长碳化硅N缓冲层1、碳化硅P+缓冲层2、碳化硅P长基区3、碳化硅N-低掺杂区4、碳化硅N高掺杂区5及碳化硅P+发射区6，4H-SiC单晶衬底的厚度为320μm；
碳化硅N缓冲层1的掺杂浓度为2x1018cm-3，碳化硅N缓冲层1的厚度为1.0μm，碳化硅P+缓冲层2的掺杂浓度为2.5x1017cm-3，碳化硅P+缓冲层2的厚度为2.2μm，碳化硅P长基区3的掺杂浓度为2.x1014cm-3，碳化硅P长基区3的厚度为161μm，碳化硅N-低掺杂区4的掺杂浓度为2.5x1014cm-3，碳化硅N-低掺杂区4的厚度为0.5μm，碳化硅N高掺杂区5的掺杂浓度为2.5x1017cm-3，碳化硅N高掺杂区5的厚度为1.2，碳化硅P+发射区6的掺杂浓度为2.5x1019cm-3，碳化硅P+发射区6的厚度为3.2μm；
步骤2、在碳化硅P+发射区6表面沉淀一层SiO2，然后旋涂光刻胶并进行光刻及显影，通过干法刻蚀的方法在碳化硅P+发射区6形成中间凸起的台面结构，暴露出两侧的碳化硅N高掺杂区5；
步骤3、对暴露出的碳化硅N高掺杂区5进行N+离子注入，形成碳化硅重掺杂N+区域7；
步骤4、分别在重掺杂N+区域7及碳化硅P+发射区6之间热氧化生长SiO2和PECVD生长Si3N4钝化层并光刻，形成门-阳极隔离区和钝化层11；
步骤5、在碳化硅P+发射区6表面淀积Al/Ni/Al合金，形成阳极欧姆电极接触8，沉淀的金属Ni的厚度为400nm；
步骤6、在碳化硅重掺杂N+区域7上表面淀积Ti/Ni/Al合金，形成门极欧姆电极9，沉淀的Ti/Ni/Al合金的厚度为400nm；
步骤7、在N+型碳化硅衬底12背面沉淀金属Ni，形成阴极欧姆电极10；
步骤8、在整个阳极和门极欧姆电极上表面淀积Ti/Mo合金，经光刻形成阳极Pad与门极Pad，最后得到能提升开通速度的超高压碳化硅晶闸管。
实施例3
步骤1、先选取4H-SiC单晶衬底，在衬底表面依次进行外延生长碳化硅N缓冲层1、碳化硅P+缓冲层2、碳化硅P长基区3、碳化硅N-低掺杂区4、碳化硅N高掺杂区5及碳化硅P+发射区6，4H-SiC单晶衬底的厚度为330μm；
碳化硅N缓冲层1的掺杂浓度为3x1018cm-3，碳化硅N缓冲层1的厚度为1.2μm，碳化硅P+缓冲层2的掺杂浓度为3x1017cm-3，碳化硅P+缓冲层2的厚度为2.5μm，碳化硅P长基区3的掺杂浓度为1.4x1014cm-3，碳化硅P长基区3的厚度为163μm，碳化硅N-低掺杂区4的掺杂浓度为3x1014cm-3，碳化硅N-低掺杂区4的厚度为0.6μm，碳化硅N高掺杂区5的掺杂浓度为3x1017cm-3，碳化硅N高掺杂区5的厚度为1.4，碳化硅P+发射区6的掺杂浓度为2.5x1019cm-3，碳化硅P+发射区6的厚度为3.3μm；
步骤2、在碳化硅P+发射区6表面沉淀一层SiO2，然后旋涂光刻胶并进行光刻及显影，通过干法刻蚀的方法在碳化硅P+发射区6形成中间凸起的台面结构，暴露出两侧的碳化硅N高掺杂区5；
步骤3、对暴露出的碳化硅N高掺杂区5进行N+离子注入，形成碳化硅重掺杂N+区域7；
步骤4、分别在重掺杂N+区域7及碳化硅P+发射区6之间热氧化生长SiO2和PECVD生长Si3N4钝化层并光刻，形成门-阳极隔离区和钝化层11；
步骤5、在碳化硅P+发射区6表面淀积Al/Ni/Al合金，形成阳极欧姆电极接触8，沉淀的金属Ni的厚度为500nm；
步骤6、在碳化硅重掺杂N+区域7上表面淀积Ti/Ni/Al合金，形成门极欧姆电极9，沉淀的Ti/Ni/Al合金的厚度为500nm；
步骤7、在N+型碳化硅衬底12背面沉淀金属Ni，形成阴极欧姆电极10；
步骤8、在整个阳极和门极欧姆电极上表面淀积Ti/Mo合金，经光刻形成阳极Pad与门极Pad，最后得到能提升开通速度的超高压碳化硅晶闸管。
实施例4
步骤1、先选取4H-SiC单晶衬底，在衬底表面依次进行外延生长碳化硅N缓冲层1、碳化硅P+缓冲层2、碳化硅P长基区3、碳化硅N-低掺杂区4、碳化硅N高掺杂区5及碳化硅P+发射区6，4H-SiC单晶衬底的厚度为330μm；
碳化硅N缓冲层1的掺杂浓度为3x1018cm-3，碳化硅N缓冲层1的厚度为1.2μm，碳化硅P+缓冲层2的掺杂浓度为3x1017cm-3，碳化硅P+缓冲层2的厚度为2.5μm，碳化硅P长基区3的掺杂浓度为2.5x1014cm-3，碳化硅P长基区3的厚度为163μm，碳化硅N-低掺杂区4的掺杂浓度为1.5x1014cm-3，碳化硅N-低掺杂区4的厚度为1μm，碳化硅N高掺杂区5的掺杂浓度为3x1017cm-3，碳化硅N高掺杂区5的厚度为1.4，碳化硅P+发射区6的掺杂浓度为3x1019cm-3，碳化硅P+发射区6的厚度为3.3μm；
步骤2、在碳化硅P+发射区6表面沉淀一层SiO2，然后旋涂光刻胶并进行光刻及显影，通过干法刻蚀的方法在碳化硅P+发射区6形成中间凸起的台面结构，暴露出两侧的碳化硅N高掺杂区5；
步骤3、对暴露出的碳化硅N高掺杂区5进行N+离子注入，形成碳化硅重掺杂N+区域7；
步骤4、分别在重掺杂N+区域7及碳化硅P+发射区6之间热氧化生长SiO2和PECVD生长Si3N4钝化层并光刻，形成门-阳极隔离区和钝化层11；
步骤5、在碳化硅P+发射区6表面淀积Al/Ni/Al合金，形成阳极欧姆电极接触8，沉淀的金属Ni的厚度为600nm；
步骤6、在碳化硅重掺杂N+区域7上表面淀积Ti/Ni/Al合金，形成门极欧姆电极9，沉淀的Ti/Ni/Al合金的厚度为600nm；
步骤7、在N+型碳化硅衬底12背面沉淀金属Ni，形成阴极欧姆电极10；
步骤8、在整个阳极和门极欧姆电极上表面淀积Ti/Mo合金，经光刻形成阳极Pad与门极Pad，最后得到能提升开通速度的超高压碳化硅晶闸管。
实施例5
步骤1、先选取3C-SiC单晶衬底，在衬底表面依次进行外延生长碳化硅N缓冲层1、碳化硅P+缓冲层2、碳化硅P长基区3、碳化硅N-低掺杂区4、碳化硅N高掺杂区5及碳化硅P+发射区6，4H-SiC单晶衬底的厚度为330μm；
碳化硅N缓冲层1的掺杂浓度为5x1018cm-3，碳化硅N缓冲层1的厚度为1.2μm，碳化硅P+缓冲层2的掺杂浓度为5x1017cm-3，碳化硅P+缓冲层2的厚度为2.5μm，碳化硅P长基区3的掺杂浓度为2x1014cm-3，碳化硅P长基区3的厚度为165μm，碳化硅N-低掺杂区4的掺杂浓度为5x1016cm-3，碳化硅N-低掺杂区4的厚度为1.8μm，碳化硅N高掺杂区5的掺杂浓度为5x1017cm-3，碳化硅N高掺杂区5的厚度为1.8，碳化硅P+发射区6的掺杂浓度为5x1019cm-3，碳化硅P+发射区6的厚度为5μm；
步骤2、在碳化硅P+发射区6表面沉淀一层SiO2，然后旋涂光刻胶并进行光刻及显影，通过干法刻蚀的方法在碳化硅P+发射区6形成中间凸起的台面结构，暴露出两侧的碳化硅N高掺杂区5；
步骤3、对暴露出的碳化硅N高掺杂区5进行N+离子注入，形成碳化硅重掺杂N+区域7；
步骤4、分别在重掺杂N+区域7及碳化硅P+发射区6之间热氧化生长SiO2和PECVD生长Si3N4钝化层并光刻，形成门-阳极隔离区和钝化层11；
步骤5、在碳化硅P+发射区6表面淀积Al/Ni/Al合金，形成阳极欧姆电极接触8，沉淀的金属Ni的厚度为700nm；
步骤6、在碳化硅重掺杂N+区域7上表面淀积Ti/Ni/Al合金，形成门极欧姆电极9，沉淀的Ti/Ni/Al合金的厚度为700nm；
步骤7、在N+型碳化硅衬底12背面沉淀金属Ni，形成阴极欧姆电极10；
步骤8、在整个阳极和门极欧姆电极上表面淀积Ti/Mo合金，经光刻形成阳极Pad与门极Pad，最后得到能提升开通速度的超高压碳化硅晶闸管。
本发明促进了从P+发射区注入到N短基区的空穴输运，减小其与电子的复合，从而增加了晶闸管顶部PNP晶体管的电流放大倍数，使得碳化硅晶闸管的开通速度大大提高，改善了碳化硅晶闸管的开通特性。
使用商用Sentaurus-TCAD模拟软件对上述制作的超高压碳化硅晶闸管器件的静态特性和动态特性都作了仿真模拟，如图6所示。图6是其开通瞬态电压变化曲线图，由图可知，提出的新结构和传统结构的开通时间分别约为110ns和319ns。
Claims (6)
1.一种提升开通速度的超高压碳化硅晶闸管，其特征在于，包括N+型碳化硅衬底(12)，所述N+型碳化硅衬底(12)的上表面依次外延生长有碳化硅N缓冲层(1)、碳化硅P+缓冲层(2)、碳化硅P长基区(3)、碳化硅N-低掺杂区(4)、碳化硅N高掺杂区(5)及碳化硅P+发射区(6)，所述碳化硅P+发射区(6)位于碳化硅N高掺杂区(5)上面，且碳化硅P+发射区(6)与碳化硅N高掺杂区(5)边缘形成台面结构，所述碳化硅P+发射区(6)表面覆盖有阳极欧姆电极接触(8)，所述碳化硅N高掺杂区(5)的两端上部分别镶嵌有碳化硅重掺杂N+区域(7)，每个所述碳化硅重掺杂N+区域(7)表面覆盖有门极欧姆电极(9)，所述门极欧姆电极(9)与所述碳化硅P+发射区(6)之间形成门-阳极隔离区和钝化层(11)，所述N+型碳化硅衬底(12)的背面还覆盖有阴极欧姆电极(10)。
2.如权利要求1所述的一种提升开通速度的超高压碳化硅晶闸管，其特征在于，所述碳化硅N缓冲层(1)的掺杂浓度为2x1018cm-3～5x1018cm-3，所述碳化硅N缓冲层(1)的厚度为1.0～2μm，所述碳化硅P+缓冲层(2)的掺杂浓度为2x1017cm-3～5x1017cm-3，所述碳化硅P+缓冲层(2)的厚度为2.0～3.0μm，所述碳化硅P长基区(3)的掺杂浓度为1x1014cm-3～2x1014cm-3，所述碳化硅P长基区(3)的厚度为160～165μm，所述碳化硅N-低掺杂区(4)的掺杂浓度为2x1014cm-3～5x1016cm-3，所述碳化硅N-低掺杂区(4)的厚度为0.2～1.0μm，所述碳化硅N高掺杂区(5)的掺杂浓度为2x1017cm-3～5x1017cm-3，所述碳化硅N高掺杂区(5)的厚度为1.0～1.8μm，所述碳化硅P+发射区(6)的掺杂浓度为2x1019cm-3～5x1019cm-3，所述碳化硅P+发射区(6)的厚度为3.0～5.0μm。
3.一种提升开通速度的超高压碳化硅晶闸管的制备方法，其特征在于，具体步骤如下：
步骤1、先选取N+型碳化硅衬底(12)，在N+型碳化硅衬底(12)表面依次进行外延生长碳化硅N缓冲层(1)、碳化硅P+缓冲层(2)、碳化硅P长基区(3)、碳化硅N-低掺杂区(4)、碳化硅N高掺杂区(5)及碳化硅P+发射区(6)；
步骤2、在所述碳化硅P+发射区(6)表面沉淀一层SiO2，然后旋涂光刻胶并进行光刻及显影，通过干法刻蚀的方法在碳化硅P+发射区(6)形成中间凸起的台面结构，暴露出两侧的碳化硅N高掺杂区(5)；
步骤3、对暴露出的碳化硅N高掺杂区(5)进行N+离子注入，形成碳化硅重掺杂N+区域(7)；
步骤4、分别在所述重掺杂N+区域(7)及碳化硅P+发射区(6)之间热氧化生长SiO2和PECVD生长Si3N4钝化层并光刻，形成门-阳极隔离区和钝化层(11)；
步骤5、在碳化硅P+发射区(6)表面淀积Al/Ni/Al合金，形成阳极欧姆电极接触(8)；
步骤6、在所述碳化硅重掺杂N+区域(7)上表面淀积Ti/Ni/Al合金，形成门极欧姆电极(9)；
步骤7、在N+型碳化硅衬底(12)背面沉淀金属Ni，形成阴极欧姆电极(10)；
步骤8、在整个阳极和门极欧姆电极上表面淀积Ti/Mo合金，经光刻形成阳极Pad与门极Pad，最后得到能提升开通速度的超高压碳化硅晶闸管。
4.如权利要求3所述的一种提升开通速度的超高压碳化硅晶闸管的制备方法，其特征在于，所述步骤1中的N+型碳化硅衬底(12)为4H-SiC单晶衬底、6H-SiC单晶衬底或3C-SiC单晶衬底中的任意一种。
5.如权利要求3所述的一种提升开通速度的超高压碳化硅晶闸管的制备方法，其特征在于，所述步骤1中的N+型碳化硅衬底(12)的厚度为300-350μm。
6.如权利要求3所述的一种提升开通速度的超高压碳化硅晶闸管的制备方法，其特征在于，所述步骤1中碳化硅N缓冲层(1)的掺杂浓度为2x1018cm-3～5x1018cm-3，碳化硅N缓冲层(1)的厚度为1.0～2μm，碳化硅P+缓冲层(2)的掺杂浓度为2x1017cm-3～5x1017cm-3，碳化硅P+缓冲层(2)的厚度为2.0～3.0μm，碳化硅P长基区(3)的掺杂浓度为1x1014cm-3～2x1014cm-3，碳化硅P长基区(3)的厚度为160～175μm，碳化硅N-低掺杂区(4)的掺杂浓度为2x1014cm-3～5x1016cm-3，碳化硅N-低掺杂区(4)的厚度为0.2～1.0μm，碳化硅N高掺杂区(5)的掺杂浓度为2x1017cm-3～5x1017cm-3，碳化硅N高掺杂区(5)的厚度为1.0～1.8μm，碳化硅P+发射区(6)的掺杂浓度为2x1019cm-3～5x1019cm-3，碳化硅P+发射区(6)的厚度为3.0～5.0μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910098528.XA CN109830529A (zh) | 2019-01-31 | 2019-01-31 | 一种提升开通速度的超高压碳化硅晶闸管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910098528.XA CN109830529A (zh) | 2019-01-31 | 2019-01-31 | 一种提升开通速度的超高压碳化硅晶闸管及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109830529A true CN109830529A (zh) | 2019-05-31 |
Family
ID=66863172
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910098528.XA Pending CN109830529A (zh) | 2019-01-31 | 2019-01-31 | 一种提升开通速度的超高压碳化硅晶闸管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109830529A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110838443A (zh) * | 2019-11-20 | 2020-02-25 | 浙江正邦电子股份有限公司 | 一种电力半导体芯片电极制作方法 |
| CN110896098A (zh) * | 2019-11-15 | 2020-03-20 | 华中科技大学 | 一种基于碳化硅基的反向开关晶体管及其制备方法 |
| CN112420815A (zh) * | 2020-11-19 | 2021-02-26 | 电子科技大学 | 一种碳化硅门极可关断晶闸管及其制作方法 |
| WO2021217359A1 (en) * | 2020-04-27 | 2021-11-04 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory device and method for forming the same |
| US11227871B2 (en) | 2020-04-27 | 2022-01-18 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory device and method for forming the same |
| CN118198175A (zh) * | 2024-04-03 | 2024-06-14 | 深圳平湖实验室 | 一种光触发晶闸管、晶闸管、其制作方法及电子器件 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120319133A1 (en) * | 2011-06-17 | 2012-12-20 | Qingchun Zhang | Optically assist-triggered wide bandgap thyristors having positive temperature coefficients |
| WO2013119548A1 (en) * | 2012-02-06 | 2013-08-15 | Cree, Inc. | Sic devices with high blocking voltage terminated by a negative bevel |
-
2019
- 2019-01-31 CN CN201910098528.XA patent/CN109830529A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120319133A1 (en) * | 2011-06-17 | 2012-12-20 | Qingchun Zhang | Optically assist-triggered wide bandgap thyristors having positive temperature coefficients |
| WO2013119548A1 (en) * | 2012-02-06 | 2013-08-15 | Cree, Inc. | Sic devices with high blocking voltage terminated by a negative bevel |
Non-Patent Citations (1)
| Title |
|---|
| QING LIU ET AL: ""Improved turn-on characteristics of 4H-SiC asymmetrical thyristor with double epitaxial n-base"", 《SUPERLATTICES AND MICROSTRUCTURES》 * |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110896098A (zh) * | 2019-11-15 | 2020-03-20 | 华中科技大学 | 一种基于碳化硅基的反向开关晶体管及其制备方法 |
| CN110896098B (zh) * | 2019-11-15 | 2021-07-27 | 华中科技大学 | 一种基于碳化硅基的反向开关晶体管及其制备方法 |
| CN110838443A (zh) * | 2019-11-20 | 2020-02-25 | 浙江正邦电子股份有限公司 | 一种电力半导体芯片电极制作方法 |
| WO2021217359A1 (en) * | 2020-04-27 | 2021-11-04 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory device and method for forming the same |
| US11227871B2 (en) | 2020-04-27 | 2022-01-18 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory device and method for forming the same |
| US11233066B2 (en) | 2020-04-27 | 2022-01-25 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory device and method for forming the same |
| US11751394B2 (en) | 2020-04-27 | 2023-09-05 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory device and method for forming the same |
| CN112420815A (zh) * | 2020-11-19 | 2021-02-26 | 电子科技大学 | 一种碳化硅门极可关断晶闸管及其制作方法 |
| CN118198175A (zh) * | 2024-04-03 | 2024-06-14 | 深圳平湖实验室 | 一种光触发晶闸管、晶闸管、其制作方法及电子器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109830529A (zh) | 一种提升开通速度的超高压碳化硅晶闸管及其制作方法 | |
| CN102903633B (zh) | 用于制备阳极短路的场阑绝缘栅双极晶体管的方法 | |
| CN108346688B (zh) | 具有CSL输运层的SiC沟槽结势垒肖特基二极管及其制作方法 | |
| Hao et al. | Improved vertical β-Ga 2 O 3 Schottky barrier diodes with conductivity-modulated p-NiO junction termination extension | |
| CN108682695A (zh) | 一种大电流低正向压降碳化硅肖特基二极管芯片及其制备方法 | |
| CN108122971A (zh) | 一种rc-igbt器件及其制备方法 | |
| JP4774196B2 (ja) | 成長したベース領域を有する炭化ケイ素バイポーラ接合トランジスタ | |
| JP3848700B2 (ja) | 炭化ケイ素半導体装置 | |
| CN105720110A (zh) | 一种SiC环状浮点型P+结构结势垒肖特基二极管及制备方法 | |
| CN103839805B (zh) | 一种功率器件的制备方法 | |
| CN113659013A (zh) | p型氧化物介质复合混合阳极的肖特基二极管及制作方法 | |
| CN106611797A (zh) | 一种具有局域金属寿命控制的功率器件及其制作方法 | |
| CN116581151A (zh) | 一种低开启电压氧化镓肖特基二极管及其制备方法 | |
| CN208478345U (zh) | 一种大电流低正向压降碳化硅肖特基二极管芯片 | |
| CN108630749A (zh) | 一种超高压碳化硅晶闸管及其制备方法 | |
| WO2020051806A1 (zh) | 半导体器件及其制备方法 | |
| CN106981510B (zh) | 一种碳化硅双极结型晶体管 | |
| CN107275382A (zh) | 一种基于台面多区复合jte终端结构的器件及其制作方法 | |
| CN109216436B (zh) | 半导体器件及其制备方法 | |
| CN108039367B (zh) | 一种基于n长基区碳化硅晶闸管及其制作方法 | |
| KR100718937B1 (ko) | 자기 정렬된 실리콘 카바이드 바이폴라 접합 트랜지스터를제조하는 방법 및 이에 따라 제조되는 장치 | |
| CN114388651B (zh) | 具有高通流能力的SiC双HEJ-LTT及制造方法 | |
| CN108767019A (zh) | 一种部分P型AlGaN帽层RESURF GaN基肖特基势垒二极管 | |
| CN110828538B (zh) | 双极晶体管及其制备方法 | |
| CN112670338B (zh) | 具有低门槛电压的SiC绝缘栅双极晶体管及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190531 |
|
| RJ01 | Rejection of invention patent application after publication |