CN102903633B - 用于制备阳极短路的场阑绝缘栅双极晶体管的方法 - Google Patents

用于制备阳极短路的场阑绝缘栅双极晶体管的方法 Download PDF

Info

Publication number
CN102903633B
CN102903633B CN201210251772.3A CN201210251772A CN102903633B CN 102903633 B CN102903633 B CN 102903633B CN 201210251772 A CN201210251772 A CN 201210251772A CN 102903633 B CN102903633 B CN 102903633B
Authority
CN
China
Prior art keywords
field stop
igbt
substrate
layer
short circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210251772.3A
Other languages
English (en)
Other versions
CN102903633A (zh
Inventor
安荷·叭剌
马督儿·博德
丁永平
张晓天
何约瑟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alpha and Omega Semiconductor Cayman Ltd
Original Assignee
Alpha and Omega Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpha and Omega Semiconductor Inc filed Critical Alpha and Omega Semiconductor Inc
Priority to CN201610892855.9A priority Critical patent/CN107068563A/zh
Publication of CN102903633A publication Critical patent/CN102903633A/zh
Application granted granted Critical
Publication of CN102903633B publication Critical patent/CN102903633B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/2636—Bombardment with radiation with high-energy radiation for heating, e.g. electron beam heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种用于制备阳极‑短路的场阑绝缘栅双极晶体管（IGBT）的方法，包含选择性地制备导电类型相反的第一和第二半导体植入区。第二导电类型的场阑层生长在衬底上方或植入到衬底中。外延层可以生长在衬底上或场阑层上。在外延层中，制备一个或多个绝缘栅双极晶体管器件元。

Description

用于制备阳极短路的场阑绝缘栅双极晶体管的方法
技术领域
本发明涉及一种用于制备阳极短路的场阑绝缘栅双极晶体管（IGBT）的方法。
背景技术
绝缘栅双极晶体管（IGBT）为三端子功率半导体器件。IGBT把金属-氧化物-半导体场效应晶体管（MOSFET）的简单栅极-驱动性能，与双极晶体管的高电流、低饱和电压等性能相结合。在一个单独器件中，通过将绝缘栅FET与双极晶体管相结合，绝缘栅FET作为IGBT的控制输入，双极晶体管作为IGBT的开关。
如图1A所示，为一种原有技术的传统IGBT的剖面示意图。传统的IGBT包含一个位于p+衬底101上的n-型场阑层103。N-外延/电压闭锁层105生长在场阑层103上方。可以在外延/电压闭锁层105中形成一个或多个器件元。每个器件元可以含有形成在外延/电压闭锁层105中的p-型本体区107，以及形成在p-型本体区107中的一个或多个n+发射区109。每个器件元还可以包含形成在p-型本体区107和n+发射区109的裸露部分上的栅极绝缘物111（例如氧化物）。栅极电极113形成在栅极绝缘物111上。发射极电极115形成在本体区107和发射区109的不同部分上。集电极电极117形成在p+衬底101的背面。IGBT 100的结构除了用n+漏极代替p+集电极层101之外，其他都与n-通道垂直MOSFET的结构类似，从而构成一个垂直PNP双极结型晶体管。额外的p+集电极层101构成PNP双极结型晶体管与背面n-通道MOSFET的串联连接。
在一些应用中，IGBT具有比传统的MOSFET器件更加优越的性能。这主要是由于IGBT与MOSFET相比，具有极其低的正向电压降。然而，IGBT器件正向电压降上的改进，被其缓慢的开关速度抵消。注入到n-外延层/电压闭锁层105中的少数载流子，需要时间进入并退出，或者在开启和断开时再结合，造成比MOSFET更长的开关时间以及更高的开关损耗。
为了响应传统IGBT器件缓慢的开关速度，推出了阳极-短路的IGBT器件。阳极-短路的IGBT器件优于传统IGBT的地方在于，它不仅保持了提升后的正向电压降，同时还具有更令人满意的开关性能。如图1B所示，为现有技术的传统阳极-短路的IGBT的剖面示意图。如图1B所示，阳极-短路的IGBT 100’除了用图1B中的p-型区101和n-型区119交替构成的层，代替图1A中的p+衬底101之外，其他都与图1A中的IGBT大致相同。通过交替p-型区101和n-型区119，IGBT成为高效的附加体二极管，并且改善了开关速度。
发明内容
本发明提供一种用于制备阳极短路的场阑绝缘栅双极晶体管的方法，用于制备阳极-短路的绝缘栅双极晶体管。
为实现上述目的，本发明提供一种用于制备阳极短路的场阑绝缘栅双极晶体管的方法，其特点是，该方法包含：
a、在半导体衬底的顶面中，选择性地构成第一导电类型的第一半导体区，其中第一导电类型与衬底的导电类型相反；
b、在衬底的顶面上生长一个第一导电类型的场阑层，其中场阑层的电荷载流子浓度低于第一半导体区；
c、在场阑层上方，生长一个第一导电类型的外延层，其中外延层的电荷载流子浓度低于场阑层；
d、在外延层中，制备一个或多个绝缘栅双极晶体管器件元；
e、将衬底背面减薄至所需厚度，并且裸露出第一半导体区；
f、进行无掩膜植入，制备第二导电类型的植入区，第二导电类型与衬底背面中的外延层和场阑层的导电类型相反；以及
g、蒸发金属到衬底背面上。
上述的衬底为p-型衬底。
上述的第一半导体区掺杂n+，场阑层掺杂n，外延层掺杂n-。
上述的植入区掺杂p+。
其中制备第一半导体区包含在带掩膜的植入后进行扩散。
其中第一半导体区扩散进入衬底顶面至少10µm。
上述步骤e中所需的厚度为场阑层以下5µm。
上述步骤f中的无掩膜植入为40KeV下，1e16浓度的硼植入。
上述步骤g是在450℃下进行。
一种用于制备阳极短路的场阑绝缘栅双极晶体管的方法，其特点是，该方法包含：
a、在第一导电类型的外延层的顶面中，制备一个或多个绝缘栅双极晶体管器件元；
b、将外延层的背面减薄至所需厚度；
c、对外延层的背面进行第一导电类型的无掩膜植入，构成场阑层，其中场阑层中电荷载流子的浓度高于外延层；
d、利用第一阴影掩膜，在场阑层的背面中，选择性地植入第二导电类型的第一半导体区，第二导电类型与第一导电类型相反，其中第一半导体区的电荷载流子浓度高于场阑层；
e、利用第二阴影掩膜，在场阑层的背面中，选择性地植入第一导电类型的第二半导体区，其中第二半导体区的电荷载流子浓度高于场阑层；并且
f、激光激活第一和第二半导体区；
g、在第一和第二半导体区的背面沉积一个金属层。
上述外延层掺杂n-，场阑层掺杂n，第一半导体区掺杂p+，第二半导体区掺杂n+。
上述第一阴影掩膜和第二阴影掩膜是互补的。
上述第二导电类型的第一植入区的宽度远大于第一导电类型的第二半导体区的宽度。
上述步骤c中的无掩膜植入为100-300KeV下，在1×1013/cm3和2×1013/cm3之间的浓度下的磷植入。
一种用于制备阳极短路的场阑绝缘栅双极晶体管的方法，其特点是，该方法包含：
a、在第一导电类型的外延层的顶面中，制备一个或多个绝缘栅双极晶体管器件元；
b、将外延层的背面减薄至所需厚度；
c、对外延层的背面进行第一导电类型的无掩膜植入，构成场阑层，其中场阑层中电荷载流子的浓度高于外延层；
d、对场阑层的背面进行第二导电类型的无掩膜植入，以形成第一半导体植入区，第二导电类型与第一导电类型相反；
e、激光激活场阑层和第一半导体区；
f、在第一半导体层的表面沉积第一金属层；
g、通过激光切割第一金属层和第一半导体植入区的一个或多个部分，选择性地形成分立的半导体植入区，以便使场阑层的一个或多个部分裸露出来；
h、对场阑层的裸露部分进行第一导电类型的无掩膜植入，以便在场阑层的裸露部分中形成第二半导体植入区，其中第二半导体植入区的电荷载流子浓度高于场阑层；
i、在第一金属层和第二半导体植入区的裸露部分上，沉积一个第二金属层。
上述外延层掺杂n-，场阑层掺杂n，第二半导体区掺杂n+。
上述第一半导体层掺杂p+。
上述第一金属层与第一半导体植入区形成良好的接触，第二金属层与第二半导体植入区形成良好的接触。
一种用于制备阳极短路的场阑绝缘栅双极晶体管的方法，其特点是，该方法包含：
a、在半导体衬底的顶面上，制备一个半导电的第一外延层，其中第一外延层和衬底的导电类型相同，第一外延层的电荷载流子浓度低于衬底；
b、在第一外延层上方，制备一个半导电的场阑层，其中场阑层的导电类型与衬底和第一外延层相同，其中场阑层的电荷载流子浓度高于第一外延层，低于衬底的电荷载流子浓度；
c、在场阑层上方，制备一个半导电的第二外延层，其中第二外延层的导电类型与衬底、第一外延层和场阑层相同，其中第二外延层的电荷载流子浓度低于衬底和场阑层；
d、在第二外延层中，制备一个或多个绝缘栅双极晶体管器件元；
e、通过除去衬底背面的材料，将衬底减薄至所需厚度；
f、在衬底的背面，形成一个金属图案；
g、利用金属图案作为掩膜，在衬底的背面进行各向异性的刻蚀，其中各向异性的刻蚀使第一外延层的一个或多个部分裸露出来；
h、在第一外延层的裸露部分中进行掺杂物的背面无掩膜植入，以构成植入区，其中植入区的导电类型与衬底、第一外延层、场阑层和第二外延层的导电类型相反；
i、在植入区和金属图案的背面，形成一个金属层。
上述衬底掺杂n+型，第一外延层掺杂n-型，场阑层掺杂n型。
上述第二外延层掺杂n-型。
上述植入区掺杂p+型。
本发明一种用于制备阳极短路的场阑绝缘栅双极晶体管的方法和现有技术相比，其优点在于，本发明制备方法所制备的阳极短路的场阑绝缘栅双极晶体管，相比现有技术的绝缘栅双极晶体管器件，保持了提升后的正向电压降，同时还具有更令人满意的开关性能，通过交替p-型区和n-型区，使绝缘栅双极晶体管器件成为高效的附加体二极管，并且改善了开关速度。
附图说明
图1A表示一种现有技术的传统绝缘栅双极晶体管（IGBT）的剖面示意图；
图1B表示一种现有技术的传统阳极-短路的绝缘栅双极晶体管（IGBT）的剖面示意图；
图2A-2H表示依据本发明的一个实施例，一种用于制备阳极-短路的场阑绝缘栅双极晶体管（IGBT）的剖面示意图；
图3A-3F表示依据本发明的一个可选实施例，一种用于制备阳极-短路的场阑绝缘栅双极晶体管（IGBT）的剖面示意图；
图4A-4H表示依据本发明的另一个可选实施例，一种用于制备阳极-短路的场阑绝缘栅双极晶体管（IGBT）的剖面示意图；
图5A-5J表示依据本发明的另一个可选实施例，一种用于制备阳极-短路的场阑绝缘栅双极晶体管（IGBT）的剖面示意图。
具体实施方式
虽然为了解释说明，以下详细说明包含了许多具体细节，但是本领域的技术人员都将明确，以下细节的各种变化和修正都在本发明的范围内。因此，下文所述的本发明的实施例，并没有对所声明的发明造成任何一般性的损失，并且没有提出局限。
在以下详细说明中，请参考附图，附图构成本发明的典型实施例的一部分，并且作为典型实施例的注解说明。在这种情况下，所使用的方向术语，例如“顶部”、“底部”、“正面”、“背面”、“在前”、“在后”等，参考上述附图的方向。由于本发明的实施例可以置于多种不同的方向中，因此，所用的方向术语仅用于解释说明，并不作为局限。应明确，在不违背本发明范围的前提下，可以使用其他的实施例，并且改变结构或逻辑。因此，下文的详细说明并不构成限制，本发明的范围应由所附的权利要求书限定。
为了简便，在导电性符号或电荷载流子类型（p或n）之后使用+或-，通常表示半导体材料中指定类型的电荷载流子浓度的相对级别。一般来说，n+材料的负电荷载流子（例如电子）浓度高于n材料，n材料的载流子浓度高于n-材料。与之类似，p+材料的正电荷载流子（例如空穴）浓度高于p材料，p材料的浓度高于p-材料。要注意的是，我们关心的是电荷载流子浓度，并不一定是掺杂物。例如，可以用n-型掺杂物重掺杂一种材料，但是如果这种材料也充分地反向掺杂p-型掺杂物，那么它仍然具有比较低的电荷载流子浓度。因此，文中所用的掺杂物浓度小于1016/cm3可以称为“轻掺杂”，掺杂物浓度高于1017/cm3可以称为“重掺杂”。
本发明的实施例涉及用于制备这种阳极-短路的绝缘栅双极晶体管（IGBT）的方法。
如图2A-2H所示，为依据本发明的一个实施例，一种阳极-短路的场阑绝缘栅双极晶体管（IGBT）的制备方法的剖面示意图。如图2A所示，该制备方法从轻掺杂的p-衬底201开始。在衬底201的顶面上，进行带掩膜的植入（掩膜没有表示出），以便如图2B所示，在衬底201的顶面内，选择性地形成第一导电类型的多个第一半导体区203。作为示例，但不作为局限，第一导电类型可以为n+。然后，将第一半导体区203扩散到所需深度。在某些应用中，至少将第一半导体区的深度扩散至10μm比较合适。在其他应用中，第一半导体区的宽度可以比相邻的第一半导体区之间的距离小得多，将完成器件的快速返回问题降至最低。
形成一个或多个第一半导体区203之后，如图2C所示，可以在衬底201的顶面上方，生长一个第一导电类型的场阑层205。场阑层205的电荷载流子浓度低于第一半导体区203。作为示例，但不作为局限，场阑层205可以是n型掺杂的。如图2D所示，然后在场阑层205上方，生长一个第一导电类型的外延/电压闭锁层207。电压闭锁层207的电荷载流子浓度低于场阑层205。
如图2E所示，在外延/电压闭锁层207中的顶部，形成一个或多个IGBT器件元209。此处所述的名词“IGBT器件元”是指含有一个本体区、一个或多个发射区、一个栅极电极、一个或多个相应的发射极电极以及绝缘层的单元。虽然IGBT器件元必须包含这些特定的零件，但是本领域的技术人员应明确配置这些IGBT零件很可能有许多不同的结构。例如，图1A中的IGBT表示一种可能的结构，实现IGBT器件元含有形成在本体区中的发射区以及绝缘栅极。只要形成在外延/电压闭锁层207中的IGBT器件元209含有上述零件，并且保持它们的功能性，那么它们就可以具有任何结构。
然后，将衬底201的背面减薄（例如通过Taiko研磨）到所需厚度，如图2F所示，使第一半导体区203裸露出来。此处所述的名词“Taiko研磨”是指研磨晶圆内表面的过程，同时保留最外面的圆周上的外边缘不受影响。该方法降低了薄晶片处理的风险，减少了器件处理时歪曲晶圆的现象。对于特殊的应用，必须将衬底201的背面研磨至场阑层205以下5μm的厚度。
然后，在衬底201的背面进行第二导电类型的无掩膜植入，如图2G所示，致使植入区211形成在衬底201背面中。作为示例，但不作为局限，植入区可以掺杂p+型。再次作为示例，不作为局限，无掩膜植入可以是在40KeV的能级下，用1×1016cm-3的掺杂浓度进行硼植入。由于完全激活植入区211所需的高温（通常要求900-1000℃保持30分钟）会损坏IGBT器件元209，因此无掩膜植入仅仅局限于最低程度的激活。正是这种无掩膜植入的受限激活，使第一半导体区203不受p+植入的影响。
最后，在衬底201的背面蒸发金属213，如图2H所示，构成IGBT的集电极。该过程可以在450℃下进行，从而部分激活植入区211。所形成的结构为阳极-短路的场阑IGBT，交替的p区201、211和n区203构成阳极短路电路。
在本实施例中，在该工艺的最后，从背部植入p+区211，从而精准地控制IGBT的注入效率，不受正温度系数的IGBT场阑性能的影响，快速开关，无寿命控制，断开能量Eoff不会随温度增加。而且，无需掩膜就能进行p+植入。这使得晶圆接地到较薄的程度，与已有技术相比，降低了导通电阻，已有技术仅由于掩膜在薄晶圆上很难实现，所以使用掩膜工艺。
图3A-3F表示依据本发明的一个可选实施例，制备阳极-短路的场阑绝缘栅双极晶体管（IGBT）方法的剖面示意图。制备方法从外延/电压闭锁层303开始，外延/电压闭锁层303形成在极其轻掺杂的衬底301上。衬底和外延层可以用相反的导电类型掺杂。作为示例，但不作为局限，闭锁层303可以掺杂n-型，衬底301可以掺杂p-型。然后，如图3B所示，在外延/电压闭锁层303中形成一个或多个IGBT零件部分304。如上所述，名称“IGBT器件元”是指一个单元中含有一个本体区、一个或多个发射区、一个栅极电极、一个或多个相应的发射极电极以及具有任意适宜的/功能性结构的绝缘层，如图1A所示。
例如通过研磨，将衬底301减薄至所需厚度。然后，在外延/电压闭锁层301的背面进行第一导电类型的无掩膜植入，如图3C所示，形成场阑层305。场阑层305的电荷载流子浓度高于闭锁层301。作为示例，但不作为局限，场阑层305可以掺杂n型。再次作为示例，但不作为局限，无掩膜植入可以在能级范围100-300KeV之间进行，掺杂浓度为1-2×1013cm-3的磷植入。
在场阑层305的背面进行第一带掩膜的阴影（掩膜没有表示出）植入，以便在场阑层305的背面，选择性地形成第二导电类型的一个或多个第一半导体区307，如图3D所示。名词“阴影掩膜”是指带有孔图案的金属掩膜，可以直接接触晶圆，或者位于晶圆附近，以便在晶圆内或晶圆上方形成所需的图案。作为示例，但不作为局限，第一半导体区307可以为p+型掺杂。再次作为示例，但不作为局限，第一带掩膜的阴影植入可以在40KeV的能级下，用掺杂浓度为1×1016cm-3的硼植入。
在场阑层305的背面进行第二带掩膜的阴影（掩膜没有表示出）植入，以便在场阑层305的背面，选择性地形成第一导电类型的一个或多个第一半导体区309，如图3E所示。第二半导体区309的掺杂浓度高于闭锁层301和场阑层305。作为示例，但不作为局限，第二半导体区309可以为n+型掺杂。再次作为示例，但不作为局限，第二带掩膜的阴影植入可以在40KeV的能级下，用掺杂浓度为1×1016cm-3的磷植入。然后，用激光激活第一半导体区和第二半导体区。激光激活的过程包含将高能激光脉沉对准所需位置。由于时滞很短，因此激光脉沉能够在不触及器件结构的正面，并且不损坏IGBT器件元303的前提下，激活掺杂物。
最后，在第一和第二半导体区307、309的背面，沉积金属311，以构成IGBT的集电极，如图3F所示。作为示例，但不作为局限，金属311可以是铝-锡-镍-银（Al-Ti-Ni-Ag）合金。最终的结构为阳极-短路的场阑IGBT，交替的p区307和n区309构成阳极短路电路。如图2G中的过程所示，使用两个掩膜，避免了重掺杂区的反向掺杂。在一个实施例中，第一阴影掩膜和第二阴影掩膜是互补的。在另一个实施例中，第二导电类型的半导体区307的宽度远大于第一导电类型的半导体区309的宽度。
图4A-4H表示依据本发明的另一个可选实施例，用于一种阳极短路的场阑绝缘栅双极晶体管（IGBT）的制备方法的剖面示意图。如图4A所示，该制备方法从外延/电压闭锁层403开始，外延/电压闭锁层403形成在衬底401上。衬底和外延层的导电类型相同，但电荷载流子的浓度不同。作为示例，但不作为局限，衬底401可以为n+型，外延层403可以为n-型。如图4B所示，一个或多个IGBT器件元404构成外延/电压闭锁层403。如上所述，名词“IGBT器件元”是指一个单元中含有一个本体区、一个或多个发射区、一个栅极电极、一个或多个相应的发射极电极以及具有任意适宜的/功能性结构的绝缘层。
例如通过Taiko研磨，将外延/电压闭锁层401的背面减薄至所需厚度。如上所论，名词“Taiko研磨”是指研磨晶圆内表面的过程，同时保留最外面的圆周上的外边缘不受影响（图中没有表示出）。然后，在衬底401的背面进行第一导电类型的无掩膜植入，如图4C所示，形成场阑层405。场阑层405的电荷载流子浓度高于闭锁层403，电荷载流子浓度低于衬底401。作为示例，但不作为局限，如果衬底401为n+掺杂，闭锁层403为n-掺杂，那么场阑层405可以掺杂n型。再次作为示例，但不作为局限，无掩膜植入可以在上至1MeV的交错能级处，进行掺杂浓度为1-2×1013cm-3的磷植入，以获得几微米的场阑层405。
在场阑层405的背面进行第二导电类型的无掩膜植入，以便在场阑层405的背面，形成第二导电类型的第一植入层407，如图4D所示。作为示例，但不作为局限，第一植入层407可以为p+型掺杂。再次作为示例，但不作为局限，无掩膜植入可以在40KeV的能级下，用掺杂浓度为1×1016cm-3的硼植入。
然后，用激光激活第一植入层407和场阑层405。如上所述，激光激活的过程包含将高能激光脉沉对准所需位置。由于时滞很短，因此激光脉沉并不能穿透器件结构的正面。
激光激活第一植入层407和场阑层405之后，如图4E所示，在第一半导体层407的背面，沉积一个第一金属层409（例如5000Å的铝层）。通过激光切割第一金属层409和第一半导体层407的一个或多个部分，选择性地形成分立的植入区407’，如图4F所示，以便使场阑层405的一个或多个部分裸露出来。
利用带图案的第一金属层409作为掩膜，将第一导电类型的掺杂物无掩膜植入到场阑层405的裸露部分，以便在分立的植入区407’之间的场阑层405的裸露部分中，形成第二植入区411，如图4G所示。利用第一金属层409，避免了分立的植入区407’暴露给无掩膜植入。掺杂第二半导体区411，使其电荷载流子的浓度高于闭锁层403和场阑层405。作为示例，但不作为局限，如果闭锁层为n-掺杂，场阑层为n型掺杂，那么第二植入区411就可以掺杂n+型。再次作为示例，但不作为局限，无掩膜植入可以在40KeV的能级下，用掺杂浓度为1×1016cm-3的磷植入。如图4H所示，在第一和第二半导体区407’和411上方，沉积一个第二金属层413。作为示例，但不作为局限，第二金属层413可以是钛-镍-银（Ti-Ni-Ag）合金。在沉积第二金属层413之前，可以在第二金属层409上进行溅射刻蚀，除去由于暴露在外部环境中而形成在第一金属层409上方的氧化物。第二金属层413和第一金属层409一起构成IGBT器件的集电极。最终的结构为阳极-短路的场阑IGBT，交替的植入区407’和n植入区405构成阳极短路电路。
金属层409和413可以是特地挑选的不同类型的金属，以便能够与不同掺杂的植入区407’、411形成良好接触。例如，第一植入区407’可以掺杂p+型，第二植入区411可以掺杂n型或n+型。铝可以与p型区形成良好的接触，钛可以与n型或n+型区形成良好的接触。在这种情况下，第一金属层409可以是铝，第二金属层413可以是钛。最终的结构可以与植入区407’、411都形成良好的接触。此外，在制图过程中，切分铝层，可以降低由于铝和下方的衬底金属（例如硅）之间的热膨胀（CTE）系数之间的差异，而引起的应力。
图5A-5J表示依据本发明的另一个可选实施例，用于一种阳极-短路的场阑绝缘栅双极晶体管（IGBT）的制备方法的剖面示意图。如图5A所示，制备方法从衬底501开始。作为示例，但不作为局限，衬底501的厚度约为700µm。如图5B所示，第一外延层503形成在衬底501的顶面上，第一外延层503的导电类型与衬底相同。第一外延层503的半导体材料的导电类型与衬底501相同，但电荷载流子的浓度低于衬底。作为示例，但不作为局限，如果衬底501掺杂n+型，那么第一外延层503就可以是n-型掺杂。再次作为示例，但不作为局限，第一外延层的厚度约为10µm。
形成第一外延层503之后，如图5C所示，场阑层505可以形成在第一外延层503上方。场阑层505的导电类型与衬底和第一外延层相同。场阑层的电荷载流子浓度比第一外延层503的电荷载流子浓度高，但比衬底501的电荷载流子浓度低。作为示例，但不作为局限，如果衬底501为n+型掺杂，第一外延层505为n-型掺杂，那么场阑层505就可以是n型掺杂。再次作为示例，但不作为局限，场阑层505的厚度约为5µm。如图5D所示，第二外延层507生长在场阑层505上方，第二外延层507的导电类型与衬底501、第一外延层503以及场阑层505相同。第二外延层507有时也称为电压闭锁层507。第二外延层507的电荷载流子浓度低于衬底501和场阑层505。再次作为示例，但不作为局限，如果衬底501为n+型掺杂，第一外延层503为n-型掺杂，场阑层505为n型掺杂，那么电压闭锁层507就可以是n-型掺杂。再次作为示例，但不作为局限，对于1200V的IGBT器件来说，电压闭锁层约为100µm，对于600V的器件来说，电压闭锁层约为50µm。
如图5E所示，在电压闭锁层507的顶面中形成一个或多个IGBT器件元509。如上所述，名词“IGBT器件元”是指一个单元中含有一个本体区、一个或多个发射区、一个栅极电极、一个或多个相应的发射极电极以及具有任意适宜的/功能性结构的绝缘层。根据IGBT器件元509的制备过程，通过从衬底的背面除去材料，将衬底501减薄至所需厚度，如图5F所示。例如，通过从背面研磨，将衬底501减薄。对于特殊的应用，衬底501减薄后的厚度约为5µm。
如图5G所示，在衬底501的背面进行带掩膜的金属沉积，从而在衬底501的背面形成金属图案511。与上述类似，可以利用阴影掩膜，进行带掩膜的沉积。然后，利用金属图案511作为掩膜，在衬底501上进行各向异性的刻蚀（例如一次湿刻蚀），使第一外延层503的一个或多个部分裸露出来，同时保留衬底501在金属图案下面的部分，如图5H所示。对于特定的应用，所需的刻蚀深度约为10µm，取决于减薄后剩余的衬底厚度。
然后，在衬底501上进行背部无掩膜植入，将导电类型与衬底501、场阑层505以及外延层503、507相反的掺杂物，植入到第一外延层503和衬底501的裸露部分中。如图5I所示，掺杂植入物构成植入区513。通过退火工艺，激活植入区513。作为示例，但不作为局限，如果衬底501、场阑层505以及外延层503、507分别掺杂n+、n和n-型，那么植入区就可以掺杂p+型。
最后，在植入区513的背面和金属图案511的背面上沉积金属层511’，从而构成IGBT器件的集电极。最终的结构为阳极-短路的场阑IGBT，通过植入区513和衬底501的剩余部分形成的导电类型相反的交替半导体区，构成阳极短路电路。
尽管以上是本发明的较佳实施例的完整说明，但是也有可能使用各种可选、修正和等效方案。因此，本发明的范围不应局限于以上说明，而应由所附的权利要求书及其全部等效内容决定。任何可选件（无论首选与否），都可与其他任何可选件（无论首选与否）组合。在以下权利要求中，不定冠词“一个”或“一个”都指下文内容中的一个或多个项目的数量。除非在特定的权利要求前使用“意思是”明确限定，否则所附的权利要求书不应认为是意思加功能的局限。任何没有用“意思是”明确指出限定功能的项目，不应认为是35 USC § 112,¶ 6中所述条款的“意思”或“步骤”。
尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。

Claims (9)

1.一种用于制备阳极短路的场阑绝缘栅双极晶体管的方法，其特征在于，该方法包含：
a、在半导体衬底的顶面中，选择性地形成第一导电类型的多个第一半导体区，其中第一导电类型与衬底的导电类型相反；
b、在衬底的顶面上生长一个第一导电类型的场阑层，其中场阑层的电荷载流子浓度低于第一半导体区；
c、在场阑层上方，生长一个第一导电类型的外延层，其中外延层的电荷载流子浓度低于场阑层；
d、在外延层中，制备一个或多个绝缘栅双极晶体管器件元；
e、将衬底背面减薄至所需厚度，并且裸露出第一半导体区；
f、进行无掩膜植入，制备第二导电类型的植入区，第二导电类型与衬底背面中的外延层和场阑层的导电类型相反；其中步骤f是在半导体衬底的顶面形成第一导电类型的第一半导体区之后进行的，其中无掩膜植入的激活限定为在低于900℃时最低程度的激活，以及
g、蒸发金属到衬底背面上。
2.如权利要求1所述的用于制备阳极短路的场阑绝缘栅双极晶体管的方法，其特征在于，所述的衬底为p-型衬底。
3.如权利要求2所述的用于制备阳极短路的场阑绝缘栅双极晶体管的方法，其特征在于，所述的第一半导体区掺杂n+，场阑层掺杂n，外延层掺杂n-。
4.如权利要求3所述的用于制备阳极短路的场阑绝缘栅双极晶体管的方法，其特征在于，所述的植入区掺杂p+。
5.如权利要求1所述的用于制备阳极短路的场阑绝缘栅双极晶体管的方法，其特征在于，其中制备第一半导体区包含在带掩膜的植入后进行扩散。
6.如权利要求5所述的用于制备阳极短路的场阑绝缘栅双极晶体管的方法，其特征在于，其中第一半导体区扩散进入衬底顶面至少10µm。
7.如权利要求1所述的用于制备阳极短路的场阑绝缘栅双极晶体管的方法，其特征在于，所述步骤e中所需的厚度为场阑层以下5µm。
8.如权利要求1所述的用于制备阳极短路的场阑绝缘栅双极晶体管的方法，其特征在于，所述步骤f中的无掩膜植入为40KeV下，1e16浓度的硼植入。
9.如权利要求1所述的用于制备阳极短路的场阑绝缘栅双极晶体管的方法，其特征在于，所述步骤g是在450℃下进行。
CN201210251772.3A 2011-07-27 2012-07-20 用于制备阳极短路的场阑绝缘栅双极晶体管的方法 Active CN102903633B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610892855.9A CN107068563A (zh) 2011-07-27 2012-07-20 用于制备阳极短路的场阑绝缘栅双极晶体管的方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/192,385 2011-07-27
US13/192,385 US9478646B2 (en) 2011-07-27 2011-07-27 Methods for fabricating anode shorted field stop insulated gate bipolar transistor

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201610892855.9A Division CN107068563A (zh) 2011-07-27 2012-07-20 用于制备阳极短路的场阑绝缘栅双极晶体管的方法

Publications (2)

Publication Number Publication Date
CN102903633A CN102903633A (zh) 2013-01-30
CN102903633B true CN102903633B (zh) 2017-08-15

Family

ID=47575816

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201210251772.3A Active CN102903633B (zh) 2011-07-27 2012-07-20 用于制备阳极短路的场阑绝缘栅双极晶体管的方法
CN201610892855.9A Pending CN107068563A (zh) 2011-07-27 2012-07-20 用于制备阳极短路的场阑绝缘栅双极晶体管的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201610892855.9A Pending CN107068563A (zh) 2011-07-27 2012-07-20 用于制备阳极短路的场阑绝缘栅双极晶体管的方法

Country Status (3)

Country Link
US (3) US9478646B2 (zh)
CN (2) CN102903633B (zh)
TW (1) TWI520327B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9478646B2 (en) 2011-07-27 2016-10-25 Alpha And Omega Semiconductor Incorporated Methods for fabricating anode shorted field stop insulated gate bipolar transistor
JP6265594B2 (ja) 2012-12-21 2018-01-24 ラピスセミコンダクタ株式会社 半導体装置の製造方法、及び半導体装置
CN103268861A (zh) * 2013-04-03 2013-08-28 吴宗宪 一种通过多次外延制造fs型igbt的方法
CN104241124A (zh) * 2013-06-24 2014-12-24 无锡华润上华半导体有限公司 非穿通型反向导通绝缘栅双极型晶体管的制造方法
CN104425258B (zh) * 2013-08-30 2017-10-27 无锡华润上华科技有限公司 反向导通场截止绝缘栅双极型晶体管的制造方法
CN104979194B (zh) * 2014-04-03 2019-03-22 节能元件控股有限公司 反向导通场截止绝缘栅双极晶体管及其制作方法
CN105225946A (zh) * 2014-06-30 2016-01-06 比亚迪股份有限公司 逆导型igbt结构及其形成方法
CN106206694A (zh) * 2015-05-06 2016-12-07 北大方正集团有限公司 一种功率器件及其制作方法
CN106816377B (zh) * 2015-11-30 2019-11-22 株洲中车时代电气股份有限公司 Igbt背面制作方法及igbt
US10388781B2 (en) 2016-05-20 2019-08-20 Alpha And Omega Semiconductor Incorporated Device structure having inter-digitated back to back MOSFETs
US9905522B1 (en) * 2016-09-01 2018-02-27 Semiconductor Components Industries, Llc Semiconductor copper metallization structure and related methods
CN109429531A (zh) * 2017-07-05 2019-03-05 力特有限公司 具有改进的反向阻断能力的igbt
CN107359198A (zh) * 2017-08-14 2017-11-17 深圳市芯电元科技有限公司 新型阳极短路型igbt及其制作方法
WO2019143733A1 (en) 2018-01-16 2019-07-25 Ipower Semiconductor Self-aligned and robust igbt devices
WO2019157222A1 (en) * 2018-02-07 2019-08-15 Ipower Semiconductor Igbt devices with 3d backside structures for field stop and reverse conduction
US11342410B2 (en) * 2019-09-27 2022-05-24 Alpha And Omega Semiconductor (Cayman) Ltd. Improving IGBT light load efficiency
US11101137B1 (en) * 2020-03-19 2021-08-24 Alpha And Omega Semiconductor International Lp Method of making reverse conducting insulated gate bipolar transistor
CN112951906B (zh) * 2021-01-25 2024-02-06 南瑞联研半导体有限责任公司 一种SiC绝缘栅双极型晶体管器件及其制造方法
CN114141883B (zh) * 2021-12-10 2022-09-20 富芯微电子有限公司 一种快恢复二极管芯片的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5286655A (en) * 1992-06-12 1994-02-15 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device of an anode short circuit structure
US7132321B2 (en) * 2002-10-24 2006-11-07 The United States Of America As Represented By The Secretary Of The Navy Vertical conducting power semiconductor devices implemented by deep etch
US7456484B2 (en) * 2006-01-10 2008-11-25 Denso Corporation Semiconductor device having IGBT and diode

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6043032B2 (ja) 1978-09-14 1985-09-26 株式会社日立製作所 ゲートターンオフサイリスタ
JPH0642542B2 (ja) * 1988-04-08 1994-06-01 株式会社東芝 高耐圧半導体装置の製造方法
US4958211A (en) * 1988-09-01 1990-09-18 General Electric Company MCT providing turn-off control of arbitrarily large currents
JPH05152574A (ja) 1991-11-29 1993-06-18 Fuji Electric Co Ltd 半導体装置
US5981981A (en) * 1993-10-13 1999-11-09 Mitsubishi Denki Kabushiki Kaisha Semiconductor device including a bipolar structure
DE4433796A1 (de) * 1994-09-22 1996-03-28 Daimler Benz Ag Steuerbares Halbleiterbauelement
JP3727827B2 (ja) * 2000-05-15 2005-12-21 株式会社東芝 半導体装置
JP2002190596A (ja) * 2000-12-21 2002-07-05 Toshiba Corp 半導体装置の製造方法
JP4566470B2 (ja) * 2001-07-17 2010-10-20 三菱電機株式会社 絶縁ゲート型バイポーラトランジスタ
DE10250575B4 (de) 2002-10-30 2010-04-15 Infineon Technologies Ag IGBT mit monolithisch integrierter antiparalleler Diode
JP2005057235A (ja) * 2003-07-24 2005-03-03 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ及びその製造方法、並びに、インバータ回路
JP5034461B2 (ja) 2006-01-10 2012-09-26 株式会社デンソー 半導体装置
US20070181927A1 (en) * 2006-02-03 2007-08-09 Yedinak Joseph A Charge balance insulated gate bipolar transistor
JP2008098530A (ja) * 2006-10-13 2008-04-24 Toshiba Corp 半導体装置の製造方法
EP2073271A1 (en) * 2007-12-19 2009-06-24 ABB Technology AG Reverse-conducting insulated gate bipolar transistor and method for manufacturing such a reverse-conducting insulated gate bipolar transistor
JP4840482B2 (ja) 2008-10-14 2011-12-21 株式会社デンソー 半導体装置
JP5963385B2 (ja) * 2008-11-26 2016-08-03 富士電機株式会社 半導体装置
JP4905559B2 (ja) 2009-01-27 2012-03-28 株式会社デンソー 半導体装置
CN101494239B (zh) 2009-02-27 2010-12-01 电子科技大学 一种高速igbt
US8299494B2 (en) * 2009-06-12 2012-10-30 Alpha & Omega Semiconductor, Inc. Nanotube semiconductor devices
US8466060B2 (en) * 2010-04-30 2013-06-18 Alpha & Omega Semiconductor, Inc. Stackable power MOSFET, power MOSFET stack, and process of manufacture
JP5621334B2 (ja) * 2010-06-10 2014-11-12 富士電機株式会社 半導体装置および半導体装置の製造方法
US8283213B2 (en) * 2010-07-30 2012-10-09 Alpha And Omega Semiconductor Incorporated Method of minimizing field stop insulated gate bipolar transistor (IGBT) buffer and emitter charge variation
US9478646B2 (en) 2011-07-27 2016-10-25 Alpha And Omega Semiconductor Incorporated Methods for fabricating anode shorted field stop insulated gate bipolar transistor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5286655A (en) * 1992-06-12 1994-02-15 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device of an anode short circuit structure
US7132321B2 (en) * 2002-10-24 2006-11-07 The United States Of America As Represented By The Secretary Of The Navy Vertical conducting power semiconductor devices implemented by deep etch
US7456484B2 (en) * 2006-01-10 2008-11-25 Denso Corporation Semiconductor device having IGBT and diode

Also Published As

Publication number Publication date
TWI520327B (zh) 2016-02-01
US20180204937A1 (en) 2018-07-19
CN102903633A (zh) 2013-01-30
CN107068563A (zh) 2017-08-18
US20160284797A1 (en) 2016-09-29
US10522666B2 (en) 2019-12-31
US20130029461A1 (en) 2013-01-31
TW201306254A (zh) 2013-02-01
US9478646B2 (en) 2016-10-25
US10050134B2 (en) 2018-08-14

Similar Documents

Publication Publication Date Title
CN102903633B (zh) 用于制备阳极短路的场阑绝缘栅双极晶体管的方法
US7282753B2 (en) Vertical conducting power semiconducting devices made by deep reactive ion etching
CN104051540B (zh) 超级结器件及其制造方法
CN108346688B (zh) 具有CSL输运层的SiC沟槽结势垒肖特基二极管及其制作方法
CN107275407A (zh) 一种碳化硅vdmos器件及其制作方法
CN108122971B (zh) 一种rc-igbt器件及其制备方法
CN107425068B (zh) 一种碳化硅Trench MOS器件及其制作方法
JP2008227495A (ja) 高効率整流器
CN106611776A (zh) 一种n型碳化硅肖特基二极管结构
CN110459598A (zh) 一种超结mos型功率半导体器件及其制备方法
CN109119463A (zh) 一种横向沟槽型mosfet器件及其制备方法
CN107305909A (zh) 一种逆导型igbt背面结构及其制备方法
KR101049797B1 (ko) 고성능 과도전압 방호소자 및 그 제조방법
CN103872108B (zh) 一种igbt结构及其制备方法
CN205564758U (zh) 超低功耗半导体功率器件
CN109119487B (zh) 一种超势垒二极管器件
US11876116B2 (en) Method for manufacturing a grid
CN106611798A (zh) 一种n型碳化硅半导体肖特基二极管结构
Liang et al. Monolithic integration of SiC power BJT and small-signal BJTs for power ICs
CN108695396A (zh) 一种二极管及其制作方法
CN113782586A (zh) 一种多通道超结igbt器件
CN102931228B (zh) 逆导igbt器件及制造方法
CN104517832B (zh) 功率二极管的制备方法
CN107958940A (zh) 一种n型碳化硅耐击穿肖特基二极管结构
CN105932043A (zh) 具有超势垒集电极结构的igbt器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200428

Address after: Ontario, Canada

Patentee after: World semiconductor International Limited Partnership

Address before: 475 oakmead Park Road, Sunnyvale, California 94085, USA

Patentee before: Alpha and Omega Semiconductor Inc.

TR01 Transfer of patent right