CN104979194B - 反向导通场截止绝缘栅双极晶体管及其制作方法 - Google Patents
反向导通场截止绝缘栅双极晶体管及其制作方法 Download PDFInfo
- Publication number
- CN104979194B CN104979194B CN201410132174.3A CN201410132174A CN104979194B CN 104979194 B CN104979194 B CN 104979194B CN 201410132174 A CN201410132174 A CN 201410132174A CN 104979194 B CN104979194 B CN 104979194B
- Authority
- CN
- China
- Prior art keywords
- conductive type
- bipolar transistor
- reverse
- insulated gate
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Thyristors (AREA)
Abstract
一种反向导通场截止绝缘栅双极晶体管及其制作方法，包含：一第一导电型基板；多个沟渠，形成于该第一导电型基板底面；多个第一导电型掺杂区，形成于该些沟渠的底面；一第二导电型掺杂区，形成于该第一导电型基板底面；及一第一导电型场截止掺杂区，位于第一导电型基板内部且距离第一导电型基板底部有一场截止深度，其中该场截止深度大于沟渠深度。由于多个第一导电型掺杂区及第二导电型掺杂区间隔有一段距离，所以可以抑制侧向齐纳二极管于基板底面形成且增进绝缘栅双极晶体管的性能。
Description
技术领域
本发明为一种绝缘栅双极晶体管及其制作方法，尤指一种反向导通场截止绝缘栅双极晶体管及其制作方法。
背景技术
绝缘栅双极晶体管（Insulated Gate Bipolar Transistor,IGBT）是一种结合金氧半导体场效晶体管(metal-oxide-semiconductor field effect transistor，MOSFET)和双载子接面晶体管(bipolar junction transistor，BJT)的复合结构。IGBT因为结合了MOSET易于利用栅极控制的特性，以及BJT具低导通电压压降的特性，因此广泛应用于高电压高功率的应用领域。
一般的IGBT（例如一穿透型IGBT）主要包含一P+型半导体基底，于其上形成一N-型缓冲层，然后再于N-型缓冲层上形成一N型磊晶层，作为IGBT中寄生MOSFET的汲极。接着，于N型磊晶层内形成栅极结构(gate)及射极结构(emitter)，并于P+型半导体基底的底部形成集极(collector)。在上述的穿透型IGBT中，崩溃电压(breakdown voltage)主要是由P+型半导体基底极及N-型缓冲层决定，在此两层间会有最大值电场产生。
另一种IGBT为非穿透型(Non Punch Through,NPT)IGBT没有N-型缓冲层，因此崩溃电压由N型磊晶层（N型漂移区）的雪崩现象所决定。为了提高崩溃电压，场截止层(FieldStop)IGBT以场截止离子布植取代在穿透型IGBT中的N型缓冲层，借此以渐变(graded)或是线性渐进(linearly graded)N型剖面取代原有穿透型IGBT的陡峭接面(abruptjunction)，以降低电场最大值，进而提升崩溃电压。
在上述的三种IGBT中，仍然需要并联一快速回复磊晶二极管(FRED)以释放关闭电流，因此在上述的IGBT中，需要内建一反向导通二极管，以进行软切换(soft switching)应用，上述架构的IGBT即可称为反向导通场截止(RCFS)IGBT。然公知的反向导通场截止IGBT在基板背面先以模板或是金属罩幕制作N+布植层，然后再制作用以形成IGBT集极的P型布植层，随后再进行快速热退火以形成N+型掺杂层和P型掺杂层。由于N+型掺杂层和P型掺杂层大体都位在基板背面的同一平面上，因此会形成侧向的齐纳二极管(Zener diode)，影响IGBT的性能。
发明内容
为了克服公知技术问题，本发明的一目的为提供可防止寄生齐纳二极管产生的反向导通场截止绝缘栅双极晶体管及其制作方法。
为达成上述目的，本发明提供一种反向导通场截止绝缘栅双极晶体管制作方法，包含下列步骤：(a)提供一第一导电型基板，并在该基板的正面制作半导体元件；(b)使用保护层盖住该半导体元件的正面；(c)在第一导电性基板背面进行第一导电型离子布植，以在一场截止深度处形成第一导电型场截止离子布植层；(d)于该第一导电性基板背面形成多数沟渠，其中沟渠的深度小于该场截止深度；(e)于该第一导电性基板背面进行第一导电型离子布植，以在该些沟渠底部形成第一导电型离子布植图案；及(f)于该第一导电性基板背面进行离子布植，以在该基板背面形成第二导电型离子布植层。
上述的反向导通场截止绝缘栅双极晶体管制作方法，其中在步骤(b)之后还包含：去除该第一导电性基板的部份背面。
上述的反向导通场截止绝缘栅双极晶体管制作方法，其中在步骤(f)之后还包含：进行热回火步骤，以形成第一导电型场截止掺杂区、第一导电型掺杂区及第二导电型掺杂区。
上述的反向导通场截止绝缘栅双极晶体管制作方法，其中该沟渠深度大于1微米。
为达成上述目的，本发明提供一种反向导通场截止绝缘栅双极晶体管制作方法，包含下列步骤：(a)提供一第一导电型基板，并在该基板的正面制作半导体元件；(b)使用保护层盖住该半导体元件的正面；(c)于该第一导电性基板背面形成多数沟渠;(d)于该第一导电性基板背面进行第一导电型离子布植，以在该些沟渠底部形成第一导电型离子布植图案；(e)于该第一导电性基板背面进行离子布植，以在该基板背面形成第二导电型离子布植层；及(f)在第一导电性基板背面进行第一导电型离子布植，以在一场截止深度处形成第一导电型场截止离子布植层，其中沟渠的深度小于该场截止深度。
上述的反向导通场截止绝缘栅双极晶体管制作方法，其中在步骤(b)之后还包含：去除该第一导电性基板的部份背面。
上述的反向导通场截止绝缘栅双极晶体管制作方法，其中在步骤(f)之后还包含：进行热回火步骤，以形成第一导电型场截止掺杂区、第一导电型掺杂区及第二导电型掺杂区。
上述的反向导通场截止绝缘栅双极晶体管制作方法，其中该沟渠深度大于1微米。
为达成上述目的，本发明提供一种反向导通场截止绝缘栅双极晶体管包含：一第一导电型基板；多个沟渠，形成于该第一导电型基板底面；多个第一导电型掺杂区，形成于该些沟渠的底面；一第二导电型掺杂区，形成于该第一导电型基板底面；及一第一导电型场截止掺杂区，位于第一导电型基板内部且距离第一导电型基板底部有一场截止深度，其中该场截止深度大于沟渠深度。
上述的反向导通场截止绝缘栅双极晶体管，其中该第一导电型场截止掺杂区具有起伏的剖面。
上述的反向导通场截止绝缘栅双极晶体管，其中该沟渠深度大于1微米。
上述的反向导通场截止绝缘栅双极晶体管，还包含：位于该第一导电型基板正面的射极金属层与栅极金属层及位于该第一导电型基板背面的集极金属层。
依据上述方式制作的反向导通场截止绝缘栅双极晶体管，因为有多个沟渠及位于沟渠底表面的第一导电型（例如N型）掺杂区，因此可以使基板背面的PN接面变得不规则，以防止形成齐纳二极管，进而提升反向导通场截止绝缘栅双极晶体管元件的性能。
附图说明
图1A至图1L为依据本发明第一实施例的反向导通场截止绝缘栅双极晶体管的流程示意图；
图2A至图2L为依据本发明第二实施例的反向导通场截止绝缘栅双极晶体管的流程示意图。
其中，附图标记：
10 N型基板 20 保护层
30,36 N型场截止掺杂区 32 N型离子布植图案
34 P型离子布植层 30’,36’ N型场截止掺杂区
32’ N型掺杂区 34’ P型掺杂区
40 沟渠 42 光阻图案
50 射极金属层 51 栅极金属层
52 集极金属层
具体实施方式
参见图1A至图1L，为依据本发明第一实施例的反向导通场截止绝缘栅双极晶体管元件的流程示意图。
如图1A所示，首先在一N型基板10上依据传统工艺完成部份MOSFET工艺之后(亦即此图所示的MOSFET前端元件60及接触孔62)，随即使用保护层20（例如贴带、保护载片或是保护膜）将正面的MOSFET元件覆盖起来加以保护（如图1B所示）。其中图1A所示部份MOSFET元件，指接触孔(contact hole)侵蚀到90%程度的工艺阶段，且层间介电层（IDL）的厚度也增加10%，以在后续的背面工艺保护正面的元件。
如图1C所示，在该N型基板10进行背面研磨，并且进行应变去除湿侵蚀(stressrelease wet etch)及洁净(clean)步骤，以薄化N型基板10，其中该N型基板10在薄化之后所剩余的厚度和该反向导通场截止IGBT元件所设计的耐压相关。
如图1D所示，在N型基板10背面进行研磨之后，即以离子布植步骤在N型基板10背面形成一N型场截止离子布植层(field stop ion implantation layer)30，其中该N型场截止离子布植层30距离该N型基板10底部有一场截止深度；随后如图1E所示，在N型基板10背面以光阻布形工艺形成光阻图案42，并利用该光阻图案42为罩幕进行蚀刻以形成多个沟渠40。换言之，在未被光阻图案42掩盖的N型基板10背面被侵蚀以形成多个沟渠40，其中该些沟渠具有一沟渠深度，且该沟渠深度大于1微米。
如图1F所示，利用该光阻图案42作为罩幕对于该N型基板10背面再进行离子布植，以形成N型离子布植图案32。由于在N型基板10的背面上有沟渠40形成，因此在此离子布植工艺中，该N型离子布植图案32会形成于沟渠40底部表面，且在光阻图案42没有覆盖之处；再者该N型离子布植图案32距离该N型基板10底部大体上为该沟渠深度，其中场截止深度大于沟渠深度。换言之，该N型场截止离子布植层30较N型离子布植图案32更深入N型基板10，以提供场截止功能。
如图1G及图1H所示，在移除该光阻图案42之后，即再进行离子布植工艺，以在该N型基板10的整个背面形成P型离子布植层34。
如图1I及图1J所示，在移除正面保护层20之后，随即以DHF进行洁净及随后进行热回火(thermal annealing)步骤，以形成N型场截止掺杂区30’(dopingregion)、N型掺杂区32’及P型掺杂区34’。
如图1K及图1L所示，在进行热回火步骤之后，即可分别在N型基板10的正面形成射极金属层50及栅极金属层51，及在背面形成集极金属层52，其中该射极金属层50、栅极金属层51及集极金属层52例如可以用溅镀工艺形成且材质可以（但是不限于）铝(Al)、氮化钛(TiN)、或是钨(W)。
如图1L所示，在N型基板10的背面，由于有多个沟渠40形成且N型掺杂区32’位于沟渠40底表面（沟渠深度可大于1微米），使得N型掺杂区32’可与P型掺杂区34’在深度方向有足够分离，也使N型基板10背面的PN接面变得不规则，防止形成齐纳二极管，进而提升反向导通场截止绝缘栅双极晶体管元件的性能。
参见图2A至图2L，为依据本发明第二实施例的反向导通场截止绝缘栅双极晶体管的流程示意图。
如图2A所示，首先在一N型基板10上依据传统工艺完成部份MOSFET工艺之后(亦即此图所示的MOSFET前端元件60及接触孔62)，随即使用保护层20（例贴带、保护载片或是保护膜）将正面的MOSFET元件覆盖起来加以保护（如图2B所示）。其中图2A所示部份MOSFET元件，指接触孔业已侵蚀到90%程度的工艺阶段，且层间介电层（IDL）的厚度也增加10%，以在后续的背面工艺保护正面的元件。
如图2C所示，在该N型基板10进行背面研磨，并且进行应变去除湿侵蚀及洁净步骤，以薄化N型基板10，其中该N型基板10在薄化之后所剩余的厚度和该反向导通场截止绝缘栅双极晶体管所设计的耐压相关。
如图2D所示，在N型基板10后段研磨之后，在N型基板10背面以光阻布形工艺形成光阻图案42，并利用该光阻图案42进行蚀刻以形成多个沟渠40。换言之，在未被光阻图案42掩盖的N型基板10背面被侵蚀以形成多个沟渠40。如图2E所示，在多个沟渠40形成后，即利用该光阻图案42作为罩幕对于该N型基板10背面进行离子布植，以形成N型离子布植图案32。由于在N型基板10的背面上有沟渠40形成，因此在此离子布植工艺中，该N型离子布植图案32会形成于沟渠40底部表面，且在光阻图案42没有覆盖之处；再者该N型离子布植图案32距离该N型基板10底部大体上为一沟渠深度，且该沟渠深度大于1微米。
如图2F及图2G所示，在移除该光阻图案42之后，即再进行离子布植工艺，以在该N型基板10的整个背面形成P型离子布植层34。如图2H所示，再以离子布植步骤在N型基板10背面形成一N型场截止离子布植层36，其中该N型场截止离子布植层36平均而言距离该N型基板10底部有一场截止深度，且该场截止深度大于该沟渠深度。换言之，该N型场截止离子布植层30较N型离子布植图案32更深入N型基板10，以提供场截止功能。
由于在N型基板10背面业已形成多个沟渠40，因此与第一实施例的N型场截止离子布植层(field stop ion implantation layer)30相比较，第二实施例的N型场截止离子布植层36会有起伏的剖面。
如图2I及图2J所示，在移除正面保护层20之后，随即以DHF进行洁净及随后进行热回火步骤，以形成N型场截止掺杂区36’、N型掺杂区32’及P型掺杂区34’。
如图2K及图2L所示，在进行热回火步骤之后，即可分别在N型基板10的正面形成射极金属层50及栅极金属层51，及在背面形成集极金属层52，其中该射极金属层50、栅极金属层51及集极金属层52例如可以用溅镀工艺形成且材质可以（但是不限于）铝(Al)、氮化钛(TiN)、或是钨(W)。
如图2L所示，在N型基板10的背面，由于有多个沟渠40形成且N型掺杂区32’位于沟渠40底表面（沟渠深度可大于1微米），使得N型掺杂区32’可与P型掺杂区34’在深度方向有足够分离，也使N型基板10背面的PN接面变得不规则，防止形成齐纳二极管，进而提升反向导通场截止绝缘栅双极晶体管的性能。此外，由于此实施例的N型场截止掺杂区36’也有起伏的剖面，可更进一步防止形成齐纳二极管。
上述的实施例仅为本发明部份实施方式说明，对此技术知悉者可知本发明仍有其余实施方式，例如上述的N型基板10可由P型基板取代，而连带的N型掺杂由P型掺杂取代、P型掺杂由N型掺杂取代，仍可达成避免形成齐纳二极管的功效。
Claims (12)
1.一种反向导通场截止绝缘栅双极晶体管制作方法，其特征在于，包含下列步骤：
(a)提供一第一导电型基板，并在该基板的正面制作半导体元件；
(b)使用保护层盖住该半导体元件的正面；
(c)在第一导电性基板背面进行第一导电型离子布植，以在一场截止深度处形成第一导电型场截止离子布植层；
(d)于该第一导电性基板背面形成多数沟渠，其中沟渠的深度小于该场截止深度；
(e)于该第一导电性基板背面进行第一导电型离子布植，以在该些沟渠底部形成第一导电型离子布植图案；及
(f)于该第一导电性基板背面进行离子布植，以在该基板背面形成第二导电型离子布植层，其中该第一导电型离子布植图案在深度方向比该第二导电型离子布植层更深入基板。
2.如权利要求1所述的反向导通场截止绝缘栅双极晶体管制作方法，其特征在于，其中在步骤(b)之后还包含：去除该第一导电性基板的部份背面。
3.如权利要求1所述的反向导通场截止绝缘栅双极晶体管制作方法，其特征在于，其中在步骤(f)之后还包含：进行热回火步骤，以形成第一导电型场截止掺杂区、第一导电型掺杂区及第二导电型掺杂区。
4.如权利要求1所述的反向导通场截止绝缘栅双极晶体管制作方法，其特征在于，其中该沟渠深度大于1微米。
5.一种反向导通场截止绝缘栅双极晶体管制作方法，其特征在于，包含下列步骤：
(a)提供一第一导电型基板，并在该基板的正面制作半导体元件；
(b)使用保护层盖住该半导体元件的正面；
(c)于该第一导电性基板背面形成多数沟渠；
(d)于该第一导电性基板背面进行第一导电型离子布植，以在该些沟渠底部形成第一导电型离子布植图案；
(e)于该第一导电性基板背面进行离子布植，以在该基板背面形成第二导电型离子布植层；及
(f)在第一导电性基板背面进行第一导电型离子布植，以在一场截止深度处形成第一导电型场截止离子布植层，其中沟渠的深度小于该场截止深度，其中该第一导电型离子布植图案在深度方向比该第二导电型离子布植层更深入基板。
6.如权利要求5所述的反向导通场截止绝缘栅双极晶体管制作方法，其特征在于，其中在步骤(b)之后还包含：去除该第一导电性基板的部份背面。
7.如权利要求5所述的反向导通场截止绝缘栅双极晶体管制作方法，其特征在于，其中在步骤(f)之后还包含：进行热回火步骤，以形成第一导电型场截止掺杂区、第一导电型掺杂区及第二导电型掺杂区。
8.如权利要求5所述的反向导通场截止绝缘栅双极晶体管制作方法，其特征在于，其中该沟渠深度大于1微米。
9.一种反向导通场截止绝缘栅双极晶体管，其特征在于，包含：
一第一导电型基板；
多个沟渠，形成于该第一导电型基板底面；
多个第一导电型掺杂区，形成于该些沟渠的底面；
一第二导电型掺杂区，形成于该第一导电型基板底面；及
一第一导电型场截止掺杂区，位于第一导电型基板内部且距离第一导电型基板底部有一场截止深度，其中该场截止深度大于沟渠深度；
其中该些第一导电型掺杂区在深度方向比该第二导电型掺杂区更深入基板；
其中该第一导电型场截止掺杂区在深度方向比该第一导电型掺杂区更深入基板。
10.如权利要求9所述的反向导通场截止绝缘栅双极晶体管，其特征在于，其中该第一导电型场截止掺杂区具有起伏的剖面。
11.如权利要求9所述的反向导通场截止绝缘栅双极晶体管，其特征在于，其中该沟渠深度大于1微米。
12.如权利要求9所述的反向导通场截止绝缘栅双极晶体管，其特征在于，还包含：位于该第一导电型基板正面的射极金属层与栅极金属层及位于该第一导电型基板背面的集极金属层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410132174.3A CN104979194B (zh) | 2014-04-03 | 2014-04-03 | 反向导通场截止绝缘栅双极晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410132174.3A CN104979194B (zh) | 2014-04-03 | 2014-04-03 | 反向导通场截止绝缘栅双极晶体管及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104979194A CN104979194A (zh) | 2015-10-14 |
| CN104979194B true CN104979194B (zh) | 2019-03-22 |
Family
ID=54275593
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410132174.3A Active CN104979194B (zh) | 2014-04-03 | 2014-04-03 | 反向导通场截止绝缘栅双极晶体管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104979194B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109768075B (zh) * | 2017-11-09 | 2021-10-01 | 株洲中车时代半导体有限公司 | 一种fce二极管及其制造方法 |
| CN110246846A (zh) * | 2019-06-18 | 2019-09-17 | 长江存储科技有限责任公司 | 一种3d nand存储器件及其制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102479788A (zh) * | 2010-11-25 | 2012-05-30 | 株式会社电装 | 半导体器件 |
| CN103137472A (zh) * | 2011-11-25 | 2013-06-05 | 上海华虹Nec电子有限公司 | 结合快复管的igbt器件制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9478646B2 (en) * | 2011-07-27 | 2016-10-25 | Alpha And Omega Semiconductor Incorporated | Methods for fabricating anode shorted field stop insulated gate bipolar transistor |
| US8766325B2 (en) * | 2011-10-17 | 2014-07-01 | Rohm Co., Ltd. | Semiconductor device |
-
2014
- 2014-04-03 CN CN201410132174.3A patent/CN104979194B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102479788A (zh) * | 2010-11-25 | 2012-05-30 | 株式会社电装 | 半导体器件 |
| CN103137472A (zh) * | 2011-11-25 | 2013-06-05 | 上海华虹Nec电子有限公司 | 结合快复管的igbt器件制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104979194A (zh) | 2015-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10535551B2 (en) | Lateral PiN diodes and schottky diodes | |
| JP4727964B2 (ja) | 半導体装置 | |
| US11574903B2 (en) | Positive strike SCR, negative strike SCR, and a bidirectional ESD structure that utilizes the positive strike SCR and the negative strike SCR | |
| US8569780B2 (en) | Semiconductor power device with embedded diodes and resistors using reduced mask processes | |
| US7754540B2 (en) | Method of forming a SiGe DIAC ESD protection structure | |
| JP5102411B2 (ja) | 半導体装置およびその製造方法 | |
| CN103050541B (zh) | 一种射频ldmos器件及其制造方法 | |
| KR101955055B1 (ko) | 전력용 반도체 소자 및 그 소자의 제조 방법 | |
| JP7182850B2 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| CN102354685A (zh) | 包括功率二极管的集成电路 | |
| CN104704636B (zh) | 具有用于负电压操作的隔离式scr的esd保护电路 | |
| JPWO2015104949A1 (ja) | 炭化珪素半導体装置 | |
| TWI566410B (zh) | 半導體元件、終端結構及其製造方法 | |
| US20160149029A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| TWI534911B (zh) | 高效能絕緣柵雙極電晶體及其製作方法 | |
| CN104979194B (zh) | 反向导通场截止绝缘栅双极晶体管及其制作方法 | |
| CN102110687B (zh) | 沟槽mos器件 | |
| KR20180104236A (ko) | 전력 반도체 소자의 제조 방법 | |
| US9590029B2 (en) | Method for manufacturing insulated gate bipolar transistor | |
| US10084036B2 (en) | Insulated gate bipolar transistor and manufacturing method therefor | |
| CN205645825U (zh) | 有宽面积肖特基结的宽带隙半导体开关器件 | |
| JP2022100379A (ja) | 半導体装置とその製造方法 | |
| TW457598B (en) | Discrete schottky diode device with reduced leakage current | |
| CN108899312A (zh) | 一种单向npn穿通型超低压tvs结构及其制备方法 | |
| KR102183959B1 (ko) | 항복전압 특성이 개선된 쇼트키 장벽 다이오드 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |