CN102479788A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN102479788A
CN102479788A CN2011103808399A CN201110380839A CN102479788A CN 102479788 A CN102479788 A CN 102479788A CN 2011103808399 A CN2011103808399 A CN 2011103808399A CN 201110380839 A CN201110380839 A CN 201110380839A CN 102479788 A CN102479788 A CN 102479788A
Authority
CN
China
Prior art keywords
region
district
uptake zone
semiconductor
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103808399A
Other languages
English (en)
Other versions
CN102479788B (zh
Inventor
河野宪司
田边广光
都筑幸夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN102479788A publication Critical patent/CN102479788A/zh
Application granted granted Critical
Publication of CN102479788B publication Critical patent/CN102479788B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Abstract

一种半导体器件，包括半导体衬底(101，210，301，401)，其具有第一表面和第二表面。所述半导体衬底具有元件区(30，330，430)，所述元件区(30，330，430)包括IGBT区(Xi)和邻近所述IGBT区设置的二极管区(Xf)。在所述IGBT区中形成IGBT元件(100)。在所述二极管区中形成二极管元件(20)。第一导电类型的重掺杂区(40，208，340，440)位于所述元件区周围的所述第一表面侧上。第一导电类型的吸收区(22，222，322，422，522)位于所述元件区周围的所述第二表面侧上。第二导电类型的第三半导体区(523)位于所述元件区周围的所述第二表面侧上。

Description

半导体器件
技术领域
本发明涉及一种半导体器件。
背景技术
PIN(P-本征-N)二极管是一种类型的二极管。例如，在PIN二极管中，轻掺杂N型半导体衬底被夹置在作为阳极区的轻掺杂P型半导体区和作为阴极区的重掺杂N型半导体区之间。
在诸如二极管等电源转换元件中，在该元件周围形成保护环以便改进击穿电压电阻。该保护环具有重掺杂P型半导体区的多环结构。在该类型的元件中，从元件周围的重掺杂区注入的空穴可能过度地积累在元件周围。因此，由于元件周围恢复(recovery)能力的降低所致，可能破坏元件。
已知具有IGBT和二极管的半导体器件，IGBT和二极管互相邻近地形成在共同的半导体衬底中。在该类型的器件中，从IGBT的P型区(例如沟道区、体区)到二极管的P型阳极区注入许多空穴。因此，很难减少二极管的恢复损耗。
在对应于US6552413、JP-A-2-66977和JP-A-59-49711的JP-A-2001-196606中，P型区分布在二极管的阴极区中以使空穴能够被P型区吸收。然而，当从保护环或IGBT注入许多空穴时，P型区很难完全吸收空穴。
发明内容
有鉴于此，本发明的目的是提供一种用于减少由于少数载流子的过度积累所导致的恢复能力的降低并且有效地减少恢复损耗的半导体器件。
根据本发明的第一方面，半导体器件包括半导体衬底，所述半导体衬底具有第一表面和第二表面。所述半导体衬底具有元件区，所述元件区包括IGBT区和邻近所述IGBT区设置的二极管区。在所述IGBT区中形成IGBT元件。所述IGBT元件具有第一表面侧上的发射电极、第一表面侧上的栅电极和第二表面侧上的集电电极。在所述二极管区中形成二极管元件。所述二极管元件具有在所述第一表面侧和所述第二表面侧中的一个上的第一导电类型的第一半导体区和在所述第一表面侧和所述第二表面侧中的另一个上的第二导电类型的第二半导体区。第一导电类型的重掺杂区位于所述元件区周围的所述第一表面侧上。第一导电类型的吸收区位于所述元件区周围的所述第二表面侧上。第二导电类型的第三半导体区位于所述元件区周围的所述第二表面侧上。
根据本发明的第二方面，半导体器件包括半导体衬底，所述半导体衬底具有第一表面和第二表面。所述半导体衬底具有元件区，所述元件区包括IGBT区和邻近所述IGBT区设置的二极管区。在所述IGBT区中形成IGBT元件。所述IGBT元件具有所述第一表面侧上的发射电极、所述第一表面侧上的栅电极和所述第二表面侧上的集电电极。在所述二极管区中形成二极管元件。所述二极管元件具有在所述第一表面侧上的第一导电类型的第一半导体区和在所述第二表面侧上的第二导电类型的第二半导体区。第一导电类型的吸收区位于所述二极管区中的所述第二表面侧上。在所述二极管区中的所述第二表面侧上的所述吸收区与所述第二半导体区的比率，在第一部分中比在第二部分中要大。所述第一部分比所述第二部分更靠近所述IGBT区。
根据本发明的第三方面，半导体器件包括半导体衬底，所述半导体衬底具有第一表面和与所述第一表面相对的第二表面。第一半导体区位于所述半导体衬底的所述第一表面侧上。第二导电类型的第二半导体区位于所述半导体衬底的所述第一表面侧上。第一电极连接到所述第一半导体区。第二电极连接到所述第二半导体区。第一导电类型的保护环位于所述第一表面侧上的所述第一半导体区周围。第一导电类型的吸收区邻近所述第二表面侧上的所述第二半导体区设置。在所述第二表面侧上的所述吸收区与所述第二半导体区的比率，在第一部分中比在第二部分中要大。所述第一部分在从所述半导体衬底的所述第一表面到所述第二表面的方向上面对所述保护环。所述第一部分比所述第二部分更靠近所述保护环。
附图说明
根据以下的说明和附图，以上和其它的目的、特征和优点将变得更加显而易见，在附图中相同的附图标记表示相同的元件。在附图中：
图1是示出根据本发明第一实施例的半导体器件的前侧视图的示图；
图2是示出根据第一实施例的半导体器件的后侧视图的示图；
图3是示出沿着图1中的线III-III截取的横截面视图的示图；
图4A是根据第一实施例的半导体器件的IGBT元件的横截面视图的示图，并且图4B是根据第一实施例的半导体器件的FWD元件的横截面视图的示图；
图5是图2中的部分V的放大视图的示图；
图6是图2中的部分VI的放大视图的示图；
图7A-7D是示出制造根据第一实施例的半导体器件的方法的示图；
图8是示出根据第一实施例的第一改型的半导体器件的一部分的后侧视图的示图；
图9是示出根据第一实施例的第二改型的半导体器件的一部分的后侧视图的示图；
图10是示出根据第一实施例的第三改型的半导体器件的一部分的后侧视图的示图；
图11A是示出根据第一实施例的第四改型的半导体器件的一部分的后侧视图的示图；并且图11B是示出根据第一实施例的第五改型的半导体器件的一部分的后侧视图的示图；
图12是示出根据第一实施例的第六改型的半导体器件的一部分的后侧视图的示图；
图13是示出根据本发明第二实施例的半导体器件的横截面视图的示图；
图14是示出根据第二实施例的半导体器件的后侧视图的示图；
图15是示出用于评估根据第二实施例的半导体器件的比率Wn/Lh、正向电压Vf和开关损耗Err之间关系的仿真的结果的示图；
图16A-16C示出阴极区宽度和平均载流子密度之间的关系；
图17示出根据第二实施例的第一改型的半导体器件的后侧视图的示图；
图18A是示出根据第二实施例的第二改型的半导体器件的后侧视图的示图，并且图18B是示出根据第二实施例的第三改型的半导体器件的后侧视图的示图；
图19A是示出根据本发明第三实施例的半导体器件的前侧视图的示图，并且图19B是示出根据第三实施例的半导体器件的半导体元件的横截面视图的示图；
图20A是示出根据第三实施例的半导体器件的后侧视图的示图，并且图20B是示出根据第三实施例的第一改型的半导体器件的后侧视图的示图；
图21A是示出根据第三实施例的第二改型的半导体器件的后侧视图的示图，并且图21B是示出根据第三实施例的第三改型的半导体器件的后侧视图的示图；
图22A是示出根据本发明第四实施例的半导体器件的前侧视图的示图，并且图22B是示出根据第四实施例的半导体器件的半导体元件的横截面视图的示图；
图23是示出根据第四实施例的半导体器件的后侧视图的示图；
图24是示出根据本发明第五实施例的半导体器件的后侧视图的示图；
图25A-25D是示出在根据第五实施例的半导体器件的相反区域中的吸收区和第二半导体区的布置图案的示图；
图26是示出用于评估根据第五实施例的半导体器件效果的实验的结果的示图；
图27是示出根据第五实施例的并且在实验中使用的半导体器件的一个示例的后侧视图的示图；
图28是示出用在实验中的常规半导体器件的后侧视图的示图；
图29是示出根据第五实施例的改型的半导体器件的后侧视图的示图；以及
图30A-30E是示出在根据第五实施例的改型的半导体器件的相反区域中的吸收区和第二半导体区的布置图案的示图。
具体实施方式
(第一实施例)
以下参考图1-7D描述根据本发明第一实施例的半导体器件1。图1是示出半导体器件1的前侧视图的示图。图2是示出半导体器件1的后侧视图的示图。图3是示出沿着图1中的线III-III截取的横截面视图的示图。图4A是示出半导体器件1的IGBT元件的横截面视图的示图。图4B是示出半导体器件1的二极管元件的横截面视图的示图。图5是图2中的部分V的放大视图的示图。图6是示出图2中的部分V1的放大视图的示图。图7A-7D是示出制造半导体器件1的方法的示图。
如图3中所示，根据第一实施例，半导体器件1包括沟槽栅场截止(FS)绝缘栅双极型晶体管(IGBT)元件100和续流二极管(FWD)元件20。IGBT元件100和FWD元件20形成在共同的(即同一)半导体衬底101中。具体地，IGBT元件100和FWD元件20集成地形成在半导体衬底101的元件区30中。如图1中所示，元件区30位于半导体衬底1的中央部分中。换句换说，元件区30不位于半导体衬底1的外边缘部分中。
半导体衬底101具有前(即第一)表面和与前表面相对的后(即第二)表面。IGBT元件100形成在半导体衬底101的元件区30的IGBT区Xi中。如图3和4A中所示，IGBT元件100具有栅电极105、发射电极107和集电电极113。IGBT元件100的栅电极105和发射电极107形成在半导体衬底101的前表面侧上。相反，IGBT元件100的集电电极113形成在半导体衬底101的后表面侧上。
多个FWD元件20形成在半导体衬底101的元件区30的FWD区Xf中。FWD区Xf邻近IGBT区Xi设置。FWD元件20具有P型(即第一导电类型)阳极区(即第一半导体区)和N型(即第二导电类型)阴极区(即第二半导体区)。阳极区形成在半导体衬底101的前表面侧的表面部分中。阴极区形成在半导体衬底101的后表面侧的表面部分中。IGBT元件100的发射电极107用作FWD元件20的阳电极。IGBT元件100的集电电极113用作FWD元件20的阴电极。
半导体衬底101是N-型FZ晶片并且用作漂移层。例如，半导体衬底101可以具有大约1×1014cm-3的杂质浓度。在元件区30中，P型基区102被可选择地形成在半导体衬底101前表面侧的表面部分中。
基区102用作IGBT元件100的沟道区和FWD元件20的阳极区。沟槽103可选择地形成在基区102中。沟槽103穿透基区102并且到达半导体衬底101。因此，沟槽103的底部位于半导体衬底101中。沟槽103形成在半导体器件1的宽度方向(即图1、3中的X方向)上的预定位置并且在半导体器件1的长度方向(即图1中的Y方向)上延伸。半导体器件1的宽度方向和长度方向互相垂直。栅极绝缘层104形成在沟槽103的内表面上。栅电极105形成在栅极绝缘层104上以使沟槽103可以被栅极绝缘层104和栅电极105填充。例如，栅极绝缘层104可以是氧化层，并且栅电极105可以是具有大约1×1020cm-3杂质浓度的多晶硅。
N+型发射区106可选择地形成在基区102中并且邻近沟槽103的侧壁设置。如图3中所示，基区102由沟槽103分成包括第一基区和第二基区102a、102b的多个区。第一基区和第二基区102a、102b交替地设置在宽度方向上。发射区106仅形成在第一基区102a中。换句换说，发射区106不在第二基区102b中形成。例如，发射区106可以具有大约0.5μm的厚度并且具有大约1×1019cm-3的杂质浓度。例如，发射电极107可以由基于铝的材料制成。发射区106电连接到发射电极107以使第一基区102a可以电连接到发射电极107(即第一电极)。
P+型体区108可选择地形成在第一基区102a中。例如，体区108可以具有大约1×1019cm-3的杂质浓度。
P+型集电极层110可选择地形成在半导体衬底101的后表面侧的表面部分中。例如，集电极层110可以具有大约0.5μm的厚度并且具有大约1×1018cm-3的杂质浓度。集电极层110几乎形成在整个IGBT区Xi上。而且，如图3中所示，集电极层110延伸到半导体衬底101的外边缘部分。即，集电极层110的一部分位于元件区30的外部。集电极层110的所述部分用作相反区域32。该相反区域32在半导体器件1的厚度方向(即图3中的Z方向)上面对保护环40。厚度方向垂直于宽度方向和长度方向中的每个。
N+型阴极区21可选择地形成在半导体衬底101的后表面侧的表面部分中。例如，阴极区21可以具有大约0.5μm的厚度并且具有大约1×1018cm-3的杂质浓度。集电极层110和阴极区21电连接到集电电极113(即第二电极)。例如，集电电极113可以由基于铝的材料制成。而且，P型吸收区22邻近FWD区Xf中的阴极区21形成。随后详细地描述吸收区22。
如图3中所示，N型场截止层112形成在半导体衬底101(即漂移层)与集电极层110和阴极层111中的每个之间。由于场截止层112阻止耗尽层的扩展(expansion)，所以可以减少半导体衬底101的厚度，从而可以减小半导体器件1的总厚度。例如，从基区102的表面到集电极层110的表面的厚度可以大约是130μm。基区102的表面限定半导体衬底101的前表面，并且集电极层110的表面限定半导体衬底101的后表面。
然后，以下描述半导体器件1的IGBT元件100的操作。为了驱动IGBT元件100，将预定集电极电压施加在发射电极107和集电电极113之间，并且将预定栅极电压施加在发射电极107和栅电极105之间。因此，将第一基区102a的发射区106和半导体衬底101之间的区反转为N型，从而可以形成沟道。通过沟道将电子从发射电极107注入到半导体衬底101。
由注入的电子使集电极层110和半导体衬底101正向偏置，从而可以从集电极层110注入空穴。因此，很大地减少了半导体衬底101的电阻，增加了IGBT元件100的电流容量。当除去施加到发射电极107和栅电极105之间的栅极电压时，或者当栅极被反向偏置时，反转的沟道区返回P型。因此，从发射电极107注入的电子被截止，从而可以截止来集电极层110的空穴注入。然后，从集电电极113和发射电极107射出半导体衬底101中积累的载流子(电子和空穴)，或者，半导体衬底101中积累的载流子(电子和空穴)复合并消失。
然后，以下描述半导体器件1的FWD元件20的操作。电连接到发射电极107的第一基区102a用作FWD元件20的阳极区。即，发射电极107用作阳电极。当在正向偏置方向上施加到发射电极107(即阳电极)和半导体衬底101之间的电压超过阈值电压时，使阳极区和半导体衬底101正向偏置，从而使得FWD元件20可以导电。当在反向偏置方向上将电压施加到发射电极107(即阳电极)和半导体衬底101之间时，耗尽层从阳极区朝半导体衬底101延伸，从而可以保持反向击穿电压电阻。
如图1和3中所示，P型保护环(即重掺杂区)40形成在半导体衬底101的前表面侧的表面部分中。保护环40位于半导体衬底101的外边缘部分中，使得元件区30可以由保护环40围绕。例如，保护环40可以具有多环结构。保护环40具有从半导体衬底101的前表面算起的预定深度。保护环40的杂质浓度高于基区102的杂质浓度。焊盘91形成在半导体衬底101的前表面侧上。信号被通过焊盘91输入到半导体器件1。例如将栅极焊盘91(焊盘90之一)用于将驱动信号输入到栅电极12。
以下详细地描述根据第一实施例的半导体器件1。如图3中所示，P型(即第一导电类型)吸收区22可选择地形成在FWD区域Xf中的半导体衬底101的后表面侧的表面部分中。吸收区22是集电极层110的一部分。如图4B中所示，吸收区22在从集电电极113到场截止层112的厚度方向(即图3的Z方向)上延伸。
根据第一实施例，多个(例如四个)FWD元件20布置在宽度方向(即X方向)上的FWD区Xf中，并且多个(例如七个)IGBT元件100布置在宽度方向(即X方向)上的IGBT区Xi中。FWD元件20和IGBT元件100中的每个都在长度方向(即Y方向)上延伸。
如图3和5所示，FWD区域Xf中的阴极区21包括多个阴极区21a-21i。阴极区21a-21i具有不同的宽度并且在长度方向(即Y方向)上延伸。吸收区22包括多个吸收区22a-22h。吸收区22a-22h位于相邻的阴极区21a-21i之间并且在长度方向(即Y方向)上延伸。
具体地，阴极区21a-21i在FWD区Xf的中间区C1内，在长度方向上几乎互相平行地连续延伸。同样地，吸收区22a-22h在中间区C1内，在长度方向上几乎互相平行地连续延伸。IGBT区Xi的集电极层110在宽度方向上，位于FWD区Xf的阴极区21(即最外面的阴极区21a，21i)的外部。
注意到吸收区22与阴极区21的比率随着到IGBT元件100的距离而减小。即吸收区22与阴极区21的比率在FWD区Xf与IGBT区Xi的近侧高于在FWD区Xf与IGBT区Xi的远侧。
具体地，如图5所示，FWD区Xf包括第一区Xa、第二区Xb、第三区Xc、第四区Xd和第五区Xe。第一区Xa在宽度方向上位于FWD区Xf的中央。第二区Xb在宽度方向上位于FWD区Xf的第一端部上并且邻近IGBT区Xi设置。第三区Xc在宽度方向上位于FWD区Xf的第二端部上并且邻近IGBT区Xi设置。第四区Xd位于第一区Xa和第二区Xb之间。第五区Xe位于第一区Xa和第三区Xc之间。
在第一区Xa中，阴极区21e占据整个第一区Xa。由于吸收区22不在第一区Xa中形成，所以吸收区22的宽度与第一区Xa的宽度的比率是0(即0％)。即吸收区22的宽度与阴极区21e的宽度W3的比率是0。
在第二区Xb中，阴极区21a、21b(每个都具有宽度W1)以间隔Wb布置。另外，吸收区22a、22b(每个都具有宽度W4)以间隔Wb布置并且邻近阴极区21a、21b设置。因此，吸收区22a、22b与阴极区21a、21b交替地布置。例如，阴极区21a、21b的宽度W1可以等于吸收区22a、22b的宽度W4。在该情况下，在第二区Xb中，吸收区22的宽度(即吸收区22a、22b的总宽度)与第二区Xb的宽度的比率是0.5(即，50％)，而吸收区22的宽度(即吸收区22a、22b的总宽度)与阴极区21(即阴极区21a、21b的总宽度)的宽度的比率是1。
在第三区Xc中，阴极区21h、21i(每个都具有宽度W1)以间隔Wb布置。另外，吸收区22g、22h(每个都具有宽度W4)以间隔Wb布置并且邻近阴极区21h、21i设置。因此，吸收区22g、22h与阴极区21h、21i交替地布置。例如，阴极区21h、21i的宽度W1可以等于吸收区22g、22h的宽度W4。在该情况下，在第三区Xc中，吸收区22的宽度(即吸收区22g、22h的总宽度)与第三区Xc的宽度的比率是0.5(即，50％)，而吸收区22的宽度(即吸收区22g、22h的总宽度)与阴极区21的宽度(即阴极区21h、21i的总宽度)的比率是1。
在第四区Xd中，阴极区21c、21d(每个都具有宽度W2)以间隔Wc布置。另外，吸收区22c、22d(每个都具有宽度W4)以间隔Wc布置并且邻近阴极区21c、21d设置。因此，吸收区22c、22d与阴极区21c、21d交替地布置。例如，阴极区21c、21d的宽度W2可以是吸收区22c、22d的宽度W4的两倍大。即W2＝2×W4。在该情况下，在第四区Xd中，吸收区22的宽度(即吸收区22c、22d的总宽度)与第三区Xc的宽度的比率是1/3(即，33％)，而吸收区22的宽度(即吸收区22c、22d的总宽度)与阴极区21的宽度(即阴极区21c、21d的总宽度)的比率是0.5。
在第五区Xe中，阴极区21f、21g(每个都具有宽度W2)以间隔Wc布置。另外，吸收区22e、22f(每个都具有宽度W4)以间隔Wc布置并且邻近阴极区21f、21g设置。因此，吸收区22e、22f与阴极区21f、21g交替地布置。例如，阴极区21f、21g的宽度W2可以是吸收区22e、22f的宽度W4的两倍大。即W2＝2×W4。在该情况下，在第五区Xe中，吸收区22的宽度(即吸收区22e、22f的总宽度)与第五区Xe的宽度的比率是1/3(即，约33％)，而吸收区22的宽度(即吸收区22e、22f的总宽度)与阴极区21的宽度(即阴极区21f、21g的总宽度)的比率是0.5。
如以上所述，根据第一实施例，在第一区Xa(其在宽度方向上位于离IGBT区Xi最远处)中，吸收区22的宽度与阴极区21的宽度的比率是0。在第四区Xd(其在宽度方向的第一侧上，比第一区Xa更靠近IGBT区Xi设置)中，吸收区22的宽度与阴极区21的宽度的比率是0.5。在第二区Xb(其在宽度方向的第一侧中，比第四区Xa更靠近IGBT区Xi设置)中，吸收区22的宽度与阴极区21的宽度的比率是1。因此，在宽度方向的第一侧中，吸收区22的宽度与阴极区21的宽度的比率随着在宽度方向上到IGBT区Xi的距离而逐步地减小(例如，以三个步骤)。
同样地，在第五区Xe(其在宽度方向的第二侧上，比第一区Xa更靠近IGBT区Xi设置)中，吸收区22的宽度与阴极区21的宽度的比率是0.5。在第三区Xc(其在宽度方向的第二侧上，比第五区Xe更靠近IGBT区Xi设置)中，吸收区22的宽度与阴极区21的宽度的比率是1。因此，在宽度方向的第二侧上，吸收区22的宽度与阴极区21的宽度的比率随着在宽度方向上到IGBT区Xi的距离而逐步地减少(例如，以三个步骤)。
总之，根据第一实施例，吸收区22与阴极区21的比率在FWD区Xf的到IGBT区Xi的近侧上高于在FWD区Xf的到IGBT区Xi的远侧上。在这种方法中，有效地吸收在FWD区Xf的到IGBT区Xi的近侧上积累的空穴，从而可以有效地减少恢复损耗。
另外，根据第一实施例，如在图1中所示，在围绕元件区30的半导体衬底101的前表面侧上形成具有多环结构的P型保护环40。如在图6中所示，吸收区22与阴极区21的比率在FWD区Xf的到相对区32的近侧上高于在FWD区Xf的到相对区32的远侧上。
具体地，如在图1-3中所示，在围绕元件区30的半导体衬底101的前表面的表面部分中形成保护环40，而在围绕元件区30的半导体衬底101的后表面的表面部分中形成相对区32，使得相对区32和保护环40可以在厚度方向上彼此面对。更具体地，如在图2中所示，相对区32具有第一区Yg1、第二区Yg2、第三区Xg1和第四区Xg2。在长度重定向(+Y-方向)中，第一区Yg1位于半导体衬底101的第一边缘处。在长度重定向(-Y-方向)上，第二区Yg2位于半导体衬底101的第二边缘处。在宽度方向(+X-方向)上，第三区Xg1位于半导体衬底101的第三边缘处。在宽度方向(-X-方向)上，第四区Xg2位于半导体衬底101的第四边缘处。第一至第四区Yg1、Yg2、Xg1和Xg2连接到一起以形成矩形环形状。在该方式中，在围绕元件区30的半导体衬底101的后表面的表面部分中形成环形相对区32。相对区32是P型半导体区并且形成在与阴极区21、吸收区22和集电极层110相同的深度处。具体地，集电极层110连续地从元件区30的内部延伸到外部，并且位于元件区30外部的集电极层110的一部分限定相对区32。
如在图2中所示，FWD区Xf在长度方向上邻近相对区32设置。具体地，FWD区Xf的第一端部区C2邻近相对区32的第一区Yg1设置，而FWD区Xf的第二端部区C3邻近相对区32的第二区Yg2设置。如在图6中所示，第一端部区C2内的阴极区21由吸收区22j、22k、22m和22n分为多个区。吸收区22j、22k、22m和22n具有同样的宽度L6并且在宽度方向上互相平行地延伸。虽然未在附图中示出，但是第二端部区C3内的阴极区21以与第一端部区C2内的阴极区21相同的方式被分为多个区。
具体地，第一端部区C2内的阴极区21a由吸收区22j、22k、22m和22n分为分割区41a、41b、41c和41d。以这种方式(即分割区41a位于离相对区32最远处)，在长度方向上，以该顺序布置分割区41a、41b、41c和41d。换句话说，以这种方式(即分割区41d位于最靠近相对区32处)，在长度方向上，以该顺序布置分割区41a、41b、41c和41d。在长度方向上，分割区41a的长度L2长于分割区41b的长度L3。在长度方向上，分割区41b的长度L3长于分割区41c的长度L4。在长度方向上，分割区41c的长度L4长于分割区41d的长度L5。即，分割区41a、41b、41c和41d的长度L2、L3、L4和L5具有以下的关系：L5＜L4＜L3＜L2。中间区C1内的阴极区21a的长度充分地长于分割区41a的长度L2。
在第一端部区C2中，阴极区21a越靠近相对区32，在长度方向上布置阴极区21a的间隔越小。具体地，从相对区32到中间区C1以间隔La、Lb、Lc和Ld在长度方向上布置分割区41d、41c、41b和41a。因此，阴极区21越靠近相对区32，吸收区22与阴极区21的比率越大。具体地，在邻近相对区32的区C7中吸收区22n与阴极区21d的比率大于在比区C7更远离相对区32的区C6中吸收区22m与阴极区21c的比率。在区C6中吸收区22m与阴极区21c的比率大于在比区C6更远离相对区32的区C5中吸收区22k与阴极区21b的比率。在区C5中吸收区22k与阴极区21b的比率大于在比区C5更远离相对区32的区C4中吸收区22j与阴极区21a的比率。
第一端部区C2内的阴极区21b、21h和21i中的每个以与阴极区21a相同的方式被分割并布置在长度方向上。
第一端部区C2内的阴极区21c由吸收区22j、22k、22m和22n分为分割区42a、42b、42c和42d。以这种方式(即分割区42a位于离相对区32最远处)，在长度方向上，以该顺序布置分割区42a、42b、42c和42d。换句话说，以这种方式(即分割区42d位于最靠近相对区32处)，在长度方向上，以该顺序布置分割区41a、41b、41c和41d。在长度方向上，分割区42a的长度L2长于分割区42b的长度L3。在长度方向上，分割区42b的长度L3长于分割区42c的长度L4。在长度方向上，分割区42c的长度L4长于分割区42d的长度L5。即，分割区42a、42b、42c和42d的长度L2、L3、L4和L5具有以下的关系：L5＜L4＜L3＜L2。中间区C1内的阴极区21c的长度充分地长于分割区42a的长度L2。
在第一端部区C2中，阴极区21c越靠近相对区32，在长度方向上布置阴极区21c的间隔越小。具体地，从相对区32到中间区C1以间隔La、Lb、Lc和Ld在长度方向上布置分割区42d、42c、42b和42a。因此，阴极区21越靠近相对区32，吸收区22与阴极区21的比率越大。具体地，在区C7中吸收区22n与阴极区42d的比率大于在区C6中吸收区22m与阴极区42c的比率。在区C6中吸收区22m与阴极区42c的比率大于在区C5中吸收区22k与阴极区42b的比率。在区C5中吸收区22k与阴极区42b的比率大于在区C4中吸收区22j与阴极区42a的比率。
第一端部区C2内的阴极区21d、21f和21g中的每个以与阴极区21c相同的方式被分割并布置在长度方向上。
第一端部区C2内的阴极区21e由吸收区22j、22k、22m和22n分为分割区43a、43b、43c和43d。以这种方式(即分割区43a位于离相对区32最远处)，在长度方向上，以该顺序布置分割区43a、43b、43c和43d。换句话说，以这种方式(即分割区43d位于最靠近相对区32处)，在长度方向上，以该顺序布置分割区43a、43b、43c和43d。在长度方向上，分割区43a的长度L2长于分割区43b的长度L3。在长度方向上，分割区43b的长度L3长于分割区43c的长度L4。在长度方向上，分割区43c的长度L4长于分割区43d的长度L5。即，分割区43a、43b、43c和43d的长度L2、L3、L4和L5具有以下的关系：L5＜L4＜L3＜L2。中间区C1内的阴极区21e的长度充分地长于分割区43a的长度L2。
在第一端部区C2中，阴极区21e越靠近相对区32，在长度方向上布置阴极区21e的间隔越小。具体地，从相对区32到中间区C1以间隔La、Lb、Lc和Ld在长度方向上布置分割区43d、43c、43b和43a。因此，阴极区21越靠近相对区32处，所以吸收区22与阴极区21的比率越大。具体地，在区C7中吸收区22n与阴极区43d的比率大于在区C6中吸收区22m与阴极区43c的比率。在区C6中吸收区22m与阴极区43c的比率大于在区C5中吸收区22k与阴极区43b的比率。在区C5中吸收区22k与阴极区43b的比率大于在区C4中吸收区22j与阴极区43a的比率。
如以上所述，不管阴极区21在宽度方向上的位置(即在阴极区21a-21i中任何一个中)，阴极区21越靠近相对区32，吸收区22与阴极区21的比率越大。因此，总的来说在FWD区Xf中，阴极区21越靠近相对区32，吸收区22与阴极区21的比率越大。即，总的来说在FWD区Xf中，吸收区22与阴极区21的比率在长度方向上从中间区C1(位于离相对区32最远处)到区C7(位于最靠近相对区32处)逐步地增加。
在FWD区Xf中，半导体衬底101的后表面的表面部分相对于图2中的中线CL对称地构成。中线CL在长度方向上位于FWD区Xf的中央并且在宽度方向上延伸。因此，第二端部区C3内的阴极区21以与第一端部区C2内的阴极区21相同的方式分割和布置。即，第二端部区C3内的阴极区21如图6中所示构成。
如以上所述，根据第一实施例，在FWD区Xf中，吸收区22与阴极区21的比率在长度方向上从中间区C1(位于离相对区32最远处)到区C7(位于最靠近相对区32处)逐步地增加。另外，在FWD区Xf中，吸收区22与阴极区21的比率在宽度方向上朝IGBT区Xi逐步地增加。因此，在FWD区Xf中，吸收区22与阴极区21的比率在长度方向和宽度方向上逐步地增加。因此，在矩形FWD区Xf的拐角部分处使吸收区22与阴极区21的比率最大化。即，在FWD区Xf的拐角部分处使吸收空穴的效果最大化。
例如，可以确定阴极区21a-21i的宽度W1、W2和W3中的至少一个，使得比率Wn/Lh可以在0.5到1.0的范围中，其中Wn表示阴极区宽度，并且Lh表示空穴扩散长度。
接下来，以下参考图7A-7D描述制造根据第一实施例的半导体器件1的方法。首先，如图7A中所示，由已知的方法在半导体器件101的前表面侧上形成基区102、沟槽103、发射区106和体区108。另外，对半导体衬底101的后表面侧进行抛光。然后，如图7B中所示，N型杂质被注入整个后表面以形成场截止层112。然后，P型杂质被注入场截止层112以针对集电极层110和吸收区22形成P型半导体区110a。存在一种需要，即在图7C的工艺中注入的P型杂质的量足够大，以便抵消在图7B示出的工艺中注入的N型杂质。然后，在P型半导体区110a上形成掩模(未示出)。该掩模在对应于阴极区21的位置处具有开口，从而可以通过掩模外部的开口暴露将作为阴极区21的P型半导体区110a的一部分。换句话说，以掩模覆盖将作为集电极层110、相对区32和吸收区22的P型半导体区110a的一部分。然后，通过掩模将N型杂质注入P型半导体区110a中以形成阴极区21。然后，对半导体衬底101的后表面侧进行退火以激活注入的杂质。由此，制造出半导体器件1。
以下概括第一实施例的优点。根据第一实施例，在半导体衬底101的IGBT区Xi和FWD区Xf中形成IGBT元件100和FWD元件20。IGBT区Xi和FWD区Xf彼此邻近地设置。以这种方式，即吸收区22与阴极区21(即第二半导体区)在FWD区Xf的到IGBT区Xi的近侧的比率大于在FWD区Xf的到IGBT区Xi的远侧的比率，在FWD区Xf的后表面侧上部分地形成P型(即第一导电类型)的吸收区22。在这种方法中，在邻近IGBT元件100和FWD元件20之间的界面处积累的空穴(即少数载流子)由吸收区22可选地吸收。因此，可以有效地减少由于少数载流子的过度积累导致的恢复能力的降低。
另外，根据第一实施例，以这种方式，即采用保护环40围绕元件区30(包括IGBT区Xi和FWD区Xf)，在半导体衬底101的前表面侧上形成P型(即第一导电类型)的保护环40。因此，可以改进击穿电压电阻。此外，以这种方式，即吸收区22与阴极区21(即第二半导体区)在FWD区Xf的到保护环40的近侧的比率大于在FWD区Xf的到保护环40的远侧的比率，在FWD区Xf的后表面侧上部分地形成P型(即第一导电类型)的吸收区22。具体地，吸收区22与阴极区21在FWD区Xf的到面对保护环40的相对区32的近侧的比率大于在FWD区Xf的到相对区32的远侧的比率。在这种方法中，由吸收区22可选地吸收从保护环40注入的空穴(即少数载流子)。因此，可以有效地减少由于少数载流子的过度积累导致的恢复能力的降低。
(第一实施例的第一改型)
以下参考图8描述第一实施例的第一改型。图8对应于图6并且示出FWD区Xf的后表面侧的表面部分。
如在图8中所示，根据第一实施例的第一改型，在FWD区Xf的长度方向(即图2的Y方向)中，阴极区21j、21k、21m、21n、21p、21q、21r、21s和21t在中间区C1内彼此平行地延伸。在宽度方向上，阴极区21j、21k、21m设置在FWD区Xf的第一端部区Xj中。在宽度方向上，阴极区21n、21p、21q设置在FWD区Xf的中间区Xh中。在宽度方向上，阴极区21r、21s、21t设置在FWD区Xf的第二端部区Xj中。在宽度方向上，中间区Xh比第一端部区Xj和第二端部区Xk进一步远离IGBT区Xi设置。
另外，在长度方向上，吸收区22j、22k、22m、22n、22p、22r、22s和22t在中间区C1内彼此平行地延伸。在宽度方向上，阴极区21j、21k、21m、21n、21p、21q、21r、21s和21t与吸收区22j、22k、22m、22n、22p、22r、22s和22t交替地设置。例如，吸收区22j、22k、22m、22n、22p、22r、22s和22t可以具有同样的宽度。
阴极区21j、21k、21m、21r、21s和21t具有同样的宽度。另外，阴极区21j、21k、21m、21r、21s和21t中的每个的宽度几乎等于吸收区22j、22k、22m、22n、22p、22r、22s和22t中的每个的宽度。阴极区21n、21p、21q具有同样的宽度。因此，吸收区22与阴极区21在FWD区Xf的到IGBT区Xi的近侧的比率大于在FWD区Xf的到IGBT区Xi的远侧的比率。具体地，吸收区22与阴极区21在每个端部区Xj、Xk中的比率大于在中间区Xh中的比率。因此，在宽度方向上，吸收区22与阴极区21的比率以两个步骤进行变化。
在长度方向上，中间区C1内的阴极区21j、21k、21m、21n、21p、21q、21r、21s和21t连续地延伸。相反，第一端部区C2内的阴极区21j、21k、21m、21n、21p、21q、21r、21s和21t由在宽度方向上延伸的吸收区22u、22v、22w分成多个分割区。同样地，第二端部区C3内的阴极区21j、21k、21m、21n、21p、21q、21r、21s和21t由在宽度方向上延伸的吸收区22x、22y、22z分成多个分割区。虽然在端部区C2、C3内阴极区21j、21k、21m、21n、21p、21q、21r、21s和21t由吸收区22u、22v、22w、22x、22y、22z分割，但是在长度方向上在FWD区Xf的整个区Ca上，每个阴极区21j、21k、21m、21n、21p、21q、21r、21s和21t的宽度都是一致的。因此，吸收区22与阴极区21在FWD区Xf的到相对区32的近侧的比率大于在FWD区Xf的到相对区32的远侧的比率。具体地，吸收区22与阴极区21在每个端部区C2、C3中的比率大于在中间区C1中的比率。
因此，在端部区C2、C3中，吸收区22与阴极区21在端部区Xj、Xk中的比率大于在中间区Xh中的比率。因此，在矩形FWD区Xf的拐角部分处，使吸收区22与阴极区21的比率最大化，从而可以使吸收空穴的效果在FWD区Xf的拐角部分处最大化。
(第一实施例的第二改型)
以下参考图9描述第一实施例的第二改型。图9对应于图5并且示出FWD区Xf的后表面侧的表面部分。
如在图9中所示，根据第一实施例的第二改型，在宽度方向上，阴极区21不位于FWD区Xf的端部区Xq、Xr中。换句话说，仅吸收区24b、24c位于相应的端部区Xq、Xr中。因此，吸收区22与阴极区21的比率在端部部分Xq、Xr中被最大化。在宽度方向上，端部区Xq、Xr位于比FWD区Xf的中间区Xp更靠近IGBT区Xi处。因此，吸收区22与阴极区21的比率在FWD区Xf的到IGBT区Xi的近侧被最大化。
在FWD区Xf的中间区Xh中，具有同样宽度的阴极区21在长度方向上连续地延伸。另外，具有同样宽度的吸收区24a在长度方向上连续地延伸。在宽度方向上，阴极区21与吸收区24a交替地设置。因此，吸收区22与阴极区21在每个端部部分Xq、Xr中的比率大于在中间区Xp中的比率。即，吸收区22与阴极区21在FWD区Xf的到IGBT区Xi的近侧的比率大于在FWD区Xf的到IGBT区Xi的远侧的比率。
图9示出在长度方向上，FWD区Xf的中间部分C1内的阴极区21。例如，在长度方向上在端部部分C2、C3内的阴极区21可以以与如图9中所示的相同方式布置。即，端部部分C2、C3内的阴极区21可以在长度方向上连续地延伸。可替代地，可以以与图6或8中示出的同样方式布置端部部分C2、C3内的阴极区21。即，端部部分C2、C3内的阴极区21可以由在宽度方向上延伸的吸收区分成多个分割区。
(第一实施例的第三改型)
以下参考图10描述第一实施例的第三改型。图10对应于图5并且示出FWD区Xf的后表面侧的表面部分。
如在图10中所示，根据第一实施例的第三改型，在宽度方向上，阴极区21不位于FWD区Xf的端部区Xn、Xo中。换句话说，仅吸收区26b、26c位于相应的端部区Xn、Xo中。因此，吸收区22与阴极区21的比率在端部部分Xn、Xo中被最大化。在宽度方向上，端部区Xn、Xo位于比FWD区Xf的中间区Xm更靠近IGBT区Xi处。因此，吸收区22与阴极区21的比率在FWD区Xf的到IGBT区Xi的近侧被最大化。
在FWD区Xf的中间区Xm中，小吸收区26a以诸如锯齿图案等预定图案被布置在阴极区21中。因此，吸收区22与阴极区21在每个端部部分Xo、Xn中的比率大于在中间区Xm中的比率。即，吸收区22与阴极区21在FWD区Xf的到IGBT区Xi的近侧的比率大于在FWD区Xf的到IGBT区Xi的远侧的比率。
(第一实施例的第四改型)
以下参考图11A描述第一实施例的第四改型。图11A示出FWD区Xf的后表面侧的表面部分。具体地，图11A是相对区32的放大视图。
如在图11A中所示，根据第一实施例的第四改型，N型半导体区23以预定图案布置在相对区32中。具体地，在相对区32的区Xg1、Xg2中，半导体区23在宽度方向上彼此平行地延伸。汇集预定数量的(例如5个)布置在区Xg1、Xg2中的半导体区23以形成组，并且该组在长度方向上彼此间隔。相反，在相对区32的区Yg1、Yg2中，半导体区23在长度方向上彼此平行地延伸。汇集预定数量的(例如5个)布置在区Yg1、Yg2中的半导体区23以形成组，并且该组在宽度方向上彼此间隔。
(第一实施例的第五改型)
以下参考图11B描述第一实施例的第五改型。图11B示出FWD区Xf的后表面侧的表面部分。具体地，图11B是相对区32的放大视图。
如在图11A中所示，根据第一实施例的第五改型，N型半导体区23以预定图案布置在相对区32中。具体地，每个半导体区23具有预定的小尺寸和预定的形状。半导体区23几乎全部布置在环形相对区32上。
(第一实施例的第六改型)
以下参考图12描述第一实施例的第六改型。图12示出FWD区Xf的后表面侧的表面部分。具体地，图12是相对区32的放大视图。
如在图12中所示，根据第一实施例的第六改型，N型半导体区23以预定图案布置在相对区32中。具体地，在相对区32的区Xg1、Xg2中，半导体区23在宽度方向上彼此平行地延伸并且在长度方向上彼此间隔。相反，在相对区32的区Yg1、Yg2中，半导体区23在长度方向上彼此平行地延伸并且在宽度方向上彼此间隔。从图12可以看出，半导体区23几乎布置在整个环形相对区32上。
(第二实施例)
以下参考图13和14描述根据本发明第二实施例的半导体器件200。图13是示出半导体器件200的横截面视图的示图。图14是示出半导体器件200的后侧视图的示图。注意出于简化的目的，在图14中省略了阴电极202。
半导体器件200被配置为二极管。在诸如硅衬底等N-型半导体衬底210的前表面侧上形成阳电极(即第一电极)201。在半导体衬底210的后表面侧上形成阴电极(即第二电极)202。具体地，阳电极201被连接到阳极区(即第一半导体区)204，这将在之后描述。阴电极202被连接到阴极区，该阴极区由半导体衬底210的阴极侧N+型层221和N型区构成。
P-型(即第一导电类型)杂质被注入半导体衬底210的前表面侧，从而可以形成阳极区204。阳极区204具有诸如矩形或圆形等预定平面形状。阳极区204具有从半导体衬底210的前表面的预定深度。
P+型阱区206邻近阳极区204而形成，从而可以由阱区206围绕阳极区204。P+型杂质被注入半导体衬底210的前表面侧，从而可以形成阱区206。阱区206的杂质浓度高于阳极区204的杂质浓度。阱区206从半导体衬底210的前表面的深度大于阳极区204的深度。
另外，在半导体衬底210的前表面侧上围绕阳极区204形成P+型(第一导电类型)保护环208。保护环208具有从半导体衬底210的前表面的预定深度并且具有环形形状以围绕阳极区204。具体地，以保护环208来围绕阱区206，该阱区206围绕阳极区204。例如，保护环208可以具有多环结构。保护环208的杂质浓度高于阳极区204的杂质浓度。电极被连接到保护环208的一个端部。
阴极侧N+型层221在半导体衬底210的后表面侧上形成并且邻近半导体衬底210的N型区设置。N型杂质被注入半导体衬底210的后表面侧，从而可以形成阴极侧N+型层221。阴极侧N+型层221的杂质浓度高于半导体衬底210的N型区的杂质浓度。
N型的第二半导体区由半导体衬底210的阴极侧N+型层221和N型区构成。在第二半导体区中形成P+型(即第一导电类型)吸收区222。P型杂质被注入第二半导体区，从而可以形成吸收区222。例如，吸收区222可以具有与阴极侧N+型层221同样的从半导体衬底210的后表面的深度。吸收区222的杂质浓度高于阳极区204的杂质浓度。
在半导体衬底210的后表面侧上，吸收区222与阴极侧N+型层221(即第二半导体区)在面对保护环208的相对区232中的比率大于在面对阳极区204的阳极相对区204a中的比率。即，相对区232是围绕阳极相对区204a的区。换句话说，阳极相对区204a在半导体器件200的厚度方向上与阳极区204重叠，并且相对区232在半导体器件200的厚度方向上与阳极区204不重叠。
更具体地，如在图14中所示，阴极侧N+型层221包括矩形阴极侧N+型层221a和矩形环形阴极侧N+型层221b。矩形阴极侧N+型层221a布置在半导体衬底210的第二侧的表面部分的中央。矩形阴极侧N+型层221在宽度方向上以间隔W21而布置并且在长度方向上以间隔L21而布置。在图14中示出的示例中，矩形阴极侧N+型层221以四行四列的矩阵而布置。围绕矩形阴极侧N+型层221的矩阵而一个在另一个之内地布置环形阴极侧N+型层221b。
吸收区222包括垂直吸收区222a和水平吸收区222b。每个垂直吸收区222a在邻近的矩形阴极侧N+型层221a之间、在长度方向上延伸。每个水平吸收区222b在邻近的矩形阴极侧N+型层221a之间、在宽度方向上延伸。垂直吸收区222a的宽度等于水平吸收区222b的宽度。矩形阴极侧N+型层221a的宽度W23大于垂直吸收区222a的宽度。例如，矩形阴极侧N+型层221a的宽度W23可以是垂直吸收区222a宽度的五倍大。矩形阴极侧N+型层221a的宽度L23大于水平吸收区222b的宽度。例如，矩形阴极侧N+型层221a的宽度L23可以是水平吸收区222b宽度的五倍大。
吸收区222还包括矩形环形吸收区222c。围绕矩形阴极侧N+型层221的矩阵而一个在另一个之内地布置环形吸收区222c。环形吸收区222c位于环形阴极侧N+型层221b之间。因此，环形吸收区222c与环形阴极侧N+型层221b交替地布置。环形吸收区222c的宽度等于环形阴极侧N+型层221b的宽度L24。而且，环形吸收区222c的宽度等于吸收区222a、222b中每个的宽度。因此，在宽度方向上矩形阴极侧N+型层221的矩阵的每侧上，阴极侧N+型层221b以间隔W22布置，该间隔W22小于布置矩形阴极侧N+型层221a的间隔W21。另外，在长度方向上矩形阴极侧N+型层221的矩阵的每侧上，阴极侧N+型层221b以间隔L23布置，该间隔L23小于布置矩形阴极侧N+型层221a的间隔L21。
如图14中所示，阳极相对区204a是其中设置矩形阴极侧N+型层221的矩阵的区域。在阳极相对区20中，矩形阴极侧N+型层221(每层在宽度方向上具有宽度L23并且在长度方向上具有宽度L22)在宽度方向上以间隔W21布置并且在长度方向上以间隔L21布置。因此，吸收区222与阴极侧N+型层221的比率在阳极相对区204a中相对较小。相反，在围绕阳极相对区204a的相对区232中，阴极侧N+型层221b(每层都具有与吸收区222c相同的宽度)在宽度方向上、在阳极相对区204a的每侧上以间隔W22(该间隔W22小于间隔W21)布置并且在长度方向上、在阳极相对区204a的每侧上以间隔L23(该间隔L23小于间隔L21)布置。因此，吸收区222与阴极侧N+型层221在相对区232中的比率大于在阳极相对区204a中的比率。
本发明发明人已经进行了仿真，以便评估在根据第二实施例的半导体器件200的反向恢复动作时的比率Wn/Lh、正向电压Vf和开关损耗Err之间关系。比率Wn/Lh表示阴极侧N+型层宽度Wn与空穴(即少数载流子)扩散长度Lh的比率。已经进行了在条件Wn＝W23＝L22和Lh＝sqrt(Dh×Th)≈28μm下的仿真。Dh表示扩散系数，并且Dh＝kTμh/q。k表示玻尔兹曼系数，并且k＝1.38×10-23J/K。T表示绝对温度，并且T＝300K。μh表示迁移率，并且μh＝500cm2/V/s。Th表示寿命，并且Th＝0.6μs(电子辐照时)。q表示电子电荷，并且q＝1.6×10-19C。
图15示出仿真的结果。在图15中，实线表示比率Wn/Lh和正向电压Vf之间的关系，并且虚线表示比率Wn/Lh和开关损耗Err之间的关系。图16A-16C示出阴极侧N+型层宽度Wn和平均载流子密度之间的关系。图16A示出其中宽度Wn几乎等于空穴扩散长度Lh的情况。图16B示出其中宽度Wn远远长于空穴扩散长度Lh的情况。图16C示出其中宽度Wn远远短于空穴扩散长度Lh的情况。
从图15可以看出，当比率Wn/Lh超过1.0时，开关损耗大大地增加。如图16B中所示，这种情况的原因是平均载流子密度在靠近阴极侧N+型层221处变大，即空穴在靠近阴极侧N+型层221处过度地积累。因此，优选地比率Wn/Lh为1.0或更小。
另外，可以从图15看出，当比率Wn/Lh小于0.5时，正向电压Vf大大地增加。如在图16C中所示，这种情况的原因是平均载流子密度变得很低。因此，优选地比率Wn/Lh为0.5或更大。
对于以上的原因，优选地比率Wn/Lh在0.5到1.0的范围中(即0.5≤Wn/Lh≤1.0)。在这种方法中，平均载流子密度保持在合适的值，从而可以减少正向电压Vf和开关损耗Err。另外，优选地吸收区222a、222b和222c的宽度尽可能地小。例如，吸收区222a、222b和222c的宽度可以几乎等于曝光装置的分辨率(例如在0.5μm到10μm的范围中)，其中该曝光装置用于制造半导体器件200。
以下概括第二实施例的优点。
根据第二实施例，在半导体衬底210的前表面侧上围绕阳极区204(即第一半导体区)形成P型(即第一导电类型)的保护环208。在这种方法中，可以有效地改进阳极区204周围的击穿电压电阻。
另外，根据第二实施例，以这种方式(即吸收区222与阴极侧N+型层221在面对保护环208的相对区232中的比率大于在面对阳极区204的阳极相对区204a中的比率)，在半导体衬底210的后表面侧上的N型第二半导体区中形成P型(即第一导电类型)的吸收区222。在这种方法中，在相对区232中，由吸收区222可选地吸收从保护环208注入的空穴(即少数载流子)。因此，可以有效地减少由于少数载流子的过度积累导致的恢复能力的降低。
(第二实施例的第一改型)
以下参考图17描述第二实施例的第一改型。图17对应于图14并且示出半导体衬底210的后表面侧的表面部分。
如图17中所示，根据第二实施例的第一改型，以九行九列的矩阵布置阴极侧N+型层221。阳极相对区204a位于矩阵的中央部分。在长度方向上的阴极侧N+型层221的宽度随着到矩阵中央的距离而减小。同样地，在宽度方向上的阴极侧N+型层221的宽度随着到矩阵中央的距离而减小。
具体地，在中央列中的阴极侧N+型层221在宽度方向上具有宽度W33。在靠近中央列的两列中的阴极侧N+型层221在宽度方向上具有小于宽度W33的宽度W32。在靠近两列靠近中央列的两列中的阴极侧N+型层221在宽度方向上具有小于宽度W32的宽度W31。通过这种方式，在宽度方向上的阴极侧N+型层221的宽度随着到矩阵中央的距离而减小。
同样地，在中央行中的阴极侧N+型层221在长度方向上具有宽度L34。在靠近中央行的行中的阴极侧N+型层221具有小于宽度L34的宽度L33。在靠近与中央行靠近的这行的行中的阴极侧N+型层221具有小于宽度L33的宽度L32。在靠近挨着与中央行靠近的所述行的这行的行中的阴极侧N+型层221具有小于宽度L32的宽度L31。通过这种方式，在长度方向上的阴极侧N+型层221的宽度随着到矩阵中央的距离而减小。
吸收区222包括垂直吸收区222a和水平吸收区222b。该垂直吸收区222a在邻近的阴极侧N+型层221之间、在长度方向上延伸。该水平吸收区222b在邻近的阴极侧N+型层221之间、在宽度方向上延伸。另外，使最外面的垂直吸收区222a和水平吸收区222b结合，以便形成矩形环形吸收区，其中阴极侧N+型层221的矩阵由矩形环形吸收区围绕。垂直吸收区222a的宽度等于水平吸收区222b的宽度。
可以从图17看出，吸收区222与阴极侧N+型层221在面对保护环208的相对区232中的比率大于在面对阳极区204的阳极相对区204a中的比率。在这种方法中，由相对区232中的吸收区222可选地吸收从保护环208注入的空穴(即少数载流子)。因此，可以有效地减少由于少数载流子的过度积累导致的恢复能力的降低。
(第二实施例的第二改型)
以下参考图18A描述第二实施例的第二改型。图18A对应于图14并且示出半导体衬底210的后表面侧的表面部分。
如图18A中所示，根据第二实施例的第二改型，以五行五列的矩阵布置阴极侧N+型层221。在靠近阳极相对区204a处汇集阴极侧N+型层221。
吸收区222包括垂直吸收区222a、水平吸收区222b和环形吸收区222c。该垂直吸收区222a在邻近的阴极侧N+型层221之间、在长度方向上延伸。该水平吸收区222b在邻近的阴极侧N+型层221之间、在宽度方向上延伸。该环形吸收区222c围绕阴极侧N+型层221的矩阵，以使阳极相对区204a可以由环形吸收区222c围绕。即，环形吸收区222c位于相对区232中。垂直吸收区222a的宽度等于水平吸收区222b的宽度。
可以从图18A看出，吸收区222与阴极侧N+型层221在面对保护环208的相对区232中的比率大于在面对阳极区204的阳极相对区204a中的比率。在这种方法中，由相对区232中的吸收区222可选地吸收从保护环208注入的空穴(即少数载流子)。因此，可以有效地减少由于少数载流子的过度积累导致的恢复能力的降低。
(第二实施例的第三改型)
以下参考图18B描述第二实施例的第三改型。图18B对应于图14并且示出半导体衬底210的后表面侧的表面部分。
如图18B中所示，根据第二实施例的第三改型，在靠近阳极相对区204a处以七行七列的矩阵布置具有小尺寸的P型吸收区222c。另外，在围绕吸收区222c的矩阵的环中布置具有大尺寸的P型吸收区222d。即，吸收区222d位于相对区232中。阴极侧N+型层221位于吸收区222c和吸收区222d之间。
吸收区222c的尺寸小于吸收区222d的尺寸。另外，相邻的吸收区222c之间的间隔大于吸收区222d之间的间隔。因此，吸收区222与阴极侧N+型层221在面对保护环208的相对区232中的比率大于在面对阳极区204的阳极相对区204a中的比率。在这种方法中，由相对区232中的吸收区222可选地吸收从保护环208注入的空穴(即少数载流子)。因此，可以有效地减少由于少数载流子的过度积累导致的恢复能力的降低。
(第三实施例)
以下参考图19A、19B和20A描述根据本发明第三实施例的半导体器件300。图19A是示出半导体器件300的前侧视图的示图。图19B是示出沿着在宽度方向上延伸的线截取的图19A的部分横截面视图的示图。图20A是示出半导体器件300的后侧视图的示图。
如在图19A中所示，半导体器件300具有矩形平面形状。将半导体器件300构成双扩散型MOS(DMOS)晶体管。该半导体器件300包括诸如硅衬底等N-型半导体衬底301。该半导体衬底301具有前表面和与前表面相对的后表面。将多个DMOS元件320布置在半导体衬底301的元件区330中。该元件区330位于半导体衬底301的中央部分中。在半导体衬底301的前表面侧上可选择地形成P型基区302。
基区302用作DMOS元件320的沟道区。如在图19B中所示，在基区302中可选择地形成沟槽303。沟槽303穿过基区302而到达半导体衬底301。因此，沟槽303的底部位于半导体衬底301中。沟槽303形成在半导体器件300宽度方向上的预定位置中，并且在半导体器件300的长度方向上延伸。半导体器件300的宽度方向和长度方向彼此垂直。
在沟槽303的内表面上形成栅极绝缘层304。在栅极绝缘层304上形成栅电极305以使沟槽303可以由栅极绝缘层304和栅电极305填充。例如，栅极绝缘层304可以是氧化层，而栅电极305可以是多晶硅。
N+型源区306(即第一半导体区)可选择地形成在基区302中并且邻近沟槽303的侧壁设置。源区306电连接到源电极(即第一电极)307。例如，可以由基于铝的材料制成源电极307。另外，P+型体区309可选择地形成在基区302的表面部分中。体区309邻近源区306设置。
N+型漏区(第二半导体区)321可选择地形成在半导体衬底301的后表面侧的表面部分中。漏区321电连接到漏电极(即第二电极)313。例如，可以由基于铝的材料制成漏电极313。
如在图20A中所示，在半导体衬底301的后表面侧的表面部分中形成P型吸收区322。吸收区322邻近漏区321设置。
另外，如在图19A中所示，P+型(即第一导电类型)保护环340形成在半导体衬底301的前表面侧的表面部分中。保护环340位于半导体衬底301的外边缘中，以使元件区330可以由保护环340围绕。保护环340具有从半导体衬底301的前表面的预定深度。例如，保护环340可以具有多环结构。
可以从图14和图20A看出，除了阴极侧N+型层221和吸收区222分别由漏区321和吸收区322替换之外，第三实施例的半导体器件300的后表面侧与第二实施例的半导体器件200的后表面侧相同。因此，以这种方式，即吸收区322与漏区321在面对保护环340的相对区332中的比率大于在面对元件区330的元件相对区中的比率，漏区321(即第二半导体区)和吸收区322(即第一半导体区)形成在半导体衬底301的后表面侧的表面部分中。相对区332在半导体器件300的厚度方向上与保护环340重叠。元件相对区在半导体器件300的厚度方向上与元件区330重叠。
(第三实施例的第一改型)
以下参考图20B描述第三实施例的第一改型。从图17和图20B可以看出，除了阴极侧N+型层221和吸收区222分别由漏区321和吸收区322替换之外，第三实施例的第一改型的半导体器件300的后表面侧与第二实施例的第一改型的半导体器件200的后表面侧相同。因此，以这种方式，即吸收区322与漏区321在面对保护环340的相对区332中的比率大于在面对元件区330的元件相对区中的比率，漏区321和吸收区322形成在半导体衬底301的后表面侧的表面部分中。
(第三实施例的第二改型)
以下参考图21A描述第三实施例的第二改型。从图18A和图21A可以看出，除了阴极侧N+型层221和吸收区222分别由漏区321和吸收区322替换之外，第三实施例的第二改型的半导体器件300的后表面侧与第二实施例的第二改型的半导体器件200的后表面侧相同。因此，以这种方式，即吸收区322与漏区321在面对保护环340的相对区332中的比率大于在面对元件区330的元件相对区中的比率，漏区321和吸收区322形成在半导体衬底301的后表面侧的表面部分中。
(第三实施例的第三改型)
以下参考图21B而描述第三实施例的第三改型。从图18B和图21B可以看出，除了阴极侧N+型层221和吸收区222分别由漏区321和吸收区322替换之外，第三实施例的第三改型的半导体器件300的后表面侧与第二实施例的第三改型的半导体器件200的后表面侧相同。因此，以这种方式，即吸收区322与漏区321在面对保护环340的相对区332中的比率大于在面对元件区330的元件相对区中的比率，漏区321和吸收区322形成在半导体衬底301的后表面侧的表面部分中。
(第四实施例)
以下参考图22A、22B和23描述根据本发明第四实施例的半导体器件400。图22A是示出半导体器件400的前侧视图的示图。图22B是示出沿着在宽度方向上延伸的线截取的图22A的部分横截面视图的示图。图23是示出半导体器件400的后侧视图的示图。第四实施例与第三实施例的不同是DMOS元件320由超结DMOS元件420替换。
如在图22A中所示，半导体器件400具有矩形平面形状。半导体器件400包括诸如硅衬底等N-型半导体衬底401。该半导体衬底401具有前表面和与前表面相对的后表面。将多个超级结DMOS元件420布置在半导体衬底401的元件区430中。该元件区430位于半导体衬底401的中央部分中。在半导体衬底401的前表面侧上可选择地形成P型基区402。
如在图22B中所示，在基区402中可选择地形成沟槽403。沟槽403穿过基区402而到达半导体衬底401。因此，沟槽403的底部位于半导体衬底401中。沟槽403形成在半导体器件400的宽度方向上的预定位置中，并且在半导体器件400的长度方向上延伸。半导体器件400的宽度方向和长度方向彼此垂直。
在沟槽403的内表面上形成栅极绝缘层404。在栅极绝缘层404上形成栅电极405以使沟槽403可以由栅极绝缘层404和栅电极405填充。例如，栅极绝缘层404可以是氧化物层，而栅电极405可以是多晶硅。
N+型源区406(即第一半导体区)可选择地形成在基区402中并且邻近沟槽403的侧壁设置。源区406电连接到源电极(即第一电极)407。例如，可以由基于铝的材料制成源电极407。另外，P+型体区409可选择地形成在基区402的表面部分中。体区409邻近源区406设置。
N+型漏区(即第二半导体区)421可选择地形成在半导体衬底401的后表面侧的表面部分中。漏区421电连接到漏电极(即第二电极)413。例如，可以由基于铝的材料制成漏电极413。
如在图23中所示，在半导体衬底301的后表面侧的表面部分中形成P型吸收区422。吸收区422邻近漏区421设置。另外，如在图22B中所示，N型柱区415在宽度方向上、在DMOS元件420的中央部分中形成在基区402和漏区421之间。另外，P型柱区414在宽度方向上形成在柱区415的每侧上。
另外，如在图22A中所示，P+型(即第一导电类型)保护环440形成在半导体衬底401的前表面侧的表面部分中。保护环440位于半导体衬底401的外边缘中，以使元件区430可以由保护环440围绕。保护环440具有从半导体衬底401的前表面的预定深度。例如，保护环440可以具有多环结构。
可以从图14和图23看出，除了阴极侧N+型层221和吸收区222分别由漏区421和吸收区422替换之外，第四实施例的半导体器件400的后表面侧与第二实施例的半导体器件200的后表面侧相同。因此，以这种方式，即吸收区422与漏区421在面对保护环440的相对区432中的比率大于在面对元件区430的元件相对区中的比率，漏区421(即第二半导体区)和吸收区422(即第一半导体区)形成在半导体衬底401的后表面侧的表面部分中。相对区432在半导体器件400的厚度方向上与保护环440重叠。元件相对区在半导体器件400的厚度方向上与元件区430重叠。
可以以与图20B、21A或21B中示出的相同的方式修改第四实施例的半导体器件400的后表面侧。
(第五实施例)
以下参考图24和25A-25D描述根据本发明第五实施例的半导体器件500。图24是示出半导体器件500的后侧视图的示图。图25A是示出在半导体器件500的相对区32中的吸收区522和N型半导体区523的布置的第一图案的示图。图25B是示出在半导体器件500的相对区32中的吸收区522和半导体区523的布置的第二图案的示图。图25C是示出在半导体器件500的相对区32中的吸收区522和N型半导体区523的布置的第三图案的示图。图25D是示出在半导体器件500的相对区32中的吸收区522和半导体区523的布置的第四图案的示图。
除了相对区32之外，第五实施例的半导体器件500与第一实施例的半导体器件1相同。
返回参考图1、3、4A、4B、5、6和7A-7D，半导体器件500包括IGBT元件100和FWD元件20。IGBT元件100和FWD元件20分别形成在半导体衬底101的元件区30的IGBT区Xi和FWD区Xf中。
半导体衬底101具有前表面和与前表面相对的后表面。IGBT元件100的栅电极105和发射电极107形成在半导体衬底101的前表面侧上。相反，IGBT元件100的集电极113形成在半导体衬底101的后表面侧上。FWD元件20形成在邻近IGBT元件100处。FWD元件20的P型(即第一导电类型)阳极区(即基区102)形成在半导体衬底101的前表面侧的表面部分中，而FWD元件20的N型(即第二导电类型)阴极区21形成在半导体衬底101的后表面侧的表面部分中。IGBT元件100的发射电极107用作FWD元件20的阳电极。IGBT元件100的集电极113用作FWD元件20的阴电极。
P型保护环40形成在半导体衬底101的前表面侧的表面部分中。保护环40位于半导体衬底101的外边缘中，以使元件区30可以由保护环40围绕。例如，保护环40可以具有多环结构。保护环40具有从半导体衬底101的前表面的预定深度。保护环40的杂质浓度高于基区102的杂质浓度。在半导体衬底101的前表面侧上形成焊盘91。
如图24中所示，P型(即第一导电类型)吸收区522和N型半导体区523以预定图案布置在半导体衬底101的后表面侧的相对区32中。相对区32位于半导体器件1的后表面侧的外边缘中并且在半导体器件1的厚度方向上面对保护环40。吸收区522防止在半导体衬底101外边缘中的少数载流子(即空穴)的过度积累，从而可以有效地减少恢复能力的降低。半导体区523防止寄生IGBT动作(action)，从而可以有效地减少IGBT元件100的开关损耗。
可以在相对区32中以不同图案布置吸收区522和半导体区523。
在图25A中所示的第一图案中，吸收区522和半导体区523具有相同的形状和相同的尺寸。具体地，吸收区522和半导体区523具有相同的正方形形状并且以锯齿图案交替地布置。更具体地，吸收区522和半导体区523以行和列的矩阵布置。在每列中，吸收区522以规律的间隔布置，而半导体区523以与吸收区522相同的间隔布置。因此，在每列中，吸收区522和半导体区523交替地布置。同样地，在每行中，吸收区522以间隔布置，而半导体区523以同样的间隔布置。因此，在各行中，吸收区522和半导体区523交替地布置。因此，在相对区32上，吸收区522与半导体区523的比率几乎是一致的。
如以上所述，在图25A中所示的第一图案中，吸收区522和半导体区523以规则图案布置，使得在相对区32上，吸收区522与半导体区523的比率可以是几乎一致的。可替代地，如在图25B-25D中所示，吸收区522和半导体区523可以以不规则图案布置，使得在相对区32中，吸收区522与半导体区523的比率可以是不一致的。例如，在预定列或行中，半导体区523可以以不规则间隔布置。对于另一示例，半导体区523可以在第一列或行中以第一间隔布置，而在第二列或行中以与不同于第一间隔的第二间隔布置。
通过使用在图27中示出的半导体器件500a和在图28中示出的半导体器件1000，本发明人已经进行了用于评估第五实施例的效果的实验。以与第五实施例的半导体器件500相同的方式构成半导体器件500a。即，在图27示出的半导体器件500a中，在围绕元件区30的相对区32中，以预定图案布置吸收区522和N型半导体区523。
具体地，半导体区523具有矩形形状，边长大约几微米(μm)。以15μm的规则间隔将半导体区523布置成环。另外，在FWD区Xf中、在阴极区21中以预定图案布置吸收区22。
相反，在图28示出的半导体器件1000中，在围绕元件区30的相对区32中，不存在N型半导体区523。即在围绕元件区30的整个相对区32中形成P型吸收区522。
图26示出实验的结果并且示出开关损耗和浪涌电压之间的关系。在图26中，A1表示在图28中示出的半导体器件1000，而A2表示在图27中示出的半导体器件500a。可以从图26看出，当N型半导体区523在围绕元件区30的相对区32中以预定图案布置时，开关损耗变小。这种情况的原因是半导体区523防止寄生IGBT动作，从而可以有效地减少IGBT元件100的开关损耗。
(第六实施例的改型)
以下参考图29和30A-30D描述根据第六实施例的改型的半导体器件600。图29是示出半导体器件600的后侧视图的示图。图30A是示出在半导体器件600的相对区32中的吸收区522和N型半导体区523的布置的第一图案的示图。图30B是示出在半导体器件600的相对区32中的吸收区522和半导体区523的布置的第二图案的示图。图30C是示出在半导体器件600的相对区32中的吸收区522和N型半导体区523的布置的第三图案的示图。图30D是示出在半导体器件600的相对区32中的吸收区522和半导体区523的布置的第四图案的示图。
除了相对区32之外，半导体器件600与第一实施例的半导体器件1相同。
返回参考图1、3、4A、4B、5、6和7A-7D，半导体器件600包括IGBT元件100和FWD元件20。IGBT元件100和FWD元件20分别形成在半导体衬底101的元件区30的IGBT区Xi和FWD区Xf中。
半导体衬底101具有前表面和与前表面相对的后表面。IGBT元件100的栅电极105和发射电极107形成在半导体衬底101的前表面侧上。相反，IGBT元件100的集电极113形成在半导体衬底101的后表面侧上。FWD元件20形成在邻近IGBT元件100处。FWD元件20的P型(即第一导电类型)阳极区(即基区102)形成在半导体衬底101的前表面侧的表面部分中，而FWD元件20的N型(即第二导电类型)阴极区21形成在半导体衬底101的后表面侧的表面部分中。IGBT元件100的发射电极107用作FWD元件20的阳电极。IGBT元件100的集电极113用作FWD元件20的阴电极。
P型保护环40形成在半导体衬底101的前表面侧的表面部分中。保护环40位于半导体衬底101的外边缘中，以使元件区30可以由保护环40围绕。例如，保护环40可以具有多环结构。保护环40具有从半导体衬底101的前表面的预定深度。保护环40的杂质浓度高于基区102的杂质浓度。在半导体衬底101的前表面侧上形成焊盘91。
如图29中所示，P型(即第一导电类型)吸收区522和N型半导体区523以预定图案布置在半导体衬底101的后表面侧的相对区32中。相对区32位于半导体衬底101的后表面侧的外边缘中并且在半导体器件1的厚度方向上面对保护环40。吸收区522防止在半导体衬底101的外边缘中的少数载流子(即空穴)的过度积累，从而可以有效地减少恢复能力的降低。半导体区523防止寄生IGBT动作，从而可以有效地减少IGBT元件100的开关损耗。
可以在相对区32中以不同图案布置吸收区522和半导体区523。
在图30A中所示的第一图案中，吸收区522和半导体区523具有几乎相同的形状和几乎相同的尺寸。具体地，吸收区522和半导体区523具有几乎相同的线或几乎相同的矩形形状并且以条纹图案交替地布置。因此，在相对区32上，吸收区522与半导体区523的比率几乎是一致的。
如以上所述，在第一图案中，吸收区522和半导体区523以规则图案布置，使得在相对区32上，吸收区522与半导体区523的比率可以是几乎一致的。可替代地，如在图30B-30D中所示，吸收区522和半导体区523可以以不规则图案布置，使得在相对区32上，吸收区522与半导体区523的比率可以是不一致的。
在图30B所示的第二图案中，如在图30A中所示的第一图案，吸收区522和半导体区523具有矩形形状并且交替地以条纹图案布置。然而，虽然吸收区522具有规则宽度，但是半导体区523具有不规则宽度。在图30C中所示的第三图案中，吸收区522和半导体区523以大网格图案布置。在图30D中所示的第四图案中，吸收区522和半导体区523以小网格图案布置。在第二到第四图案中，半导体区523在到元件区30的远侧的宽度可以大于在到元件区30的近侧的宽度。在这种方法中，吸收区522与半导体区523在到元件区30的近侧的比率变得大于在到元件区30的远侧的比率。
在图30E中所示的第五图案中，吸收区522和半导体区523以规则图案布置，使得在相对区32上，吸收区522与半导体区523的比率可以几乎是一致的。具体地，半导体区523具有圆形形状并且以锯齿图案布置。
(改型)
以上的实施例可以以不同方式被进一步修改，例如，如下所述。
在实施例中，半导体衬底是硅(Si)衬底。半导体衬底不限于硅衬底。例如，半导体衬底可以是诸如碳化硅(SiC)衬底或氮化镓(GaN)衬底等化合半导体衬底。
在第一实施例中，IGBT元件100是逆导型(RC)IGBT。IGBT元件100不限于RC-IGBT。例如，IGBT元件100可以是平面栅极IGBT。
IGBT元件100的沟槽结构不限于实施例。例如，IGBT元件100可以具有如例如在JP-A-2007-258363中公开的常规沟槽结构。对于另一示例，基区102可以仅具有第二基区102b而不具有第一基区102a。
在第二实施例中，比率Wn/Lh表示阴极区宽度Wn与少数载流子扩散长度Lh的比率，比率Wn/Lh的范围为0.5到1.5(优选地，0.5到1.0)。同样地，在其它实施例中，比率Wn/Lh的范围可以从0.5到1.5(优选地，0.5到1.0)。
应当将这种改变和改型理解为包含在由随附权利要求限定的本发明的范围之内。

Claims (9)

1.一种半导体器件，包括：
半导体衬底(101，210，301，401)，其具有第一表面和第二表面，所述半导体衬底具有元件区(30，330，430)，所述元件区(30，330，430)包括IGBT区(Xi)和邻近所述IGBT区设置的二极管区(Xf)；
IGBT元件(100)，其在所述IGBT区中形成，所述IGBT元件具有第一表面侧上的发射电极(107)、第一表面侧上的栅电极(105)和第二表面侧上的集电电极(113)；
二极管元件(20)，其在所述二极管区中形成，所述二极管元件具有在所述第一表面侧和所述第二表面侧中的一个上的第一导电类型的第一半导体区(204)和在所述第一表面侧和所述第二表面侧中的另一个上的第二导电类型的第二半导体区(221)；
第一导电类型的重掺杂区(40，208，340，440)，其位于所述元件区周围的所述第一表面侧上；
第一导电类型的吸收区(22，222，322，422，522)，其位于所述元件区周围的所述第二表面侧上；以及
第二导电类型的第三半导体区(523)，其位于所述元件区周围的所述第二表面侧上。
2.一种半导体器件，包括：
半导体衬底(101，210，301，401)，其具有第一表面和第二表面，所述半导体衬底具有元件区(30，330，430)，所述元件区(30，330，430)包括IGBT区(Xi)和邻近所述IGBT区设置的二极管区(Xf)；
IGBT元件(100)，其在所述IGBT区中形成，所述IGBT元件具有所述第一表面侧上的发射电极(107)、所述第一表面侧上的栅电极(105)和所述第二表面侧上的集电电极(113)；
二极管元件(20)，其在所述二极管区中形成，所述二极管元件具有在所述第一表面侧上的第一导电类型的第一半导体区(204)和在所述第二表面侧上的第二导电类型的第二半导体区(221)；以及
第一导电类型的吸收区(22，222，322，422，522)，其位于所述二极管区中的所述第二表面侧上，其中
在所述二极管区中的所述第二表面侧上的所述吸收区与所述第二半导体区的第一比率，在第一部分中比在第二部分中大，并且
所述第一部分比所述第二部分更靠近所述IGBT区。
3.根据权利要求2所述的半导体器件，还包括：
第一导电类型的保护环(40，208，340，440)，其位于所述元件区周围的所述第一表面侧上，其中
在所述二极管区中的所述第二表面侧上的所述吸收区与所述第二半导体区的第二比率，在第三部分(32，232，332，432)中比在第四部分中大，
所述第三部分在从所述半导体衬底的所述第一表面到所述第二表面的方向上面对所述保护环，并且
所述第三部分比所述第四部分更靠近所述保护环。
4.根据权利要求2所述的半导体器件，还包括：
第一导电类型的保护环(40，208，340，440)，其位于所述元件区周围的所述第一表面侧上；以及
第二导电类型的第三半导体区(523)，其位于所述元件区周围的所述第二表面侧上。
5.根据权利要求1或4所述的半导体器件，其中
所述第三半导体区以规则图案布置。
6.根据权利要求1或4所述的半导体器件，其中
所述第三半导体区以不规则图案布置。
7.一种半导体器件，包括：
半导体衬底(101，210，301，401)，其具有第一表面和与所述第一表面相对的第二表面；
第一半导体区(204，306，406)，其位于所述半导体衬底的所述第一表面侧上；
第二导电类型的第二半导体区(221，321，421)，其位于所述半导体衬底的所述第一表面侧上；
第一电极(107，201)，其连接到所述第一半导体区；
第二电极(113，202)，其连接到所述第二半导体区；
第一导电类型的保护环(40，208，340，440)，其位于所述第一表面侧上的所述第一半导体区周围；以及
第一导电类型的吸收区(22，222，322，422，522)，其邻近所述第二表面侧上的所述第二半导体区设置，其中
在所述第二表面侧上的所述吸收区与所述第二半导体区的比率，在第一部分(32，232，332，432)中比在第二部分中要大，
所述第一部分在从所述半导体衬底的所述第一表面到所述第二表面的方向上面对所述保护环，并且
所述第一部分比所述第二部分更靠近所述保护环。
8.根据权利要求7所述的半导体器件，其中
所述第一半导体区是第一导电类型的阳极区(204)，
所述第二半导体区是阴极区(221)，并且
所述第二部分(204a)在所述方向上面对所述阳极区。
9.根据权利要求7所述的半导体器件，其中
所述第一半导体区是第二导电类型的源区(306，406)，
所述第二半导体区是漏区(321，421)，并且
所述源区和所述漏区形成MOS晶体管。
CN201110380839.9A 2010-11-25 2011-11-25 半导体器件 Active CN102479788B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010262395 2010-11-25
JP262395/2010 2010-11-25
JP233682/2011 2011-10-25
JP2011233682A JP5321669B2 (ja) 2010-11-25 2011-10-25 半導体装置

Publications (2)

Publication Number Publication Date
CN102479788A true CN102479788A (zh) 2012-05-30
CN102479788B CN102479788B (zh) 2014-09-10

Family

ID=46049953

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110380839.9A Active CN102479788B (zh) 2010-11-25 2011-11-25 半导体器件

Country Status (4)

Country Link
US (1) US8648385B2 (zh)
JP (1) JP5321669B2 (zh)
CN (1) CN102479788B (zh)
DE (1) DE102011086854B4 (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104253153A (zh) * 2013-06-28 2014-12-31 无锡华润上华半导体有限公司 场截止型反向导通绝缘栅双极型晶体管及其制造方法
CN104282741A (zh) * 2013-07-05 2015-01-14 无锡华润上华半导体有限公司 场截止型反向导通绝缘栅双极型晶体管及其制造方法
CN104979194A (zh) * 2014-04-03 2015-10-14 节能元件控股有限公司 反向导通场截止绝缘栅双极晶体管及其制作方法
CN107210299A (zh) * 2015-01-16 2017-09-26 株式会社电装 半导体装置
CN107251234A (zh) * 2015-02-09 2017-10-13 三菱电机株式会社 半导体装置
CN107845678A (zh) * 2016-09-20 2018-03-27 英飞凌科技股份有限公司 功率半导体器件的二极管结构
CN110416293A (zh) * 2018-04-26 2019-11-05 三菱电机株式会社 半导体装置
CN110649090A (zh) * 2018-06-27 2020-01-03 三菱电机株式会社 半导体装置、半导体装置的制造方法
CN111066149A (zh) * 2018-03-15 2020-04-24 富士电机株式会社 半导体装置
CN112310206A (zh) * 2019-08-01 2021-02-02 广东美的白色家电技术创新中心有限公司 绝缘栅双极晶体管及其制作方法
CN113921604A (zh) * 2020-07-10 2022-01-11 三菱电机株式会社 半导体装置
CN116504822A (zh) * 2023-05-29 2023-07-28 上海林众电子科技有限公司 基于沟槽栅的逆导型igbt

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013080796A (ja) * 2011-10-03 2013-05-02 Toyota Central R&D Labs Inc 半導体装置
US9111989B2 (en) * 2013-03-26 2015-08-18 Infineon Technologies Austria Ag Insulated gate bipolar transistor including emitter short regions
WO2015046791A1 (ko) * 2013-09-26 2015-04-02 주식회사 실리콘웍스 반도체 정류 디바이스 및 그의 제조 방법
JP5967065B2 (ja) 2013-12-17 2016-08-10 トヨタ自動車株式会社 半導体装置
JP6119593B2 (ja) * 2013-12-17 2017-04-26 トヨタ自動車株式会社 半導体装置
JP6421570B2 (ja) 2013-12-20 2018-11-14 株式会社デンソー 半導体装置
JP6158123B2 (ja) * 2014-03-14 2017-07-05 株式会社東芝 半導体装置
JP6003961B2 (ja) * 2014-11-04 2016-10-05 トヨタ自動車株式会社 半導体装置
DE102014226161B4 (de) * 2014-12-17 2017-10-26 Infineon Technologies Ag Halbleitervorrichtung mit Überlaststrombelastbarkeit
WO2016114131A1 (ja) * 2015-01-16 2016-07-21 株式会社デンソー 半導体装置
JP6334465B2 (ja) * 2015-06-17 2018-05-30 富士電機株式会社 半導体装置
JP6443267B2 (ja) 2015-08-28 2018-12-26 株式会社デンソー 半導体装置
DE112015006951B4 (de) * 2015-09-25 2022-09-08 Mitsubishi Electric Corporation Halbleitervorrichtungen
US10424635B2 (en) * 2016-04-06 2019-09-24 Littelfuse, Inc. High voltage semiconductor device with guard rings and method associated therewith
JP6846119B2 (ja) * 2016-05-02 2021-03-24 株式会社 日立パワーデバイス ダイオード、およびそれを用いた電力変換装置
JP2017208413A (ja) 2016-05-17 2017-11-24 株式会社デンソー 半導体装置
JP6854598B2 (ja) 2016-07-06 2021-04-07 ローム株式会社 半導体装置
JP6565814B2 (ja) 2016-07-21 2019-08-28 株式会社デンソー 半導体装置
JP6565815B2 (ja) 2016-07-21 2019-08-28 株式会社デンソー 半導体装置
JP6801324B2 (ja) * 2016-09-15 2020-12-16 富士電機株式会社 半導体装置
JP6589817B2 (ja) 2016-10-26 2019-10-16 株式会社デンソー 半導体装置
EP3324443B1 (en) 2016-11-17 2019-09-11 Fuji Electric Co., Ltd. Semiconductor device
US9991379B1 (en) * 2016-11-17 2018-06-05 Sanken Electric Co., Ltd. Semiconductor device with a gate insulating film formed on an inner wall of a trench, and method of manufacturing the same
JP6854654B2 (ja) 2017-01-26 2021-04-07 ローム株式会社 半導体装置
JP6891560B2 (ja) * 2017-03-15 2021-06-18 富士電機株式会社 半導体装置
JP6935731B2 (ja) 2017-11-16 2021-09-15 株式会社デンソー 半導体装置
US10418402B2 (en) * 2017-11-30 2019-09-17 Stmicroelectronics (Research & Development) Limited Near ultraviolet photocell
US11393812B2 (en) 2017-12-28 2022-07-19 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
JP7151084B2 (ja) * 2018-01-11 2022-10-12 株式会社デンソー 半導体装置
JP6947281B2 (ja) 2018-02-14 2021-10-13 富士電機株式会社 半導体装置
WO2019159657A1 (ja) 2018-02-14 2019-08-22 富士電機株式会社 半導体装置
JP7095303B2 (ja) 2018-02-14 2022-07-05 富士電機株式会社 半導体装置
JP2019145708A (ja) * 2018-02-22 2019-08-29 株式会社東芝 半導体装置
JP7102808B2 (ja) * 2018-03-15 2022-07-20 富士電機株式会社 半導体装置
JP6558462B2 (ja) * 2018-03-22 2019-08-14 三菱電機株式会社 半導体装置
JP6996461B2 (ja) * 2018-09-11 2022-01-17 株式会社デンソー 半導体装置
JP7068994B2 (ja) * 2018-11-26 2022-05-17 三菱電機株式会社 半導体装置
DE102019135545A1 (de) 2019-12-20 2021-06-24 Infineon Technologies Ag Leistungshalbleitervorrichtung
JP7459694B2 (ja) 2020-07-08 2024-04-02 株式会社デンソー 半導体装置
JP7227999B2 (ja) * 2021-03-16 2023-02-22 ローム株式会社 Ｒｃ－ｉｇｂｔ半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101026161A (zh) * 2006-02-24 2007-08-29 株式会社电装 具有igbt和二极管的半导体器件
CN101322248A (zh) * 2006-03-22 2008-12-10 株式会社电装 具有igbt单元和二极管单元的半导体器件及其设计方法
CN101587912A (zh) * 2008-05-23 2009-11-25 三菱电机株式会社 半导体装置
CN101847656A (zh) * 2009-03-26 2010-09-29 三洋电机株式会社 绝缘栅双极性晶体管

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5949711B2 (ja) 1979-05-07 1984-12-04 日本電信電話株式会社 電極付半導体装置
GB2050694B (en) 1979-05-07 1983-09-28 Nippon Telegraph & Telephone Electrode structure for a semiconductor device
JPS572566A (en) 1980-06-06 1982-01-07 Nippon Telegr & Teleph Corp <Ntt> Reverse conductive transistor
JPS5949711A (ja) 1982-09-14 1984-03-22 松下電器産業株式会社 ジユ−サ
JPH0266977A (ja) 1988-09-01 1990-03-07 Fuji Electric Co Ltd 半導体ダイオード
JP3321185B2 (ja) * 1990-09-28 2002-09-03 株式会社東芝 高耐圧半導体装置
JPH05152574A (ja) * 1991-11-29 1993-06-18 Fuji Electric Co Ltd 半導体装置
JPH08274311A (ja) * 1995-03-29 1996-10-18 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置
US6204717B1 (en) * 1995-05-22 2001-03-20 Hitachi, Ltd. Semiconductor circuit and semiconductor device for use in equipment such as a power converting apparatus
JPH1093113A (ja) * 1996-09-19 1998-04-10 Hitachi Ltd ダイオード
DE19823944A1 (de) * 1998-05-28 1999-12-02 Siemens Ag Leistungsdioden-Struktur
JP2000114560A (ja) 1998-10-07 2000-04-21 Nisshin Steel Co Ltd 太陽電池モジュールとその製造方法
JP4198251B2 (ja) * 1999-01-07 2008-12-17 三菱電機株式会社 電力用半導体装置およびその製造方法
JP2001196606A (ja) 2000-01-11 2001-07-19 Mitsubishi Electric Corp ダイオード
DE10361136B4 (de) * 2003-12-23 2005-10-27 Infineon Technologies Ag Halbleiterdiode und IGBT
JP2007184486A (ja) * 2006-01-10 2007-07-19 Denso Corp 半導体装置
JP2007258363A (ja) 2006-03-22 2007-10-04 Denso Corp 半導体装置
EP1909332A1 (en) * 2006-10-05 2008-04-09 ABB Technology AG Power Semiconductor device
JP5052091B2 (ja) * 2006-10-20 2012-10-17 三菱電機株式会社 半導体装置
JP5045733B2 (ja) * 2008-12-24 2012-10-10 株式会社デンソー 半導体装置
JP5949711B2 (ja) 2013-09-10 2016-07-13 日本電気株式会社 情報処理装置、情報処理装置の処理継続方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101026161A (zh) * 2006-02-24 2007-08-29 株式会社电装 具有igbt和二极管的半导体器件
CN101322248A (zh) * 2006-03-22 2008-12-10 株式会社电装 具有igbt单元和二极管单元的半导体器件及其设计方法
CN101587912A (zh) * 2008-05-23 2009-11-25 三菱电机株式会社 半导体装置
CN101847656A (zh) * 2009-03-26 2010-09-29 三洋电机株式会社 绝缘栅双极性晶体管

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104253153A (zh) * 2013-06-28 2014-12-31 无锡华润上华半导体有限公司 场截止型反向导通绝缘栅双极型晶体管及其制造方法
CN104282741A (zh) * 2013-07-05 2015-01-14 无锡华润上华半导体有限公司 场截止型反向导通绝缘栅双极型晶体管及其制造方法
CN104979194A (zh) * 2014-04-03 2015-10-14 节能元件控股有限公司 反向导通场截止绝缘栅双极晶体管及其制作方法
CN104979194B (zh) * 2014-04-03 2019-03-22 节能元件控股有限公司 反向导通场截止绝缘栅双极晶体管及其制作方法
CN107210299B (zh) * 2015-01-16 2020-08-11 株式会社电装 半导体装置
CN107210299A (zh) * 2015-01-16 2017-09-26 株式会社电装 半导体装置
CN107251234A (zh) * 2015-02-09 2017-10-13 三菱电机株式会社 半导体装置
CN107251234B (zh) * 2015-02-09 2020-10-09 三菱电机株式会社 半导体装置
CN107845678A (zh) * 2016-09-20 2018-03-27 英飞凌科技股份有限公司 功率半导体器件的二极管结构
US11848354B2 (en) 2016-09-20 2023-12-19 Infineon Technologies Ag Diode structure of a power semiconductor device
CN111066149A (zh) * 2018-03-15 2020-04-24 富士电机株式会社 半导体装置
CN111066149B (zh) * 2018-03-15 2024-02-06 富士电机株式会社 半导体装置
CN110416293A (zh) * 2018-04-26 2019-11-05 三菱电机株式会社 半导体装置
CN110416293B (zh) * 2018-04-26 2023-06-09 三菱电机株式会社 半导体装置
CN110649090A (zh) * 2018-06-27 2020-01-03 三菱电机株式会社 半导体装置、半导体装置的制造方法
US11901444B2 (en) 2018-06-27 2024-02-13 Mitsubishi Electric Corporation Method for manufacturing semiconductor device
CN112310206A (zh) * 2019-08-01 2021-02-02 广东美的白色家电技术创新中心有限公司 绝缘栅双极晶体管及其制作方法
CN113921604A (zh) * 2020-07-10 2022-01-11 三菱电机株式会社 半导体装置
CN116504822A (zh) * 2023-05-29 2023-07-28 上海林众电子科技有限公司 基于沟槽栅的逆导型igbt
CN116504822B (zh) * 2023-05-29 2024-02-09 上海林众电子科技有限公司 基于沟槽栅的逆导型igbt

Also Published As

Publication number Publication date
US8648385B2 (en) 2014-02-11
US20120132954A1 (en) 2012-05-31
CN102479788B (zh) 2014-09-10
JP2012129504A (ja) 2012-07-05
DE102011086854A1 (de) 2012-05-31
DE102011086854B4 (de) 2022-04-21
JP5321669B2 (ja) 2013-10-23

Similar Documents

Publication Publication Date Title
CN102479788B (zh) 半导体器件
CN106663692B (zh) 半导体装置及其制造方法
US6037632A (en) Semiconductor device
JP3804375B2 (ja) 半導体装置とそれを用いたパワースイッチング駆動システム
JP3392665B2 (ja) 半導体装置
US11069529B2 (en) Semiconductor device with at least one lower-surface side lifetime control region
CN110462838B (zh) 半导体装置
CN107534042B (zh) 半导体装置
JPH0821713B2 (ja) 導電変調型ｍｏｓｆｅｔ
JP2003224273A (ja) 半導体装置
JP2001298190A (ja) 半導体装置及びその製造方法
JP2016040820A (ja) 半導体装置
JP7001104B2 (ja) 半導体装置
US20220157809A1 (en) Semiconductor device
KR100843532B1 (ko) 반도체 장치
JP6809586B2 (ja) 半導体装置
US20230268448A1 (en) Fast-Turn-On Floating Island Device and Method for Manufacturing Thereof
CN105706241B (zh) Mos双极器件
JP5011634B2 (ja) 半導体装置およびその半導体装置を用いた双方向スイッチ素子
JP4910894B2 (ja) 半導体装置の製造方法および半導体装置
US20220109044A1 (en) Semiconductor device
WO1999056323A1 (fr) Dispositif semi-conducteur et son procede de fabrication
JP3792734B2 (ja) 高耐圧半導体素子
JP2021184499A (ja) 半導体装置
JP3845584B2 (ja) バイポーラ型半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant