JP7151084B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7151084B2
JP7151084B2 JP2018002859A JP2018002859A JP7151084B2 JP 7151084 B2 JP7151084 B2 JP 7151084B2 JP 2018002859 A JP2018002859 A JP 2018002859A JP 2018002859 A JP2018002859 A JP 2018002859A JP 7151084 B2 JP7151084 B2 JP 7151084B2
Authority
JP
Japan
Prior art keywords
region
cathode
diode
semiconductor device
igbt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018002859A
Other languages
English (en)
Other versions
JP2019125597A (ja
Inventor
賢 妹尾
淳 大河原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2018002859A priority Critical patent/JP7151084B2/ja
Priority to CN201811640218.8A priority patent/CN110034113B/zh
Priority to US16/236,678 priority patent/US10700054B2/en
Priority to KR1020190001794A priority patent/KR102131288B1/ko
Priority to EP19150890.2A priority patent/EP3511987B1/en
Publication of JP2019125597A publication Critical patent/JP2019125597A/ja
Application granted granted Critical
Publication of JP7151084B2 publication Critical patent/JP7151084B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本明細書に開示の技術は、半導体装置に関する。
特許文献１には、単一の半導体基板にダイオードとＩＧＢＴ（insulated gate bipolar transistor）を備える半導体装置が開示されている。図２３は、特許文献１に開示の半導体装置の１つを示している。図２３の半導体装置では、ダイオード範囲５７０とＩＧＢＴ範囲５８０がｘ方向に沿って交互に配列されている。ダイオード範囲５７０は、下部電極５６０に接する範囲に、複数のｎ型のカソード領域５２０と、複数のｐ型の電流制限領域５１８を有している。カソード領域５２０と電流制限領域５１８は、ｘ方向に沿って交互に配列されている。ＩＧＢＴ範囲５８０は、下部電極５６０に接する範囲に、ｐ型のコレクタ領域５１６を有している。コレクタ領域５１６は、ダイオード範囲５７０内の複数のカソード領域５２０のうちの最もＩＧＢＴ範囲５８０側に位置するカソード領域５２０ａに接している。カソード領域５２０、電流制限領域５１８及びコレクタ領域５１６の上部に、ｎ型のドリフト領域５２２が配置されている。ドリフト領域５２２の上部に、ｐ型のボディ領域５２４が配置されている。ボディ領域５２４は、ＩＧＢＴ範囲５８０内とダイオード範囲５７０内で上部電極５５０に接している。ダイオード範囲５７０内には、ボディ領域５２４、ドリフト領域５２２及びカソード領域５２０によって、ダイオードが形成されている。ダイオード範囲５７０内のボディ領域５２４は、ダイオードのアノード領域として機能する。ＩＧＢＴ範囲５８０内には、ｎ型のエミッタ領域５３２、トレンチ５２６、ゲート絶縁膜５２８、ゲート電極５３０等が設けられている。ＩＧＢＴ範囲５８０内には、エミッタ領域５３２、ボディ領域５２４、ドリフト領域５２２、コレクタ領域５１６、ゲート電極５３０等によってＩＧＢＴが形成されている。
上部電極５５０の電位を下部電極５６０の電位よりも高くすると、ダイオード範囲５７０内のダイオードがオンする。ダイオードがオンすると、矢印５９０に示すように、ボディ領域５２４からドリフト領域５２２を通ってカソード領域５２０に向かってホールが流れる。カソード領域５２０にホールが流入すると、それに応じて、カソード領域５２０からドリフト領域５２２を介してボディ領域５２４に向かって電流が流れる。その後、上部電極５５０の電位を下部電極５６０の電位よりも低くすると、ダイオードがリカバリ動作を行う。すなわち、ドリフト領域５２２内に存在するホールがボディ領域５２４を介して上部電極５５０へ排出されるとともに、ドリフト領域５２２内に存在する電子がカソード領域５２０を介して下部電極５６０へ排出される。このため、ダイオードに瞬間的に逆電流（いわゆる、リカバリ電流）が流れる。ダイオードがオンしているときにドリフト領域５２２内に存在する電子が多いと、リカバリ動作時に下部電極５６０へ排出される電子も多くなるので、リカバリ電流が高くなる。特許文献１の半導体装置では、リカバリ電流を抑制するために、ダイオード範囲５７０内の下部電極５６０に接する範囲に、ｐ型の複数の電流制限領域５１８が設けられている。電流制限領域５１８が設けられていると、カソード領域５２０の面積が小さくなるので、ダイオードがオンしているときにカソード領域５２０からドリフト領域５２２に流入する電子が少なくなる。このため、リカバリ動作時に、下部電極５６０に排出される電子も少なくなる。このため、リカバリ電流が抑制される。
特開２０１３－０４８２３０号公報
ＩＧＢＴ範囲５８０内のボディ領域５２４は、ダイオード範囲５７０内のボディ領域５２４と同様に、上部電極５５０に接している。このため、ダイオード範囲５７０内のダイオードがオンするときに、ＩＧＢＴ範囲５８０内において、ボディ領域５２４からドリフト領域５２２へホールが流入する。ＩＧＢＴ範囲５８０内のドリフト領域５２２内に流入したホールは、矢印５９２に示すように、ダイオード範囲５７０内のカソード領域５２０へ向かって流れる。このとき、ＩＧＢＴ範囲５８０内のドリフト領域５２２内のホールの大部分が、ＩＧＢＴ範囲５８０に最も近いカソード領域５２０ａに流入する。また、電子は、矢印５９２を逆方向に流れる。このため、ダイオードがオンしている状態では、矢印５９２に示す電流経路上（すなわち、ＩＧＢＴ範囲５８０内のドリフト領域５２２）に、多数の電子が存在している。ダイオードがリカバリ動作するときには、ＩＧＢＴ範囲５８０内のドリフト領域５２２に存在する電子が、矢印５９２に示すように、カソード領域５２０ａに向かって流れる。このため、カソード領域５２０ａにリカバリ電流が集中する。したがって、リカバリ動作時に、カソード領域５２０ａが局所的に高温となり、カソード領域５２０ａに高い負荷が加わる。本明細書では、電流制限領域を有するとともに、リカバリ電流の集中を抑制することが可能な半導体装置を提案する。
本明細書が開示する半導体装置は、半導体基板と、前記半導体基板の上面に配置された上部電極と、前記半導体基板の下面に配置された下部電極と、トレンチと、ゲート絶縁膜と、ゲート電極を有している。前記半導体基板が、複数のダイオード範囲と複数のＩＧＢＴ範囲を備えている。前記半導体基板をその厚み方向に沿って平面視したときに、第１方向に沿って前記ＩＧＢＴ範囲と前記ダイオード範囲が交互に配列されている。前記各ダイオード範囲が、前記下部電極に接する範囲に、複数のｎ型のカソード領域と、複数のｐ型の電流制限領域を備えている。前記半導体基板を前記厚み方向に沿って平面視したときに、前記各ダイオード範囲内において、前記第１方向と交差する第２方向に沿って前記カソード領域と前記電流制限領域が交互に配列されている。前記各ＩＧＢＴ範囲が、前記下部電極に接する範囲に、ｐ型のコレクタ領域を備えている。前記各ＩＧＢＴ範囲内の前記コレクタ領域が、隣接する前記ダイオード範囲内の前記各カソード領域に接している。前記半導体基板が、ドリフト領域と、ボディ領域と、エミッタ領域を有している。前記ドリフト領域は、前記ダイオード範囲と前記ＩＧＢＴ範囲に跨って分布しており、前記カソード領域、前記電流制限領域及び前記コレクタ領域の上部に配置されているｎ型領域である。前記ボディ領域は、前記ダイオード範囲と前記ＩＧＢＴ範囲に跨って分布しており、前記ドリフト領域の上部に配置されており、前記各ダイオード範囲内と前記各ＩＧＢＴ範囲内で前記上部電極に接しているｐ型領域である。前記エミッタ領域は、前記ＩＧＢＴ範囲内に配置されており、前記上部電極に接しており、前記ボディ領域によって前記ドリフト領域から分離されているｎ型領域である。前記トレンチが、前記半導体基板の上面から前記エミッタ領域と前記ボディ領域を貫通して前記ドリフト領域に達する深さまで伸びている。前記ゲート絶縁膜が、前記トレンチの内面を覆っている。前記ゲート電極が、前記トレンチ内に配置されており、前記ゲート絶縁膜によって前記半導体基板から絶縁されている。
なお、カソード領域とその上部のドリフト領域が直接接していてもよいし、カソード領域とその上部のドリフト領域の間にｐ型領域が配置されていてもよい。また、ドリフト領域とその上部のボディ領域が直接接していてもよいし、ドリフト領域とその上部のボディ領域の間に他の領域（例えば、ｐ型領域とｎ型領域を積層した領域）が配置されていてもよい。
この半導体装置では、カソード領域と電流制限領域が、第２方向（すなわち、ＩＧＢＴ範囲とダイオード範囲が交互に配列されている第１方向に対して交差する方向）に沿って交互に配列されている。このため、ＩＧＢＴ範囲内のコレクタ領域が、隣接するダイオード範囲内の各カソード領域に接している。このため、ダイオードがオンしてＩＧＢＴ範囲内のボディ領域からドリフト領域にホールが流入すると、ＩＧＢＴ範囲内のドリフト領域から各カソード領域にホールが流入する。すなわち、特定のカソード領域に集中してホールが流入することなく、各カソード領域に分散してホールが流入する。したがって、リカバリ動作時においても、リカバリ電流が各カソード領域に分散して流れる。したがって、リカバリ動作時に、特定のカソード領域だけが高温となることが抑制され、特定のカソード領域に高い負荷が加わることが抑制される。したがって、この半導体装置の構成によれば、従来の半導体装置よりも高い信頼性を実現することができる。
一例の半導体装置の平面図。 一例の半導体装置のカソード領域と電流制限領域の分布を示す平面図。 図１の範囲ＩＩＩを示す断面斜視図。 一例の半導体装置のカソード領域を含む位置の断面図。 一例の半導体装置の電流制限領域を含む位置の断面図。 一例の半導体装置におけるＩＧＢＴ範囲とダイオード範囲の間の電流経路を示す平面図。 比較例の半導体装置におけるＩＧＢＴ範囲とダイオード範囲の間の電流経路を示す平面図。 一例の半導体装置の図３に対応する断面斜視図。 一例の半導体装置の図４に対応する断面図。 一例の半導体装置の図５に対応する断面図。 一例の半導体装置の図３に対応する断面斜視図。 一例の半導体装置の図６に対応する平面図。 一例の半導体装置の図４に対応する断面図。 一例の半導体装置の図５に対応する断面図。 一例の半導体装置の図３に対応する断面斜視図。 一例の半導体装置の図６に対応する平面図。 一例の半導体装置の図４に対応する断面図。 一例の半導体装置の図５に対応する断面図。 一例の半導体装置の図４に対応する断面図。 一例の半導体装置の図５に対応する断面図。 一例の半導体装置の図４に対応する断面図。 一例の半導体装置の図５に対応する断面図。 従来の半導体装置の断面図。
図１に示す半導体装置１０は、シリコン製の半導体基板１２を有している。図１は、半導体基板１２をその厚み方向に沿って上側から見た平面図を示している。なお、以下では、半導体基板１２の上面１２ａに平行な一方向をｘ方向といい、上面１２ａに平行でｘ方向に対して直交する方向をｙ方向といい、半導体基板１２の厚み方向をｚ方向という。図１に示すように、半導体基板１２には、２つの素子領域１１が設けられている。各素子領域１１内に、複数のダイオード範囲１４と複数のＩＧＢＴ範囲１６が設けられている。各素子領域１１内において、ダイオード範囲１４とＩＧＢＴ範囲１６がｘ方向に交互に配列されている。
図２は、半導体基板１２の下面１２ｂに露出する範囲の半導体層に設けられている領域の分布を示している。図２は、図１と同様に、半導体基板１２をｚ方向に沿って上側から見たときの平面図において、各領域の分布を示している。図２に示すように、半導体基板１２の下面１２ｂに露出する範囲には、ｎ型のカソード領域６０、ｐ型の電流制限領域６２、及び、ｐ型のコレクタ領域６４が設けられている。各ダイオード範囲１４内に、複数のカソード領域６０と複数の電流制限領域６２が設けられている。各ダイオード範囲１４内において、ｙ方向にカソード領域６０と電流制限領域６２が交互に配列されている。言い換えると、ｙ方向において２つのカソード領域６０によって挟まれたｐ型領域が電流制限領域６２である。また、半導体基板１２をｚ方向に沿って平面視したときにｙ方向にカソード領域６０と電流制限領域６２が交互に配列されている範囲がダイオード範囲１４である。各カソード領域６０と各電流制限領域６２は、ｘ方向に長く伸びている。各カソード領域６０のｘ方向における長さＬ１は、半導体基板１２の厚みＴ１（図４参照）よりも長い。コレクタ領域６４は、図２のように半導体基板１２を平面視したときに、各ＩＧＢＴ範囲１６の全体に設けられている。言い換えると、半導体基板１２をｚ方向に沿って見たときに、電流制限領域６２よりもｙ方向に広く分布しているｐ型領域が、コレクタ領域６４である。また、半導体基板１２をｚ方向に沿って平面視したときに、コレクタ領域６４が分布している範囲が、ＩＧＢＴ範囲１６である。各コレクタ領域６４は、隣接するダイオード範囲１４内の各カソード領域６０の端面に接している。また、各コレクタ領域６４は、隣接するダイオード範囲１４内の各電流制限領域６２の端面に接している。各コレクタ領域６４のｐ型不純物濃度と各電流制限領域６２のｐ型不純物濃度は略等しい。各コレクタ領域６４と各電流制限領域６２は、互いに連続するｐ型領域である。
図３は、図２の範囲ＩＩＩにおける断面斜視図を示している。また、図４、５は、図３の範囲の半導体装置１０のｘｚ平面における断面図を示している。図４は、カソード領域６０を通る断面における断面図であり、図５は、電流制限領域６２を通る断面における断面図である。図４、５に示すように、半導体装置１０は、上部電極３２と下部電極３４を有している。上部電極３２は半導体基板１２の上面１２ａに配置されており、下部電極３４は半導体基板１２の下面１２ｂに配置されている。なお、図３では、説明の都合上、上部電極３２の図示が省略されている。
図３～５に示すように、カソード領域６０、電流制限領域６２、及び、コレクタ領域６４は、下部電極３４に接している。カソード領域６０、電流制限領域６２、及び、コレクタ領域６４は、下部電極３４に対してオーミック接触している。
図３～５に示すように、半導体基板１２は、ドリフト領域５８、ボディ領域５２及びエミッタ領域５０を有している。
ドリフト領域５８は、カソード領域６０よりもｎ型不純物濃度が低いｎ型領域である。ドリフト領域５８は、ダイオード範囲１４とＩＧＢＴ範囲１６に跨って分布している。ドリフト領域５８は、カソード領域６０の上面、電流制限領域６２の上面、及び、コレクタ領域６４の上面に接している。
ボディ領域５２は、ｐ型領域である。ボディ領域５２は、ダイオード範囲１４とＩＧＢＴ範囲１６に跨って分布している。ボディ領域５２は、ドリフト領域５８の上面に接している。なお、以下では、ダイオード範囲１４内のボディ領域５２をアノード領域５６といい、ＩＧＢＴ範囲１６内のボディ領域５２をＩＧＢＴボディ領域５４という場合がある。ボディ領域５２は、ダイオード範囲１４内及びＩＧＢＴ範囲１６内のそれぞれで、半導体基板１２の上面１２ａに露出している。ボディ領域５２は、上面１２ａに露出する範囲で高いｐ型不純物濃度を有しており、それより下側（エミッタ領域５０よりも下側）の範囲で低いｐ型不純物濃度を有している。ボディ領域５２は、ダイオード範囲１４内及びＩＧＢＴ範囲１６内のそれぞれで、上部電極３２に対してオーミック接触している。
エミッタ領域５０は、ドリフト領域５８よりもｎ型不純物濃度が高いｎ型領域である。エミッタ領域５０は、ＩＧＢＴ範囲１６内に配置されている。エミッタ領域５０は、半導体基板１２の上面１２ａに露出している。エミッタ領域５０は、上部電極３２に対してオーミック接触している。エミッタ領域５０の下部には、ボディ領域５２が配置されている。エミッタ領域５０は、ボディ領域５２によってドリフト領域５８から分離されている。
半導体基板１２の上面１２ａには、複数のトレンチ２２が設けられている。上面１２ａにおいて、各トレンチ２２は、ｙ方向に長く伸びている。上面１２ａにおいて、複数のトレンチ２２が、ｘ方向に間隔を開けて配列されている。複数のトレンチ２２は、ＩＧＢＴ範囲１６内に配置されている。各トレンチ２２は、エミッタ領域５０に隣接する位置に設けられている。ｚ方向においては、各トレンチ２２は、上面１２ａからエミッタ領域５０とボディ領域５２を貫通してドリフト領域５８に達する深さまで伸びている。各トレンチ２２の内面は、ゲート絶縁膜２４によって覆われている。各トレンチ２２内に、ゲート電極２６が配置されている。各ゲート電極２６は、ゲート絶縁膜２４によって半導体基板１２から絶縁されている。各ゲート電極２６は、ゲート絶縁膜２４を介して、エミッタ領域５０、ＩＧＢＴボディ領域５４及びドリフト領域５８に対向している。図４、５に示すように、ゲート電極２６の上面は、層間絶縁膜３０によって覆われている。層間絶縁膜３０によって、ゲート電極２６は上部電極３２から絶縁されている。
ダイオード範囲１４内には、アノード領域５６、ドリフト領域５８及びカソード領域６０によって、ダイオードが形成されている。半導体装置１０がダイオードとして動作するときは、上部電極３２がアノード電極として機能し、下部電極３４がカソード電極として機能する。
ＩＧＢＴ範囲１６内には、エミッタ領域５０、ＩＧＢＴボディ領域５４、ドリフト領域５８、コレクタ領域６４及びゲート電極２６等によってＩＧＢＴが形成されている。半導体装置１０がＩＧＢＴとして動作するときは、上部電極３２がエミッタ電極として機能し、下部電極３４がコレクタ電極として機能する。
次に、半導体装置１０の動作について説明する。まず、ＩＧＢＴの動作について説明する。半導体装置１０がＩＧＢＴとして動作するときには、下部電極３４に上部電極３２よりも高い電位が印加される。ゲート電極２６の電位をゲート閾値よりも高い電位まで上昇させると、ゲート絶縁膜２４近傍のＩＧＢＴボディ領域５４にチャネルが形成される。チャネルによって、エミッタ領域５０とドリフト領域５８が接続される。このため、上部電極３２から、エミッタ領域５０、チャネル、ドリフト領域５８及びコレクタ領域６４を介して下部電極３４へ電子が流れる。同時に、下部電極３４から、コレクタ領域６４、ドリフト領域５８及びＩＧＢＴボディ領域５４を介して上部電極３２へホールが流れる。このため、下部電極３４から上部電極３２へ向かって電流が流れる。すなわち、ＩＧＢＴがオンする。ゲート電極２６の電位をゲート閾値よりも低い電位まで低下させると、チャネルが消失し、電流が停止する。すなわち、ＩＧＢＴがオフする。
次に、ダイオードの動作について説明する。上部電極３２に下部電極３４よりも高い電位が印加されると、ダイオードがオンする。すなわち、図４の矢印１００に示すように、上部電極３２から、アノード領域５６、ドリフト領域５８及びカソード領域６０を介して下部電極３４へホールが流れる。また、ドリフト領域５８からカソード領域６０にホールが流入することで、カソード領域６０からドリフト領域５８へ電子が供給される。したがって、下部電極３４から、カソード領域６０、ドリフト領域５８及びアノード領域５６を介して上部電極３２へ電子が流れる。したがって、上部電極３２から下部電極３４へ電流が流れる。
図５に示すように、ダイオード範囲１４の下面１２ｂに露出する範囲の一部には、電流制限領域６２が設けられている。電流制限領域６２は、ｐ型不純物濃度が高いｐ型領域である。このため、ドリフト領域５８内を流れるホールは、電流制限領域６２へ流入することができない。したがって、ダイオードがオンしているときに、電流制限領域６２にはほとんど電流が流れない。したがって、ダイオードがオンしている状態でも、電流制限領域６２の上部のドリフト領域５８内には、電子とホールがほとんど存在しない。このように、電流制限領域６２が設けられていることで、ドリフト領域５８内に存在する電子とホールが過度に多くなることが防止される。
また、ＩＧＢＴボディ領域５４は上部電極３２に接続されているので、ダイオードがオンすると、ＩＧＢＴボディ領域５４からドリフト領域５８内にホールが流入する。ドリフト領域５８内に流入したホールは、図４の矢印１０２に示すように、カソード領域６０に向かって流れる。矢印１０２に示すようにカソード領域６０にホールが流入すると、カソード領域６０からドリフト領域５８に電子が供給される。ドリフト領域５８に供給された電子は、矢印１０２の逆向きに流れて、ＩＧＢＴボディ領域５４を介して上部電極３２へ流れる。したがって、ダイオードがオンすると、矢印１００に示す経路だけでなく、矢印１０２に示す経路でも電流が流れる。図６は、矢印１０２に示す電流経路を、ｚ方向に沿って上側から見た状態で示している。図６に示すように、ダイオード範囲１４とＩＧＢＴ範囲１６の境界１５に複数のカソード領域６０が面している。このため、矢印１０２に示すようにダイオード範囲１４に向かって流れる電流は、各カソード領域６０に分岐して流入する。このため、各カソード領域６０に略均等に電流が流れる。
ダイオードがオンしている状態において、上部電極３２の電位を下部電極３４の電位よりも低い電位まで低下させると、ダイオードがリカバリ動作を行う。すなわち、ダイオードのオン状態においては、ドリフト領域５８内にホールと電子が多数存在している。リカバリ動作では、ドリフト領域５８内のホールがアノード領域５６を介して上部電極３２へ排出され、ドリフト領域５８内の電子がカソード領域６０を介して下部電極３４へ排出される。したがって、ダイオードに瞬間的に極めて高い逆電流（リカバリ電流）が流れる。リカバリ電流は短時間で減衰し、その後はダイオードがオフ状態となる。リカバリ電流が流れている状態では、上部電極３２と下部電極３４の間の電位差が大きいので、リカバリ電流が流れると半導体基板１２内で比較的大きい損失が発生する。このため、半導体基板１２が発熱する。
しかしながら、本実施形態の半導体装置では、上述したように、電流制限領域６２によって、ダイオードのオン状態においてドリフト領域５８に存在する電子とホールが過度に多くなることが防止されている。したがって、リカバリ動作時にドリフト領域５８から排出される電子とホールもそれほど多くない。これによって、リカバリ電流が抑制される。このため、リカバリ電流による半導体基板１２の温度上昇が抑制される。
また、上述したように、ダイオードのオン状態においては、図４、６の矢印１０２に示す経路でも電流が流れる。このため、ＩＧＢＴ範囲１６内のドリフト領域５８内にも、電子とホールが存在している。リカバリ動作では、ＩＧＢＴ範囲１６内のドリフト領域５８からも電子とホールが排出される。このとき、ホールはＩＧＢＴボディ領域５４を介して上部電極３２へ排出され、電子はカソード領域６０を介して下部電極３４へ排出される。すなわち、リカバリ動作において、電子は、図４、６の矢印１０２の経路に沿って流れる。図６に示すように、ダイオード範囲１４とＩＧＢＴ範囲１６の境界１５に複数のカソード領域６０が面している。このため、矢印１０２に示すようにダイオード範囲１４に向かって流れる電子は、各カソード領域６０に分岐して流入する。このため、各カソード領域６０に略均等に電子が流れる。すなわち、リカバリ電流が、各カソード領域６０に略均等に流れる。特定のカソード領域６０にリカバリ電流が集中することがないので、特定のカソード領域６０が過度に温度上昇することが抑制される。また、矢印１０２に示すように流れる電子の一部は、電流制限領域６２に流入する。これによって、各カソード領域６０に流入する電子が少なくなり、各カソード領域６０に流れるリカバリ電流が抑制される。また、各カソード領域６０のｘ方向の長さが長いので、各カソード領域６０においてリカバリ電流はｘ方向に拡散して流れる。特に、カソード領域６０のｘ方向の長さＬ１が半導体基板１２の厚みＴ１よりも長いので、リカバリ電流がｘ方向により広く拡散して流れる。これによって、各カソード領域６０の温度上昇がさらに抑制される。このように、リカバリ動作において、各カソード領域６０の温度上昇が抑制される。
図７は、比較例として、カソード領域６０と電流制限領域６２がｘ方向に交互に配列されている場合を示している。図７では、ダイオード範囲１４とＩＧＢＴ範囲１６の境界１５に、カソード領域６０ａが面しており、他のカソード領域６０が面していない。このため、リカバリ動作において、ＩＧＢＴ範囲１６内のドリフト領域５８に存在している電子が、図７の矢印１０４に示すように、単一のカソード領域６０ａに向かって流れる。カソード領域６０ａ以外のカソード領域６０には、ＩＧＢＴ範囲１６からダイオード範囲１４に向かって流れる電子はほとんど流入しない。すなわち、カソード領域６０ａにおいて、他のカソード領域６０よりも、リカバリ電流が高密度に流れる。このため、カソード領域６０ａが、他のカソード領域６０よりも高温となり、カソード領域６０ａが他のカソード領域６０よりも速く劣化する。このため、半導体装置１０全体としての寿命が短い。
これに対し、図６に示す本実施形態の半導体装置１０では、各カソード領域６０に略均等にリカバリ電流が流れるので、特定のカソード領域６０だけが極端に温度上昇することがない。このため、特定のカソード領域６０だけが速く劣化することがない。これによって、半導体装置１０全体としての寿命が長くなる。
以上に説明したように、本実施形態の半導体装置１０では、ダイオード範囲１４内に電流制限領域６２が設けられているので、リカバリ電流が抑制される。さらに、本実施形態の半導体装置１０では、ｙ方向（すなわち、ダイオード範囲１４とＩＧＢＴ範囲１６の境界１５が伸びる方向）に沿ってカソード領域６０と電流制限領域６２が交互に配列されているので、リカバリ電流が特定のカソード領域６０に集中することを抑制することができる。このように、本実施形態の構成によれば、電流制限領域を備える半導体装置において、リカバリ電流の集中を抑制することができる。
図８～１０は、実施例２の半導体装置を示している。実施例２の半導体装置では、ダイオード範囲１４内にも、トレンチ２２、ゲート絶縁膜２４、ゲート電極２６及び層間絶縁膜３０が設けられている。ダイオード範囲１４内のトレンチ２２、ゲート絶縁膜２４、ゲート電極２６及び層間絶縁膜３０の構成は、ＩＧＢＴ範囲１６内のトレンチ２２、ゲート絶縁膜２４、ゲート電極２６及び層間絶縁膜３０の構成と等しい。なお、ダイオード範囲１４内のゲート電極２６は、ＩＧＢＴ範囲１６内のゲート電極２６とは異なる電位（例えば、上部電極３２と同じ固定電位）に制御されてもよい。ダイオード範囲１４内にトレンチ２２、ゲート絶縁膜２４、ゲート電極２６及び層間絶縁膜３０を設けても、ダイオード範囲１４内のダイオードは、実施例１と略同様に動作する。
また、実施例２の半導体装置は、ドリフト領域５８が、低濃度領域５８ａとバッファ領域５８ｂを有している。バッファ領域５８ｂのｎ型不純物濃度は、カソード領域６０のｎ型不純物濃度よりも低く、低濃度領域５８ａのｎ型不純物濃度よりも高い。バッファ領域５８ｂは、コレクタ領域６４の上面、カソード領域６０の上面及び電流制限領域６２の上面に接している。低濃度領域５８ａは、バッファ領域５８ｂの上面及びボディ領域５２の下面に接している。バッファ領域５８ｂの厚さは、低濃度領域５８ａの厚さよりも遥かに薄い。このように、バッファ領域５８ｂを設けても、ダイオードとＩＧＢＴは、上述した実施例１と略同様に動作する。
次に、実施例３の半導体装置について説明する。実施例１の半導体装置では、図６の矢印１０２に示すように、リカバリ電流が各カソード領域６０に分散して流れる。その一方で、各カソード領域６０内においては、ＩＧＢＴ範囲１６に近い端部６０ｂで、ＩＧＢＴ範囲１６から離れた部分よりも、リカバリ電流の密度が高くなる。これに対し、実施例３では、端部６０ｂにおけるリカバリ電流の集中を抑制する構成を提案する。
図１１～１４は、実施例３の半導体装置を示している。実施例３の半導体装置では、実施例２の半導体装置と同様に、ダイオード範囲１４内にも、トレンチ２２、ゲート絶縁膜２４、ゲート電極２６及び層間絶縁膜３０が設けられている。但し、実施例３において、ダイオード範囲１４内に、トレンチ２２、ゲート絶縁膜２４、ゲート電極２６及び層間絶縁膜３０が設けられていなくてもよい。
また、実施例３の半導体装置では、半導体基板１２が、ｐ型のホール阻止領域７０を有している。ホール阻止領域７０のｐ型不純物濃度は、カソード領域６０のｎ型不純物濃度、電流制限領域６２のｐ型不純物濃度、及び、コレクタ領域６４のｐ型不純物濃度よりも低い。図１１、１２に示すように、ホール阻止領域７０は、カソード領域６０、電流制限領域６２及びコレクタ領域６４の上部に配置されており、ｙ方向に沿って長く伸びている。ホール阻止領域７０は、ダイオード範囲１４とＩＧＢＴ範囲１６の境界１５に位置しており、境界１５に沿って伸びている。ホール阻止領域７０は、境界１５に沿って、素子領域１１の両端（ｙ方向における両端）まで伸びている。ホール阻止領域７０は、境界１５近傍において、各カソード領域６０、各電流制限領域６２及びコレクタ領域６４の上面に接している。したがって、各カソード領域６０のＩＧＢＴ範囲１６側の端部６０ｂの上面は、ホール阻止領域７０に覆われている。ホール阻止領域７０の上面及び側面には、ドリフト領域５８が接している。ホール阻止領域７０が存在しない範囲で、ドリフト領域５８はカソード領域６０及び電流制限領域６２の上面に接している。
実施例３の半導体装置でも、ＩＧＢＴは実施例１と同様に動作する。また、実施例３の半導体装置でも、ダイオードがオンするときに、図４の矢印１００、１０２と同様に、図１３の矢印１００、１０２のようにホールが流れる。図１３の矢印１０２に示すように、ＩＧＢＴ範囲１６内のドリフト領域５８からカソード領域６０の端部６０ｂに向かって流れるホールは、ホール阻止領域７０に達する。ホール阻止領域７０のｐ型不純物濃度が低いので、ホール阻止領域７０とドリフト領域５８の界面の障壁はそれほど高くない。このため、矢印１０２に示すように流れるホールの多くは、ホール阻止領域７０に流入する。図１４に示すように、ホール阻止領域７０は、電流制限領域６２を介して下部電極３４に接続されている。このため、ホール阻止領域７０に流入したホールは、電流制限領域６２を介して下部電極３４へ流れる。このため、矢印１０２に示すようにドリフト領域５８内を流れるホールの多くは、カソード領域６０に流入することなく、カソード領域６０を迂回して下部電極３４へ流れる。すなわち、ホール阻止領域７０は、ホールがカソード領域６０の端部６０ｂへ流入することを阻止する。このため、実施例３の半導体装置では、ダイオードのオン状態において、ＩＧＢＴ範囲１６内のドリフト領域５８からカソード領域６０の端部６０ｂに流れる電流が少ない。このため、ダイオードのリカバリ動作において、カソード領域６０の端部６０ｂに流入する電子が少ない。すなわち、カソード領域６０の端部６０ｂに流れるリカバリ電流が少ない。これによって、カソード領域６０の端部６０ｂにリカバリ電流が集中することを抑制することができる。すなわち、実施例３の構成によれば、矢印１０２に示す経路で流れるリカバリ電流を抑制することができる。
図１５～図１８は、実施例４の半導体装置を示している。実施例４の半導体装置では、実施例２の半導体装置と同様に、ダイオード範囲１４内にも、トレンチ２２、ゲート絶縁膜２４、ゲート電極２６及び層間絶縁膜３０が設けられている。但し、実施例４において、ダイオード範囲１４内に、トレンチ２２、ゲート絶縁膜２４、ゲート電極２６及び層間絶縁膜３０が設けられていなくてもよい。
実施例４の半導体装置では、ダイオード範囲１４内に、複数のホール阻止領域７０が設けられている。各ホール阻止領域７０は、実施例３と同様に、ｙ方向に沿って直線状に長く伸びており、各カソード領域６０の上面と各電流制限領域６２の上面に接している。複数のホール阻止領域７０は、ｘ方向に間隔を開けて配列されている。最もＩＧＢＴ範囲１６側のホール阻止領域７０は、境界１５に配置されている。各ホール阻止領域７０の上面と側面には、ドリフト領域５８が接している。ホール阻止領域７０が存在しない範囲で、ドリフト領域５８はカソード領域６０及び電流制限領域６２の上面に接している。
実施例４の半導体装置では、ダイオードがオンするときに、図１７の矢印１００に示すように下部電極３４に向かって流れるホールの一部が、各ホール阻止領域７０に流入する。ホール阻止領域７０に流入したホールは、電流制限領域６２を介して下部電極３４へ流れる。このため、カソード領域６０に流入するホールが少ない。したがって、カソード領域６０からドリフト領域５８に流れる電子も少ない。このため、実施例４の半導体装置では、リカバリ動作時に、ドリフト領域５８からカソード領域６０に流れる電子（すなわち、リカバリ電流）が少ない。このように、ダイオード範囲１４内の境界１５以外位置にホール阻止領域７０を設けることで、境界１５近傍だけでなく、ダイオード範囲１４全体としてリカバリ電流を抑制することができる。
図１９、２０は、実施例５の半導体装置を示している。実施例５の半導体装置では、実施例２の半導体装置と同様に、ダイオード範囲１４内にも、トレンチ２２、ゲート絶縁膜２４、ゲート電極２６及び層間絶縁膜３０が設けられている。但し、実施例５において、ダイオード範囲１４内に、トレンチ２２、ゲート絶縁膜２４、ゲート電極２６及び層間絶縁膜３０が設けられていなくてもよい。
実施例５の半導体装置では、実施例２の半導体装置と同様に、ドリフト領域５８が、低濃度領域５８ａとバッファ領域５８ｂを有している。実施例５の半導体装置のその他の構成は、実施例４の半導体装置と等しい。バッファ領域５８ｂのｎ型不純物濃度は、カソード領域６０のｎ型不純物濃度よりも低く、低濃度領域５８ａのｎ型不純物濃度よりも高い。ホール阻止領域７０のｐ型不純物濃度は、バッファ領域５８ｂのｎ型不純物濃度よりも低い。低濃度領域５８ａは、実施例１～４のドリフト領域５８と略同じｎ型不純物濃度を有している。バッファ領域５８ｂは、ドリフト領域５８の下端部に設けられている。バッファ領域５８ｂは、カソード領域６０の上面、電流制限領域６２の上面、コレクタ領域６４の上面、及び、ホール阻止領域７０の上面及び側面に接している。低濃度領域５８ａは、バッファ領域５８ｂの上部に設けられている。低濃度領域５８ａは、バッファ領域５８ｂの上面と、ボディ領域５２の下面に接している。低濃度領域５８ａの厚みは、バッファ領域５８ｂの厚みよりも遥かに厚い。このように、ホール阻止領域７０を有する半導体装置にバッファ領域５８ｂを設けても、実施例３、４と同様に、ホール阻止領域７０によってリカバリ電流を抑制することができる。
なお、実施例３～５では、ホール阻止領域７０が電流制限領域６２に接していたが、ホール阻止領域７０が電流制限領域６２に接していなくてもよい。このような構成でも、ホール阻止領域７０によってホールがカソード領域６０に流入することをある程度抑制することができる。但し、ホール阻止領域７０が電流制限領域６２に接している方が、ホール阻止領域７０にホールが流入し易くなるので、より効果的にカソード領域６０へのホールの流入を抑制することができる。
また、実施例３～５では、境界１５にホール阻止領域７０が設けられていたが、境界１５に必ずしもホール阻止領域７０が設けられていなくてもよい。すなわち、境界１５以外の位置にのみホール阻止領域７０が設けられていてもよい。
また、実施例３～５では、ホール阻止領域７０がカソード領域６０の上面の一部を覆っていたが、ホール阻止領域７０がカソード領域６０の上面全体を覆っていてもよい。このような構成でも、ホール阻止領域７０に流入したホールの一部がカソード領域６０に流れるので、ダイオードとして動作することが可能である。但し、カソード領域６０の上面全体をホール阻止領域７０が覆っていると、ダイオードのオン状態において流れる電流が必要以上に抑制され、オン状態において生じる損失が高くなる場合がある。したがって、実施例３～５のように、ホール阻止領域７０がカソード領域６０の上面の一部を覆っている（すなわち、カソード領域６０の上面の他の一部がドリフト領域５８に接している）ことが好ましい。
図２１、２２は、実施例６の半導体装置を示している。実施例６の半導体装置では、実施例２の半導体装置と同様に、ダイオード範囲１４内にも、トレンチ２２、ゲート絶縁膜２４、ゲート電極２６及び層間絶縁膜３０が設けられている。但し、実施例６において、ダイオード範囲１４内に、トレンチ２２、ゲート絶縁膜２４、ゲート電極２６及び層間絶縁膜３０が設けられていなくてもよい。
実施例６の半導体装置では、ボディ領域５２とドリフト領域５８の間に、ｎ型のバリア領域７２とｐ型の下部ボディ領域７４が配置されている。実施例６の半導体装置のその他の構成は、実施例２の半導体装置と等しい。バリア領域７２は、ボディ領域５２に対して下側から接している。下部ボディ領域７４は、バリア領域７２に対して下側から接しており、ドリフト領域５８に対して上側から接している。バリア領域７２と下部ボディ領域７４は、ゲート絶縁膜２４に接している。ＩＧＢＴがオンするときには、ＩＧＢＴ範囲１６内のボディ領域５２と下部ボディ領域７４にチャネルが形成される。これによって、エミッタ領域５０とドリフト領域５８が接続され、ＩＧＢＴがオンする。ダイオードがオンするときには、アノード領域５６からバリア領域７２と下部ボディ領域７４を通ってドリフト領域５８へ電流が流れる。バリア領域７２のｎ型不純物濃度が比較的低いので、バリア領域７２を貫通して電流が流れることができる。実施例６の半導体装置でも、実施例２の半導体装置と同様に、リカバリ電流の集中を抑制することができる。また、バリア領域７２と下部ボディ領域７４を、実施例１、３、４、または５の半導体装置に設けてもよい。
本明細書が開示する技術要素について、以下に列記する。なお、以下の各技術要素は、それぞれ独立して有用なものである。
本明細書が開示する一例の半導体装置においては、半導体基板をその厚み方向に沿って平面視したときに、各カソード領域が、第１方向に沿って長く伸びていてもよい。また、各カソード領域の第１方向における長さが、半導体基板の厚みより長くてもよい。
このような構成によれば、電流が各カソード領域に流れるときに、電流が第１方向に拡散して流れる。これによって、各カソード領域の温度上昇を抑制することができる。
本明細書が開示する一例の半導体装置においては、ダイオード範囲が、各カソード領域の上面の少なくとも一部に接しているｐ型のホール阻止領域を有していてもよい。また、ドリフト領域が、ホール阻止領域の上面に接していてもよい。
このような構成によれば、ダイオードがオンしているときに、ドリフト領域からカソード領域へのホールの流入が、ホール阻止領域によって抑制される。これによって、リカバリ電流を抑制することができる。
本明細書が開示する一例の半導体装置においては、ホール阻止領域が、各カソード領域の上面の一部に接していてもよい。また、ドリフト領域が、ホール阻止領域が存在しない範囲で、カソード領域の上面に接していてもよい。
このような構成によれば、ドリフト領域からカソード領域へのホールの流入量を適正な量に制御することができる。したがって、ダイオードがオンしているときに生じる損失と、ダイオードがリカバリ動作しているときに生じる損失とのバランスを取ることができる。
本明細書が開示する一例の半導体装置においては、ホール阻止領域が、カソード領域の第１方向における端部の上面に接している。
この構成によれば、カソード領域の第１方向における端部に電流が集中することを抑制することができる。
本明細書が開示する一例の半導体装置においては、ホール阻止領域が、少なくとも１つの電流制限領域に接していてもよい。
この構成によれば、ダイオードがオンしているときにドリフト領域からホール阻止領域に流入したホールが、電流制限領域を介して下部電極へ流れる。これによって、ドリフト領域からホール阻止領域にホールが流入し易くなり、カソード領域へのホールの流入をより効果的に抑制することができる。
本明細書が開示する一例の半導体装置においては、ホール阻止領域が、第２方向に長く伸びており、複数のカソード領域の上面に接していてもよい。
この構成によれば、１つのホール阻止領域によって複数のカソード領域へのホールの流入を抑制することができる。
本明細書が開示する一例の半導体装置においては、各ダイオード範囲が、複数のホール阻止領域を備えていてもよい。
この構成によれば、カソード領域へのホールの流入をより適切に抑制することができる。
本明細書が開示する一例の半導体装置においては、ドリフト領域が、カソード領域の上面に接するとともにカソード領域よりもｎ型不純物濃度が低いバッファ領域と、バッファ領域の上面に接するとともにバッファ領域よりもｎ型不純物濃度が低い低濃度領域を有していてもよい。また、ホール阻止領域のｐ型不純物濃度が、コレクタ領域のｐ型不純物濃度、電流制限領域のｐ型不純物濃度、及び、バッファ領域のｎ型不純物濃度よりも低くてもよい。
このようにホール阻止領域のｐ型不純物濃度を低くすることで、ダイオードがオンしているときにホール阻止領域にホールが流入し易くなる。これによって、カソード領域へのホールの流入を効果的に抑制することができる。
本明細書が開示する一例の半導体装置においては、半導体基板を厚み方向に沿って平面視したときに、トレンチが、第２方向に沿って長く伸びていてもよい。
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。
１０ ：半導体装置
１１ ：素子領域
１２ ：半導体基板
１４ ：ダイオード範囲
１５ ：境界
１６ ：ＩＧＢＴ範囲
２２ ：トレンチ
２４ ：ゲート絶縁膜
２６ ：ゲート電極
３０ ：層間絶縁膜
３２ ：上部電極
３４ ：下部電極
５０ ：エミッタ領域
５２ ：ボディ領域
５４ ：ＩＧＢＴボディ領域
５６ ：アノード領域
５８ ：ドリフト領域
６０ ：カソード領域
６２ ：電流制限領域
６４ ：コレクタ領域
７０ ：ホール阻止領域

Claims (11)

  1. 半導体装置であって、
    半導体基板と、
    前記半導体基板の上面に配置された上部電極と、
    前記半導体基板の下面に配置された下部電極と、
    トレンチと、
    ゲート絶縁膜と、
    ゲート電極、
    を有しており、
    前記半導体基板が、複数のダイオード範囲と複数のＩＧＢＴ範囲を備えており、
    前記半導体基板をその厚み方向に沿って平面視したときに、第１方向に沿って前記ＩＧＢＴ範囲と前記ダイオード範囲が交互に配列されており、
    前記各ダイオード範囲が、前記下部電極に接する範囲に、複数のｎ型のカソード領域と、複数のｐ型の電流制限領域を備えており、
    前記半導体基板を前記厚み方向に沿って平面視したときに、前記各ダイオード範囲内において、前記第１方向と交差する第２方向に沿って前記カソード領域と前記電流制限領域が交互に配列されており、
    前記各ＩＧＢＴ範囲が、前記下部電極に接する範囲に、ｐ型のコレクタ領域を備えており、
    前記各ＩＧＢＴ範囲内の前記コレクタ領域が、隣接する前記ダイオード範囲内の前記各カソード領域に接しており、
    前記各ダイオード範囲内において、複数の前記カソード領域が、複数の前記電流制限領域によって分離されており、
    ２つの前記ＩＧＢＴ範囲によって挟まれた前記各ダイオード範囲内の前記各カソード領域が、前記第１方向における一方の端部である第１端部から前記第１方向における他方の端部である第２端部まで連続的に伸びており、前記第１端部において前記コレクタ領域の１つに接しており、前記第２端部において前記コレクタ領域の別の１つに接しており、
    前記半導体基板が、
    前記ダイオード範囲と前記ＩＧＢＴ範囲に跨って分布しており、前記カソード領域、前記電流制限領域及び前記コレクタ領域の上部に配置されているｎ型のドリフト領域と、
    前記ダイオード範囲と前記ＩＧＢＴ範囲に跨って分布しており、前記ドリフト領域の上部に配置されており、前記各ダイオード範囲内と前記各ＩＧＢＴ範囲内で前記上部電極に接しているｐ型のボディ領域と、
    前記ＩＧＢＴ範囲内に配置されており、前記上部電極に接しており、前記ボディ領域によって前記ドリフト領域から分離されているｎ型のエミッタ領域、
    を有しており、
    前記トレンチが、前記半導体基板の上面から前記エミッタ領域と前記ボディ領域を貫通して前記ドリフト領域に達する深さまで伸びており、
    前記ゲート絶縁膜が、前記トレンチの内面を覆っており、
    前記ゲート電極が、前記トレンチ内に配置されており、前記ゲート絶縁膜によって前記半導体基板から絶縁されている、
    半導体装置。
  2. 前記半導体基板を前記厚み方向に沿って平面視したときに、前記各カソード領域が、前記第１方向に沿って長く伸びている請求項１の半導体装置。
  3. 前記各カソード領域の前記第１方向における長さが、前記半導体基板の厚みよりも長い請求項２の半導体装置。
  4. 前記ダイオード範囲が、前記各カソード領域の上面の少なくとも一部に接しているｐ型のホール阻止領域を有しており、
    前記ドリフト領域が、前記ホール阻止領域の上面に接している、
    請求項１～３のいずれか一項の半導体装置。
  5. 前記ホール阻止領域が、前記各カソード領域の上面の一部に接しており、
    前記ドリフト領域が、前記ホール阻止領域が存在しない範囲で、前記カソード領域の上面に接している、
    請求項４の半導体装置。
  6. 前記ホール阻止領域が、前記カソード領域の前記第１方向における端部の上面に接している請求項５の半導体装置。
  7. 前記ホール阻止領域が、少なくとも１つの前記電流制限領域に接している、請求項４～６のいずれか一項の半導体装置。
  8. 前記ホール阻止領域が、前記第２方向に長く伸びており、複数の前記カソード領域の上面に接している請求項７の半導体装置。
  9. 前記各ダイオード範囲が、複数の前記ホール阻止領域を備えている請求項８の半導体装置。
  10. 前記ドリフト領域が、前記カソード領域の上面に接するとともに前記カソード領域よりもｎ型不純物濃度が低いバッファ領域と、前記バッファ領域の上面に接するとともに前記バッファ領域よりもｎ型不純物濃度が低い低濃度領域、を有しており、
    前記ホール阻止領域のｐ型不純物濃度が、前記コレクタ領域のｐ型不純物濃度、前記電流制限領域のｐ型不純物濃度、及び、前記バッファ領域のｎ型不純物濃度よりも低い、
    請求項４～９のいずれか一項の半導体装置。
  11. 前記半導体基板を前記厚み方向に沿って平面視したときに、前記トレンチが、前記第２方向に沿って長く伸びている請求項１～１０のいずれか一項の半導体装置。
JP2018002859A 2018-01-11 2018-01-11 半導体装置 Active JP7151084B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2018002859A JP7151084B2 (ja) 2018-01-11 2018-01-11 半導体装置
CN201811640218.8A CN110034113B (zh) 2018-01-11 2018-12-29 半导体装置
US16/236,678 US10700054B2 (en) 2018-01-11 2018-12-31 Semiconductor apparatus
KR1020190001794A KR102131288B1 (ko) 2018-01-11 2019-01-07 반도체 장치
EP19150890.2A EP3511987B1 (en) 2018-01-11 2019-01-09 Semiconductor apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018002859A JP7151084B2 (ja) 2018-01-11 2018-01-11 半導体装置

Publications (2)

Publication Number Publication Date
JP2019125597A JP2019125597A (ja) 2019-07-25
JP7151084B2 true JP7151084B2 (ja) 2022-10-12

Family

ID=65013523

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018002859A Active JP7151084B2 (ja) 2018-01-11 2018-01-11 半導体装置

Country Status (5)

Country Link
US (1) US10700054B2 (ja)
EP (1) EP3511987B1 (ja)
JP (1) JP7151084B2 (ja)
KR (1) KR102131288B1 (ja)
CN (1) CN110034113B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109979935A (zh) * 2017-12-28 2019-07-05 富士电机株式会社 半导体装置及半导体装置的制造方法
CN111066149B (zh) * 2018-03-15 2024-02-06 富士电机株式会社 半导体装置
JP7352344B2 (ja) * 2018-08-15 2023-09-28 株式会社東芝 半導体装置
JP2022169322A (ja) * 2021-04-27 2022-11-09 株式会社デンソー 半導体装置
KR102607644B1 (ko) * 2023-08-28 2023-11-29 주식회사 더블유알지코리아 농도차 구조를 이용한 rc-igbt
KR102607643B1 (ko) * 2023-08-28 2023-11-29 주식회사 더블유알지코리아 플로팅 구조를 이용한 rc-igbt

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010171385A (ja) 2008-12-24 2010-08-05 Denso Corp 半導体装置
US20120132954A1 (en) 2010-11-25 2012-05-31 Denso Corporation Semiconductor device
JP2013080796A (ja) 2011-10-03 2013-05-02 Toyota Central R&D Labs Inc 半導体装置
JP2015177057A (ja) 2014-03-14 2015-10-05 株式会社東芝 半導体装置
WO2017146148A1 (ja) 2016-02-23 2017-08-31 富士電機株式会社 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5103830B2 (ja) 2006-08-28 2012-12-19 三菱電機株式会社 絶縁ゲート型半導体装置
CN107068733B (zh) 2011-07-27 2020-08-11 丰田自动车株式会社 半导体器件
JP5742711B2 (ja) 2011-12-28 2015-07-01 株式会社デンソー 半導体装置
JP6022774B2 (ja) * 2012-01-24 2016-11-09 トヨタ自動車株式会社 半導体装置
JP6142813B2 (ja) * 2014-02-10 2017-06-07 トヨタ自動車株式会社 半導体装置
JP2015154000A (ja) * 2014-02-18 2015-08-24 トヨタ自動車株式会社 半導体装置および半導体装置の製造方法
JP2016058428A (ja) 2014-09-05 2016-04-21 株式会社東芝 半導体装置
JP6281548B2 (ja) * 2015-09-17 2018-02-21 トヨタ自動車株式会社 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010171385A (ja) 2008-12-24 2010-08-05 Denso Corp 半導体装置
US20120132954A1 (en) 2010-11-25 2012-05-31 Denso Corporation Semiconductor device
JP2012129504A (ja) 2010-11-25 2012-07-05 Denso Corp 半導体装置
JP2013080796A (ja) 2011-10-03 2013-05-02 Toyota Central R&D Labs Inc 半導体装置
JP2015177057A (ja) 2014-03-14 2015-10-05 株式会社東芝 半導体装置
WO2017146148A1 (ja) 2016-02-23 2017-08-31 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
KR20190085857A (ko) 2019-07-19
KR102131288B1 (ko) 2020-07-07
EP3511987B1 (en) 2021-03-03
US20190214379A1 (en) 2019-07-11
CN110034113B (zh) 2023-04-28
US10700054B2 (en) 2020-06-30
CN110034113A (zh) 2019-07-19
EP3511987A1 (en) 2019-07-17
JP2019125597A (ja) 2019-07-25

Similar Documents

Publication Publication Date Title
JP7151084B2 (ja) 半導体装置
JP6221974B2 (ja) 半導体装置
JP6022774B2 (ja) 半導体装置
JP4967236B2 (ja) 半導体素子
US9793343B2 (en) Semiconductor device
CN110034184B (zh) 半导体装置
TW201635528A (zh) 半導體裝置
JP6260605B2 (ja) 半導体装置
KR20180097462A (ko) 반도체장치
JP2008258262A (ja) Ｉｇｂｔ
JP7251454B2 (ja) スイッチング素子
US20190280109A1 (en) Semiconductor device
JP7147510B2 (ja) スイッチング素子
JP7396037B2 (ja) 半導体装置
US20230420453A1 (en) Semiconductor device
WO2024029153A1 (ja) 絶縁ゲート型バイポーラトランジスタ
US20240186371A1 (en) Switching element
US9318589B2 (en) Insulated gate bipolar transistor
US20230290849A1 (en) Semiconductor device
JP7302469B2 (ja) 半導体装置
JP7139812B2 (ja) 絶縁ゲートバイポーラトランジスタ
JP7263978B2 (ja) 半導体装置
JP2018182216A (ja) 半導体装置
JP2022139077A (ja) 電界効果トランジスタ
JP2022164607A (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200401

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220412

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220830

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220912

R151 Written notification of patent or utility model registration

Ref document number: 7151084

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151