JP7396037B2

JP7396037B2 - 半導体装置

Info

Publication number: JP7396037B2
Application number: JP2019235273A
Authority: JP
Inventors: 圭一近藤
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2019-12-25
Filing date: 2019-12-25
Publication date: 2023-12-12
Anticipated expiration: 2039-12-25
Also published as: JP2021103750A

Description

本明細書が開示する技術は、半導体装置に関する。

特許文献１には、ＩＧＢＴ（insulated gate bipolar transistor）領域とダイオード領域に区画された半導体基板を備える半導体装置が開示されている。この半導体装置では、半導体基板の下面を被覆するように下部電極が設けられており、半導体基板の上面を被覆するように上部電極が設けられている。ＩＧＢＴ領域内には、上部電極がエミッタ電極となり、下部電極がコレクタ電極となるように、ＩＧＢＴが設けられている。ダイオード領域内には、上部電極がアノード電極となり、下部電極がカソード電極となるようにダイオードが設けられている。ダイオードは、ＩＧＢＴに対して逆並列に接続されており、フリーホイーリングダイオードとして動作することができる。

特開２０１８－０７３９１１号公報

特許文献１でも指摘されているように、この種の半導体装置では、ダイオードが動作するモードにおいて、ＩＧＢＴ領域からダイオード領域へのキャリア流入が問題となっている。このようなＩＧＢＴ領域からダイオード領域に流入するキャリアによって、ダイオードの逆回復特性が悪化してしまう。本明細書は、ＩＧＢＴ領域とダイオード領域に区画された半導体基板を備える半導体装置において、ＩＧＢＴ領域からダイオード領域へのキャリアの流入を抑える技術を提供する。

本明細書が開示する半導体装置の１つの実施形態は、ＩＧＢＴ領域とダイオード領域に区画された半導体基板と、前記半導体基板の下面を被覆するように設けられている下部電極と、前記半導体基板の上面を被覆するように設けられている上部電極と、前記ＩＧＢＴ領域に位置する前記半導体基板の上面から深部に向けて延びている複数のトレンチゲート部と、を備えることができる。前記半導体基板は、第１導電型のドリフト領域と、第２導電型のボディ領域と、第１導電型のエミッタ領域と、第２導電型のアノード領域と、単層又は多段の第１導電型のバリア領域と、を有することができる。前記ドリフト領域は、前記ＩＧＢＴ領域と前記ダイオード領域の双方に設けられている。前記ボディ領域は、前記ＩＧＢＴ領域に位置する前記ドリフト領域上に設けられており、隣り合う前記トレンチゲート部の間に配置されている。前記エミッタ領域は、前記ボディ領域上に設けられており、前記上部電極に接している。前記アノード領域は、前記ダイオード領域に位置する前記ドリフト領域上に設けられている。単層又は多段の前記バリア領域は、前記ＩＧＢＴ領域のうちの前記ダイオード領域に隣接した境界部のみに配置されており、前記境界部に位置する前記ボディ領域に埋設しており、前記ボディ領域を厚み方向に分断するように設けられている。ここで、前記ＩＧＢＴ領域に設けられている前記トレンチゲート部は、アクティブゲートであってもよく、ダミーゲートであってもよい。例えば、前記ＩＧＢＴ領域の全体にアクティブゲートが設けられていてもよく、又は、前記ＩＧＢＴ領域のうちの前記境界部にはダミーゲートが設けられ、前記境界部以外の前記ＩＧＢＴ領域にアクティブゲートが設けられてもよい。

上記実施形態の半導体装置では、前記境界部のみに単層又は多段の前記バリア領域が設けられている。これにより、上記半導体装置では、ダイオードが動作するモードにおいて、前記ＩＧＢＴ領域のうちの前記境界部から前記ダイオード領域に流入するキャリアを抑制することができる。この結果、上記半導体装置では、ダイオードの逆回復特性の悪化が抑えられる。また、上記実施形態の半導体装置では、前記境界部以外に位置する前記ボディ領域には前記バリア領域が設けられていない。仮に、前記境界部に設けられているような前記バリア領域が前記ＩＧＢＴ領域の全体に一様に設けられていると、閾値の低下等のＩＧＢＴの電気的特性の悪化が問題となる。このように、上記実施形態の半導体装置では、ＩＧＢＴの電気的特性の悪化を抑えながら、ダイオードの逆回復特性の悪化も抑えることができる。

本明細書が開示する半導体装置の他の１つの実施形態は、ＩＧＢＴ領域とダイオード領域に区画された半導体基板と、前記半導体基板の下面を被覆するように設けられている下部電極と、前記半導体基板の上面を被覆するように設けられている上部電極と、前記ＩＧＢＴ領域に位置する前記半導体基板の上面から深部に向けて延びている複数のトレンチゲート部と、を備えることができる。前記半導体基板は、第１導電型のドリフト領域と、第２導電型のボディ領域と、第１導電型のエミッタ領域と、第２導電型のアノード領域と、単層又は多段の第１導電型の境界内バリア領域と、単層又は多段の第１導電型の境界外バリア領域と、を有することができる。前記ドリフト領域は、前記ＩＧＢＴ領域と前記ダイオード領域の双方に設けられている。前記ボディ領域は、前記ＩＧＢＴ領域に位置する前記ドリフト領域上に設けられており、隣り合う前記トレンチゲート部の間に配置されている。前記エミッタ領域は、前記ボディ領域上に設けられており、前記上部電極に接している。前記アノード領域は、前記ダイオード領域に位置する前記ドリフト領域上に設けられている。単層又は多段の前記境界内バリア領域は、前記ＩＧＢＴ領域のうちの前記ダイオード領域に隣接した境界部に配置されており、前記境界部に位置する前記ボディ領域に埋設しており、前記ボディ領域を厚み方向に分断するように設けられている。単層又は多段の前記境界外バリア領域は、前記境界部以外の前記ＩＧＢＴ領域に位置する前記ボディ領域に埋設しており、前記ボディ領域を厚み方向に分断するように設けられている。前記半導体基板の厚み方向において、前記境界内バリア領域の厚みが、前記境界外バリア領域の厚みよりも厚い。前記境界内バリア領域と前記境界外バリア領域の厚みの対比は、これらの領域が多段で構成されている場合、多段の領域の合計の厚みを用いて対比される。ここで、前記ＩＧＢＴ領域に設けられている前記トレンチゲート部は、アクティブゲートであってもよく、ダミーゲートであってもよい。例えば、前記ＩＧＢＴ領域の全体にアクティブゲートが設けられていてもよく、又は、前記ＩＧＢＴ領域のうちの前記境界部にはダミーゲートが設けられ、前記境界部以外の前記ＩＧＢＴ領域にアクティブゲートが設けられてもよい。

上記実施形態の半導体装置では、前記境界部に単層又は多段の前記境界内バリア領域が設けられている。これにより、上記半導体装置では、ダイオードが動作するモードにおいて、前記ＩＧＢＴ領域のうちの前記境界部から前記ダイオード領域に流入するキャリアを抑制することができる。この結果、上記半導体装置では、ダイオードの逆回復特性の悪化が抑えられる。また、上記実施形態の半導体装置では、前記境界部以外の前記ＩＧＢＴ領域にも前記境界外バリア領域が設けられている。しかしながら、前記境界外バリア領域の厚みは、前記境界内バリア領域の厚みよりも薄い。仮に、前記境界内バリア領域が前記ＩＧＢＴ領域の全体に一様に設けられていると、閾値の低下等のＩＧＢＴの電気的特性の悪化が問題となる。このように、上記実施形態の半導体装置では、ＩＧＢＴの電気的特性の悪化を抑えながら、ダイオードの逆回復特性の悪化も抑えることができる。

本明細書が開示する半導体装置の他の１つの実施形態は、ＩＧＢＴ領域とダイオード領域に区画された半導体基板と、前記半導体基板の下面を被覆するように設けられている下部電極と、前記半導体基板の上面を被覆するように設けられている上部電極と、前記ＩＧＢＴ領域に位置する前記半導体基板の上面から深部に向けて延びている複数のトレンチゲート部と、を備えることができる。前記半導体基板は、第１導電型のドリフト領域と、第２導電型のボディ領域と、第１導電型のエミッタ領域と、第１導電型のバリア領域と、第２導電型のアノード領域と、を有することができる。前記ドリフト領域は、前記ＩＧＢＴ領域と前記ダイオード領域の双方に設けられている。前記ボディ領域は、前記ＩＧＢＴ領域のうちの前記ダイオード領域に隣接した境界部以外に位置する前記ドリフト領域上に設けられており、隣り合う前記トレンチゲート部の間に配置されている。前記エミッタ領域は、前記ボディ領域上に設けられており、前記上部電極に接している。前記バリア領域は、前記境界部に位置する前記ドリフト領域上に設けられており、隣り合う前記トレンチゲート部の間に配置されている。前記アノード領域は、前記ダイオード領域に位置する前記ドリフト領域上に設けられている。ここで、前記ＩＧＢＴ領域に設けられている前記トレンチゲート部は、アクティブゲートであってもよく、ダミーゲートであってもよい。例えば、前記ＩＧＢＴ領域の全体にアクティブゲートが設けられていてもよく、又は、前記ＩＧＢＴ領域のうちの前記境界部にはダミーゲートが設けられ、前記境界部以外の前記ＩＧＢＴ領域にアクティブゲートが設けられてもよい。

上記実施形態の半導体装置では、前記境界部に前記ボディ領域に代えて前記バリア領域が設けられている。これにより、上記半導体装置では、ダイオードが動作するモードにおいて、前記ＩＧＢＴ領域の前記境界部から前記ダイオード領域に流入するキャリアを抑制することができる。この結果、上記半導体装置では、ダイオードの逆回復特性の悪化が抑えられる。また、上記実施形態の半導体装置では、前記境界部以外の前記ＩＧＢＴ領域には前記ボディ領域が設けられており、前記バリア領域が設けられていない。仮に、前記境界部以外の前記ＩＧＢＴ領域にも前記バリア領域が設けられていると、閾値の低下等のＩＧＢＴの電気的特性の悪化が問題となる。このように、上記実施形態の半導体装置では、ＩＧＢＴの電気的特性の悪化を抑えながら、ダイオードの逆回復特性の悪化も抑えることができる。

半導体装置の平面図を模式的に示す。半導体装置の１つの実施形態の要部断面図であり、図１のＩＩ－ＩＩ線における要部断面図を模式的に示す。半導体装置の他の１つの実施形態の要部断面図であり、図１のＩＩ－ＩＩ線における要部断面図を模式的に示す。半導体装置の他の１つの実施形態の要部断面図であり、図１のＩＩ－ＩＩ線における要部断面図を模式的に示す。半導体装置の他の１つの実施形態の要部断面図であり、図１のＩＩ－ＩＩ線における要部断面図を模式的に示す。半導体装置の他の１つの実施形態の要部断面図であり、図１のＩＩ－ＩＩ線における要部断面図を模式的に示す。半導体装置の他の１つの実施形態の要部断面図であり、図１のＩＩ－ＩＩ線における要部断面図を模式的に示す。

図１に示すように、半導体装置１０は、半導体基板１２を有している。半導体基板１２は、シリコン製の基板である。なお、以下では、半導体基板１２の厚み方向をｚ方向といい、半導体基板１２の上面に平行な一方向をｘ方向といい、半導体基板１２の上面に平行かつｘ方向に直交する方向をｙ方向という。図１に示すように、半導体基板１２は、２つの素子領域１８と、素子領域１８の周囲に配置されている耐圧領域１９を有している。各素子領域１８は、ＩＧＢＴ領域２０とダイオード領域４０に区画されている。各素子領域１８内において、ＩＧＢＴ領域２０とダイオード領域４０が、ｙ方向に交互に設けられている。ＩＧＢＴ領域２０内にはＩＧＢＴを構成するための構造が設けられており、ダイオード領域４０内にはダイオードを構成するための構造が設けられている。

図２に示すように、半導体装置１０は、上部電極１４と下部電極１６を有している。上部電極１４は、半導体基板１２の上面１２ａ（表面）を被覆するように配置されている。下部電極１６は、半導体基板１２の下面１２ｂ（裏面）を被覆するように配置されている。このように、半導体装置１０は、縦型デバイスとして構成されている。上部電極１４は、ＩＧＢＴのエミッタ電極とダイオードのアノード電極を兼ねている。下部電極１６は、ＩＧＢＴのコレクタ電極とダイオードのカソード電極を兼ねている。

半導体基板１２内には、コレクタ領域３０とカソード領域４８が設けられている。半導体基板１２の下面１２ｂに露出する位置に、コレクタ領域３０とカソード領域４８が設けられている。コレクタ領域３０は、ｐ型不純物を含むｐ型領域であり、下部電極１６にオーミック接触している。カソード領域４８は、ｎ型不純物を含むｎ型領域であり、下部電極１６にオーミック接触している。半導体基板１２の下面１２ｂに露出する位置において、ＩＧＢＴ領域２０の全体にコレクタ領域３０が設けられており、ダイオード領域４０の全体にカソード領域４８が設けられている。言い換えると、半導体基板１２をｚ方向（半導体基板１２の厚み方向）に沿ってみたときに、ＩＧＢＴ領域２０に位置する半導体基板１２の下面に露出する位置にコレクタ領域３０が設けられており、ダイオード領域４０に位置する半導体基板１２の下面に露出する位置にカソード領域４８が設けられている。このように、半導体基板１２は、コレクタ領域３０が設けられている範囲がＩＧＢＴ領域２０として区画され、カソード領域４８が設けられている範囲がダイオード領域４０として区画されている。なお、半導体装置１０では、ＩＧＢＴ領域２０のうちのダイオード領域４０に隣接する範囲を特に、境界部６０という。境界部６０の幅は、特に限定されるものではないが、半導体基板１２の厚みよりも大きくてもよい。

半導体基板１２は、さらに、バッファ領域２８、ドリフト領域２６、多段のバリア領域２５ａ，２５ｂ、ボディ領域２４、ボディコンタクト領域２３、エミッタ領域２２、アノード領域４２、及び、アノードコンタクト領域４１を有している。

バッファ領域２８は、カソード領域４８よりもｎ型不純物が低いｎ型領域である。バッファ領域２８は、ＩＧＢＴ領域２０とダイオード領域４０に跨って分布している。バッファ領域２８は、ＩＧＢＴ領域２０内では、コレクタ領域３０の上部に配置されており、コレクタ領域３０に接している。バッファ領域２８は、ダイオード領域４０内では、カソード領域４８の上部に配置されており、カソード領域４８に接している。

ドリフト領域２６は、バッファ領域２８よりもｎ型不純物濃度が低いｎ型領域である。ドリフト領域２６は、ＩＧＢＴ領域２０とダイオード領域４０に跨って分布している。ドリフト領域２６は、ＩＧＢＴ領域２０及びダイオード領域４０内において、バッファ領域２８の上部に配置されており、バッファ領域２８に接している。

ボディ領域２４は、ｐ型不純物を含むｐ型領域である。ボディ領域２４は、ＩＧＢＴ領域２０内に配置されている。ボディ領域２４は、ＩＧＢＴ領域２０に位置するドリフト領域２６の上部に配置されており、ドリフト領域２６に接している。

ボディコンタクト領域２３は、ボディ領域２４よりもｐ型不純物濃度が高いｐ型領域である。ボディコンタクト領域２３は、ＩＧＢＴ領域２０内に配置されている。ボディコンタクト領域２３は、ＩＧＢＴ領域２０に位置するボディ領域２４の上部に部分的に配置されており、ボディ領域２４に接している。ボディコンタクト領域２３は、ボディ領域２４によってドリフト領域２６から分離されている。ボディコンタクト領域２３は、半導体基板１２の上面１２ａに露出する位置に配置されており、上部電極１４に対してオーミック接触している。

エミッタ領域２２は、ドリフト領域２６よりもｎ型不純物濃度が高いｎ型領域である。エミッタ領域２２は、ＩＧＢＴ領域２０内に配置されている。エミッタ領域２２は、ＩＧＢＴ領域２０に位置するボディ領域２４の上部に部分的に配置されており、ボディ領域２４に接している。エミッタ領域２２は、ボディ領域２４によってドリフト領域２６から分離されている。エミッタ領域２２は、ボディコンタクト領域２３が存在しない範囲であって、半導体基板１２の上面１２ａに露出する位置に配置されている。エミッタ領域２２は、上部電極１４に対してオーミック接触している。

アノード領域４２は、ｐ型不純物を含むｐ型領域である。アノード領域４２は、ダイオード領域４０内に配置されている。アノード領域４２は、ダイオード領域４０に位置するドリフト領域２６の上部に配置されており、ドリフト領域２６に接している。

アノードコンタクト領域４１は、アノード領域４２よりもｐ型不純物濃度が高いｐ型領域である。アノードコンタクト領域４１は、ダイオード領域４０内に配置されている。アノードコンタクト領域４１は、ダイオード領域４０に位置するアノード領域４２の上部の全体に配置されており、アノード領域４２に接している。アノードコンタクト領域４１は、アノード領域４２によってドリフト領域２６から分離されている。アノードコンタクト領域４１は、半導体基板１２の上面１２ａを含む範囲に配置されており、上部電極１４に対してオーミック接触している。ここで、この例では、アノードコンタクト領域４１がアノード領域４２の上部の全体に配置されているが、この例に代えて、ホール注入を抑えるために、アノードコンタクト領域４１の一部がｎ型領域に置換されていてもよい。

多段のバリア領域２５ａ，２５ｂの各々は、ｎ型不純物を含むｎ型領域である。多段のバリア領域２５ａ，２５ｂは、ＩＧＢＴ領域２０のうちの境界部６０内に選択的に配置されており、境界部６０のボディ領域２４内に埋設して設けられている。多段のバリア領域２５ａ，２５ｂの電位はフローティングである。多段のバリア領域２５ａ，２５ｂは、半導体基板１２の浅い側に配置されている上側バリア領域２５ａと、半導体基板１２の深い側に配置されている下側バリア領域２５ｂと、を有している。上側バリア領域２５ａと下側バリア領域２５ｂの各々は、ボディ領域２４を上下に分離するように、半導体基板１２の面内方向（ｘｙ平面に平行な面内方向）に沿って延びて設けられている。上側バリア領域２５ａは、ボディ領域２４によってエミッタ領域２２及び下側バリア領域２５ｂから隔てられている。下側バリア領域２５ｂは、ボディ領域２４によってドリフト領域２６及び上側バリア領域２５ａから隔てられている。なお、上側バリア領域２５ａとエミッタ領域２２の間に存在するボディ領域２４の厚みが、１μｍ以上であるのが望ましい。上側バリア領域２５ａとエミッタ領域２２が短絡するのを防止することができる。なお、この例では、バリア領域２５ａ，２５ｂが２段で構成されている形態を例示しているが、バリア領域２５ａ，２５ｂはより多くの段数で構成されていてもよい。

半導体装置１０は、さらに、複数のアクティブゲート３３と、複数のダミーゲート５３と、を有している。

複数のアクティブゲート３３は、ＩＧＢＴ領域２０に位置する半導体基板１２の上面１２ａに設けられている。複数のアクティブゲート３３の各々は、ｘ方向に長く伸びているとともに、ｙ方向に間隔を開けて配列されている。複数のアクティブゲート３３の各々は、半導体基板１２の上面１２ａからボディ領域２４を貫通してドリフト領域２６に達する深さまで伸びている。複数のアクティブゲート３３の各々は、ゲート絶縁膜３２によって半導体基板１２から絶縁されているゲート電極３４を有している。各ゲート電極３４の上部には、層間絶縁膜３６が配置されている。各ゲート電極３４は、層間絶縁膜３６によって上部電極１４から絶縁されている。

ＩＧＢＴ領域２０のうちの境界部６０以外では、隣り合うアクティブゲート３３の間にエミッタ領域２２、ボディコンタクト領域２３、ボディ領域２４及びドリフト領域２６が配置されている。アクティブゲート３３の側面には、エミッタ領域２２、ボディ領域２４及びドリフト領域２６が接している。このため、アクティブゲート３３のゲート電極３４に電圧を印加し、ゲート電極３４の電位をエミッタ電位よりも高くすると、ボディ領域２４にｎ型チャネルが形成され、エミッタ領域２２とドリフト領域２６が導通する。

ＩＧＢＴ領域２０のうちの境界部６０では、隣り合うアクティブゲート３３の間にエミッタ領域２２、ボディコンタクト領域２３、ボディ領域２４、多段のバリア領域２５ａ，２５ｂ及びドリフト領域２６が配置されている。アクティブゲート３３の側面には、エミッタ領域２２、ボディ領域２４、多段のバリア領域２５ａ，２５ｂ及びドリフト領域２６が接している。このため、アクティブゲート３３のゲート電極３４に電圧を印加し、ゲート電極３４の電位をエミッタ電位よりも高くすると、ボディ領域２４にｎ型チャネルが形成され、エミッタ領域２２と多段のバリア領域２５とドリフト領域２６が導通する。なお、ＩＧＢＴ領域２０のうちの境界部６０では、アクティブゲート３３に代えて、後述のダミーゲート５３が設けられていてもよい。

複数のダミーゲート５３は、ダイオード領域４０に位置する半導体基板１２の上面１２ａに設けられている。複数のダミーゲート５３の各々は、ｘ方向に長く伸びているとともに、ｙ方向に間隔を開けて配列されている。複数のダミーゲート５３の各々は、半導体基板１２の上面１２ａからアノード領域４２を貫通してドリフト領域２６に達する深さまで伸びている。複数のダミーゲート５３の各々は、ダミーゲート絶縁膜５２によって半導体基板１２から絶縁されているダミーゲート電極５４を有している。各ダミーゲート電極５４は、上部電極１４に接触しており、上部電極１４に電気的に接続されている。

次に、半導体装置１の動作について説明する。ＩＧＢＴが動作するモードでは、下部電極１６が上部電極１４よりも高い電位となるように、下部電極１６と上部電極１４の間に電圧が印加されている。このＩＧＢＴが動作するモードでは、アクティブゲート３３のゲート電極３４がエミッタ電位よりも高い電位となる。なお、ダミーゲート５３は上部電極１４に短絡しており、エミッタ電位のままである。このＩＧＢＴが動作するモードでは、ＩＧＢＴ領域２０において、アクティブゲート３３の側面に接するボディ領域２４にｎ型チャネルが形成され、そのｎ型チャネルを介してエミッタ領域２２からドリフト領域２６に電子が注入され、コレクタ領域３０からドリフト領域２６にホールが注入され、ＩＧＢＴ領域２０のＩＧＢＴがオンとなる。このように、ＩＧＢＴが動作するモードでは、ＩＧＢＴ領域２０の下部電極１６から上部電極１４に向けて電流が流れる。

ダイオードが動作するモードは、上部電極１４が下部電極１６よりも高い電位となるように、下部電極１６と上部電極１４の間に電圧が印加されている。このダイオードが動作するモードでは、ＩＧＢＴ領域２０において、アクティブゲート３３の側面のｎ型チャネルが消失し、ＩＧＢＴ領域２０のＩＧＢＴがオフとなる。

ダイオード領域４０の上部電極１４と下部電極１６の間には、アノードコンタクト領域４１、アノード領域４２、ドリフト領域２６、バッファ領域２８及びカソード領域４８によってｐｎダイオードが形成されている。このため、ダイオードが動作するモードでは、上部電極１４が下部電極１６よりも高い電位となっているので、ダイオード領域４０のｐｎダイオードがオンする。すなわち、下部電極１６から、カソード領域４８、バッファ領域２８、ドリフト領域２６、アノード領域４２及びアノードコンタクト領域４１を介して上部電極１４へ向かって電子が流れる。同時に、上部電極１４から、アノードコンタクト領域４１及びアノード領域４２を介してドリフト領域２６へホールが流れる。このように、ダイオードが動作するモードでは、ダイオード領域４０の上部電極１４から下部電極１６に向けて還流電流が流れる。

また、境界部６０にも、ボディコンタクト領域２３、ボディ領域２４、ドリフト領域２６、バッファ領域２８及びカソード領域４８によって、寄生ダイオードが形成されている。このため、ダイオードが動作するモードにおいて、境界部６０の寄生ダイオードもオンし、境界部６０からダイオード領域４０にホールが流入する。このようなホールの流入量が多いと、ダイオードの逆回復特性が悪化（例えば、スイッチング速度の低下）してしまう。

半導体装置１０では、境界部６０に多段のバリア領域２５ａ，２５ｂが選択的に設けられている。このような多段のバリア領域２５ａ，２５ｂは、ホールに対してエネルギー障壁を形成し、境界部６０のボディ領域２４からのホール注入を抑えることができる。多段のバリア領域２５ａ，２５ｂの段数が多いほど、境界部６０のボディ領域２４からのホール注入をより効果的に抑えることができる。また、多段のバリア領域２５ａ，２５ｂの各々の膜厚の合計（上側バリア領域２５ａの膜厚と下側バリア領域２５ｂの膜厚の合計）が大きいほど、境界部６０のボディ領域２４からのホール注入をより効果的に抑えることができる。このように、半導体装置１０では、ＩＧＢＴ領域２０のうちの境界部６０からダイオード領域４０に流入するホールを抑制することができる。この結果、半導体装置１０では、逆回復特性の悪化が抑えられる。

また、多段のバリア領域２５ａ，２５ｂは、境界部６０に選択的に設けられており、境界部６０以外のＩＧＢＴ領域２０及びダイオード領域４０には設けられていない。仮に、境界部６０以外のＩＧＢＴ領域２０にも多段のバリア領域２５ａ，２５ｂが設けられていると、ＩＧＢＴの閾値の低下が問題となる。また、ダイオード領域４０にも多段のバリア領域２５ａ，２５ｂが設けられていると、ダイオードの順方向電圧の増加が問題となる。このように、半導体装置１０では、ＩＧＢＴの閾値の低下及びダイオードの順方向電圧の増加を抑えながら、ダイオードの逆回復特性の悪化も抑えることができる。

また、半導体装置１０では、境界部６０に設けられているボディコンタクト領域２３が、境界部６０以外のＩＧＢＴ領域２０に設けられているボディコンタクト領域２３と同一の濃度及び深さを有している。この例に代えて、境界部６０のボディコンタクト領域２３の濃度及び／又は厚みを薄くすると、境界部６０のボディ領域２４からのホール注入を抑えることができる。しかしながら、このような構成では、ＩＧＢＴが動作するモードにおいて、境界部６０からのホールの排出が抑えられ、ラッチアップ耐量が低下する虞がある。一方、半導体装置１０では、境界部６０に設けられているボディコンタクト領域２３の濃度及び厚みが、境界部６０以外のＩＧＢＴ領域２０に設けられているボディコンタクト領域２３と同一となるように形成されており、そのようなラッチアップ耐量の低下が抑えられている。

以下、図面を参照し、他の実施形態の半導体装置を説明する。なお、上記半導体装置１０と共通する構成要素については共通の符号を付し、その説明を省略する。

図３に示す半導体装置１００は、境界部６０に設けられているバリア領域２５が単層で構成されている例である。この半導体装置１００でも、半導体装置１０と同様に、ＩＧＢＴの閾値の低下及びダイオードの順方向電圧の増加を抑えながら、ダイオードの逆回復特性の悪化も抑えることができる。

図４に示す半導体装置２００は、ＩＧＢＴ領域２０のうちの境界部６０以外のボディ領域２４及びダイオード領域４０のアノード領域４２に上側バリア領域２５ａが設けられている例である。ＩＧＢＴ領域２０のうちの境界部６０以外のボディ領域２４に上側バリア領域２５ａが設けられていると、ＩＧＢＴが動作したときのホール蓄積効果によってオン電圧が低下する。また、ダイオード領域４０のアノード領域４２に上側バリア領域２５ａが設けられていると、ダイオードが動作するときのホール注入が抑えられる。このように、ＩＧＢＴ領域２０のうちの境界部６０以外のボディ領域２４及びダイオード領域４０のアノード領域４２に上側バリア領域２５ａが設けられていると、様々な利点が得られる、さらに、半導体装置２００では、半導体基板１２の厚み方向において、境界部６０のボディ領域２４に設けられている境界内バリア領域（この例では、上側バリア領域２５ａと下側バリア領域２５ｂ）の合計の厚みが、境界部６０以外のボディ領域２４に設けられている境界外バリア領域（この例では、上側バリア領域２５ａ）の厚みよりも厚い。さらに、半導体装置２００では、半導体基板１２の厚み方向において、境界部６０のボディ領域２４に設けられている境界内バリア領域（この例では、上側バリア領域２５ａと下側バリア領域２５ｂ）の合計の厚みが、ダイオード領域４０に位置するアノード領域４２に設けられているｎ型半導体領域（この例では、上側バリア領域２５ａ）の厚みよりも厚い。これらの関係が成立している半導体装置２００では、ＩＧＢＴの閾値の低下及びダイオードの順方向電圧の増加を抑えながら、ダイオードの逆回復特性の悪化も抑えることができる。

図５に示す半導体装置３００は、アノード領域４２が上部電極１４にショットキー接触している例である。ダイオード領域４０に構成されるダイオードは、ｐｎダイオードだけでなく、ショットキーダイオードであってもよい。

図６に示す半導体装置４００は、境界部６０にエミッタ領域２２が設けられていない例である。境界部６０には、ＩＧＢＴが構成されていなくてもよい。

図７に示す半導体装置５００は、境界部６０にエミッタ領域２２及びボディ領域２４が設けられておらず、ボディ領域２４に代えてｎ型のバリア領域１２５が設けられている例である。この半導体装置５００でも、半導体装置１０と同様に、ＩＧＢＴの閾値の低下及びダイオードの順方向電圧の増加を抑えながら、ダイオードの逆回復特性の悪化も抑えることができる。

以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。

１０：半導体装置
１２：半導体基板
１４：上部電極
１６：下部電極
２０：ＩＧＢＴ領域
２２：エミッタ領域
２３：ボディコンタクト領域
２４：ボディ領域
２５ａ：上側バリア領域
２５ｂ：下側バリア領域
２６：ドリフト領域
２８：バッファ領域
３０：コレクタ領域
３３：アクティブゲート
４０：ダイオード領域
４１：アノードコンタクト領域
４２：アノード領域
４８：カソード領域
５３：ダミーゲート
６０：境界部

Claims

ＩＧＢＴ領域とダイオード領域に区画された半導体基板と、
前記半導体基板の下面を被覆するように設けられている下部電極と、
前記半導体基板の上面を被覆するように設けられている上部電極と、
前記ＩＧＢＴ領域に位置する前記半導体基板の上面から深部に向けて延びている複数のトレンチゲート部と、を備えており、
前記半導体基板は、第１導電型のドリフト領域と、第２導電型のボディ領域と、第１導電型のエミッタ領域と、第２導電型のアノード領域と、単層又は多段の第１導電型のバリア領域と、を有しており、
前記ドリフト領域は、前記ＩＧＢＴ領域と前記ダイオード領域の双方に設けられており、
前記ボディ領域は、前記ＩＧＢＴ領域に位置する前記ドリフト領域上に設けられており、隣り合う前記トレンチゲート部の間に配置されており、
前記エミッタ領域は、前記ボディ領域上に設けられており、前記上部電極に接しており、
前記アノード領域は、前記ダイオード領域に位置する前記ドリフト領域上に設けられており、
単層又は多段の前記バリア領域は、前記ＩＧＢＴ領域のうちの前記ダイオード領域に隣接した境界部のみに配置されており、前記境界部に位置する前記ボディ領域に埋設しており、前記ボディ領域を厚み方向に分断するように設けられている、半導体装置。
ＩＧＢＴ領域とダイオード領域に区画された半導体基板と、
前記半導体基板の下面を被覆するように設けられている下部電極と、
前記半導体基板の上面を被覆するように設けられている上部電極と、
前記ＩＧＢＴ領域に位置する前記半導体基板の上面から深部に向けて延びている複数のトレンチゲート部と、を備えており、
前記半導体基板は、第１導電型のドリフト領域と、第２導電型のボディ領域と、第１導電型のエミッタ領域と、第２導電型のアノード領域と、単層又は多段の第１導電型の境界内バリア領域と、単層又は多段の第１導電型の境界外バリア領域と、を有しており、
前記ドリフト領域は、前記ＩＧＢＴ領域と前記ダイオード領域の双方に設けられており、
前記ボディ領域は、前記ＩＧＢＴ領域に位置する前記ドリフト領域上に設けられており、隣り合う前記トレンチゲート部の間に配置されており、
前記エミッタ領域は、前記ボディ領域上に設けられており、前記上部電極に接しており、
前記アノード領域は、前記ダイオード領域に位置する前記ドリフト領域上に設けられており、
単層又は多段の前記境界内バリア領域は、前記ＩＧＢＴ領域のうちの前記ダイオード領域に隣接した境界部に位置する前記ボディ領域に埋設しており、前記ボディ領域を厚み方向に分断するように設けられており、
単層又は多段の前記境界外バリア領域は、前記境界部以外の前記ＩＧＢＴ領域に位置する前記ボディ領域に埋設しており、前記ボディ領域を厚み方向に分断するように設けられており、
前記半導体基板の厚み方向において、前記境界内バリア領域の厚みが、前記境界外バリア領域の厚みよりも厚い、半導体装置。
ＩＧＢＴ領域とダイオード領域に区画された半導体基板と、
前記半導体基板の下面を被覆するように設けられている下部電極と、
前記半導体基板の上面を被覆するように設けられている上部電極と、
前記ＩＧＢＴ領域に位置する前記半導体基板の上面から深部に向けて延びている複数のトレンチゲート部と、を備えており、
前記半導体基板は、第１導電型のドリフト領域と、第２導電型のボディ領域と、第１導電型のエミッタ領域と、第１導電型のバリア領域と、第２導電型のアノード領域と、を有しており、
前記ドリフト領域は、前記ＩＧＢＴ領域と前記ダイオード領域の双方に設けられており、
前記ボディ領域は、前記ＩＧＢＴ領域のうちの前記ダイオード領域に隣接した境界部以外に位置する前記ドリフト領域上に設けられており、隣り合う前記トレンチゲート部の間に配置されており、
前記エミッタ領域は、前記ボディ領域上に設けられており、前記上部電極に接しており、
前記バリア領域は、前記境界部に位置する前記ドリフト領域上に設けられており、隣り合う前記トレンチゲート部の間に配置されており、
前記アノード領域は、前記ダイオード領域に位置する前記ドリフト領域上に設けられている、半導体装置。