JP4915481B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4915481B2
JP4915481B2 JP2010547887A JP2010547887A JP4915481B2 JP 4915481 B2 JP4915481 B2 JP 4915481B2 JP 2010547887 A JP2010547887 A JP 2010547887A JP 2010547887 A JP2010547887 A JP 2010547887A JP 4915481 B2 JP4915481 B2 JP 4915481B2
Authority
JP
Japan
Prior art keywords
region
layer
boundary
diffusion
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010547887A
Other languages
English (en)
Other versions
JPWO2010143288A1 (ja
Inventor
明高 添野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Application granted granted Critical
Publication of JP4915481B2 publication Critical patent/JP4915481B2/ja
Publication of JPWO2010143288A1 publication Critical patent/JPWO2010143288A1/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）素子領域とダイオード素子領域とが同一半導体基板に形成された半導体装置に関する。
特許文献１に、ＩＧＢＴ素子領域と還流用のダイオード素子領域とが同一半導体基板に形成された半導体装置が開示されている。半導体基板には、裏面層、Ｎ−層、Ｎ層、Ｐ層が順に積層されており、Ｐ層の表面の一部にＮ＋層が設けられている。半導体基板の表面側から、Ｐ層およびＮ層を貫通し、Ｎ−層に達するトレンチゲートが設けられている。トレンチゲートは、Ｎ＋層と接している。裏面層としては、Ｐ＋層もしくはＮ＋層が形成されている。裏面層がＰ＋層となっている領域がＩＧＢＴ素子領域となり、裏面層がＮ＋層となっている領域がダイオード素子領域となる。ＩＧＢＴ素子領域では、ドリフト領域となるＮ−層とボディ領域となるＰ層との間に設けられているＮ層によって、Ｐ層との界面近傍のＮ層に正孔が蓄積される。その結果、ＩＧＢＴ動作時のオン電圧が低減される。
特開２００５−５７２３５号公報
ＩＧＢＴ素子領域とダイオード素子領域との境界近傍においては、ＩＧＢＴ素子領域とダイオード素子領域との間でキャリアが移動する場合がある。例えば、ＩＧＢＴ動作時には、ＩＧＢＴ素子領域において、ボディ領域との界面近傍のドリフト領域に引き寄せられたキャリアが、ダイオード素子領域のアノード領域側に移動する。その結果、ＩＧＢＴ素子領域のドリフト領域におけるキャリア密度が減少してドリフト領域の抵抗が大きくなり、ＩＧＢＴ動作時のオン電圧が高くなってしまう。また、ダイオード素子領域に還流電流が流れている状態でＩＧＢＴ素子領域をオン状態に切換えると、ダイオード素子領域に逆回復電流が流れる。このダイオードの逆回復時には、ダイオード素子領域の外部に蓄積されたキャリアがダイオード素子領域へと移動する。その結果、ダイオードの逆回復電流が大きくなって、素子破壊が起こり易くなる。
本発明の半導体装置では、ＩＧＢＴ素子領域と、ダイオード素子領域と、ＩＧＢＴ素子領域とダイオード素子領域との間に設けられた境界領域とが同一半導体基板内に形成されている。ＩＧＢＴ素子領域は、第１導電型のコレクタ領域と、コレクタ領域に対して半導体基板の表面側に設けられた第２導電型の第１ドリフト領域と、第１ドリフト領域に対して半導体基板の表面側に設けられた第１導電型の第１ボディ領域と、第１ボディ領域の表面に設けられた第２導電型のエミッタ領域と、第１ボディ領域内に設けられ、第１ボディ領域によって第１ドリフト領域およびエミッタ領域と隔離されている第２導電型のキャリア蓄積領域と、半導体基板の表面側から第１ボディ領域を貫通して第１ドリフト領域に達するトレンチゲートとを備えている。ダイオード素子領域は、第２導電型のカソード領域と、カソード領域に対して半導体基板の表面側に設けられた第２導電型の第２ドリフト領域と、第２ドリフト領域に対して半導体基板の表面側に設けられた第１導電型の第２ボディ領域とを備えている。境界領域は、第２導電型の第１拡散領域と、第１拡散領域に対して半導体基板の表面側に設けられた第１導電型の第２拡散領域と、第２拡散領域内に設けられ、第２拡散領域によって第１拡散領域と隔離されている第２導電型の第３拡散領域とを備えている。ＩＧＢＴ素子領域の第１ドリフト領域が境界領域の第１拡散領域に接しており、ダイオード素子領域の第２ドリフト領域が境界領域の第１拡散領域に接している。ＩＧＢＴ素子領域の第１ボディ領域が境界領域の第２拡散領域に接しており、ダイオード素子領域の第２ボディ領域が境界領域の第２拡散領域に接している。
上記の半導体装置によれば、境界領域では、第１導電型の第２拡散領域内に第２導電型の第３拡散領域が設けられている。これによって、ＩＧＢＴ動作時には、半導体基板の裏面側から表面側に移動するキャリアが、境界領域を通過して、ダイオード素子領域へ移動することを抑制することができる。その結果、ＩＧＢＴ素子領域において、ボディ領域近傍のドリフト領域におけるキャリア蓄積量を高くし、オン電圧を低減させることができる。
また、ダイオード動作時には、半導体基板の表面側から裏面側に移動するキャリアが、境界領域に移動することを抑制することができる。その結果、境界領域のドリフト領域におけるキャリア蓄積量を低くすることができる。このため、ダイオードの逆回復時には、逆回復電流を低減することができ、素子破壊が起こりにくくなる。
上記の半導体装置では、境界領域の第３拡散領域が、ＩＧＢＴ素子領域のキャリア蓄積領域に接するまで伸びていることが好ましい。ＩＧＢＴ動作時のキャリア移動抑制効果をより向上させることができる。
上記の半導体装置では、境界領域の第３拡散領域と、ＩＧＢＴ素子領域のキャリア蓄積領域とは、同一の半導体層によって形成されていてもよい。半導体装置の製造工程において、キャリア蓄積領域と第３拡散領域とを同時に形成することができるため、半導体装置の製造工程の手間やコストを増大させることがない。
実施例１の半導体装置の断面図である。 図１の半導体装置のＩＧＢＴ動作時の状態を模式的に示す図である。 図１の半導体装置のダイオード動作時の状態を模式的に示す図である。 変形例の半導体装置の断面図である。
以下、本発明の実施例１について、図面を参照しながら説明する。本実施例では、第１導電型をＰ型とし、第２導電型をＮ型とした場合を例示して説明する。図１は、本実施例に係る半導体装置１００の断面図である。図２は、図１に示す半導体装置１００のＩＧＢＴ動作時の状態を模式的に示す図であり、図３は、図１に示す半導体装置１００のダイオード動作時の状態を模式的に示す図である。図２、図３では、図１に示す半導体装置１００の各構成について符号を省略している。図２、図３において、丸で囲んだプラス記号は、正孔を示している。
半導体装置１００は、半導体基板１０、裏面電極４０、ダイオード表面電極４１、ＩＧＢＴ表面電極４２とを備えている。半導体装置１００は、半導体基板１０に形成された、ダイオード素子領域１と、ＩＧＢＴ素子領域２と、境界領域３と、周辺耐圧部４とを備えている。半導体基板１０は、第１Ｎ＋層１１と、第１Ｎ＋層１１に隣接する第１Ｐ＋層１２と、第１Ｎ＋層１１および第１Ｐ＋層１２の表面に積層された第１Ｎ層１３およびＮ−層１４とを備えている。
図１に示すように、ダイオード素子領域１は半導体基板１０の第１Ｎ＋層１１の上面側の領域であって、その裏面側には裏面電極４０が設けられており、その表面側にはダイオード表面電極４１が設けられている。ダイオード素子領域１では、第２ドリフト領域としてのＮ−層１４の表面に第２ボディ領域としての第１Ｐ層１５１が積層されている。第１Ｐ層１５１の表面には、アノード領域としての第２Ｐ＋層１７１が設けられている。
ダイオード素子領域１では、第１Ｎ＋層１１はカソード領域、第１Ｎ層１３、Ｎ−層１４、第１Ｐ層１５１は導電領域、第２Ｐ＋層１７１はアノード領域として利用される。
図１に示すように、ＩＧＢＴ素子領域２は半導体基板１０の第１Ｐ＋層１２の上面側の領域であって、その裏面側には裏面電極４０が設けられており、その表面側にはＩＧＢＴ表面電極４２が設けられている。ＩＧＢＴ素子領域２では、Ｎ−層１４の表面に第２Ｐ層１５２、第２Ｎ層１６１、第３Ｐ層１５３が積層されている。第３Ｐ層１５３の表面には、第３Ｐ＋層１７２と第２Ｎ＋層１８１が設けられている。すなわち、ＩＧＢＴ素子領域２では、第２Ｎ層１６１は、第２Ｐ層１５２によってＮ−層１４と隔離されており、第３Ｐ層１５３によって第３Ｐ＋層１７２および第２Ｎ＋層１８１と隔離されている。ＩＧＢＴ素子領域２と周辺耐圧部４との境界には、半導体基板１０の表面側からＮ−層１４まで伸びる第４Ｐ層３０１が設けられている。第４Ｐ層３０１の下端は、第２Ｐ層１５２の下端よりも深くまで伸びている。
ＩＧＢＴ素子領域２では、半導体基板１０の上表面からＮ−層１４に向けて、複数のトレンチゲート１９が設けられている。トレンチゲート１９の下端部の深さは、第２Ｐ層１５２の下端部よりも深く、第４Ｐ層３０１の下端部よりも浅い。トレンチゲート１９は、トレンチ１９１内に形成されたゲート絶縁膜１９２、およびその内部に充填されているゲート電極１９３を備えている。ゲート電極１９３とＩＧＢＴ表面電極４２との間には、層間絶縁膜３２が設けられている。第２Ｎ＋層１８１はトレンチゲート１９に接している。
ＩＧＢＴ素子領域２では、第１Ｐ＋層１２はコレクタ領域、第１Ｎ層１３はバッファ領域、Ｎ−層１４は第１ドリフト領域、第２Ｐ層１５２および第３Ｐ層１５３は第１ボディ領域、第２Ｎ＋層１８１はエミッタ領域、第３Ｐ＋層１７２はボディコンタクト領域として利用される。また、第２Ｎ層１６１は、キャリア蓄積領域として利用される。
境界領域３は、ダイオード素子領域１とＩＧＢＴ素子領域２との間に設けられた不活性領域である。境界領域３においては、半導体基板１０の表面側に表面電極とのコンタクトが形成されていない。本実施例においては、境界領域３内には、第１Ｎ＋層１１と第１Ｐ＋層１２との境界があり、その境界の上層側には、第１Ｎ層１３、Ｎ−層１４が積層されている。本実施例では、境界領域３には、半導体基板１０の表面側からＮ−層１４まで伸びる第５Ｐ層３０２が設けられている。第５Ｐ層３０２は、境界領域３とＩＧＢＴ素子領域２との境界、および、境界領域３とダイオード素子領域１との境界に沿って、半導体基板１０の表面側から裏面側へと伸びている。第５Ｐ層３０２を半導体基板１０の平面方向（図１に示す横方向）に貫通する第３Ｎ層１６２が設けられており、第３Ｎ層１６２のＩＧＢＴ素子領域２側の端部は、ＩＧＢＴ素子領域２に設けられた第２Ｎ層１６１に接するまで伸びている。第３Ｎ層１６２のダイオード素子領域１側の端部は、ダイオード素子領域１の一部に侵入している。上記のとおり、境界領域３は、Ｎ型の第１拡散領域としてのＮ−層１４と、Ｎ−層１４に対して半導体基板１０の表面側に設けられたＰ型の第２拡散領域としての第５Ｐ層３０２と、Ｎ型の第３拡散領域としての第３Ｎ層１６２とを備えている。第３Ｎ層１６２は、第５Ｐ層３０２内に設けられており、第５Ｐ層３０２によって、Ｎ−層１４と第３Ｎ層１６２とは隔離されている。また、第３Ｎ層１６２が、ＩＧＢＴ素子領域２に設けられたＮ型のキャリア蓄積領域としての第２Ｎ層１６１に接するまで伸びている。
尚、本実施例では、第２Ｎ層１６１と第３Ｎ層１６２は、同一の層として半導体基板１０に形成されている。半導体装置１００の製造工程において、第２Ｎ層１６１を形成する工程で同時に第３Ｎ層１６２を形成することができるため、製造工程での手間やコストが大幅に増大することがない。
上記のとおり、半導体装置は１００、ＩＧＢＴ素子領域２と、ダイオード素子領域１と、ＩＧＢＴ素子領域２とダイオード素子領域１との間に設けられた境界領域３とを同一半導体基板１０に備えている逆導通型の半導体装置である。ＩＧＢＴ素子領域２の第１ドリフト領域、ダイオード素子領域１の第２ドリフト領域、境界領域３の第１拡散領域は、同一の層であるＮ−層１４として半導体基板１０に形成されている。これによって、ＩＧＢＴ素子領域の第１ドリフト領域が境界領域の第１拡散領域に接しており、ダイオード素子領域の第２ドリフト領域が境界領域の第１拡散領域に接している状態となっている。ＩＧＢＴ素子領域２の第１ボディ領域である第２Ｐ層１５２および第３Ｐ層１５３は、境界領域３の第２拡散領域である第５Ｐ層３０２に接しており、ダイオード素子領域１の第２ボディ領域である第１Ｐ層１５１は、境界領域３の第２拡散領域である第５Ｐ層３０２に接している。そして、境界領域３に設けられたＮ型の第３拡散領域としての第３Ｎ層１６２が、ＩＧＢＴ素子領域２に設けられたＮ型のキャリア蓄積領域としての第２Ｎ層１６１に接するまで伸びている。
次に、半導体装置１００の動作について説明する。
＜ＩＧＢＴ動作時＞
裏面電極４０の電位Ｖａをダイオード表面電極４１の電位Ｖｂ、ＩＧＢＴ表面電極４２の電位Ｖｃよりも高電位とし（Ｖａ＞Ｖｂ，Ｖｃ）、ゲート電極１９３に正電圧（正バイアス）を印加すると、ＩＧＢＴ素子領域２では、第１ボディ領域である第２Ｐ層１５２および第３Ｐ層１５３において、トレンチゲート１９の近傍にチャネルが形成される。このチャネルを通って、多数キャリアである電子がエミッタ領域である第２Ｎ＋層１８１から第１ドリフト領域であるＮ−層１４に注入される。また、コレクタ領域である第１Ｐ＋層１２から第１Ｎ層１３及びＮ−層１４へ正孔が注入される。少数キャリアである正孔がＮ−層１４に注入されると、ドリフト領域であるＮ−層１４において伝導率変調が起こり、Ｎ−層１４の抵抗が低くなる。このように電子と正孔が移動することによって、半導体装置の裏面側（コレクタ領域側）から表面側（エミッタ領域側）に向かうＩＧＢＴ電流が流れる。一方、ダイオード素子領域１では電流は流れない。
上記のように、ゲート電極１９３に正電圧を印加すると、トレンチゲート１９の近傍に電子密度が高い領域が形成される。この電子密度の高い領域にさらに正孔が引き寄せられ、図２に示すように、ＩＧＢＴ素子領域２では、第２Ｐ層１５２との境界近傍のＮ−層１４に正孔密度が高い領域が形成される。本実施例では、ボディ領域である第２Ｐ層１５２と第３Ｐ層１５３の間に、キャリア蓄積層としての第２Ｎ層１６１が設けられている。このため、第２Ｎ層１６１が設けられていない場合と比較して、第２Ｐ層１５２との境界近傍のＮ−層１４における正孔密度を高くすることができる。
本実施例では、さらに、境界領域３に第３Ｎ層１６２が設けられており、第３Ｎ層１６２と、ＩＧＢＴ素子領域２に設けられた第２Ｎ層１６１とが接している。このため、図２に破線で示す正孔の移動を抑制することができる。すなわち、第３Ｎ層１６２が境界領域３に設けられていることによって、正孔が、第５Ｐ層３０２等を通過してダイオード素子領域１の第２Ｐ＋層１７１に移動することを抑制することができる。境界領域３に第３Ｎ層１６２が設けられていない場合と比較して、第２Ｐ層１５２との境界近傍のＮ−層１４における正孔密度をより高くすることができる。
＜ダイオード動作時＞
次に、ＩＧＢＴ素子領域２をオン状態からオフ状態に切り換え、ダイオード素子領域１を動作させて、還流電流が流れるようにする。裏面電極４０の電位Ｖａをダイオード表面電極４１の電位Ｖｂ、ＩＧＢＴ表面電極４２の電位Ｖｃよりも低くすると（Ｖａ＜Ｖｂ，Ｖｃ）、図３に示すように、ダイオード素子領域１では、アノード領域である第２Ｐ＋層１７１から、第２ボディ領域である第１Ｐ層１５１を介して、第２ドリフト領域であるＮ−層１４に正孔が注入される。これによって、第２Ｐ＋層１７１（アノード領域）から第１Ｐ層１５１、Ｎ−層１４、第１Ｎ層１３を介して第１Ｎ＋層１１（カソード領域）へダイオード電流（還流電流）が流れる。ＩＧＢＴ素子領域２では電流は流れない。
本実施例では、さらに、境界領域３に第３Ｎ層１６２が設けられており、第３Ｎ層１６２と、ＩＧＢＴ素子領域２に設けられた第２Ｎ層１６１とが接している。このため、図３に破線で示す正孔の移動を抑制することができる。すなわち、第３Ｎ層１６２が境界領域３に設けられていることによって、正孔が、第５Ｐ層３０２等を通過してダイオード素子領域１から境界領域３のＮ−層１４へ移動することを抑制することができる。ＩＧＢＴ素子領域２に第２Ｎ層１６１が設けられており、境界領域３に第３Ｎ層１６２が設けられていない場合と比較して、境界領域３のＮ−層１４に正孔が蓄積することが抑制される。
＜ダイオード逆回復時＞
次に、ダイオード素子領域に還流電流が流れている状態でＩＧＢＴ素子領域をオン状態に切換える。すなわち、裏面電極４０の電位Ｖａをダイオード表面電極４１の電位Ｖｂ、ＩＧＢＴ表面電極４２の電位Ｖｃよりも高電位とし（Ｖａ＞Ｖｂ，Ｖｃ）、ゲート電極１９３に正電圧（正バイアス）を印加する。この場合、ダイオード素子領域１に逆回復電流が流れる。ダイオードの逆回復時には、ダイオード素子領域１の外部に蓄積されたキャリアがダイオード素子領域１へと移動する。ダイオードの逆回復時には、Ｎ−層１４に蓄積した正孔は、第１Ｐ層１５１および第２Ｐ＋層１７１の側に排出され、Ｎ−層１４に蓄積した電子は、第１Ｎ層１３、第１Ｎ＋層１１側に排出される。この逆回復時のキャリアの移動によって発生する電流を、逆回復電流という。逆回復電流は、Ｎ−層１４に蓄積したキャリア量が多いほど大きくなる。逆回復電流が大きくなり過ぎると、素子破壊が起こり易くなる。
本実施例によれば、ダイオード動作時に、境界領域３のＮ−層１４に正孔が蓄積することが抑制されるため、ダイオード逆回復時に、逆回復電流を小さくすることができる。これによって、ダイオードの逆回復時の素子破壊を抑制することができる。
尚、境界領域３の構成は、上記の実施例に限定されない。例えば、境界領域３の構成は、図４に示すような構成であってもよい。図４に示す半導体装置４００は、図１に示す半導体装置１００と、境界領域３の構成が異なっている。図４に示す境界領域３では、第６Ｐ層３１２は、ダイオード素子領域１の第１Ｐ層１５１、ＩＧＢＴ素子領域２の第２Ｐ層１５２と同じ深さに形成されている。第６Ｐ層３１２内には、第３Ｎ層１６２が形成されており、第６Ｐ層３１２によって、第３Ｎ層１６２と、Ｎ−層１４とは隔離されている。さらに、第６Ｐ層３１２には、半導体基板１０の表面側から第６Ｐ層３１２、第３Ｎ層１６２を貫通し、Ｎ−層１４に達するトレンチ３９が設けられている。半導体装置４００のその他の構成については、半導体装置１００と同様であるため、重複説明を省略する。
境界領域は、半導体基板と表面電極とのコンタクトが形成されていない不活性領域であり、ダイオード素子領域とＩＧＢＴ素子領域との間に設けられている。境界領域においては、半導体基板は、第２導電型の第１拡散領域と、第１導電型の第２拡散領域と、第２拡散領域内に設けられ、第２拡散領域によって第１拡散領域と隔離されている第２導電型の第３拡散領域とを備えていればよい。境界領域に設けられた、「半導体基板と表面電極とのコンタクトが形成されていない領域」の面積は、ダイオード素子領域やＩＧＢＴ素子領域といった活性領域に設けられた「半導体基板と表面電極とのコンタクトが形成されていない領域」の面積と比べて、大きい。
具体的には、境界領域においては、半導体基板は、第２導電型の第１拡散領域の表面側に、第１導電型の第２拡散領域が積層され、その第２拡散領域内に、第２拡散領域によって第１拡散領域と隔離されている第２導電型の第３拡散領域が設けられているものであって、例えば、下記の（ａ）〜（ｃ）のうち、少なくとも１つを満たす構成を備えていればよい。
（ａ）第２拡散領域は、ＩＧＢＴ素子領域の第１ボディ領域の下端（図１では、第２Ｐ層１５２の下端）およびダイオード素子領域の第２ボディ領域の下端（図１では、第１Ｐ層１５１の下端）よりも深い位置まで形成された拡散領域（図１では、第５Ｐ層３０２）である。
（ｂ）第２拡散領域は、ＩＧＢＴ素子領域の第１ボディ領域（図４では、第２Ｐ層１５２）、ダイオード素子領域の第２ボディ領域（図４では、第１Ｐ層１５１）と同じ深さに形成された拡散領域（図４では、第６Ｐ層３１２）である。かつ、半導体基板の表面側から第２拡散領域（図４では第６Ｐ層３１２）を貫通し、第１拡散領域（図４ではＮ−層１４）に達するトレンチ（図４ではトレンチ３９）が形成されている。
（ｃ）第１拡散領域の裏面側（第２拡散領域と接しない側）に、ダイオード素子領域のカソード領域となる第２導電型の拡散領域（実施例１では、第１Ｎ＋層１１）と、ＩＧＢＴ素子領域のコレクタ領域となる第１導電型の拡散領域（実施例１では、第１Ｐ＋層１２）との境界がある。
尚、境界領域の第３拡散領域と、ＩＧＢＴ素子領域のキャリア蓄積領域とが接していない場合であっても、第３拡散領域が境界領域に設けられていることによって、キャリアが移動する経路を狭くすることができる。このため、ＩＧＢＴ動作時のオン電圧低減効果や、ダイオードの逆回復電流の低減効果を得ることはできる。また、第３拡散領域は、ＩＧＢＴ素子領域と境界領域との境界から、ダイオード素子領域と境界領域の境界に達するまで形成されている必要はなく、その一部に形成されているものであってもよい。この場合、第３拡散領域は、よりＩＧＢＴ素子領域に近い側に形成されることが好ましい。また、上記の実施例では、第３拡散領域は、ＩＧＢＴ素子領域のキャリア蓄積領域と同一の半導体層によって形成されていたが、第３拡散領域とキャリア蓄積領域は、別の半導体層によって形成されていてもよい。
以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

Claims (3)

  1. ＩＧＢＴ素子領域と、
    ダイオード素子領域と、
    ＩＧＢＴ素子領域とダイオード素子領域との間に設けられた境界領域とが同一半導体基板内に形成されている半導体装置であって、
    ＩＧＢＴ素子領域は、
    第１導電型のコレクタ領域と、
    コレクタ領域に対して半導体基板の表面側に設けられた第２導電型の第１ドリフト領域と、
    第１ドリフト領域に対して半導体基板の表面側に設けられた第１導電型の第１ボディ領域と、
    第１ボディ領域の表面に設けられた第２導電型のエミッタ領域と、
    第１ボディ領域内に設けられ、第１ボディ領域によって第１ドリフト領域およびエミッタ領域と隔離されている第２導電型のキャリア蓄積領域と、
    半導体基板の表面側から第１ボディ領域を貫通して第１ドリフト領域に達するトレンチゲートとを備えており、
    ダイオード素子領域は、
    第２導電型のカソード領域と、
    カソード領域に対して半導体基板の表面側に設けられた第２導電型の第２ドリフト領域と、
    第２ドリフト領域に対して半導体基板の表面側に設けられた第１導電型の第２ボディ領域とを備えており、
    境界領域は、
    第２導電型の第１拡散領域と、
    第１拡散領域に対して半導体基板の表面側に設けられた第１導電型の第２拡散領域と、
    第２拡散領域内に設けられ、第２拡散領域によって第１拡散領域と隔離されている第２導電型の第３拡散領域とを備えており、
    ＩＧＢＴ素子領域の第１ドリフト領域が境界領域の第１拡散領域に接しており、ダイオード素子領域の第２ドリフト領域が境界領域の第１拡散領域に接しており、
    ＩＧＢＴ素子領域の第１ボディ領域が境界領域の第２拡散領域に接しており、ダイオード素子領域の第２ボディ領域が境界領域の第２拡散領域に接している半導体装置。
  2. 境界領域の第３拡散領域は、ＩＧＢＴ素子領域のキャリア蓄積領域に接するまで伸びている請求項１に記載の半導体装置。
  3. 境界領域の第３拡散領域と、ＩＧＢＴ素子領域のキャリア蓄積領域とは、同一の半導体層によって形成されている請求項２に記載の半導体装置。
JP2010547887A 2009-06-11 2009-06-11 半導体装置 Expired - Fee Related JP4915481B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2009/060685 WO2010143288A1 (ja) 2009-06-11 2009-06-11 半導体装置

Publications (2)

Publication Number Publication Date
JP4915481B2 true JP4915481B2 (ja) 2012-04-11
JPWO2010143288A1 JPWO2010143288A1 (ja) 2012-11-22

Family

ID=43308556

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010547887A Expired - Fee Related JP4915481B2 (ja) 2009-06-11 2009-06-11 半導体装置

Country Status (6)

Country Link
US (1) US8362519B2 (ja)
EP (1) EP2442355B1 (ja)
JP (1) JP4915481B2 (ja)
KR (1) KR101221206B1 (ja)
CN (1) CN102804359B (ja)
WO (1) WO2010143288A1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011030454A1 (ja) 2009-09-14 2011-03-17 トヨタ自動車株式会社 ダイオード領域とｉｇｂｔ領域を有する半導体基板を備える半導体装置
CN102668094B (zh) * 2010-10-29 2015-02-25 松下电器产业株式会社 半导体元件以及半导体装置
JP5937413B2 (ja) * 2011-06-15 2016-06-22 株式会社デンソー 半導体装置
JP5510404B2 (ja) * 2011-07-11 2014-06-04 トヨタ自動車株式会社 半導体装置、及び、半導体装置の製造方法
WO2013014943A2 (en) 2011-07-27 2013-01-31 Kabushiki Kaisha Toyota Chuo Kenkyusho Diode, semiconductor device, and mosfet
JP2013051345A (ja) * 2011-08-31 2013-03-14 Toyota Central R&D Labs Inc ダイオード、半導体装置およびｍｏｓｆｅｔ
US20150318385A1 (en) * 2012-12-05 2015-11-05 Toyota Jidosha Kabushiki Kaisha Semiconductor device
CN105378931A (zh) * 2013-05-23 2016-03-02 丰田自动车株式会社 内置有二极管的igbt
US9041120B2 (en) 2013-07-25 2015-05-26 Infineon Technologies Ag Power MOS transistor with integrated gate-resistor
JP2015170654A (ja) * 2014-03-05 2015-09-28 株式会社東芝 半導体装置
JP6261494B2 (ja) * 2014-12-03 2018-01-17 三菱電機株式会社 電力用半導体装置
JP6405212B2 (ja) * 2014-12-03 2018-10-17 ルネサスエレクトロニクス株式会社 半導体装置
WO2017141998A1 (ja) * 2016-02-15 2017-08-24 富士電機株式会社 半導体装置
DE102016117723A1 (de) 2016-09-20 2018-03-22 Infineon Technologies Ag Diodenstruktur eines Leistungshalbleiterbauelements
CN109478570B (zh) * 2017-02-15 2021-08-31 富士电机株式会社 半导体装置
JP6780777B2 (ja) * 2017-05-31 2020-11-04 富士電機株式会社 半導体装置
US10600897B2 (en) 2017-11-08 2020-03-24 Fuji Electric Co., Ltd. Semiconductor device
JP7028093B2 (ja) * 2017-11-08 2022-03-02 富士電機株式会社 半導体装置
US10847617B2 (en) 2017-12-14 2020-11-24 Fuji Electric Co., Ltd. Semiconductor device
JP7279356B2 (ja) * 2018-12-19 2023-05-23 富士電機株式会社 半導体装置
CN110504168B (zh) * 2019-08-29 2020-08-28 电子科技大学 一种多槽栅横向高压功率器件制造方法
JP7172920B2 (ja) * 2019-09-04 2022-11-16 株式会社デンソー 半導体装置
CN114144890A (zh) * 2020-02-12 2022-03-04 富士电机株式会社 半导体装置及其制造方法
JP7354897B2 (ja) * 2020-03-26 2023-10-03 三菱電機株式会社 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05152574A (ja) * 1991-11-29 1993-06-18 Fuji Electric Co Ltd 半導体装置
JP2008227237A (ja) * 2007-03-14 2008-09-25 Toyota Central R&D Labs Inc 半導体装置

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62136850A (ja) * 1985-12-11 1987-06-19 Toshiba Corp 半導体装置及びその製造方法
JP3015679B2 (ja) 1993-09-01 2000-03-06 株式会社東芝 半導体装置およびその製造方法
US6008520A (en) 1994-12-30 1999-12-28 Siliconix Incorporated Trench MOSFET with heavily doped delta layer to provide low on- resistance
JP3288218B2 (ja) 1995-03-14 2002-06-04 三菱電機株式会社 絶縁ゲート型半導体装置およびその製造方法
US6768168B1 (en) 1995-03-14 2004-07-27 Mitsubishi Denki Kabushiki Kaisha Insulated gate semiconductor device with low on voltage and manufacturing method thereof
US6001678A (en) 1995-03-14 1999-12-14 Mitsubishi Denki Kabushiki Kaisha Insulated gate semiconductor device
US5751024A (en) 1995-03-14 1998-05-12 Mitsubishi Denki Kabushiki Kaisha Insulated gate semiconductor device
US6040599A (en) * 1996-03-12 2000-03-21 Mitsubishi Denki Kabushiki Kaisha Insulated trench semiconductor device with particular layer structure
JPH09270513A (ja) 1996-03-29 1997-10-14 Toyota Central Res & Dev Lab Inc 絶縁ゲート型半導体装置およびその製造方法
JP3521648B2 (ja) 1996-09-30 2004-04-19 株式会社デンソー 半導体装置の製造方法
JPH10270693A (ja) 1997-03-27 1998-10-09 Toyota Central Res & Dev Lab Inc 半導体装置
JPH10294461A (ja) 1997-04-21 1998-11-04 Toyota Central Res & Dev Lab Inc 絶縁ゲート形半導体素子
JP3518427B2 (ja) 1999-07-01 2004-04-12 トヨタ自動車株式会社 半導体装置
US6566691B1 (en) * 1999-09-30 2003-05-20 Kabushiki Kaisha Toshiba Semiconductor device with trench gate having structure to promote conductivity modulation
JP4852188B2 (ja) 1999-12-06 2012-01-11 株式会社豊田中央研究所 半導体装置
KR100327323B1 (ko) 2000-05-30 2002-03-06 김덕중 래치 업이 억제된 트랜치 게이트 구조의 전력용반도체소자 및 그 제조방법
JP4761644B2 (ja) * 2001-04-18 2011-08-31 三菱電機株式会社 半導体装置
US20020179968A1 (en) 2001-05-30 2002-12-05 Frank Pfirsch Power semiconductor component, compensation component, power transistor, and method for producing power semiconductor components
JP5070668B2 (ja) 2001-09-20 2012-11-14 富士電機株式会社 半導体装置
JP4109565B2 (ja) 2003-03-31 2008-07-02 ローム株式会社 半導体装置の製造方法および半導体装置
JP2005057235A (ja) 2003-07-24 2005-03-03 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ及びその製造方法、並びに、インバータ回路
JP4723816B2 (ja) 2003-12-24 2011-07-13 株式会社豊田中央研究所 半導体装置
JP2006173296A (ja) * 2004-12-15 2006-06-29 Yaskawa Electric Corp 半導体装置とその製造方法
JP2007103770A (ja) 2005-10-06 2007-04-19 Sanken Electric Co Ltd 絶縁ゲート型バイポーラトランジスタ
JP5011748B2 (ja) 2006-02-24 2012-08-29 株式会社デンソー 半導体装置
JP5052091B2 (ja) * 2006-10-20 2012-10-17 三菱電機株式会社 半導体装置
JP5089191B2 (ja) 2007-02-16 2012-12-05 三菱電機株式会社 半導体装置およびその製造方法
JP2008227238A (ja) * 2007-03-14 2008-09-25 Toyota Central R&D Labs Inc 半導体装置
JP5070941B2 (ja) * 2007-05-30 2012-11-14 株式会社デンソー 半導体装置
EP2003694B1 (en) * 2007-06-14 2011-11-23 Denso Corporation Semiconductor device
JP4952638B2 (ja) 2008-04-07 2012-06-13 トヨタ自動車株式会社 半導体素子と半導体装置とその駆動方法
KR20090107418A (ko) * 2008-04-08 2009-10-13 산요덴키가부시키가이샤 반도체 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05152574A (ja) * 1991-11-29 1993-06-18 Fuji Electric Co Ltd 半導体装置
JP2008227237A (ja) * 2007-03-14 2008-09-25 Toyota Central R&D Labs Inc 半導体装置

Also Published As

Publication number Publication date
JPWO2010143288A1 (ja) 2012-11-22
EP2442355A4 (en) 2012-10-17
CN102804359A (zh) 2012-11-28
EP2442355A1 (en) 2012-04-18
CN102804359B (zh) 2014-06-04
WO2010143288A1 (ja) 2010-12-16
EP2442355B1 (en) 2014-04-23
KR101221206B1 (ko) 2013-01-21
US8362519B2 (en) 2013-01-29
KR20120024576A (ko) 2012-03-14
US20120080718A1 (en) 2012-04-05

Similar Documents

Publication Publication Date Title
JP4915481B2 (ja) 半導体装置
JP6896673B2 (ja) 半導体装置
JP6281548B2 (ja) 半導体装置
JP6221974B2 (ja) 半導体装置
JP6003961B2 (ja) 半導体装置
JP5034461B2 (ja) 半導体装置
JP5924420B2 (ja) 半導体装置
JP4265684B1 (ja) 半導体装置
JP6135636B2 (ja) 半導体装置
JP5941214B2 (ja) 半導体装置
JP6471508B2 (ja) 半導体装置
JP2013235891A (ja) 半導体装置
JPWO2014125583A1 (ja) 半導体装置
JP6077309B2 (ja) ダイオード及びダイオードを内蔵した半導体装置
CN109686789B (zh) 半导体装置
JP2010225816A (ja) 半導体装置
JP2012182391A (ja) 半導体装置
JP6852541B2 (ja) 半導体装置
JP7396037B2 (ja) 半導体装置
JP2010251627A (ja) 横型半導体装置
JP2021103707A (ja) 半導体装置
JP2016152261A (ja) 半導体装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111227

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120109

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150203

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150203

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees