JP2021103707A - 半導体装置 - Google Patents

Abstract

【課題】 ＩＧＢＴ領域とダイオード領域に区画された半導体基板を備える半導体装置において、ＩＧＢＴ領域からダイオード領域へのホールの流入を抑える技術を提供する。【解決手段】 半導体装置は、ＩＧＢＴ領域に設けられており、第１制御端子に電気的に接続されている複数のアクティブゲートと、ダイオード領域に設けられており、上部電極に電気的に接続されている複数のダミーゲートと、ＩＧＢＴ領域のうちのダイオード領域に隣接した境界部に設けられており、第１制御端子とは異なる第２制御端子に電気的に接続されている複数の境界部ゲートと、を備えており、アクティブゲートは、半導体基板の一方の主面からドリフト領域に達しており、境界部ゲートは、半導体基板の一方の主面からバリア領域に達しており、ドリフト領域には達していない。【選択図】図２

Description

本明細書が開示する技術は、半導体装置に関する。

特許文献１には、ＩＧＢＴ（insulated gate bipolar transistor）領域とダイオード領域に区画された半導体基板を備える半導体装置が開示されている。この半導体装置では、半導体基板の上面を被覆するように上部電極が設けられており、半導体基板の下面を被覆するように下部電極が設けられている。ＩＧＢＴ領域内には、上部電極がエミッタ電極となり、下部電極がコレクタ電極となるように、ＩＧＢＴが設けられている。ダイオード領域内には、上部電極がアノード電極となり、下部電極がカソード電極となるようにダイオードが設けられている。ダイオードは、ＩＧＢＴに対して逆並列に接続されており、フリーホイーリングダイオードとして動作することができる。

特許文献１は、この種の半導体装置において、アクティブゲートとダミーゲートを混在させる技術を開示する。アクティブゲートは、ＩＧＢＴのオン・オフを制御するゲート電圧が印加可能に構成されている。ダミーゲートは、上部電極に電気的に接続して構成されている。

特開２０１３−０２１２４０号公報

ところで、この種の半導体装置では、ダイオードが動作するモードにおいて、ＩＧＢＴ領域からダイオード領域へのキャリア流入が問題となっている。このようなＩＧＢＴ領域からダイオード領域に流入するキャリアによって、ダイオードの順方向電圧が低下し、ダイオード領域のキャリア密度が増加する。この結果、ダイオードの逆回復特性の悪化が問題となる。本明細書は、ＩＧＢＴ領域とダイオード領域に区画された半導体基板を備える半導体装置において、ＩＧＢＴ領域からダイオード領域へのキャリアの流入を抑える技術を提供する。

本明細書が開示する半導体装置は、ＩＧＢＴ領域とダイオード領域に区画された半導体基板と、前記半導体基板の上面を被覆するように設けられている上部電極と、前記半導体基板の下面を被覆するように設けられている下部電極と、前記ＩＧＢＴ領域に対応した前記半導体基板の前記上面に設けられており、第１制御端子に電気的に接続されている複数のアクティブゲートと、前記ダイオード領域に対応した前記半導体基板の前記上面に設けられており、前記上部電極に電気的に接続されている複数のダミーゲートと、前記ＩＧＢＴ領域のうちの前記ダイオード領域に隣接した境界部に対応した前記半導体基板の前記上面に設けられており、前記アクティブゲートと前記ダミーゲートの間に配置されており、前記第１制御端子とは異なる第２制御端子に電気的に接続されている複数の境界部ゲートと、を備えることができる。前記半導体基板の前記ＩＧＢＴ領域は、第１導電型のドリフト領域と、前記ドリフト領域上に設けられている第２導電型のボディ領域と、前記ボディ領域上に設けられている第１導電型のエミッタ領域と、前記ボディ領域内に設けられており、前記ドリフト領域及び前記エミッタ領域から前記ボディ領域によって隔てられている第１導電型のバリア領域と、を有することができる。前記アクティブゲートは、前記半導体基板の前記上面から前記ドリフト領域に達している。前記境界部ゲートは、前記半導体基板の前記上面から前記バリア領域に達しており、前記ドリフト領域には達していない。

上記半導体装置では、前記ＩＧＢＴ領域のうちの前記ダイオード領域に隣接した前記境界部に前記境界部ゲートが選択的に設けられている。上記半導体装置では、ダイオードが動作するモードにおいて、前記境界部ゲートに印加する電圧を制御することにより、前記ＩＧＢＴ領域から前記ダイオード領域に流入するキャリア量を抑制することができる。この結果、上記半導体装置では、逆回復特性の悪化が抑えられる。また、前記境界部ゲートは、前記ドリフト領域に達しないように構成されている。このため、前記境界部ゲートに電圧を印加しても、前記境界部ゲートの側面に形成されるチャネルを介して前記上部電極と前記下部電極の間が導通することがない。このように、前記境界部ゲートは、前記ＩＧＢＴ領域のＩＧＢＴのスイッチング動作に影響を与えることなく、前記ＩＧＢＴ領域から前記ダイオード領域に流入するキャリア量を抑制することができる。

本実施形態の半導体装置の平面図を模式的に示す。 本実施形態の半導体装置の要部断面図であり、図１のＩＩ−ＩＩ線における要部断面図を模式的に示す。 本実施形態の半導体装置の各ゲートの電位のタイミングチャートを示す。

図１に示すように、半導体装置１０は、半導体基板１２を有している。半導体基板１２は、シリコン製の基板である。なお、以下では、半導体基板１２の厚み方向をｚ方向といい、半導体基板１２の上面に平行な一方向をｘ方向といい、半導体基板１２の上面に平行かつｘ方向に直交する方向をｙ方向という。図１に示すように、半導体基板１２は、２つの素子領域１８と、素子領域１８の周囲に配置されている耐圧領域１９を有している。各素子領域１８は、ＩＧＢＴ領域２０とダイオード領域４０に区画されている。各素子領域１８内において、ＩＧＢＴ領域２０とダイオード領域４０が、ｙ方向に交互に設けられている。ＩＧＢＴ領域２０内にはＩＧＢＴを構成するための構造が設けられており、ダイオード領域４０内にはダイオードを構成するための構造が設けられている。また、耐圧領域１９に対応する半導体基板１２上には、第１制御端子Ｇ１と第２制御端子Ｇ２が設けられている。後述するように、第１制御端子Ｇ１はアクティブゲートに電気的に接続されており、第２制御端子Ｇ２は境界部ゲートに電気的に接続されている。

図２に示すように、半導体装置１０は、上部電極１４と下部電極１６を有している。上部電極１４は、半導体基板１２の上面１２ａ（表面）を被覆するように配置されている。下部電極１６は、半導体基板１２の下面１２ｂ（裏面）を被覆するように配置されている。このように、半導体装置１０は、縦型デバイスとして構成されている。上部電極１４は、ＩＧＢＴのエミッタ電極とダイオードのアノード電極を兼ねている。下部電極１６は、ＩＧＢＴのコレクタ電極とダイオードのカソード電極を兼ねている。

半導体基板１２内には、コレクタ領域３０とカソード領域４８が設けられている。半導体基板１２の下面１２ｂに露出する位置に、コレクタ領域３０とカソード領域４８が設けられている。コレクタ領域３０は、ｐ型不純物を含むｐ型領域であり、下部電極１６にオーミック接触している。カソード領域４８は、ｎ型不純物を含むｎ型領域であり、下部電極１６にオーミック接触している。半導体基板１２の下面１２ｂに露出する位置において、ＩＧＢＴ領域２０の全体にコレクタ領域３０が設けられており、ダイオード領域４０の全体にカソード領域４８が設けられている。言い換えると、半導体基板１２をｚ方向（半導体基板１２の厚み方向）に沿ってみたときに、ＩＧＢＴ領域２０に対応する半導体基板１２の下面に露出する位置にコレクタ領域３０が設けられており、ダイオード領域４０に対応する半導体基板１２の下面に露出する位置にカソード領域４８が設けられている。このように、半導体基板１２は、コレクタ領域３０が設けられている範囲がＩＧＢＴ領域２０として区画され、カソード領域４８が設けられている範囲がダイオード領域４０として区画されている。なお、半導体装置１０では、ＩＧＢＴ領域２０のうちのダイオード領域４０に隣接する範囲を特に、境界部６０という。

半導体基板１２は、さらに、バッファ領域２８、ドリフト領域２６、バリア領域２５、ボディ領域２４、ボディコンタクト領域２３、エミッタ領域２２、アノード領域４２、及び、アノードコンタクト領域４１を有している。

バッファ領域２８は、カソード領域４８よりもｎ型不純物が低いｎ型領域である。バッファ領域２８は、ＩＧＢＴ領域２０とダイオード領域４０に跨って分布している。バッファ領域２８は、ＩＧＢＴ領域２０内では、コレクタ領域３０の上部に配置されており、コレクタ領域３０に接している。バッファ領域２８は、ダイオード領域４０内では、カソード領域４８の上部に配置されており、カソード領域４８に接している。

ドリフト領域２６は、バッファ領域２８よりもｎ型不純物濃度が低いｎ型領域である。ドリフト領域２６は、ＩＧＢＴ領域２０とダイオード領域４０に跨って分布している。ドリフト領域２６は、ＩＧＢＴ領域２０及びダイオード領域４０内において、バッファ領域２８の上部に配置されており、バッファ領域２８に接している。

ボディ領域２４は、ｐ型不純物を含むｐ型領域である。ボディ領域２４は、ＩＧＢＴ領域２０内に配置されている。ボディ領域２４は、ドリフト領域２６の上部に配置されており、ドリフト領域２６に接している。

ボディコンタクト領域２３は、ボディ領域２４よりもｐ型不純物濃度が高いｐ型領域である。ボディコンタクト領域２３は、ＩＧＢＴ領域２０内に配置されている。ボディコンタクト領域２３は、ボディ領域２４の上部に部分的に配置されており、ボディ領域２４に接している。ボディコンタクト領域２３は、ボディ領域２４によってドリフト領域２６から分離されている。ボディコンタクト領域２３は、半導体基板１２の上面１２ａに露出する位置に配置されており、上部電極１４に対してオーミック接触している。

エミッタ領域２２は、ドリフト領域２６よりもｎ型不純物濃度が高いｎ型領域である。エミッタ領域２２は、ＩＧＢＴ領域２０内に配置されている。エミッタ領域２２は、ボディ領域２４の上部に部分的に配置されており、ボディ領域２４に接している。エミッタ領域２２は、ボディ領域２４によってドリフト領域２６から分離されている。エミッタ領域２２は、ボディコンタクト領域２３が存在しない範囲であって、半導体基板１２の上面１２ａに露出する位置に配置されている。エミッタ領域２２は、上部電極１４に対してオーミック接触している。

アノード領域４２は、ｐ型不純物を含むｐ型領域である。アノード領域４２は、ダイオード領域４０内に配置されている。アノード領域４２は、ドリフト領域２６の上部に配置されており、ドリフト領域２６に接している。

アノードコンタクト領域４１は、アノード領域４２よりもｐ型不純物濃度が高いｐ型領域である。アノードコンタクト領域４１は、ダイオード領域４０内に配置されている。アノードコンタクト領域４１は、アノード領域４２の上部に部分的に配置されており、アノード領域４２に接している。アノードコンタクト領域４１は、アノード領域４２によってドリフト領域２６から分離されている。アノードコンタクト領域４１は、半導体基板１２の上面１２ａを含む範囲に配置されており、上部電極１４に対してオーミック接触している。

バリア領域２５は、ｎ型不純物を含むｎ型領域である。バリア領域２５は、ＩＧＢＴ領域２０とダイオード領域４０に跨って分布している。バリア領域２５は、ＩＧＢＴ領域２０内において、ボディ領域２４を上下に分離するように、半導体基板１２の面内方向（ｘｙ平面に平行な面内方向）に沿って延びて設けられている。バリア領域２５は、ＩＧＢＴ領域２０内において、ボディ領域２４によってドリフト領域２６及びエミッタ領域２２から隔てられている。バリア領域２５は、ダイオード領域４０内において、アノード領域４２を上下に分離するように、半導体基板１２の面内方向に沿って延びて設けられている。バリア領域２５は、ダイオード領域４０内において、ボディ領域２４によってドリフト領域２６から隔てられている。

半導体装置１０は、さらに、複数のアクティブゲート３３と、複数のダミーゲート５３と、複数の境界部ゲート７３と、を有している。

複数のアクティブゲート３３は、ＩＧＢＴ領域２０に対応した半導体基板１２の上面１２ａに設けられている。複数のアクティブゲート３３の各々は、ｘ方向に長く伸びているとともに、ｙ方向に間隔を開けて配列されている。複数のアクティブゲート３３の各々は、半導体基板１２の上面１２ａからドリフト領域２６に達する深さまで伸びている。複数のアクティブゲート３３の各々は、ゲート絶縁膜３２によって半導体基板１２から絶縁されているゲート電極３４を有している。各ゲート電極３４の上部には、層間絶縁膜３６が配置されている。各ゲート電極３４は、層間絶縁膜３６によって上部電極１４から絶縁されている。また、各ゲート電極３４は、第１制御端子Ｇ１（図１参照）に電気的に接続されている。

アクティブゲート３３の側面には、エミッタ領域２２、ボディ領域２４、バリア領域２５及びドリフト領域２６が接している。このため、第１制御端子Ｇ１を介してアクティブゲート３３のゲート電極３４に電圧を印加し、ゲート電極３４の電位をエミッタ電位よりも高くすると、ボディ領域２４にｎ型チャネルが形成され、エミッタ領域２２とバリア領域２５とドリフト領域２６が導通する。

複数のダミーゲート５３は、ダイオード領域４０に対応した半導体基板１２の上面１２ａに設けられている。複数のダミーゲート５３の各々は、ｘ方向に長く伸びているとともに、ｙ方向に間隔を開けて配列されている。複数のダミーゲート５３の各々は、半導体基板１２の上面１２ａからドリフト領域２６に達する深さまで伸びている。複数のダミーゲート５３の各々は、ダミーゲート絶縁膜５２によって半導体基板１２から絶縁されているダミーゲート電極５４を有している。各ダミーゲート電極５４は、上部電極１４に接触しており、上部電極１４に電気的に接続されている。

複数の境界部ゲート７３は、ＩＧＢＴ領域２０のうちの境界部６０に対応した半導体基板１２の上面１２ａに設けられている。複数の境界部ゲート７３の各々は、ｘ方向に長く伸びているとともに、ｙ方向に間隔を開けて配列されている。複数の境界部ゲート７３は、アクティブゲート３３とダミーゲート５３の間に配置されている。この例では、４つの境界部ゲート７３がアクティブゲート３３とダミーゲート５３の間に配置されている。複数の境界部ゲート７３の各々は、半導体基板１２の上面１２ａからバリア領域２５に達する深さまで伸びているものの、ドリフト領域２６には達しないように構成されている。具体的には、複数の境界部ゲート７３の各々の底面がバリア領域２５内に位置している。複数の境界部ゲート７３の各々は、境界部ゲート絶縁膜７２によって半導体基板１２から絶縁されている境界部ゲート電極７４を有している。各境界部ゲート電極７４の上部には、境界部層間絶縁膜７６が配置されている。各境界部ゲート電極７４は、境界部層間絶縁膜７６によって上部電極１４から絶縁されている。また、各境界部ゲート電極７４は、第２制御端子Ｇ２（図１参照）に電気的に接続されている。

境界部ゲート７３の側面には、エミッタ領域２２、ボディ領域２４及びバリア領域２５が接している。このため、第２制御端子Ｇ２を介して境界部ゲート７３の境界部ゲート電極７４に電圧を印加し、境界部ゲート電極７４の電位をエミッタ電位よりも高くすると、ボディ領域２４にｎ型チャネルが形成され、エミッタ領域２２とバリア領域２５が導通する。

図３に、アクティブゲート３３のゲート電極３４、ダミーゲート５３のダミーゲート電極５４及び境界部ゲート７３の境界部ゲート電極７４の各々の電位のタイミングチャートを示す。なお、各ゲートのスタート時の電位はエミッタ電位である。

ＩＧＢＴが動作するモードでは、下部電極１６が上部電極１４よりも高い電位となるように、下部電極１６と上部電極１４の間に電圧が印加されている。図３に示されるように、このＩＧＢＴが動作するモードでは、アクティブゲート３３のゲート電極３４がエミッタ電位よりも高い電位となり、境界部ゲート７３はエミッタ電位のままである。なお、ダミーゲート５３は上部電極１４に短絡しており、エミッタ電位のままである。このＩＧＢＴが動作するモードでは、ＩＧＢＴ領域２０において、アクティブゲート３３の側面に接するボディ領域２４にｎ型チャネルが形成され、そのｎ型チャネルを介してエミッタ領域２２からドリフト領域２６に電子が注入され、コレクタ領域３０からドリフト領域２６にホールが注入され、ＩＧＢＴ領域２０のＩＧＢＴがオンとなる。このように、ＩＧＢＴが動作するモードでは、ＩＧＢＴ領域２０の下部電極１６から上部電極１４に向けて電流が流れる。

ダイオードが動作するモードは、上部電極１４が下部電極１６よりも高い電位となるように、下部電極１６と上部電極１４の間に電圧が印加されている。図３に示されるように、このダイオードが動作するモードでは、境界部ゲート７３がエミッタ電位よりも高い電位となり、アクティブゲート３３がエミッタ電位に低下する。なお、ダミーゲート５３は上部電極１４に短絡しており、エミッタ電位のままである。このダイオードが動作するモードでは、ＩＧＢＴ領域２０において、アクティブゲート３３の側面のｎ型チャネルが消失し、ＩＧＢＴ領域２０のＩＧＢＴがオフとなる。

ダイオード領域４０の上部電極１４と下部電極１６の間には、アノードコンタクト領域４１、アノード領域４２、ドリフト領域２６、バッファ領域２８及びカソード領域４８によってダイオードが形成されている。このため、ダイオードが動作するモードでは、上部電極１４が下部電極１６よりも高い電位となっているので、ダイオード領域４０のダイオードがオンする。すなわち、下部電極１６から、カソード領域４８、バッファ領域２８、ドリフト領域２６、アノード領域４２及びアノードコンタクト領域４１を介して上部電極１４へ向かって電子が流れる。同時に、上部電極１４から、アノードコンタクト領域４１及びアノード領域４２を介してドリフト領域２６へホールが流れる。このように、ダイオードが動作するモードでは、ダイオード領域４０の上部電極１４から下部電極１６に向けて還流電流が流れる。

また、境界部６０にも、ボディコンタクト領域２３、ボディ領域２４、ドリフト領域２６、バッファ領域２８及びカソード領域４８によって、寄生ダイオードが形成されている。このため、ダイオードが動作するモードにおいて、境界部６０の寄生ダイオードもオンし、境界部６０からダイオード領域４０にホールが流入する。このようなホールの流入量が多いと、ダイオード領域４０の順方向電圧が低下し、ダイオード領域４０のホール密度が増加する。この結果、ダイオードの逆回復特性が悪化してしまう。

半導体装置１０では、図３に示されるように、このダイオードが動作するモードにおいて、境界部ゲート７３の境界部ゲート電極７４がエミッタ電位よりも高い電位となるように制御されている。このダイオードが動作するモードでは、境界部６０において、境界部ゲート７３の側面に接するボディ領域２４にｎ型チャネルが形成され、エミッタ領域２２とバリア領域２５が導通し、バリア領域２５の電位がエミッタ電位となる。このため、バリア領域２５よりも上側に位置するボディ領域２４とバリア領域２５のｐｎ接合面において電界が発生せず、そのｐｎ接合面の障壁をホールが超えることができないことから、バリア領域２５よりも上側に位置するボディ領域２４からのホール注入が抑えられる。これにより、ＩＧＢＴ領域２０のうちの境界部６０からダイオード領域４０に流入するホール量を抑制することができる。この結果、半導体装置１０では、逆回復特性の悪化が抑えられる。

また、境界部ゲート７３は、ドリフト領域２６に達するように構成されていない。このため、ダイオードが動作するモードにおいて境界部ゲート７３の境界部ゲート電極７４の電位がエミッタ電位よりも高くなっても、バリア領域２５よりも下側のボディ領域２４にｎ型チャネルが形成されることがないので、上部電極１４と下部電極１６の間が導通することがない。このように、境界部ゲート７３は、ＩＧＢＴ領域２０のＩＧＢＴのスイッチング動作に影響を与えることなく、ＩＧＢＴ領域２０からダイオード領域４０に流入するホール量を抑制することができる。

また、半導体装置１０では、ダイオード領域４０のダイオードの順方向電圧と逆回復時の損失の間にトレードオフの関係がある。ダイオードの順方向電圧が低下すれば、ダイオードの逆回復時の損失が増加する。一方、ダイオードの順方向電圧が増加すれば、ダイオードの逆回復時の損失が低下する。半導体装置１０では、境界部ゲート７３の境界部ゲート電極７４に印加する電圧を制御することにより、このトレードオフ関係を制御することができる。境界部ゲート７３の境界部ゲート電極７４の電位のエミッタ電位からの差を相対的に大きくすると、ダイオードの順方向電圧が増加し、逆回復時の損失が低下する。一方、境界部ゲート７３の境界部ゲート電極７４のエミッタ電位からの差を相対的に小さくすると、ダイオードの順方向電圧が低下し、逆回復時の損失が大きくなる。このように、半導体装置１０は、境界部ゲート７３の境界部ゲート電極７４に印加する電圧を制御することにより、所望の特性を具備することができる。

半導体装置１０では、４本の境界部ゲート７３が設けられていた。境界部ゲート７３の本数は、ＩＧＢＴ領域２０からダイオード領域４０へのホールの流入が問題となる範囲に応じて適宜設定される。特に限定されるものではないが、境界部ゲート７３の本数は、例えば４〜８本であってもよい。

半導体装置１０では、ＩＧＢＴ領域２０の境界部６０以外のＩＧＢＴ領域２０にはアクティブゲート３３のみが形成され、ＩＧＢＴ領域２０の境界部６０には境界部ゲート７３のみが形成されている。このため、ＩＧＢＴ領域２０の大部分では多くのアクティブゲート３３が配置され、ＩＧＢＴ領域２０内を電流が均一に流れ、電流集中による発熱が抑えられる。

以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。

１０ ：半導体装置
１２ ：半導体基板
１４ ：上部電極
１６ ：下部電極
２０ ：ＩＧＢＴ領域
２２ ：エミッタ領域
２３ ：ボディコンタクト領域
２４ ：ボディ領域
２５ ：バリア領域
２６ ：ドリフト領域
２８ ：バッファ領域
３０ ：コレクタ領域
３３ ：アクティブゲート
４０ ：ダイオード領域
４１ ：アノードコンタクト領域
４２ ：アノード領域
４８ ：カソード領域
５３ ：ダミーゲート
６０ ：境界部
７３ ：境界部ゲート

Claims (1)

1. ＩＧＢＴ領域とダイオード領域に区画された半導体基板と、
   前記半導体基板の上面を被覆するように設けられている上部電極と、
   前記半導体基板の下面を被覆するように設けられている下部電極と、
   前記ＩＧＢＴ領域に対応した前記半導体基板の前記上面に設けられており、第１制御端子に電気的に接続されている複数のアクティブゲートと、
   前記ダイオード領域に対応した前記半導体基板の前記上面に設けられており、前記上部電極に電気的に接続されている複数のダミーゲートと、
   前記ＩＧＢＴ領域のうちの前記ダイオード領域に隣接した境界部に対応した前記半導体基板の前記上面に設けられており、前記アクティブゲートと前記ダミーゲートの間に配置されており、前記第１制御端子とは異なる第２制御端子に電気的に接続されている複数の境界部ゲートと、を備えており、
   前記半導体基板の前記ＩＧＢＴ領域は、
   第１導電型のドリフト領域と、
   前記ドリフト領域上に設けられている第２導電型のボディ領域と、
   前記ボディ領域上に設けられている第１導電型のエミッタ領域と、
   前記ボディ領域内に設けられており、前記ドリフト領域及び前記エミッタ領域から前記ボディ領域によって隔てられている第１導電型のバリア領域と、を有しており、
   前記アクティブゲートは、前記半導体基板の前記上面から前記ドリフト領域に達しており、
   前記境界部ゲートは、前記半導体基板の前記上面から前記バリア領域に達しており、前記ドリフト領域には達していない、半導体装置。

Images