KR101221206B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR101221206B1
KR101221206B1 KR1020117026022A KR20117026022A KR101221206B1 KR 101221206 B1 KR101221206 B1 KR 101221206B1 KR 1020117026022 A KR1020117026022 A KR 1020117026022A KR 20117026022 A KR20117026022 A KR 20117026022A KR 101221206 B1 KR101221206 B1 KR 101221206B1
Authority
KR
South Korea
Prior art keywords
region
layer
boundary
diffusion
conductivity type
Prior art date
Application number
KR1020117026022A
Other languages
English (en)
Other versions
KR20120024576A (ko
Inventor
아키타카 소에노
Original Assignee
도요타 지도샤（주）
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도요타 지도샤（주） filed Critical 도요타 지도샤（주）
Publication of KR20120024576A publication Critical patent/KR20120024576A/ko
Application granted granted Critical
Publication of KR101221206B1 publication Critical patent/KR101221206B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

IGBT 소자 영역과, 다이오드 소자 영역과, IGBT 소자 영역과 다이오드 소자 영역 사이에 형성된 경계 영역이 동일 반도체 기판 내에 형성되어 있는 반도체 장치에 있어서, IGBT 소자 영역의 제 1 도전형의 제 1 보디 영역 내에 제 2 도전형의 캐리어 축적 영역을 형성한다. 경계 영역에서는, 제 1 도전형의 제 2 확산 영역 내에, 캐리어 축적 영역에 접할 때까지 신장되어 있는 제 2 도전형의 제 3 확산 영역을 형성한다. 이로써, IGBT 동작시에는, 캐리어가 경계 영역을 통과하여 다이오드 소자 영역으로 이동하는 것을 억제하여, 온 전압을 저감시킬 수 있다. 또, 다이오드 역회복시에는, 캐리어가 경계 영역의 드리프트 영역에 축적되는 것을 억제하여, 역회복 전류를 저감시킬 수 있다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 발명은, 절연 게이트형 바이폴러 트랜지스터 (IGBT) 소자 영역과 다이오드 소자 영역이 동일 반도체 기판에 형성된 반도체 장치에 관한 것이다.
특허문헌 1 에, IGBT 소자 영역과 환류용 다이오드 소자 영역이 동일 반도체 기판에 형성된 반도체 장치가 개시되어 있다. 반도체 기판에는, 이면층, N－ 층, N 층, P 층이 순서대로 적층되어 있고, P 층 표면의 일부에 N＋ 층이 형성되어 있다. 반도체 기판의 표면측으로부터 P 층 및 N 층을 관통하여 N－ 층에 이르는 트렌치 게이트가 형성되어 있다. 트렌치 게이트는, N＋ 층과 접하고 있다. 이면층으로는, P＋ 층 혹은 N＋ 층이 형성되어 있다. 이면층이 P＋ 층으로 되어 있는 영역이 IGBT 소자 영역이 되고, 이면층이 N＋ 층으로 되어 있는 영역이 다이오드 소자 영역이 된다. IGBT 소자 영역에서는, 드리프트 영역이 되는 N－ 층과 보디 영역이 되는 P 층 사이에 형성되어 있는 N 층에 의해, P 층과의 계면 근방의 N 층에 정공이 축적된다. 그 결과, IGBT 동작시의 온 전압이 저감된다.
일본 공개특허공보 2005-57235호
IGBT 소자 영역과 다이오드 소자 영역 경계 근방에 있어서는, IGBT 소자 영역과 다이오드 소자 영역 사이에서 캐리어가 이동하는 경우가 있다. 예를 들어, IGBT 동작시에는, IGBT 소자 영역에 있어서, 보디 영역과의 계면 근방의 드리프트 영역으로 끌어 당겨진 캐리어가, 다이오드 소자 영역의 애노드 영역측으로 이동한다. 그 결과, IGBT 소자 영역의 드리프트 영역에 있어서의 캐리어 밀도가 감소하고 드리프트 영역의 저항이 커져, IGBT 동작시의 온 전압이 높아진다. 또, 다이오드 소자 영역에 환류 전류가 흐르고 있는 상태에서 IGBT 소자 영역을 온 상태로 전환시키면, 다이오드 소자 영역에 역회복 전류가 흐른다. 이 다이오드의 역회복시에는, 다이오드 소자 영역의 외부에 축적된 캐리어가 다이오드 소자 영역으로 이동한다. 그 결과, 다이오드의 역회복 전류가 커져, 소자 파괴가 일어나기 쉬워진다.
본 발명의 반도체 장치에서는, IGBT 소자 영역과, 다이오드 소자 영역과, IGBT 소자 영역과 다이오드 소자 영역 사이에 형성된 경계 영역이 동일 반도체 기판 내에 형성되어 있다. IGBT 소자 영역은, 제 1 도전형의 컬렉터 영역과, 컬렉터 영역에 대하여 반도체 기판의 표면측에 형성된 제 2 도전형의 제 1 드리프트 영역과, 제 1 드리프트 영역에 대하여 반도체 기판의 표면측에 형성된 제 1 도전형의 제 1 보디 영역과, 제 1 보디 영역의 표면에 형성된 제 2 도전형의 이미터 영역과, 제 1 보디 영역 내에 형성되고, 제 1 보디 영역에 의해 제 1 드리프트 영역 및 이미터 영역과 격리되어 있는 제 2 도전형의 캐리어 축적 영역과, 반도체 기판의 표면측으로부터 제 1 보디 영역을 관통하여 제 1 드리프트 영역에 이르는 트렌치 게이트를 구비하고 있다. 다이오드 소자 영역은, 제 2 도전형의 캐소드 영역과, 캐소드 영역에 대하여 반도체 기판의 표면측에 형성된 제 2 도전형의 제 2 드리프트 영역과, 제 2 드리프트 영역에 대하여 반도체 기판의 표면측에 형성된 제 1 도전형의 제 2 보디 영역을 구비하고 있다. 경계 영역은, 제 2 도전형의 제 1 확산 영역과, 제 1 확산 영역에 대하여 반도체 기판의 표면측에 형성된 제 1 도전형의 제 2 확산 영역과, 제 2 확산 영역 내에 형성되고, 제 2 확산 영역에 의해 제 1 확산 영역과 격리되어 있는 제 2 도전형의 제 3 확산 영역을 구비하고 있다. IGBT 소자 영역의 제 1 드리프트 영역이 경계 영역의 제 1 확산 영역에 접하고 있고, 다이오드 소자 영역의 제 2 드리프트 영역이 경계 영역의 제 1 확산 영역에 접하고 있다. IGBT 소자 영역의 제 1 보디 영역이 경계 영역의 제 2 확산 영역에 접하고 있고, 다이오드 소자 영역의 제 2 보디 영역이 경계 영역의 제 2 확산 영역에 접하고 있다.
상기 반도체 장치에 의하면, 경계 영역에서는, 제 1 도전형의 제 2 확산 영역 내에 제 2 도전형의 제 3 확산 영역이 형성되어 있다. 이로써, IGBT 동작시에는, 반도체 기판의 이면측에서 표면측으로 이동하는 캐리어가, 경계 영역을 통과하여 다이오드 소자 영역으로 이동하는 것을 억제할 수 있다. 그 결과, IGBT 소자 영역에 있어서, 보디 영역 근방의 드리프트 영역에 있어서의 캐리어 축적량을 높여, 온 전압을 저감시킬 수 있다.
또, 다이오드 동작시에는, 반도체 기판의 표면측에서 이면측으로 이동하는 캐리어가 경계 영역으로 이동하는 것을 억제할 수 있다. 그 결과, 경계 영역의 드리프트 영역에 있어서의 캐리어 축적량을 낮게 할 수 있다. 이 때문에, 다이오드의 역회복시에는, 역회복 전류를 저감시킬 수 있어, 소자 파괴가 잘 일어나지 않게 된다.
상기 반도체 장치에서는, 경계 영역의 제 3 확산 영역이, IGBT 소자 영역의 캐리어 축적 영역에 접할 때까지 신장되어 있는 것이 바람직하다. IGBT 동작시의 캐리어 이동 억제 효과를 보다 향상시킬 수 있다.
상기 반도체 장치에서는, 경계 영역의 제 3 확산 영역과 IGBT 소자 영역의 캐리어 축적 영역은, 동일한 반도체층에 의해 형성되어 있어도 된다. 반도체 장치의 제조 공정에 있어서, 캐리어 축적 영역과 제 3 확산 영역을 동시에 형성할 수 있기 때문에, 반도체 장치의 제조 공정의 수고나 비용을 증대시키지 않는다.
도 1 은 실시예 1 의 반도체 장치의 단면도이다.
도 2 는 도 1 의 반도체 장치의 IGBT 동작시의 상태를 모식적으로 나타내는 도면이다.
도 3 은 도 1 의 반도체 장치의 다이오드 동작시의 상태를 모식적으로 나타내는 도면이다.
도 4 는 변형예의 반도체 장치의 단면도이다.
실시예 1
이하, 본 발명의 실시예 1 에 대해 도면을 참조하면서 설명한다. 본 실시예에서는, 제 1 도전형을 P 형으로 하고, 제 2 도전형을 N 형으로 한 경우를 예시하여 설명한다. 도 1 은 본 실시예에 관련된 반도체 장치 (100) 의 단면도이다. 도 2 는 도 1 에 나타내는 반도체 장치 (100) 의 IGBT 동작시의 상태를 모식적으로 나타내는 도면이고, 도 3 은 도 1 에 나타내는 반도체 장치 (100) 의 다이오드 동작시의 상태를 모식적으로 나타내는 도면이다. 도 2, 도 3 에서는, 도 1 에 나타내는 반도체 장치 (100) 의 각 구성에 대해 부호를 생략하고 있다. 도 2, 도 3 에 있어서, 동그라미로 둘러싼 플러스 기호는 정공을 나타내고 있다.
반도체 장치 (100) 는, 반도체 기판 (10), 이면 전극 (40), 다이오드 표면 전극 (41), IGBT 표면 전극 (42) 을 구비하고 있다. 반도체 장치 (100) 는, 반도체 기판 (10) 에 형성된, 다이오드 소자 영역 (1) 과, IGBT 소자 영역 (2) 과, 경계 영역 (3) 과, 주변 내압부 (4) 를 구비하고 있다. 반도체 기판 (10) 은, 제 1 N＋ 층 (11) 과, 제 1 N＋ 층 (11) 에 인접하는 제 1 P＋ 층 (12) 과, 제 1 N＋ 층 (11) 및 제 1 P＋ 층 (12) 의 표면에 적층된 제 1 N 층 (13) 및 N－ 층 (14) 을 구비하고 있다.
도 1 에 나타내는 바와 같이, 다이오드 소자 영역 (1) 은 반도체 기판 (10) 의 제 1 N＋ 층 (11) 의 상면측의 영역으로서, 그 이면측에는 이면 전극 (40) 이 형성되어 있고, 그 표면측에는 다이오드 표면 전극 (41) 이 형성되어 있다. 다이오드 소자 영역 (1) 에서는, 제 2 드리프트 영역으로서의 N－ 층 (14) 의 표면에 제 2 보디 영역으로서의 제 1 P 층 (151) 이 적층되어 있다. 제 1 P 층 (151) 의 표면에는, 애노드 영역으로서의 제 2 P＋ 층 (171) 이 형성되어 있다.
다이오드 소자 영역 (1) 에서는, 제 1 N＋ 층 (11) 은 캐소드 영역, 제 1 N 층 (13), N－ 층 (14), 제 1 P 층 (151) 은 도전 영역, 제 2 P＋ 층 (171) 은 애노드 영역으로서 이용된다.
도 1 에 나타내는 바와 같이, IGBT 소자 영역 (2) 은 반도체 기판 (10) 의 제 1 P＋ 층 (12) 의 상면측의 영역으로서, 그 이면측에는 이면 전극 (40) 이 형성되어 있고, 그 표면측에는 IGBT 표면 전극 (42) 이 형성되어 있다. IGBT 소자 영역 (2) 에서는, N－ 층 (14) 의 표면에 제 2 P 층 (152), 제 2 N 층 (161), 제 3 P 층 (153) 이 적층되어 있다. 제 3 P 층 (153) 의 표면에는, 제 3 P＋ 층 (172) 과 제 2 N＋ 층 (181) 이 형성되어 있다. 즉, IGBT 소자 영역 (2) 에서는, 제 2 N 층 (161) 은, 제 2 P 층 (152) 에 의해 N－ 층 (14) 과 격리되어 있고, 제 3 P 층 (153) 에 의해 제 3 P＋ 층 (172) 및 제 2 N＋ 층 (181) 과 격리되어 있다. IGBT 소자 영역 (2) 과 주변 내압부 (4) 의 경계에는, 반도체 기판 (10) 의 표면측에서 N－ 층 (14) 까지 신장되는 제 4 P 층 (301) 이 형성되어 있다. 제 4 P 층 (301) 의 하단은, 제 2 P 층 (152) 의 하단보다 깊게까지 신장되어 있다.
IGBT 소자 영역 (2) 에서는, 반도체 기판 (10) 의 상측 표면에서 N－ 층 (14) 을 향하여 복수의 트렌치 게이트 (19) 가 형성되어 있다. 트렌치 게이트 (19) 의 하단부의 깊이는, 제 2 P 층 (152) 의 하단부보다 깊고, 제 4 P 층 (301) 의 하단부보다 얕다. 트렌치 게이트 (19) 는, 트렌치 (191) 내에 형성된 게이트 절연막 (192), 및 그 내부에 충전되어 있는 게이트 전극 (193) 을 구비하고 있다. 게이트 전극 (193) 과 IGBT 표면 전극 (42) 사이에는, 층간 절연막 (32) 이 형성되어 있다. 제 2 N＋ 층 (181) 은 트렌치 게이트 (19) 에 접하고 있다.
IGBT 소자 영역 (2) 에서는, 제 1 P＋ 층 (12) 은 컬렉터 영역, 제 1 N 층 (13) 은 버퍼 영역, N－ 층 (14) 은 제 1 드리프트 영역, 제 2 P 층 (152) 및 제 3 P 층 (153) 은 제 1 보디 영역, 제 2 N＋ 층 (181) 은 이미터 영역, 제 3 P＋ 층 (172) 은 보디 콘택트 영역으로서 이용된다. 또, 제 2 N 층 (161) 은, 캐리어 축적 영역으로서 이용된다.
경계 영역 (3) 은, 다이오드 소자 영역 (1) 과 IGBT 소자 영역 (2) 사이에 형성된 불활성 영역이다. 경계 영역 (3) 에 있어서는, 반도체 기판 (10) 의 표면측에 표면 전극과의 콘택트가 형성되어 있지 않다. 본 실시예에 있어서는, 경계 영역 (3) 내에는, 제 1 N＋ 층 (11) 과 제 1 P＋ 층 (12) 의 경계가 있고, 그 경계의 상층측에는, 제 1 N 층 (13), N－ 층 (14) 이 적층되어 있다. 본 실시예에서는, 경계 영역 (3) 에는, 반도체 기판 (10) 의 표면측에서 N－ 층 (14) 까지 신장되는 제 5 P 층 (302) 이 형성되어 있다. 제 5 P 층 (302) 은, 경계 영역 (3) 과 IGBT 소자 영역 (2) 의 경계, 및 경계 영역 (3) 과 다이오드 소자 영역 (1) 의 경계를 따라, 반도체 기판 (10) 의 표면측에서 이면측으로 신장되어 있다. 제 5 P 층 (302) 을 반도체 기판 (10) 의 평면 방향 (도 1 에 나타내는 횡방향) 으로 관통하는 제 3 N 층 (162) 이 형성되어 있고, 제 3 N 층 (162) 의 IGBT 소자 영역 (2) 측의 단부는, IGBT 소자 영역 (2) 에 형성된 제 2 N 층 (161) 에 접할 때까지 신장되어 있다. 제 3 N 층 (162) 의 다이오드 소자 영역 (1) 측의 단부는, 다이오드 소자 영역 (1) 의 일부에 침입하고 있다. 상기와 같이, 경계 영역 (3) 은, N 형의 제 1 확산 영역으로서의 N－ 층 (14) 과, N－ 층 (14) 에 대하여 반도체 기판 (10) 의 표면측에 형성된 P 형의 제 2 확산 영역으로서의 제 5 P 층 (302) 과, N 형의 제 3 확산 영역으로서의 제 3 N 층 (162) 을 구비하고 있다. 제 3 N 층 (162) 은, 제 5 P 층 (302) 내에 형성되어 있고, 제 5 P 층 (302) 에 의해, N－ 층 (14) 과 제 3 N 층 (162) 은 격리되어 있다. 또, 제 3 N 층 (162) 이, IGBT 소자 영역 (2) 에 형성된 N 형의 캐리어 축적 영역으로서의 제 2 N 층 (161) 에 접할 때까지 신장되어 있다.
또한, 본 실시예에서는, 제 2 N 층 (161) 과 제 3 N 층 (162) 은 동일한 층으로서 반도체 기판 (10) 에 형성되어 있다. 반도체 장치 (100) 의 제조 공정에 있어서, 제 2 N 층 (161) 을 형성하는 공정에서 동시에 제 3 N 층 (162) 을 형성할 수 있기 때문에, 제조 공정에서의 수고나 비용이 대폭 증대되지 않는다.
상기와 같이, 반도체 장치 (100) 는, IGBT 소자 영역 (2) 과, 다이오드 소자 영역 (1) 과, IGBT 소자 영역 (2) 과 다이오드 소자 영역 (1) 사이에 형성된 경계 영역 (3) 을 동일 반도체 기판 (10) 에 구비하고 있는 역도통형의 반도체 장치이다. IGBT 소자 영역 (2) 의 제 1 드리프트 영역, 다이오드 소자 영역 (1) 의 제 2 드리프트 영역, 경계 영역 (3) 의 제 1 확산 영역은, 동일한 층인 N－ 층 (14) 으로서 반도체 기판 (10) 에 형성되어 있다. 이로써, IGBT 소자 영역의 제 1 드리프트 영역이 경계 영역의 제 1 확산 영역에 접하고 있고, 다이오드 소자 영역의 제 2 드리프트 영역이 경계 영역의 제 1 확산 영역에 접하고 있는 상태로 되어 있다. IGBT 소자 영역 (2) 의 제 1 보디 영역인 제 2 P 층 (152) 및 제 3 P 층 (153) 은, 경계 영역 (3) 의 제 2 확산 영역인 제 5 P 층 (302) 에 접하고 있고, 다이오드 소자 영역 (1) 의 제 2 보디 영역인 제 1 P 층 (151) 은, 경계 영역 (3) 의 제 2 확산 영역인 제 5 P 층 (302) 에 접하고 있다. 그리고, 경계 영역 (3) 에 형성된 N 형의 제 3 확산 영역으로서의 제 3 N 층 (162) 이, IGBT 소자 영역 (2) 에 형성된 N 형의 캐리어 축적 영역으로서의 제 2 N 층 (161) 에 접할 때까지 신장되어 있다.
다음으로, 반도체 장치 (100) 의 동작에 대해 설명한다.
＜IGBT 동작시＞
이면 전극 (40) 의 전위 Va 를 다이오드 표면 전극 (41) 의 전위 Vb, IGBT 표면 전극 (42) 의 전위 Vc 보다 고전위로 하여 (Va ＞ Vb, Vc), 게이트 전극 (193) 에 정 (正) 전압 (정바이어스) 을 인가하면, IGBT 소자 영역 (2) 에서는, 제 1 보디 영역인 제 2 P 층 (152) 및 제 3 P 층 (153) 에 있어서, 트렌치 게이트 (19) 의 근방에 채널이 형성된다. 이 채널을 통과하여, 다수 캐리어인 전자가 이미터 영역인 제 2 N＋ 층 (181) 에서 제 1 드리프트 영역인 N－ 층 (14) 으로 주입된다. 또, 컬렉터 영역인 제 1 P＋ 층 (12) 에서 제 1 N 층 (13) 및 N－ 층 (14) 으로 정공이 주입된다. 소수 캐리어인 정공이 N－ 층 (14) 에 주입되면, 드리프트 영역인 N－ 층 (14) 에 있어서 전도율 변조가 일어나, N－ 층 (14) 의 저항이 낮아진다. 이와 같이 전자와 정공이 이동함으로써, 반도체 장치의 이면측 (컬렉터 영역측) 에서 표면측 (이미터 영역측) 을 향하는 IGBT 전류가 흐른다. 한편, 다이오드 소자 영역 (1) 에서는 전류는 흐르지 않는다.
상기와 같이, 게이트 전극 (193) 에 정전압을 인가하면, 트렌치 게이트 (19) 의 근방에 전자 밀도가 높은 영역이 형성된다. 이 전자 밀도가 높은 영역에 더욱 정공이 끌어 당겨져, 도 2 에 나타내는 바와 같이, IGBT 소자 영역 (2) 에서는, 제 2 P 층 (152) 과의 경계 근방의 N－ 층 (14) 에 정공 밀도가 높은 영역이 형성된다. 본 실시예에서는, 보디 영역인 제 2 P 층 (152) 과 제 3 P 층 (153) 사이에 캐리어 축적층으로서의 제 2 N 층 (161) 이 형성되어 있다. 이 때문에, 제 2 N 층 (161) 이 형성되어 있지 않은 경우와 비교하여, 제 2 P 층 (152) 과의 경계 근방의 N－ 층 (14) 에 있어서의 정공 밀도를 높게 할 수 있다.
본 실시예에서는, 또한, 경계 영역 (3) 에 제 3 N 층 (162) 이 형성되어 있고, 제 3 N 층 (162) 과, IGBT 소자 영역 (2) 에 형성된 제 2 N 층 (161) 이 접하고 있다. 이 때문에, 도 2 에 파선으로 나타내는 정공의 이동을 억제할 수 있다. 즉, 제 3 N 층 (162) 이 경계 영역 (3) 에 형성되어 있음으로써, 정공이 제 5 P 층 (302) 등을 통과하여 다이오드 소자 영역 (1) 의 제 2 P＋ 층 (171) 으로 이동하는 것을 억제할 수 있다. 경계 영역 (3) 에 제 3 N 층 (162) 이 형성되어 있지 않은 경우와 비교하여, 제 2 P 층 (152) 과의 경계 근방의 N－ 층 (14) 에 있어서의 정공 밀도를 보다 높게 할 수 있다.
＜다이오드 동작시＞
다음으로, IGBT 소자 영역 (2) 을 온 상태에서 오프 상태로 전환시키고, 다이오드 소자 영역 (1) 을 동작시켜, 환류 전류가 흐르도록 한다. 이면 전극 (40) 의 전위 Va 를 다이오드 표면 전극 (41) 의 전위 Vb, IGBT 표면 전극 (42) 의 전위 Vc 보다 낮게 하면 (Va ＜ Vb, Vc), 도 3 에 나타내는 바와 같이, 다이오드 소자 영역 (1) 에서는, 애노드 영역인 제 2 P＋ 층 (171) 으로부터, 제 2 보디 영역인 제 1 P 층 (151) 을 개재하여, 제 2 드리프트 영역인 N－ 층 (14) 으로 정공이 주입된다. 이로써, 제 2 P＋ 층 (171) (애노드 영역) 으로부터 제 1 P 층 (151), N－ 층 (14), 제 1 N 층 (13) 을 개재하여 제 1 N＋ 층 (11) (캐소드 영역) 에 다이오드 전류 (환류 전류) 가 흐른다. IGBT 소자 영역 (2) 에서는 전류는 흐르지 않는다.
본 실시예에서는, 또한, 경계 영역 (3) 에 제 3 N 층 (162) 이 형성되어 있고, 제 3 N 층 (162) 과, IGBT 소자 영역 (2) 에 형성된 제 2 N 층 (161) 이 접하고 있다. 이 때문에, 도 3 에 파선으로 나타내는 정공의 이동을 억제할 수 있다. 즉, 제 3 N 층 (162) 이 경계 영역 (3) 에 형성되어 있음으로써, 정공이 제 5 P 층 (302) 등을 통과하여 다이오드 소자 영역 (1) 에서 경계 영역 (3) 의 N－ 층 (14) 으로 이동하는 것을 억제할 수 있다. IGBT 소자 영역 (2) 에 제 2 N 층 (161) 이 형성되어 있고, 경계 영역 (3) 에 제 3 N 층 (162) 이 형성되어 있지 않은 경우와 비교하여, 경계 영역 (3) 의 N－ 층 (14) 에 정공이 축적되는 것이 억제된다.
＜다이오드 역회복시＞
다음으로, 다이오드 소자 영역에 환류 전류가 흐르고 있는 상태에서 IGBT 소자 영역을 온 상태로 전환시킨다. 즉, 이면 전극 (40) 의 전위 Va 를 다이오드 표면 전극 (41) 의 전위 Vb, IGBT 표면 전극 (42) 의 전위 Vc 보다 고전위로 하여 (Va ＞ Vb, Vc), 게이트 전극 (193) 에 정전압 (정바이어스) 을 인가한다. 이 경우, 다이오드 소자 영역 (1) 에 역회복 전류가 흐른다. 다이오드의 역회복시에는, 다이오드 소자 영역 (1) 의 외부에 축적된 캐리어가 다이오드 소자 영역 (1) 으로 이동한다. 다이오드의 역회복시에는, N－ 층 (14) 에 축적된 정공은 제 1 P 층 (151) 및 제 2 P＋ 층 (171) 의 측으로 배출되고, N－ 층 (14) 에 축적된 전자는 제 1 N 층 (13), 제 1 N＋ 층 (11) 측으로 배출된다. 이 역회복시의 캐리어의 이동에 의해 발생하는 전류를 역회복 전류라고 한다. 역회복 전류는, N－ 층 (14) 에 축적된 캐리어량이 많을수록 커진다. 역회복 전류가 지나치게 커지면, 소자 파괴가 일어나기 쉬워진다.
본 실시예에 의하면, 다이오드 동작시에 경계 영역 (3) 의 N－ 층 (14) 에 정공이 축적되는 것이 억제되기 때문에, 다이오드 역회복시에 역회복 전류를 작게 할 수 있다. 이로써, 다이오드의 역회복시의 소자 파괴를 억제할 수 있다.
또한, 경계 영역 (3) 의 구성은 상기 실시예에 한정되지 않는다. 예를 들어, 경계 영역 (3) 의 구성은, 도 4 에 나타내는 바와 같은 구성이어도 된다. 도 4 에 나타내는 반도체 장치 (400) 는, 도 1 에 나타내는 반도체 장치 (100) 와 경계 영역 (3) 의 구성이 상이하다. 도 4 에 나타내는 경계 영역 (3) 에서는, 제 6 P 층 (312) 은, 다이오드 소자 영역 (1) 의 제 1 P 층 (151), IGBT 소자 영역 (2) 의 제 2 P 층 (152) 과 동일한 깊이로 형성되어 있다. 제 6 P 층 (312) 내에는, 제 3 N 층 (162) 이 형성되어 있고, 제 6 P 층 (312) 에 의해 제 3 N 층 (162) 과 N－ 층 (14) 은 격리되어 있다. 또한, 제 6 P 층 (312) 에는, 반도체 기판 (10) 의 표면측으로부터 제 6 P 층 (312), 제 3 N 층 (162) 을 관통하여 N－ 층 (14) 에 이르는 트렌치 (39) 가 형성되어 있다. 반도체 장치 (400) 의 그 밖의 구성에 대해서는, 반도체 장치 (100) 와 동일하기 때문에, 중복 설명을 생략한다.
경계 영역은, 반도체 기판과 표면 전극의 콘택트가 형성되어 있지 않은 불활성 영역이며, 다이오드 소자 영역과 IGBT 소자 영역 사이에 형성되어 있다. 경계 영역에 있어서는, 반도체 기판은, 제 2 도전형의 제 1 확산 영역과, 제 1 도전형의 제 2 확산 영역과, 제 2 확산 영역 내에 형성되고, 제 2 확산 영역에 의해 제 1 확산 영역과 격리되어 있는 제 2 도전형의 제 3 확산 영역을 구비하고 있으면 된다. 경계 영역에 형성된 「반도체 기판과 표면 전극의 콘택트가 형성되어 있지 않은 영역」의 면적은, 다이오드 소자 영역이나 IGBT 소자 영역과 같은 활성 영역에 형성된 「반도체 기판과 표면 전극의 콘택트가 형성되어 있지 않은 영역」의 면적에 비해 크다.
구체적으로는, 경계 영역에 있어서는, 반도체 기판은, 제 2 도전형의 제 1 확산 영역의 표면측에 제 1 도전형의 제 2 확산 영역이 적층되고, 그 제 2 확산 영역 내에, 제 2 확산 영역에 의해 제 1 확산 영역과 격리되어 있는 제 2 도전형의 제 3 확산 영역이 형성되어 있는 것으로서, 예를 들어, 하기의 (a) ∼ (c) 중, 적어도 1 개를 만족시키는 구성을 구비하고 있으면 된다.
(a) 제 2 확산 영역은, IGBT 소자 영역의 제 1 보디 영역의 하단 (도 1 에서는, 제 2 P 층 (152) 의 하단) 및 다이오드 소자 영역의 제 2 보디 영역의 하단 (도 1 에서는, 제 1 P 층 (151) 의 하단) 보다 깊은 위치까지 형성된 확산 영역 (도 1 에서는, 제 5 P 층 (302)) 이다.
(b) 제 2 확산 영역은, IGBT 소자 영역의 제 1 보디 영역 (도 4 에서는, 제 2 P 층 (152)), 다이오드 소자 영역의 제 2 보디 영역 (도 4 에서는, 제 1 P 층 (151)) 과 동일한 깊이로 형성된 확산 영역 (도 4 에서는, 제 6 P 층 (312)) 이다. 또한, 반도체 기판의 표면측으로부터 제 2 확산 영역 (도 4 에서는 제 6 P 층 (312)) 을 관통하여 제 1 확산 영역 (도 4 에서는 N－ 층 (14)) 에 이르는 트렌치 (도 4 에서는 트렌치 (39)) 가 형성되어 있다.
(c) 제 1 확산 영역의 이면측 (제 2 확산 영역과 접하지 않는 측) 에, 다이오드 소자 영역의 캐소드 영역이 되는 제 2 도전형의 확산 영역 (실시예 1 에서는, 제 1 N＋ 층 (11)) 과, IGBT 소자 영역의 컬렉터 영역이 되는 제 1 도전형의 확산 영역 (실시예 1 에서는, 제 1 P＋ 층 (12)) 의 경계가 있다.
또한, 경계 영역의 제 3 확산 영역과, IGBT 소자 영역의 캐리어 축적 영역이 접하지 않는 경우에도, 제 3 확산 영역이 경계 영역에 형성되어 있음으로써, 캐리어가 이동하는 경로를 좁게 할 수 있다. 이 때문에, IGBT 동작시의 온 전압 저감 효과나, 다이오드의 역회복 전류의 저감 효과를 얻을 수 있다. 또, 제 3 확산 영역은, IGBT 소자 영역과 경계 영역의 경계에서 다이오드 소자 영역과 경계 영역의 경계에 이를 때까지 형성되어 있을 필요는 없고, 그 일부에 형성되어 있는 것이어도 된다. 이 경우, 제 3 확산 영역은 보다 IGBT 소자 영역에 가까운 측에 형성되는 것이 바람직하다. 또, 상기 실시예에서는, 제 3 확산 영역은, IGBT 소자 영역의 캐리어 축적 영역과 동일한 반도체층에 의해 형성되었지만, 제 3 확산 영역과 캐리어 축적 영역은 별도의 반도체층에 의해 형성되어 있어도 된다.
이상, 본 발명의 실시예에 대해 상세하게 설명하였지만, 이들은 예시에 불과하며, 특허청구의 범위를 한정하는 것은 아니다. 특허청구의 범위에 기재된 기술에는, 이상에 예시한 구체예를 다양하게 변형, 변경한 것이 포함된다.
본 명세서 또는 도면에 설명한 기술 요소는, 단독으로 혹은 각종 조합에 의해 기술적 유용성을 발휘하는 것으로, 출원시 청구항에 기재된 조합에 한정되는 것은 아니다. 또, 본 명세서 또는 도면에 예시한 기술은 복수 목적을 동시에 달성할 수 있는 것으로, 그 중 하나의 목적을 달성하는 것 자체로 기술적 유용성을 갖는 것이다.

Claims (3)

  1. IGBT 소자 영역과,
    다이오드 소자 영역과,
    IGBT 소자 영역과 다이오드 소자 영역 사이에 형성된 경계 영역이 동일 반도체 기판 내에 형성되어 있는 반도체 장치로서,
    IGBT 소자 영역은,
    제 1 도전형의 컬렉터 영역과,
    컬렉터 영역에 대하여 반도체 기판의 표면측에 형성된 제 2 도전형의 제 1 드리프트 영역과,
    제 1 드리프트 영역에 대하여 반도체 기판의 표면측에 형성된 제 1 도전형의 제 1 보디 영역과,
    제 1 보디 영역의 표면에 형성된 제 2 도전형의 이미터 영역과,
    제 1 보디 영역 내에 형성되고, 제 1 보디 영역에 의해 제 1 드리프트 영역 및 이미터 영역과 격리되어 있는 제 2 도전형의 캐리어 축적 영역과,
    반도체 기판의 표면측으로부터 제 1 보디 영역을 관통하여 제 1 드리프트 영역에 이르는 트렌치 게이트를 구비하고 있고,
    다이오드 소자 영역은,
    제 2 도전형의 캐소드 영역과,
    캐소드 영역에 대하여 반도체 기판의 표면측에 형성된 제 2 도전형의 제 2 드리프트 영역과,
    제 2 드리프트 영역에 대하여 반도체 기판의 표면측에 형성된 제 1 도전형의 제 2 보디 영역을 구비하고 있고,
    경계 영역은,
    제 2 도전형의 제 1 확산 영역과,
    제 1 확산 영역에 대하여 반도체 기판의 표면측에 형성된 제 1 도전형의 제 2 확산 영역과,
    제 2 확산 영역 내에 형성되고, 제 2 확산 영역에 의해 제 1 확산 영역과 격리되어 있는 제 2 도전형의 제 3 확산 영역을 구비하고 있고,
    IGBT 소자 영역의 제 1 드리프트 영역이 경계 영역의 제 1 확산 영역에 접하고 있고, 다이오드 소자 영역의 제 2 드리프트 영역이 경계 영역의 제 1 확산 영역에 접하고 있고,
    IGBT 소자 영역의 제 1 보디 영역이 경계 영역의 제 2 확산 영역에 접하고 있고, 다이오드 소자 영역의 제 2 보디 영역이 경계 영역의 제 2 확산 영역에 접하고 있는 반도체 장치.
  2. 제 1 항에 있어서,
    경계 영역의 제 3 확산 영역은, IGBT 소자 영역의 캐리어 축적 영역에 접할 때까지 신장되어 있는 반도체 장치.
  3. 제 2 항에 있어서,
    경계 영역의 제 3 확산 영역과 IGBT 소자 영역의 캐리어 축적 영역은, 동일한 반도체층에 의해 형성되어 있는 반도체 장치.
KR1020117026022A 2009-06-11 2009-06-11 반도체 장치 KR101221206B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2009/060685 WO2010143288A1 (ja) 2009-06-11 2009-06-11 半導体装置

Publications (2)

Publication Number Publication Date
KR20120024576A KR20120024576A (ko) 2012-03-14
KR101221206B1 true KR101221206B1 (ko) 2013-01-21

Family

ID=43308556

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117026022A KR101221206B1 (ko) 2009-06-11 2009-06-11 반도체 장치

Country Status (6)

Country Link
US (1) US8362519B2 (ko)
EP (1) EP2442355B1 (ko)
JP (1) JP4915481B2 (ko)
KR (1) KR101221206B1 (ko)
CN (1) CN102804359B (ko)
WO (1) WO2010143288A1 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102414817B (zh) 2009-09-14 2014-01-08 丰田自动车株式会社 具备具有二极管区和igbt区的半导体基板的半导体装置
US8563988B2 (en) * 2010-10-29 2013-10-22 Panasonic Corporation Semiconductor element and manufacturing method therefor
JP5937413B2 (ja) * 2011-06-15 2016-06-22 株式会社デンソー 半導体装置
JP5510404B2 (ja) * 2011-07-11 2014-06-04 トヨタ自動車株式会社 半導体装置、及び、半導体装置の製造方法
CN107068733B (zh) * 2011-07-27 2020-08-11 丰田自动车株式会社 半导体器件
JP2013051345A (ja) * 2011-08-31 2013-03-14 Toyota Central R&D Labs Inc ダイオード、半導体装置およびｍｏｓｆｅｔ
DE112012007200T5 (de) * 2012-12-05 2015-08-20 Toyota Jidosha Kabushiki Kaisha Halbleitereinrichtung
CN105378931A (zh) * 2013-05-23 2016-03-02 丰田自动车株式会社 内置有二极管的igbt
US9041120B2 (en) 2013-07-25 2015-05-26 Infineon Technologies Ag Power MOS transistor with integrated gate-resistor
JP2015170654A (ja) * 2014-03-05 2015-09-28 株式会社東芝 半導体装置
JP6261494B2 (ja) * 2014-12-03 2018-01-17 三菱電機株式会社 電力用半導体装置
JP6405212B2 (ja) * 2014-12-03 2018-10-17 ルネサスエレクトロニクス株式会社 半導体装置
CN107851666B (zh) 2016-02-15 2021-11-23 富士电机株式会社 半导体装置
DE102016117723A1 (de) * 2016-09-20 2018-03-22 Infineon Technologies Ag Diodenstruktur eines Leistungshalbleiterbauelements
WO2018151227A1 (ja) * 2017-02-15 2018-08-23 富士電機株式会社 半導体装置
WO2018220879A1 (ja) * 2017-05-31 2018-12-06 富士電機株式会社 半導体装置
US10600897B2 (en) * 2017-11-08 2020-03-24 Fuji Electric Co., Ltd. Semiconductor device
JP7028093B2 (ja) * 2017-11-08 2022-03-02 富士電機株式会社 半導体装置
US10847617B2 (en) * 2017-12-14 2020-11-24 Fuji Electric Co., Ltd. Semiconductor device
JP7279356B2 (ja) * 2018-12-19 2023-05-23 富士電機株式会社 半導体装置
CN110504168B (zh) * 2019-08-29 2020-08-28 电子科技大学 一种多槽栅横向高压功率器件制造方法
JP7172920B2 (ja) * 2019-09-04 2022-11-16 株式会社デンソー 半導体装置
WO2021161668A1 (ja) * 2020-02-12 2021-08-19 富士電機株式会社 半導体装置およびその製造方法
JP7354897B2 (ja) * 2020-03-26 2023-10-03 三菱電機株式会社 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090107418A (ko) * 2008-04-08 2009-10-13 산요덴키가부시키가이샤 반도체 장치

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62136850A (ja) * 1985-12-11 1987-06-19 Toshiba Corp 半導体装置及びその製造方法
JPH05152574A (ja) 1991-11-29 1993-06-18 Fuji Electric Co Ltd 半導体装置
JP3015679B2 (ja) 1993-09-01 2000-03-06 株式会社東芝 半導体装置およびその製造方法
US6008520A (en) 1994-12-30 1999-12-28 Siliconix Incorporated Trench MOSFET with heavily doped delta layer to provide low on- resistance
JP3288218B2 (ja) 1995-03-14 2002-06-04 三菱電機株式会社 絶縁ゲート型半導体装置およびその製造方法
US6768168B1 (en) 1995-03-14 2004-07-27 Mitsubishi Denki Kabushiki Kaisha Insulated gate semiconductor device with low on voltage and manufacturing method thereof
US6001678A (en) 1995-03-14 1999-12-14 Mitsubishi Denki Kabushiki Kaisha Insulated gate semiconductor device
US5751024A (en) 1995-03-14 1998-05-12 Mitsubishi Denki Kabushiki Kaisha Insulated gate semiconductor device
US6040599A (en) 1996-03-12 2000-03-21 Mitsubishi Denki Kabushiki Kaisha Insulated trench semiconductor device with particular layer structure
JPH09270513A (ja) 1996-03-29 1997-10-14 Toyota Central Res & Dev Lab Inc 絶縁ゲート型半導体装置およびその製造方法
JP3521648B2 (ja) 1996-09-30 2004-04-19 株式会社デンソー 半導体装置の製造方法
JPH10270693A (ja) 1997-03-27 1998-10-09 Toyota Central Res & Dev Lab Inc 半導体装置
JPH10294461A (ja) 1997-04-21 1998-11-04 Toyota Central Res & Dev Lab Inc 絶縁ゲート形半導体素子
JP3518427B2 (ja) 1999-07-01 2004-04-12 トヨタ自動車株式会社 半導体装置
EP1835542A3 (en) * 1999-09-30 2007-10-03 Kabushiki Kaisha Toshiba Semiconductor device with trench gate
JP4852188B2 (ja) 1999-12-06 2012-01-11 株式会社豊田中央研究所 半導体装置
KR100327323B1 (ko) 2000-05-30 2002-03-06 김덕중 래치 업이 억제된 트랜치 게이트 구조의 전력용반도체소자 및 그 제조방법
JP4761644B2 (ja) * 2001-04-18 2011-08-31 三菱電機株式会社 半導体装置
US20020179968A1 (en) 2001-05-30 2002-12-05 Frank Pfirsch Power semiconductor component, compensation component, power transistor, and method for producing power semiconductor components
JP5070668B2 (ja) 2001-09-20 2012-11-14 富士電機株式会社 半導体装置
JP4109565B2 (ja) 2003-03-31 2008-07-02 ローム株式会社 半導体装置の製造方法および半導体装置
JP2005057235A (ja) 2003-07-24 2005-03-03 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ及びその製造方法、並びに、インバータ回路
JP4723816B2 (ja) 2003-12-24 2011-07-13 株式会社豊田中央研究所 半導体装置
JP2006173296A (ja) * 2004-12-15 2006-06-29 Yaskawa Electric Corp 半導体装置とその製造方法
JP2007103770A (ja) 2005-10-06 2007-04-19 Sanken Electric Co Ltd 絶縁ゲート型バイポーラトランジスタ
JP5011748B2 (ja) 2006-02-24 2012-08-29 株式会社デンソー 半導体装置
JP5052091B2 (ja) * 2006-10-20 2012-10-17 三菱電機株式会社 半導体装置
JP5089191B2 (ja) 2007-02-16 2012-12-05 三菱電機株式会社 半導体装置およびその製造方法
JP2008227238A (ja) * 2007-03-14 2008-09-25 Toyota Central R&D Labs Inc 半導体装置
JP2008227237A (ja) * 2007-03-14 2008-09-25 Toyota Central R&D Labs Inc 半導体装置
JP5070941B2 (ja) * 2007-05-30 2012-11-14 株式会社デンソー 半導体装置
EP2003694B1 (en) * 2007-06-14 2011-11-23 Denso Corporation Semiconductor device
JP4952638B2 (ja) 2008-04-07 2012-06-13 トヨタ自動車株式会社 半導体素子と半導体装置とその駆動方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090107418A (ko) * 2008-04-08 2009-10-13 산요덴키가부시키가이샤 반도체 장치

Also Published As

Publication number Publication date
JP4915481B2 (ja) 2012-04-11
WO2010143288A1 (ja) 2010-12-16
US20120080718A1 (en) 2012-04-05
EP2442355A1 (en) 2012-04-18
JPWO2010143288A1 (ja) 2012-11-22
EP2442355B1 (en) 2014-04-23
KR20120024576A (ko) 2012-03-14
US8362519B2 (en) 2013-01-29
CN102804359B (zh) 2014-06-04
EP2442355A4 (en) 2012-10-17
CN102804359A (zh) 2012-11-28

Similar Documents

Publication Publication Date Title
KR101221206B1 (ko) 반도체 장치
CN109964317B (zh) 半导体装置
US9853024B2 (en) Semiconductor device
CN107924942B (zh) 半导体装置
CN107039438B (zh) 半导体装置
JP4265684B1 (ja) 半導体装置
JP5922886B2 (ja) ダイオードおよび半導体装置
US20190081163A1 (en) Semiconductor device
JP6222702B2 (ja) 半導体装置
JP2016082097A (ja) 半導体装置
TW201635528A (zh) 半導體裝置
US10083956B2 (en) Semiconductor device
WO2014125584A1 (ja) 半導体装置
JPWO2014125583A1 (ja) 半導体装置
JP2014067763A (ja) 半導体装置
EP3154091A1 (en) Reverse-conducting semiconductor device
CN109686789B (zh) 半导体装置
JP6077309B2 (ja) ダイオード及びダイオードを内蔵した半導体装置
JP2014103352A (ja) 半導体装置
US20150171198A1 (en) Power semiconductor device
CN108305893B (zh) 半导体装置
JP6852541B2 (ja) 半導体装置
JP2010251627A (ja) 横型半導体装置
JP7396037B2 (ja) 半導体装置
CN110931555B (zh) 半导体装置

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 4