JP5510404B2 - 半導体装置、及び、半導体装置の製造方法 - Google Patents

半導体装置、及び、半導体装置の製造方法 Download PDF

Info

Publication number
JP5510404B2
JP5510404B2 JP2011152661A JP2011152661A JP5510404B2 JP 5510404 B2 JP5510404 B2 JP 5510404B2 JP 2011152661 A JP2011152661 A JP 2011152661A JP 2011152661 A JP2011152661 A JP 2011152661A JP 5510404 B2 JP5510404 B2 JP 5510404B2
Authority
JP
Japan
Prior art keywords
region
semiconductor
type
peripheral
semiconductor region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011152661A
Other languages
English (en)
Other versions
JP2013021100A (ja
Inventor
賢 妹尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2011152661A priority Critical patent/JP5510404B2/ja
Priority to US13/480,074 priority patent/US9000478B2/en
Priority to DE102012211374.6A priority patent/DE102012211374B4/de
Publication of JP2013021100A publication Critical patent/JP2013021100A/ja
Application granted granted Critical
Publication of JP5510404B2 publication Critical patent/JP5510404B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes

Description

本明細書に開示の技術は、縦型の半導体素子が形成されている素子領域と、その素子領域の周囲に配置されている周辺領域を有する半導体装置に関する。
図１３は、特許文献１に開示の半導体装置を示している。図１３に示すように、この半導体装置の半導体基板は、縦型のＩＧＢＴが形成されている素子領域６００と、その素子領域の周囲に配置されている周辺領域６５０を有している。素子領域６００内には、ＩＧＢＴが形成されている。素子領域６００内の半導体基板の上面に露出する範囲内には、ボディ領域６０２が形成されている。周辺領域６５０内には、ｐ型であり、ボディ領域６０２よりもｐ型不純物濃度が低く、半導体基板の上面に露出しており、ボディ領域６０２と繋がっているリサーフ領域６５２が形成されている。リサーフ領域６５２の下には、ｎ型不純物濃度が高いｎ型領域６５４が形成されている。ｎ型領域６５４の下には、ｎ型領域６５４よりもｎ型不純物濃度が低いドリフト領域６５６が形成されている。リサーフ領域６５２は、ＩＧＢＴがオフしているときに、ボディ領域６０２から半導体基板の端面に向かって空乏層が伸びることを促進する。これによって、ボディ領域６０２の近傍に電界が集中することを抑制する。
特開２００８−２２７２３８号公報
図１３に示すように、周辺領域６５０の上面に電荷６８０が付着することで、周辺領域６５０の上面近傍のリサーフ領域６５２内の電界分布が乱されることがある。リサーフ領域６５２の上端において高い電界が発生している状態において周辺領域６５０の上面に電荷が付着すると、電界の乱れによってリサーフ領域６５２内で局所的に高い電界が発生し易い。このため、周辺領域６５０の構造は、リサーフ領域６５２の上端で高い電界が発生し難い構造が好ましい。
図１４はＩＧＢＴがオフしているときに図１３の半導体装置内に生じることが予測される電界分布を示している。図１４は、図１３のＡ−Ａ線に沿って見たときの（すなわち、半導体基板の厚さ方向に沿って見たときの）、リサーフ領域６５２、ｎ型領域６５４、及び、ドリフト領域６５６内の電界の分布を示している。図１４に示すように、リサーフ領域６５２とｎ型領域６５４の間のｐｎ接合６５８で電界が最大値Ｅｐ２となる。ｎ型領域６５４のｎ型不純物濃度が高いと、ｐｎ接合６５８で生じる電界Ｅｐ２が大きくなる。すなわち、ｐｎ接合６５８で生じる電位差がより大きくなる。ＩＧＢＴへの印加電圧が一定であればＡ−Ａ線の上端の位置と下端の位置の間の電位差は略一定であるので、ｐｎ接合６５８で生じる電位差が大きくなると、Ａ−Ａ線上のその他の領域に生じる電位差が小さくなる。このため、リサーフ領域６５２の上端に生じる電界Ｅｕ２（図１４参照）も小さくなる。その結果、周辺領域６５０の上面に電荷が付着したときにリサーフ領域６５２内に局所的な高電界が発生し難くなる。つまり、ｎ型領域６５４のｎ型不純物濃度が高いと、周辺領域６５０の上面に電荷が付着したときに、リサーフ領域６５２内で局所的な電界集中が生じ難くなる。
しかしながら、ｎ型領域６５４の深さにｎ型不純物を注入してｎ型不純物濃度が高いｎ型領域６５４を形成する場合には、高エネルギーでｎ型不純物を注入することになるので、周辺領域６５０内に多数の結晶欠陥が形成されてしまう。このため、周辺領域６５０で電流がリークし易くなる。また、半導体基板の表面近傍の領域にｎ型不純物を注入し、注入した不純物を拡散させることでｎ型領域６５４を形成する場合には、ｎ型領域６５４のｎ型不純物濃度をそれほど高くすることはできない。
なお、上記の例では、素子領域にＩＧＢＴが形成されている半導体装置について説明したが、素子領域にＭＯＳＦＥＴ、または、ダイオードが形成されている半導体装置においても、周辺領域内にリサーフ領域を形成することができる。この場合にも、図１３の半導体装置と同様の問題が生じる。
したがって、本明細書では、周辺領域にそれほど多くの結晶欠陥を形成することなく、周辺領域の表面領域（上記の例ではリサーフ領域）の下に不純物濃度が高い領域を形成することが可能な半導体装置の構造、及び、その製造方法を提供する。
本明細書が開示する半導体装置は、半導体基板を有している。半導体基板は、縦型のＩＧＢＴが形成されている素子領域と、その素子領域の周囲に配置されている周辺領域を有している。素子領域内には、エミッタ領域、第１半導体領域、第６半導体領域、ドリフト領域、コレクタ領域、及び、ゲート電極が形成されている。エミッタ領域は、ｎ型を有しており、半導体基板の上面に露出している。第１半導体領域は、ｐ型を有しており、半導体基板の上面に一部が露出しており、エミッタ領域に下方から接している。第６半導体領域は、第１半導体領域に下方から接しており、第１半導体領域によってエミッタ領域と分離されている。ドリフト領域は、ｎ型を有しており、第６半導体領域の下方に配置されており、第６半導体領域よりもｎ型不純物濃度が低い。コレクタ領域は、ｐ型を有しており、ドリフト領域に下方から接している。ゲート電極は、エミッタ領域と第６半導体領域とを分離している範囲の第１半導体領域に対して絶縁膜を介して接している。周辺領域内には、第２半導体領域、第３半導体領域、及び、第４半導体領域が形成されている。第２半導体領域は、ｐ型を有しており、第１半導体領域よりもｐ型不純物濃度が低く、半導体基板の上面に露出しており、直接またはｐ型を有する他の半導体領域を介して第１半導体領域と繋がっている。第３半導体領域は、エピタキシャル層であり、ｎ型を有しており、第６半導体領域と同一のｎ型不純物濃度を有しており、第２半導体領域に対して下方から接している。第４半導体領域は、ｎ型を有しており、第３半導体領域よりもｎ型不純物濃度が低く、第３半導体領域に対して下方から接している。
以下に、この半導体装置をオンさせる方法を説明する。コレクタ領域とエミッタ領域の間に、コレクタ領域がプラスとなる電圧が印加されている状態で、ゲート電極に閾値（チャネルを形成するのに必要な最小限の電位）以上の電位を印加する。すると、ゲート電極への電位の印加によって、絶縁膜と接する範囲の第１半導体領域がｎ型に反転し、その範囲にチャネルが形成される。すると、エミッタ領域、第１半導体領域のチャネル、第６半導体領域、ドリフト領域、コレクタ領域を順に通過して電子が流れる。また、コレクタ領域から、ドリフト領域内にホールが流入する。ドリフト領域に流入したホールは、第６半導体領域、第１半導体領域、を順に通過して流れる。ドリフト領域内にホールが流入すると、ドリフト領域内で伝導度変調現象が起こり、ドリフト領域の電気抵抗が低下する。したがって、電子はドリフト領域内を低損失で流れることができる。これによって、コレクタ領域からエミッタ領域に向けて電流が流れる。すなわち、本明細書が開示する半導体装置がオンする。
本明細書が開示する半導体装置では、第６半導体領域と第１半導体領域の間のｐｎ接合がホールの流れの障壁となるので、ホールが第６半導体領域から第１半導体領域に流れ難い。このため、多くのホールがドリフト領域内に蓄積され、ドリフト領域の電気抵抗がより低くなる。したがって、この半導体装置はオン抵抗を低減することができる。
本明細書が開示する一の形態の半導体装置は、半導体基板を有している。半導体基板は、縦型の半導体素子が形成されている素子領域と、その素子領域の周囲に配置されている周辺領域を有している。素子領域内には、第１導電型を有しており、半導体基板の上面に露出している第１半導体領域が形成されている。周辺領域内には、第２半導体領域、第３半導体領域、及び、第４半導体領域が形成されている。第２半導体領域は、第１導電型を有しており、第１半導体領域よりも第１導電型不純物濃度が低く、半導体基板の上面に露出しており、直接または第１導電型を有する他の半導体領域を介して第１半導体領域と繋がっている。第３半導体領域は、第２導電型を有しており、第２半導体領域に対して下方から接している。第４半導体領域は、第２導電型を有しており、第３半導体領域よりも第２導電型不純物濃度が低く、第３半導体領域に対して下方から接している。第３半導体領域は、エピタキシャル層である。
なお、上記の「第１導電型」及び「第２導電型」の何れか一方がｎ型を意味し、他方がｐ型を意味する。つまり、「第１導電型」がｎ型を意味するときは「第２導電型」がｐ型を意味する。「第１導電型」がｐ型を意味するときは「第２導電型」はｎ型を意味する。また、本明細書において「半導体基板の上面に露出している」とは、半導体基板の上面に形成されている半導体以外の部分（電極や絶縁層等）を無視したときに対象の領域が半導体基板の上面に露出していることを意味する。したがって、対象の領域が電極や絶縁層に覆われている場合でも、「半導体基板の上面に露出している」に該当する。
上述した本明細書が開示する半導体装置においては、第２半導体領域が周辺領域において上面に露出している領域である（第２半導体領域の一例は、リサーフ領域である。）。この半導体装置では、第２半導体領域の下の第３半導体領域（第２導電型不純物濃度が高い領域）がエピタキシャル層である。エピタキシャル成長によれば、周辺領域内に結晶欠陥をほとんど形成することなく、第２導電型不純物濃度が高い第３半導体領域を形成することができる。したがって、この半導体装置は、周辺領域の上面に電荷が付着した場合でも耐圧特性が低下し難い。
上述した半導体装置は、周辺領域内に、第２導電型を有しており、第３半導体領域よりも第２導電型不純物濃度が低く、半導体基板の上面に露出しており、第２半導体領域と半導体基板の端面の間に配置されており、第２半導体領域に対して側方から接している第５半導体領域が形成されていることが好ましい。
このように、第２半導体領域に対して側方から接している第５半導体領域（第２導電型の領域）の第２導電型不純物濃度が低いと、これらの間のｐｎ接合で高い電界が生じ難い。このｐｎ接合は周辺領域の上面近傍に存在する。したがって、このｐｎ接合で生じる電界が抑制されることで、周辺領域の上面への電荷の付着による耐圧特性の低下がより起こり難くなる。
上述した半導体装置は、第２半導体領域の中における第１導電型不純物の最大濃度が、第３半導体領域の中における第２導電型不純物の最大濃度よりも高いことが好ましい。
このような構成によれば、第２半導体領域と第３半導体領域の間のｐｎ接合から生じる空乏層が、第３半導体領域側に伸びやすくなり、耐圧特性が向上する。
上述した半導体装置においては、素子領域内に、第２導電型を有しており、第１半導体領域の下方に配置されている第６半導体領域が形成されていることが好ましい。そして、第６半導体領域がエピタキシャル層であることが好ましい。
このように第１半導体層の下の第６半導体領域がエピタキシャル層であると、第６半導体領域の第２導電型不純物濃度を高くすることができる。このため、第６半導体領域の周囲の領域の不純物濃度が第６半導体領域の特性に影響し難くなり、第６半導体領域を安定して形成することが可能となる。したがって、半導体装置を量産するときに、量産される半導体装置の間で半導体素子の特性のばらつきが少なくなる。
また、本明細書は、新たな半導体装置の製造方法を提供する。この製造方法は、縦型の半導体素子が形成されている素子領域と、その素子領域の周囲に配置されている周辺領域を有する半導体装置を製造する。この製造方法は、第２導電型を有するベース半導体層上に、第２導電型を有し、ベース半導体層よりも第２導電型不純物濃度が高いエピタキシャル層を成長させる工程と、周辺領域内のエピタキシャル層に第１導電型不純物を注入することによって、第１導電型を有しており、エピタキシャル層の上面に露出しており、下端がベース半導体層に達しない第２半導体領域を周辺領域内に形成する工程と、素子領域内のエピタキシャル層に第１導電型不純物を注入することによって、第１導電型を有しており、エピタキシャル層の上面に露出している第１半導体領域を素子領域内に形成する工程を有している。第１半導体領域と第２半導体領域は、第１半導体領域の第１導電型不純物濃度よりも第２半導体領域の第１導電型不純物濃度が低くなるように形成される。
この製造方法では、第２半導体領域が、第２半導体領域の下端がベース半導体層に達しないように形成される。したがって、第２半導体領域の下（すなわち、第２半導体領域とベース半導体層の間）に、第２導電型のエピタキシャル層が残る。この第２半導体領域の下のエピタキシャル層は、ベース半導体層よりも第２導電型不純物濃度が高い。すなわち、この製造方法によれば、第１導電型の第２半導体領域の下に第２導電型のエピタキシャル層が配置されており、そのエピタキシャル層の下に第２導電型不純物濃度が低い第２導電型のベース半導体層が配置されている構造が得られる。したがって、この製造方法によれば、周辺領域内に結晶欠陥をほとんど形成することなく、周辺領域の上面への電荷の付着の影響を受け難い半導体装置を製造することができる。
上述した製造方法においては、下端がベース半導体層に達しないように第１半導体領域を形成することが好ましい。
このような構成によれば、第１半導体領域の下に第２導電型のエピタキシャル層が残る。このため、半導体装置を量産するときに、量産される半導体装置の間で半導体素子の特性のばらつきが少なくなる。
また、エピタキシャル層を成長させる工程では、ベース半導体層上に、第２導電型を有する第１のエピタキシャル層を成長させるステップと、第１のエピタキシャル層上に、第２導電型を有し、第１エピタキシャル層と異なる第２導電型不純物濃度を有する第２のエピタキシャル層を成長させるステップを実行してもよい。このように、ベース半導体層上に２つのエピタキシャル層を形成してもよい。
第１実施形態に係る半導体装置１０の縦断面図。 図１のＩＩ−ＩＩ線に沿った電界分布を示すグラフ。 図１のＩＩ−ＩＩ線に沿った不純物濃度分布を示すグラフ。 半導体装置１０の製造過程を示す半導体ウエハの縦断面図。 半導体装置１０の製造過程を示す半導体ウエハの縦断面図。 第２実施形態に係る半導体装置の縦断面図。 半導体装置の製造過程を示す半導体ウエハの縦断面図。 図６のＶＩＩＩ−ＶＩＩＩ線に沿った不純物濃度分布を示すグラフ。 図６のＶＩＩＩ−ＶＩＩＩ線に沿った不純物濃度分布の変形例を示すグラフ。 第１変形例に係る半導体装置の縦断面図。 素子領域１００にＭＯＳＦＥＴが形成されている半導体装置の縦断面図。 素子領域１００にダイオードが形成されている半導体装置の縦断面図。 特許文献１の半導体装置の縦断面図。 図１３のＡ−Ａ線に沿った不純物濃度分布を示すグラフ。
図１に示すように、半導体装置１０は、半導体基板１２を備えている。半導体基板１２は、素子領域１００と周辺領域２００を備えている。素子領域１００は、半導体基板１２を平面視したときに半導体基板１２の中央部に形成されている。周辺領域２００は、素子領域１００の周囲を取り囲むように形成されている。すなわち、周辺領域２００は、素子領域１００と半導体基板１２の端面１４との間に形成されている。素子領域１００には、縦型のＩＧＢＴが形成されている。周辺領域２００は、素子領域１００と端面１４の間の耐圧を確保するための領域である。
半導体基板１２の上面１６には、エミッタ電極５０と外周電極６０が形成されている。エミッタ電極５０は、素子領域１００内に形成されている。外周電極６０は、周辺領域２００内に形成されている。外周電極６０は、半導体基板１２の端面１４に沿って伸びている。エミッタ電極５０と外周電極６０の間の半導体基板１２の上面１６には、絶縁層４０が形成されている。半導体基板１２の下面１８には、コレクタ電極７０が形成されている。コレクタ電極７０は、下面１８の全体に亘って形成されている。
素子領域１００内の半導体基板１２の上面１６には、複数のトレンチが形成されている。各トレンチの内面は、ゲート絶縁膜８２によって覆われている。各トレンチ内には、ゲート電極８０が形成されている。各ゲート電極８０の上面は、層間絶縁膜８４に覆われている。ゲート電極８０は、エミッタ電極５０から絶縁されている。素子領域１００内の半導体基板１２の内部には、エミッタ領域１０２、ボディコンタクト領域１０４、上部ボディ領域１０６、ストッパ領域１０８、下部ボディ領域１１０、ドリフト領域１１２、及び、コレクタ領域１１４が形成されている。
エミッタ領域１０２は、半導体基板１２の上面１６に露出する範囲に形成されている。各エミッタ領域１０２は、ゲート絶縁膜８２に接する範囲に形成されている。各エミッタ領域１０２は、高濃度のｎ型不純物を含有するｎ型領域である。各エミッタ領域１０２は、エミッタ電極５０に対してオーミック接続されている。
ボディコンタクト領域１０４は、半導体基板１２の上面１６に露出する範囲に形成されている。ボディコンタクト領域１０４は、エミッタ領域１０２に隣接している。ボディコンタクト領域１０４は、高濃度のｐ型不純物を含有するｐ型領域である。各ボディコンタクト領域１０４は、エミッタ電極５０に対してオーミック接続されている。
上部ボディ領域１０６は、エミッタ領域１０２及びボディコンタクト領域１０４の下に形成されている。上部ボディ領域１０６は、ゲート絶縁膜８２と接している。上部ボディ領域１０６は、ボディコンタクト領域１０４よりも低い濃度のｐ型不純物を含有するｐ型領域である。
ストッパ領域１０８は、上部ボディ領域１０６の下に形成されている。ストッパ領域１０８は、上部ボディ領域１０６によって各エミッタ領域１０２から分離されている。ストッパ領域１０８は、ゲート絶縁膜８２と接している。ストッパ領域１０８は、エミッタ領域１０２よりも低い濃度のｎ型不純物を含有するｎ型領域である。
下部ボディ領域１１０は、ストッパ領域１０８の下に形成されている。下部ボディ領域１１０は、ストッパ領域１０８によって上部ボディ領域１０６から分離されている。下部ボディ領域１１０は、ボディコンタクト領域１０４よりも低い濃度（上部ボディ領域１０６と略同じ濃度）のｐ型不純物を含有するｐ型領域である。
ドリフト領域１１２は、下部ボディ領域１１０の下に形成されている。ドリフト領域１１２は、下部ボディ領域１１０によってストッパ領域１０８から分離されている。ドリフト領域１１２は、周辺領域２００内まで横方向に伸びている。上述したトレンチは、上部ボディ領域１０６、ストッパ領域１０８、及び、下部ボディ領域１１０を貫通してドリフト領域１１２に達する深さまで形成されている。したがって、ドリフト領域１１２は、ゲート絶縁膜８２の下端に接している。ドリフト領域１１２は、エミッタ領域１０２及びストッパ領域１０８よりも低い濃度のｎ型不純物を含有するｎ型領域である。
コレクタ領域１１４は、ドリフト領域１１２の下に形成されている。コレクタ領域１１４は、半導体基板１２の下面１８に露出する範囲に形成されている。コレクタ領域１１４は、周辺領域２００内まで横方向に伸びている。コレクタ領域１１４は、高濃度のｐ型不純物を含有するｐ型領域である。コレクタ領域１１４は、コレクタ電極７０に対してオーミック接続されている。
上述したエミッタ電極５０、コレクタ電極７０、ゲート電極８０、ゲート絶縁膜８２、エミッタ領域１０２、ボディコンタクト領域１０４、上部ボディ領域１０６、ストッパ領域１０８、下部ボディ領域１１０、ドリフト領域１１２、及び、コレクタ領域１１４によって、下面１８から上面１６に向かって電流が流れる縦型のＩＧＢＴが形成されている。
周辺領域２００内の半導体基板１２の内部には、終端領域２０２、リサーフ領域２０４、周辺ｎ型領域２０６、外周コンタクト領域２０８が形成されている。
終端領域２０２は、半導体基板１２の上面１６から下部ボディ領域１１０の下端よりも深い位置までの深さ範囲内に形成されている。終端領域２０２は、素子領域１００と周辺領域２００の境界に沿って伸びている。終端領域２０２は、上部ボディ領域１０６、ストッパ領域１０８、及び、下部ボディ領域１１０と接している。終端領域２０２は、上部ボディ領域１０６よりも高い濃度のｐ型不純物を含有するｐ型領域である。
リサーフ領域２０４は、半導体基板１２の上面１６に露出する範囲に形成されている。リサーフ領域２０４は、終端領域２０２に隣接している。リサーフ領域２０４は、上部ボディ領域１０６よりも低い濃度のｐ型不純物を含有するｐ型領域である。リサーフ領域２０４は、終端領域２０２と上部ボディ領域１０６（いずれも、ｐ型の領域）を介して、ボディコンタクト領域１０４（エミッタ電極５０と導通するｐ型領域）と繋がっている。
周辺ｎ型領域２０６は、リサーフ領域２０４の下方及び側方に形成されている。周辺ｎ型領域２０６は、リサーフ領域２０４の隣の位置において半導体基板１２の上面１６に露出している。また、周辺ｎ型領域２０６は、半導体基板１２の端面１４に露出している。周辺ｎ型領域２０６の下端の位置は、ストッパ領域１０８の下端の位置と略等しい。周辺ｎ型領域２０６の下には、上述したドリフト領域１１２、及び、コレクタ領域１１４が形成されている。周辺ｎ型領域２０６は、エピタキシャル成長により形成された領域である。周辺ｎ型領域２０６は、ドリフト領域１１２よりも高い濃度のｎ型不純物を含有するｎ型領域である。
外周コンタクト領域２０８は、半導体基板１２の上面１６の端に露出するように形成されている。外周コンタクト領域２０８は、高濃度のｎ型不純物を含有するｎ型領域である。外周コンタクト領域２０８は、外周電極６０に対してオーミック接続されている。
次に、ＩＧＢＴの動作について説明する。ＩＧＢＴをオンさせる場合には、コレクタ電極７０とエミッタ電極５０の間にコレクタ電極７０がプラスとなる電圧が印加されている状態で、ゲート電極８０に閾値（チャネルを形成するのに必要な最小限の電位）以上の電位を印加する。すると、ゲート電極８０への電位の印加によって、ゲート絶縁膜８２と接する範囲の上部ボディ領域１０６と下部ボディ領域１１０がｎ型に反転し、その範囲にチャネルが形成される。すると、エミッタ電極５０から、エミッタ領域１０２、上部ボディ領域１０６のチャネル、ストッパ領域１０８、下部ボディ領域１１０のチャネル、ドリフト領域１１２、及び、コレクタ領域１１４を介して、コレクタ電極７０に向けて電子が流れる。また、コレクタ電極７０から、コレクタ領域１１４を介して、ドリフト領域１１２内にホールが流入する。ドリフト領域１１２内に流入したホールは、下部ボディ領域１１０、ストッパ領域１０８、上部ボディ領域１０６、及び、ボディコンタクト領域１０４を介して、エミッタ電極５０へ流れる。ドリフト領域１１２内にホールが流入すると、ドリフト領域１１２内で伝導度変調現象が起こり、ドリフト領域１１２の電気抵抗が低下する。したがって、電子はドリフト領域１１２内を低損失で流れることができる。これによって、コレクタ電極７０からエミッタ電極５０に向けて電流が流れる。すなわち、ＩＧＢＴがオンする。特に、このＩＧＢＴでは、ストッパ領域１０８と上部ボディ領域１０６の間のｐｎ接合がホールの流れの障壁となるので、ホールがストッパ領域１０８から上部ボディ領域１０６に流れ難い。このため、多くのホールがドリフト領域１１２内に蓄積され、ドリフト領域１１２の電気抵抗がより低くなる。したがって、このＩＧＢＴはオン抵抗が低い。
ゲート電極８０の電位を閾値以下に低下させると、上部ボディ領域１０６内のチャネルと下部ボディ領域１１０内のチャネルが消滅する。これによって、ＩＧＢＴ内の電子及びホールの流れが停止し、ＩＧＢＴがオフする。
素子領域１００内では、ＩＧＢＴがオフしている状態では、コレクタ電極７０とエミッタ電極５０の間に印加されている電圧が、下部ボディ領域１１０とドリフト領域１１２の境界のｐｎ接合に印加される。すると、そのｐｎ接合からドリフト領域１１２内に空乏層が広がる。空乏層によって、オフ時のＩＧＢＴの耐圧が確保される。
周辺領域２００内では、ＩＧＢＴがオフしている状態では、コレクタ電極７０とエミッタ電極５０の間に印加されている電圧が、リサーフ領域２０４と周辺ｎ型領域２０６の間のｐｎ接合２１０に印加される。すると、ｐｎ接合２１０から空乏層が広がる。空乏層は、周辺ｎ型領域２０６とドリフト領域１１２内に広がる。また、空乏層は、リサーフ領域２０４内にも広がる。リサーフ領域２０４によって、空乏層が半導体基板１２の端面１４側に向かって伸びることが促進される。これによって、素子領域１００の近傍で局所的に空乏層が薄くなることが抑制される。すなわち、素子領域１００の近傍における局所的な電界の集中が抑制される。
上述したように、ＩＧＢＴがオフしている状態において、周辺領域２００では、リサーフ領域２０４、周辺ｎ型領域２０６、及び、ドリフト領域１１２が空乏化される。したがって、これらの領域内に電界が生じる。図２は、図１のＩＩ−ＩＩ線に沿って見たときのリサーフ領域２０４、周辺ｎ型領域２０６、及び、ドリフト領域１１２内の電界分布を示している。図示するように、リサーフ領域２０４の上端（すなわち、半導体基板１２の上面１６）における電界は電界Ｅｕ１である。その上端から下側に向かうに従って電界が上昇し、リサーフ領域２０４と周辺ｎ型領域２０６の間のｐｎ接合２１０で電界がピーク値Ｅｐ１となる。ｐｎ接合２１０から下側の領域では、下側に向かうに従って電界が低下する。この電界が低下する割合は、周辺ｎ型領域２０６よりもドリフト領域１１２で小さくなっている。これは、ドリフト領域１１２内のｎ型不純物濃度が低いためである。
リサーフ領域２０４の上端で生じる電界Ｅｕ１が大きいと、周辺領域２００の上面に電荷等が付着したときに、リサーフ領域２０４内で大きな電界の乱れが生じるため問題となる。しかしながら、この半導体装置１０では、リサーフ領域２０４の上端で生じる電界Ｅｕ１が抑制されている。以下に、その理由を説明する。
図３は、図１のＩＩ−ＩＩ線に沿って見たときのリサーフ領域２０４、周辺ｎ型領域２０６、及び、ドリフト領域１１２内の不純物濃度分布を示している。線Ｎｐがｐ型不純物の濃度を示しており、線Ｎｎがｎ型不純物の濃度を表している。図示するように、ドリフト領域１１２内では、ｎ型不純物の濃度Ｎｎが低い値で略一定となっている。これは、ドリフト領域１１２は、ベースとなるｎ型の半導体ウエハにより構成された領域であるためである。また、リサーフ領域２０４及び周辺ｎ型領域２０６内では、ｎ型不純物の濃度Ｎｎが比較的高い値で略一定となっている。これは、リサーフ領域２０４及び周辺ｎ型領域２０６は、ベースとなる半導体ウエハ上にｎ型のエピタキシャル層を成長させることで形成された領域であるためである。エピタキシャル成長により形成することで、リサーフ領域２０４及び周辺ｎ型領域２０６内のｎ型不純物濃度Ｎｎを高い値で一定とすることができる。ｐ型不純物の濃度Ｎｐは、リサーフ領域２０４の上端で最大であり、下側に向かうほどｐ型不純物の濃度Ｎｐは低くなる。これは、成長させたエピタキシャル層の表面近傍の領域にｐ型不純物を注入し、そのｐ型不純物を拡散させることでリサーフ領域２０４を形成するためである。
上述したように、周辺ｎ型領域２０６内のｎ型不純物濃度Ｎｎは高い。周辺ｎ型領域２０６内のｎ型不純物濃度Ｎｎが高いと、ＩＧＢＴがオフしているときにリサーフ領域２０４と周辺ｎ型領域２０６の間のｐｎ接合２１０に生じる電界が大きくなる。すなわち、図２に示されている電界のピーク値Ｅｐ１が大きくなる。このため、ｐｎ接合２１０近傍に生じる電位差が大きくなる。ｐｎ接合２１０近傍に生じる電位差が大きくなると、ＩＩ−ＩＩ線上のその他の領域に生じる電位差は小さくなる。このため、この半導体装置１０では、リサーフ領域２０４の上端に生じる電界Ｅｕが小さい。したがって、周辺領域２００の表面に電荷等が付着した場合でも、リサーフ領域２０４内で生じる電界の乱れが小さく、リサーフ領域２０４内で局所的な電界の集中が発生し難い。
次に、半導体装置１０の製造方法について説明する。半導体装置１０は、ドリフト領域１１２と同じｎ型不純物濃度を有する半導体ウエハから製造される。最初に、図４に示すように、半導体ウエハ３００上にｎ型のエピタキシャル層３１０を成長させる。エピタキシャル層３１０は、周辺ｎ型領域２０６及びストッパ領域１０８と同じｎ型不純物濃度を有するｎ型層である。次に、イオン注入と熱拡散によって、図５に示すように、エミッタ領域１０２、ボディコンタクト領域１０４、上部ボディ領域１０６、下部ボディ領域１１０、終端領域２０２、リサーフ領域２０４、及び、外周コンタクト領域２０８を形成する。なお、リサーフ領域２０４は、エピタキシャル層３１０の上面近傍にｐ型不純物を注入し、そのｐ型不純物を熱拡散させることによって形成される。これによって、リサーフ領域２０４内のｐ型不純物の濃度分布が、図３に示す分布となる。リサーフ領域２０４は、その下端が半導体ウエハ３００に達しないように形成される。上部ボディ層１０６は、その下端が半導体ウエハ３００に達しないように形成される。素子領域１００内のエピタキシャル層３１０の中で、エミッタ領域１０２、ボディコンタクト領域１０４、上部ボディ領域１０６の何れにもならなかった領域が、ストッパ領域１０８となる。また、周辺領域２００内のエピタキシャル層３１０の中で、終端領域２０２、リサーフ領域２０４、及び、外周コンタクト領域２０８の何れにもならなかった領域が、周辺ｎ型領域２０６となる。次に、エピタキシャル層３１０の上面にトレンチを形成し、そのトレンチ内にゲート絶縁膜８２とゲート電極８０を形成する。次に、層間絶縁膜８４と絶縁層４０を形成する。次に、エミッタ電極５０と外周電極６０を形成する。これによって、半導体装置１０の上面側の構造が完成する。次に、コレクタ領域１１４をイオン注入と熱拡散により形成する。次に、半導体ウエハ３００の下面にコレクタ電極７０を形成する。その後、半導体ウエハをダイシングすることで、図１に示す半導体装置１０が完成する。
なお、上記の製造方法における工程の順序は、適宜変更することができる。例えば、ゲート電極８０を形成した後にイオン注入工程を行ってもよいし、一部のイオン注入工程をゲート電極８０を形成する前に行い、残りのイオン注入工程をゲート電極８０を形成した後に行ってもよい。
以上に説明したように、この半導体装置１０では、リサーフ領域２０４の下の周辺ｎ型領域２０６がエピタキシャル成長により形成される。エピタキシャル成長によれば、周辺ｎ型領域２０６内のｎ型不純物濃度を高くすることができる。これにより、リサーフ領域２０４の上端に生じる電界Ｅｕが抑制される。したがって、半導体装置１０は、周辺領域２００の上面に電荷が付着しても、周辺領域２００内の電界分布が乱れ難く、局所的な電界の集中が発生し難い。また、周辺領域２００内の深い位置にイオンを注入すること無くリサーフ領域２０４の下にｎ型不純物濃度が高い周辺ｎ型領域２０６が形成されているので、周辺領域２００内の結晶欠陥が少ない。したがって、この半導体装置１０では、周辺領域２００でリーク電流が生じ難い。このように、この半導体装置１０は、周辺領域２００の耐圧特性が優れている。
また、上述したように、ストッパ領域１０８は、ＩＧＢＴがオンしているときにドリフト領域１１２内にホールを蓄積させるための障壁として機能する。このため、ストッパ領域１０８のｎ型不純物濃度は、ＩＧＢＴのオン電圧に大きく影響する。また、ストッパ領域１０８のｎ型不純物濃度は、ゲート電圧の閾値（チャネルを形成するために必要な最小限のゲート電圧）や帰還容量等、ＩＧＢＴの種々の特性に影響する。上述したように、ストッパ領域１０８は、エピタキシャル成長により形成されている。エピタキシャル成長によれば、ストッパ領域１０８内のｎ型不純物濃度が高くすることが可能である。このため、周囲の領域の不純物濃度の影響が少なくなり、ストッパ領域１０８を安定して形成することができる。したがって、半導体装置１０を量産するときに、量産される半導体装置１０の間でＩＧＢＴの特性にばらつきが生じ難い。
次に、第２実施形態の半導体装置について説明する。図６は、第２実施形態の半導体装置の縦断面図を示している。なお、図６において、図１と同様の機能を有する部分には図１と同様の参照番号を付している。図６に示すように、第２実施形態の半導体装置では、周辺領域２００内であって、半導体基板１２の上面１６に露出する範囲内に、第２の周辺ｎ型領域２０７が形成されている。周辺ｎ型領域２０７は、リサーフ領域２０４の端面１４側に形成されており、リサーフ領域２０４に対して側方から接している。周辺ｎ型領域２０７のｎ型不純物濃度は、周辺ｎ型領域２０６のｎ型不純物濃度よりも低い。
このように、周辺ｎ型領域２０７のｎ型不純物濃度が低いので、ＩＧＢＴがオフしているときにリサーフ領域２０４と周辺ｎ型領域２０７の間のｐｎ接合２５０に生じる電界は小さい。図６に示すように、ｐｎ接合２５０は、半導体基板１２の上面１６に達している。したがって、ｐｎ接合２５０における電界を抑制することで、周辺領域２００の上面近傍における電界を抑制することができる。これによって、周辺領域２００の上面への電荷の付着による電界の乱れをさらに抑制することができる。
第２実施形態の半導体装置は、第１実施形態の半導体装置１０と同様に、ｎ型の半導体ウエハ３００から製造される。第２実施形態の半導体装置の製造方法では、図７に示すように、半導体ウエハ３００上にｎ型のエピタキシャル層３６０を成長させた後に、そのエピタキシャル層３６０上にｎ型のエピタキシャル層３７０を成長させる。エピタキシャル層３６０のｎ型不純物濃度は周辺ｎ型領域２０６と同等であり、エピタキシャル層３７０のｎ型不純物濃度は周辺ｎ型領域２０７と同等である。その後、第１実施形態と同様にして、各領域と、各電極、各絶縁層を形成することで、第２実施形態の半導体装置を製造することができる。
図８は、図６のＶＩＩＩ−ＶＩＩＩ線に沿って見たときのリサーフ領域２０４、周辺ｎ型領域２０６、及び、ドリフト領域１１２内の不純物濃度分布を示している。ｎ型不純物濃度が低いエピタキシャル層３７０にｐ型不純物を注入することでリサーフ領域２０４が形成されているので、リサーフ領域２０４内のｎ型不純物濃度が低くなっている。第２実施形態の半導体装置でも、リサーフ領域２０４の下の周辺ｎ型領域２０６のｎ型不純物濃度が高い。したがって、この半導体装置は、周辺領域２００の表面に電荷が付着しても、局所的な電界の集中が発生し難い。
なお、第２実施形態の半導体装置では、図９に示すように、エピタキシャル層３６０とエピタキシャル層３７０の境界（ｎ型不純物濃度が急激に変化している部分）で、ｐ型不純物濃度Ｎｐのグラフとｎ型不純物濃度Ｎｎのグラフが交差していてもよい。
また、第２実施形態の製造方法によれば、周辺ｎ型領域２０６内のｎ型不純物濃度を、リサーフ領域２０４内のｐ型不純物濃度のピーク値よりも高くするが可能であるが、周辺ｎ型領域２０６内のｎ型不純物濃度はリサーフ領域２０４内のｐ型不純物濃度のピーク値よりも低いことが好ましい。このように、周辺ｎ型領域２０６内のｎ型不純物濃度を低くすることで、周辺ｎ型領域２０６内に空乏層が広がり易くなり、好適な耐圧特性が得られる。
以上、第１実施形態及び第２実施形態の半導体装置について説明したが、以下に説明するように上記の実施形態を変形してもよい。
上述した実施形態では、素子領域１００と周辺領域２００との境界に沿って、終端領域２０２が形成されていたが、終端領域２０２は形成されていなくてもよい。この場合には、リサーフ領域２０４を上部ボディ領域１０６に隣接させることができる。
上述した実施形態では、下部ボディ領域１１０とドリフト領域１１２が接していたが、図１０に示すように、下部ボディ領域１１０とドリフト領域１１２の間にｎ型領域１２０（エピタキシャル層であり、イオン注入を受けていない領域）が形成されていてもよい。すなわち、素子領域１００内において、ストッパ領域１０８以外の領域がエピタキシャル層により構成されていてもよい。
また、上述した実施形態では、ＩＧＢＴが下部ボディ領域１１０を有していた。しかしながら、下部ボディ領域１１０が省略されていてもよい。この場合、ストッパ領域１０８に接するようにドリフト領域１１２を形成することができる。さらに、ストッパ領域１０８を省略してもよい。この場合、ボディ領域１０６に接するようにドリフト領域１１２を形成することができる。
また、上述した実施形態では、素子領域１００内にＩＧＢＴが形成されている半導体装置について説明したが、素子領域内にＦＥＴやダイオード等の他の縦型の半導体素子（半導体基板の上面から下面に向かって、又は、下面から上面に向かって電流が流れる半導体素子）が形成されていてもよい。図１１は、素子領域１００内にＭＯＳＦＥＴが形成されている例を示している。図１１の半導体装置では、ソース電極４０２、ドレイン電極４０４、ゲート電極４０６、ゲート絶縁膜４０８、ソース領域４１０、ボディ領域４１２、ドリフト領域４１４、及び、ドレイン領域４１６によって、縦型のＭＯＳＦＥＴが構成されている。ＭＯＳＦＥＴがオフしている状態では、リサーフ領域４２０と周辺ｎ型領域４２２（エピタキシャル成長により形成されたドリフト領域４１４よりもｎ型不純物濃度が高い領域）の間のｐｎ接合に逆電圧が印加され、周辺領域２００内の電位分布が第１実施形態の半導体装置１０と同様となる。また、図１２は、素子領域１００内にダイオードが形成されている例を示している。図１２の半導体装置では、アノード電極５０２、カソード電極５０４、アノード領域５０６、ドリフト領域５０８、及び、カソード領域５１０によってダイオードが構成されている。ダイオードに逆電圧が印加されると、リサーフ領域５２０と周辺ｎ型領域５２２（エピタキシャル成長により形成されたドリフト領域５０８よりもｎ型不純物濃度が高い領域）の間のｐｎ接合に逆電圧が印加され、周辺領域２００内の電位分布が第１実施形態の半導体装置１０と同様となる。このように、素子領域に形成されている素子がＦＥＴやダイオードであっても、第１実施形態の半導体装置１０と同様の効果を得ることができる。
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１０：半導体装置
１２：半導体基板
１４：端面
１６：上面
１８：下面
４０：絶縁層
５０：エミッタ電極
６０：外周電極
７０：コレクタ電極
８０：ゲート電極
８２：ゲート絶縁膜
８４：層間絶縁膜
１００：素子領域
１０２：エミッタ領域
１０４：ボディコンタクト領域
１０６：上部ボディ領域
１０８：ストッパ領域
１１０：下部ボディ領域
１１２：ドリフト領域
１１４：コレクタ領域
１２０：ｎ型領域
２００：周辺領域
２０２：終端領域
２０４：リサーフ領域
２０６：周辺ｎ型領域
２０８：外周コンタクト領域
２１０：ｐｎ接合

Claims (4)

  1. 半導体装置であって、
    半導体基板を有しており、
    半導体基板が、縦型のＩＧＢＴが形成されている素子領域と、その素子領域の周囲に配置されている周辺領域を有しており、
    素子領域内に、
    ｎ型を有しており、半導体基板の上面に露出しているエミッタ領域と、
    ｐ型を有しており、半導体基板の上面に一部が露出しており、エミッタ領域に下方から接している第１半導体領域と、
    エピタキシャル層であり、ｎ型を有しており、第１半導体領域に下方から接しており、第１半導体領域によってエミッタ領域と分離されている第６半導体領域と、
    ｎ型を有しており、第６半導体領域の下方に配置されており、第６半導体領域よりもｎ型不純物濃度が低いドリフト領域と、
    ｐ型を有しており、ドリフト領域に下方から接しているコレクタ領域と、
    エミッタ領域と第６半導体領域とを分離している範囲の第１半導体領域に対して絶縁膜を介して接しているゲート電極、
    が形成されており、
    周辺領域内に、
    ｐ型を有しており、第１半導体領域よりもｐ型不純物濃度が低く、半導体基板の上面に露出しており、直接またはｐ型を有する他の半導体領域を介して第１半導体領域と繋がっている第２半導体領域と、
    エピタキシャル層であり、ｎ型を有しており、第６半導体領域と同一のｎ型不純物濃度を有しており、第２半導体領域に対して下方から接している第３半導体領域と、
    ｎ型を有しており、第３半導体領域よりもｎ型不純物濃度が低く、第３半導体領域に対して下方から接している第４半導体領域、
    が形成されている、
    ことを特徴とする半導体装置。

  2. 周辺領域内に、ｎ型を有しており、第３半導体領域よりもｎ型不純物濃度が低く、半導体基板の上面に露出しており、第２半導体領域と半導体基板の端面の間に配置されており、第２半導体領域に対して側方から接している第５半導体領域が形成されていることを特徴とする請求項１に記載の半導体装置。
  3. 第２半導体領域の中におけるｐ型不純物の最大濃度が、第３半導体領域の中におけるｎ型不純物の最大濃度よりも高いことを特徴とする請求項１または２に記載の半導体装置。
  4. 請求項１に記載の半導体装置を製造する方法であって、
    ｎ型を有するベース半導体層上に、ｎ型を有し、ベース半導体層よりもｎ型不純物濃度が高いエピタキシャル層を成長させる工程と、
    周辺領域内のエピタキシャル層にｐ型不純物を注入することによって、ｐ型を有しており、エピタキシャル層の上面に露出しており、下端がベース半導体層に達しない第２半導体領域を周辺領域内に形成する工程と、
    素子領域内のエピタキシャル層にｐ型不純物を注入することによって、ｐ型を有しており、エピタキシャル層の上面に露出しており、下端がベース半導体層に達しない第１半導体領域を素子領域内に形成する工程、
    を有しており、
    第１半導体領域と第２半導体領域は、第１半導体領域のｐ型不純物濃度よりも第２半導体領域のｐ型不純物濃度が低くなるように形成される、
    ことを特徴とする半導体装置の製造方法。
JP2011152661A 2011-07-11 2011-07-11 半導体装置、及び、半導体装置の製造方法 Active JP5510404B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011152661A JP5510404B2 (ja) 2011-07-11 2011-07-11 半導体装置、及び、半導体装置の製造方法
US13/480,074 US9000478B2 (en) 2011-07-11 2012-05-24 Vertical IGBT adjacent a RESURF region
DE102012211374.6A DE102012211374B4 (de) 2011-07-11 2012-06-29 Halbleitergerät und Verfahren zu dessen Herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011152661A JP5510404B2 (ja) 2011-07-11 2011-07-11 半導体装置、及び、半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2013021100A JP2013021100A (ja) 2013-01-31
JP5510404B2 true JP5510404B2 (ja) 2014-06-04

Family

ID=47425800

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011152661A Active JP5510404B2 (ja) 2011-07-11 2011-07-11 半導体装置、及び、半導体装置の製造方法

Country Status (3)

Country Link
US (1) US9000478B2 (ja)
JP (1) JP5510404B2 (ja)
DE (1) DE102012211374B4 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9219138B2 (en) * 2012-10-05 2015-12-22 Semiconductor Components Industries, Llc Semiconductor device having localized charge balance structure and method
JP6340200B2 (ja) * 2014-01-27 2018-06-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6514519B2 (ja) * 2015-02-16 2019-05-15 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US10186573B2 (en) * 2015-09-14 2019-01-22 Maxpower Semiconductor, Inc. Lateral power MOSFET with non-horizontal RESURF structure
US9768247B1 (en) 2016-05-06 2017-09-19 Semiconductor Components Industries, Llc Semiconductor device having improved superjunction trench structure and method of manufacture
JP7316746B2 (ja) * 2017-03-14 2023-07-28 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6847007B2 (ja) * 2017-09-13 2021-03-24 株式会社日立製作所 半導体装置およびその製造方法
WO2021261222A1 (ja) * 2020-06-26 2021-12-30 ローム株式会社 半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04127540A (ja) 1990-09-19 1992-04-28 Nec Corp 絶縁ゲート電界効果トランジスタ
JPH07193018A (ja) 1993-12-27 1995-07-28 Takaoka Electric Mfg Co Ltd 高耐圧半導体素子の製造方法
JPH07273325A (ja) 1994-03-31 1995-10-20 Fuji Electric Co Ltd プレーナ型半導体素子およびその製造方法
JP2001015741A (ja) 1999-06-30 2001-01-19 Toshiba Corp 電界効果トランジスタ
WO2005109521A1 (ja) 2004-05-12 2005-11-17 Kabushiki Kaisha Toyota Chuo Kenkyusho 半導体装置
DE102006011697B4 (de) 2006-03-14 2012-01-26 Infineon Technologies Austria Ag Integrierte Halbleiterbauelementeanordnung und Verfahren zu deren Herstellung
JP2008227240A (ja) 2007-03-14 2008-09-25 Toyota Central R&D Labs Inc 半導体装置とその製造方法
JP2008227238A (ja) * 2007-03-14 2008-09-25 Toyota Central R&D Labs Inc 半導体装置
WO2010143288A1 (ja) * 2009-06-11 2010-12-16 トヨタ自動車株式会社 半導体装置
DE112010005980T5 (de) * 2010-11-08 2013-08-14 Hitachi, Ltd. Halbleiterelement
JP5287893B2 (ja) * 2011-02-08 2013-09-11 株式会社デンソー 半導体装置およびその製造方法
WO2012124786A1 (ja) * 2011-03-17 2012-09-20 富士電機株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US9000478B2 (en) 2015-04-07
DE102012211374B4 (de) 2014-11-20
US20130015493A1 (en) 2013-01-17
JP2013021100A (ja) 2013-01-31
DE102012211374A1 (de) 2013-01-17

Similar Documents

Publication Publication Date Title
JP5510404B2 (ja) 半導体装置、及び、半導体装置の製造方法
JP5787853B2 (ja) 電力用半導体装置
TWI453919B (zh) 用於快速開關的帶有可控注入效率的二極體結構
US8264033B2 (en) Semiconductor device having a floating semiconductor zone
US20150179764A1 (en) Semiconductor device and method for manufacturing same
US20090302376A1 (en) Semiconductor device
US20080258215A1 (en) LDMOS Device
JP5136578B2 (ja) 半導体装置
US9825164B2 (en) Silicon carbide semiconductor device and manufacturing method for same
JP6154292B2 (ja) 半導体装置及び半導体装置の製造方法
JP5697744B2 (ja) 半導体装置およびその製造方法
TWI575736B (zh) 雙溝槽閘極絕緣閘雙極電晶體結構
JP6606007B2 (ja) スイッチング素子
KR101840961B1 (ko) 반도체 장치
US20150318385A1 (en) Semiconductor device
JP2014060376A (ja) ショットキーバリアダイオードおよびその製造方法
KR20140031893A (ko) 바이폴라 펀치 쓰루 반도체 디바이스 및 그러한 반도체 디바이스의 제조 방법
JP2012089824A (ja) 半導体素子およびその製造方法
US9059237B2 (en) Semiconductor device having an insulated gate bipolar transistor
JP6448513B2 (ja) 半導体装置
US11522075B2 (en) Semiconductor device and method of manufacturing same
US8921945B2 (en) High-voltage power transistor using SOI technology
JP2016062975A (ja) 半導体装置およびその製造方法
KR102198982B1 (ko) 절연 게이트 바이폴라 트랜지스터를 제조하기 위한 방법
JPWO2018154963A1 (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130521

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130722

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140310

R151 Written notification of patent or utility model registration

Ref document number: 5510404

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250