DE112010005980T5 - Halbleiterelement - Google Patents

Halbleiterelement Download PDF

Info

Publication number
DE112010005980T5
DE112010005980T5 DE112010005980T DE112010005980T DE112010005980T5 DE 112010005980 T5 DE112010005980 T5 DE 112010005980T5 DE 112010005980 T DE112010005980 T DE 112010005980T DE 112010005980 T DE112010005980 T DE 112010005980T DE 112010005980 T5 DE112010005980 T5 DE 112010005980T5
Authority
DE
Germany
Prior art keywords
semiconductor
region
semiconductor region
layer
dopant concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE112010005980T
Other languages
English (en)
Inventor
Haruka Shimizu
Norifumi Kameshiro
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Power Semiconductor Device Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE112010005980T5 publication Critical patent/DE112010005980T5/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices

Abstract

An der Vorderseite eines Bereichs in einem Siliziumkarbid-Halbleiterelement, in dem eine Sperrschichtabschlußerweiterung ausgebildet ist, ist ein Halbleiterbereich vom n-Typ mit einer Dotierstoffkonzentration vorgesehen, die höher ist als die Dotierstoffkonzentration einer n–-Driftschicht. Der Rand der Sperrschichtabschlußerweiterung wird auf der vom aktiven Bereich abgewandten Seite vom Boden bis zur Vorderseite von einem Halbleiterbereich vom n-Typ abgedeckt. Dadurch ist es möglich, ein Element mit einem niedrigen Widerstand bei hoher Spannungsfestigkeit zu erhalten oder, wenn der Widerstand des Elements verringert wird, ein Element mit einem niedrigen Leistungsverlust zu erhalten.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft ein Halbleiterelement und insbesondere eine Abschlußstruktur für ein Siliziumkarbid-Halbleiterelement.
  • Stand der Technik
  • Als Halbleiter weist Siliziumkarbid (SiC) einen größeren Bandabstand und eine um etwa eine Größenordnung höhere dielektrische Durchbruchfeldstärke auf wie Silizium und ist deshalb für Leistungselemente ein vielversprechendes Material. Darüberhinaus sind bei unipolaren Elementen, die nur mit den Majoritätsladungsträgern arbeiten, die Schaltverluste kleiner als bei bipolaren Elementen, da beim Umschalten kein Rückstrom erzeugt wird (Prozeß des Verschwindens der überschüssigen Minoritätsladungsträger).
  • Bei einem unipolaren Element werden der Widerstand im Durchlaßbetrieb und die Spannungsfestigkeit beim Anlegen einer Sperrspannung von der Ladungsträgerkonzentration und der Schichtdicke der Driftschicht bestimmt. Zum Beispiel gibt die Gleichung (4) in der Nicht-Patent-Druckschrift 1 eine empirische Formel für die maximale elektrische Feldstärke beim Anlegen einer Sperrspannung in Abhängigkeit von der Dotierstoffkonzentration des Substrats an. Die Beziehung zwischen der Dotierstoffkonzentration des Substrats und der maximalen elektrischen Feldstärke hängt im wesentlichen vom Herstellungsverfahren für das Halbleiterelement ab, und für ein gegebenes Herstellungsverfahren nimmt im allgemeinen die maximale elektrische Feldstärke mit zunehmender Dotierstoffkonzentration zu. Da jedoch der Gradient des elektrischen Feldes im Substrat mit zunehmender Dotierstoffkonzentration steiler wird, nimmt dabei die Spannungsfestigkeit beim Anlegen einer Sperrspannung ab. Für ein optimales Element ist daher für den jeweiligen Verwendungszweck ein Kompromiß zwischen dem Widerstand und der Spannungsfestigkeit zu finden.
  • Für die Verbesserung des Kompromisses zwischen dem Widerstand und der Spannungsfestigkeit ist in der Patent-Druckschrift 1 ein Aufbau beschrieben, bei dem die Driftschicht aus vielen Lagen besteht, deren Dicken und Ladungsträgerkonzentrationen unabhängig voneinander eingestellt werden. Auf der Driftschicht befindet sich eine Halbleiterschicht, deren Dotierstoffkonzentration größer ist als diejenige der Driftschicht, wodurch der Widerstand im Ein-Zustand eines vertikalen MOSFET verringert wird. Zur Sicherstellung einer hohen Spannungsfestigkeit im Endbereich des Elements ist an der äußeren Oberfläche eines Abschnitts, der einen p-Typ-Schutzring bildet, eine Halbleiterschicht vorgesehen, deren Dotierstoffkonzentration kleiner ist als diejenige der Driftschicht.
  • Druckschriften zum Stand der Technik
  • Nicht-Patent-Druckschriften
  • Patent-Druckschriften
    • Patent-Druckschrift 1: Japanische Patent-Offenlegungsschrift Nr. 2004-319815
  • Zusammenfassende Darstellung der Erfindung
  • Probleme, die mit der Erfindung gelöst werden sollen
  • Es ist allgemein bekannt, daß Dotierstoffe, die in SiC innenimplantiert wurden, beim späteren Ausheizen kaum diffundieren. Aus diesem Grund wird, wenn durch eine Ionenimplantation eine Abschlußstruktur wie ein Schutzring ausgebildet wird, der pn-Übergang in der Richtung senkrecht zur Vorderseite des Substrats (der vertikalen Richtung) wegen des Kanaleffekts der implantierten Dotierstoffe als sanfter Übergang ausgebildet. In der Richtung parallel zur Vorderseite des Substrats (der horizontalen Richtung) wird der pn-Übergang dagegen als steiler Übergang ausgebildet, so daß sich das elektrische Feld am pn-Übergang in horizontaler Richtung konzentriert. Bei dem Aufbau des Patent-Dokuments 1, bei dem sich an der Außenseite des den p-Typ-Schutzring bildenden Abschnitts eine Halbleiterschicht mit niedriger Dotierstoffkonzentration befindet, ist die maximale elektrische Feldstärke in dem Teil der Halbleiterschicht mit einer niedrigen Dotierstoffkonzentration klein, weshalb es schwierig ist, beim Anlegen einer Sperrspannung am Abschlußabschnitt eine hohe Spannungsfestigkeit zu erhalten. Für eine hohe Spannungsfestigkeit muß die Dicke der Driftschicht vergrößert werden, wobei jedoch der Widerstand der Driftschicht zunimmt. Das Problem liegt daher darin, daß es schwierig ist, den Widerstand des Elements zu verringern und dabei gleichzeitig eine hohe Spannungsfestigkeit sicherzustellen.
  • Lösung des Problems
  • Die vorliegende Erfindung umfaßt ein Halbleiterelement, bei dem auf der Oberfläche eines Bereichs zur Ausbildung einer Sperrschichtabschlußerweiterung für das Halbleiterelement ein n-Typ-Halbleiterbereich mit einer Konzentration vorgesehen ist, die relativ höher ist als die Konzentration in einer n–-Driftschicht, wobei die Sperrschichtabschlußerweiterung innerhalb des n-Typ-Halbleiterbereichs ausgebildet ist. Nach einem anderen Aspekt umfaßt die vorliegende Erfindung ein Halbleiterelement, bei dem auf der Oberfläche eines Bereichs zur Ausbildung einer Sperrschichtabschlußerweiterung für das Halbleiterelement ein n-Typ-Halbleiterbereich mit einer Konzentration vorgesehen ist, die relativ höher ist als die Konzentration in einer n–-Driftschicht, wobei der Rand der Sperrschichtabschlußerweiterung auf der vom aktiven Bereich abgewandten Seite vom Boden bis zur Oberseite vom n-Typ-Halbleiterbereichs umgeben ist.
  • Vorteilhafte Auswirkungen der Erfindung
  • Durch die neue Abschlußstruktur des erfindungsgemäßen Halbleiterelements ist die Spannungsfestigkeit des Halbleiterelements größer als die von der Konzentration der n–-Driftschicht bestimmte Spannungsfestigkeit. Es wird daher ein Element mit einem niedrigen Widerstand bei hoher Spannungsfestigkeit erhalten. Durch Verringerung des Widerstands ist es auch möglich, ein Element mit einem geringen Leistungsverlust zu erhalten.
  • Kurzbeschreibung der Zeichnungen
  • 1 zeigt eine Schnittansicht des Endbereichs eines Halbleiterelements bei einer ersten Ausführungsform der vorliegenden Erfindung;
  • 2 eine Schnittansicht des Halbleiterelements der ersten Ausführungsform während eines beispielhaften Herstellungsprozesses;
  • 3 eine Schnittansicht des Halbleiterelements bei der Fortführung des Herstellungsprozesses der 2;
  • 4 eine Schnittansicht des Halbleiterelements bei der Fortführung des Herstellungsprozesses der 3;
  • 5 die Struktur an der Oberseite des Halbleiterelements der ersten Ausführungsform;
  • 6 eine Schnittansicht des aktiven Bereichs des Halbleiterelements der ersten Ausführungsform;
  • 7 eine Schnittansicht des Endbereichs eines anderen Halbleiterelements bei der ersten Ausführungsform;
  • 8 Schnittansichten und die elektrische Feldstärke bei einem herkömmlichen Halbleiterelement;
  • 9 ein Diagramm für die Abhängigkeit der Spannungsfestigkeit vom Driftschichtwiderstand bei einem herkömmlichen Nicht-Durchgriff-Element;
  • 10 ein Diagramm für die Abhängigkeit der Spannungsfestigkeit vom Driftschichtwiderstand bei einem herkömmlichen Durchgriffelement;
  • 11 Schnittansichten eines Halbleiterelements und die elektrische Feldstärke. als Beispiele für die Auswirkungen der ersten Ausführungsform;
  • 12 ein Diagramm für die Auswirkungen der ersten Ausführungsform;
  • 13 ein weiteres Diagramm für die Auswirkungen der ersten Ausführungsform;
  • 14 eine Schnittansicht des Endbereichs eines Halbleiterelements bei einer zweiten Ausführungsform;
  • 15 eine Schnittansicht des Endbereichs eines anderen Halbleiterelements bei der zweiten Ausführungsform;
  • 16 eine Schnittansicht des Endbereichs eines Halbleiterelements bei einer dritten Ausführungsform der vorliegenden Erfindung; und
  • 17 eine Schnittansicht des Endbereichs eines Halbleiterelements bei einer vierten Ausführungsform der vorliegenden Erfindung.
  • Beste Art der Erfindungsausführung
  • Im folgenden werden Ausführungsformen der vorliegenden Erfindung mit Bezug zu den beiliegenden Zeichnungen genauer beschrieben. Komponenten mit den gleichen Funktionen sind in den Zeichnungen zum Beschreiben der Ausführungsformen mit den gleichen Bezugszeichen bezeichnet, wobei eine Wiederholung der Beschreibung vermieden wird. Insbesondere werden Abschnitte mit gleichen Funktionen in den verschiedenen Ausführungsformen auch dann mit den gleichen Bezugszeichen bezeichnet, wenn sie sich in der Form, der Dotierstoffkonzentration, der Kristallinität und anderem unterscheiden. In den einzelnen Schnittansichten ist jeweils nur der Endabschnitt des Halbleiterelements dargestellt, während der elektrisch wirksame (aktive) Bereich in der Mitte des Chips weggelassen wurde.
  • Erste Ausführungsform
  • Die 1 zeigt eine Schnittansicht des Endbereichs eines Halbleiterelements bei einer ersten Ausführungsform der vorliegenden Erfindung. Das Halbleiterelement der ersten Ausführungsform ist eine Diode mit einer niedrig dotierten (n–-Typ) SiC-Driftschicht 2 von einem ersten Leitfähigkeitstyp (n-Typ) (im folgenden als ”n–-SiC-Driftschicht 2” bezeichnet) auf einem hoch dotierten (n+-Typ) SiC-Substrat 1 vom ersten Leitfähigkeitstyp (im folgenden ”n+-SiC-Substrat 1” bezeichnet), einem p-Typ-Halbleiterbereich 3 von einem dem ersten Leitfähigkeitstyp entgegengesetzten zweiten Leitfähigkeitstyp (p-Typ), einem p-Typ-Abschlußbereich (p-Typ-Halbleiterbereich) 4 vom zweiten Leitfähigkeitstyp (p-Typ), einer Anodenelektrode 5 auf einem Teil der Vorderseite der n–-SiC-Driftschicht 2, einer Kathodenelektrode 6 auf der Rückseite des n+-SiC-Substrats 1 und einer Isolierschicht 7 auf einem Teil der n–-SiC-Driftschicht 2 und der Anodenelektrode 5. Die Anodenelektrode 5 kann entweder einen Schottky-Kontakt oder einen ohmschen Kontakt aufweisen, und der aktive Bereich der Diode kann einen beliebigen Aufbau haben, etwa den einer Schottkydiode, einer pn-Diode oder einer Junction-Barrier-Schottkydiode (JBS). Der aktive Bereich ist der Bereich, in dem beim Anlegen einer Spannung ein Strom fließt.
  • Die n–-SiC-Driftschicht 2 umfaßt zwei Bereiche, eine niedrig dotierte (n–-Typ) erste Halbleiterschicht 8 (erster Halbleiterbereich) vom ersten Leitfähigkeitstyp (n-Typ) auf dem hoch dotierten (n+-Typ) SiC-Substrat 1 vom ersten Leitfähigkeitstyp und eine niedrig dotierte (n–-Typ) zweite Halbleiterschicht 9 (zweiter Halbleiterbereich) vom ersten Leitfähigkeitstyp auf der ersten Halbleiterschicht 8. Die zweite Halbleiterschicht 9 erstreckt sich über den p-Typ-Abschlußbereich 4 hinaus und steht mit der Vorderseite des Substrats in Kontakt. Die Dotierstoffkonzentration N1 der ersten Halbleiterschicht 8 und die Dotierstoffkonzentration N2 der zweiten Halbleiterschicht 9 stehen in der Beziehung N1 < N2. Der p-Typ-Abschlußbereich 4 besteht aus einer Sperrschichtabschlußerweiterung (JTE, für Junction Termination Extension) mit einem einstufigen oder mehrstufigen Aufbau. Da der p-Typ-Halbleiterbereich 3 und der p-Typ-Abschlußbereich 4 in der zweiten Halbleiterschicht 9 ausgebildet sind, wird die elektrische Feldstärke, bei der beim Anlegen einer Sperrspannung ein Lawinendurchbruch erfolgt, von der Dotierstoffkonzentration der zweiten Halbleiterschicht 9 bestimmt.
  • Die 2 bis 4 sind Schnittansichten zur Erläuterung eines beispielhaften Herstellungsprozesses für die erste Ausführungsform.
  • Zuerst wird wie in der 2 gezeigt auf dem n+-SiC-Substrat 1 die niedrig dotierte erste n–-Halbleiterschicht 8 aufgebracht und darauf durch Epitaxie die zweite n–-Halbleiterschicht 9 ausgebildet, deren Dotierstoffkonzentration relativ höher ist als die der ersten n–-Halbleiterschicht 8. Die Schichtfolge aus der ersten n–-Halbleiterschicht 8 und der zweiten n–-Halbleiterschicht 9 wird als n–-SiC-Driftschicht 2 bezeichnet.
  • Die Dotierstoffkonzentration des n+-SiC-Substrats 1 liegt in der Regel im Bereich von etwa 1 × 1018 bis 1 × 1019 cm–3 Die Hauptfläche des n+-SiC-Substrats 1 kann die (0001)-Fläche, die (000–1)-Fläche, die (11–20)-Fläche oder eine andere Fläche sein. Die Wahl der Hauptfläche des n+-SiC-Substrats 1 hat keinen Einfluß auf die Auswirkungen der vorliegenden Erfindung. Die Spezifikationen der ersten n–-Halbleiterschicht 8 auf dem n+-SiC-Substrat 1 hängen von den Spezifikationen für die Spannungsfestigkeit ab, beim gleichen Leitfähigkeitstyp wie für das n+-SiC-Substrat 1 und einer Dicke im Bereich von etwa 3 μm bis 80 μm liegt die Dotierstoffkonzentration meist im Bereich von etwa 1 × 1015 bis 4 × 1016 cm–3.
  • Hinsichtlich der Spezifikationen für die zweite n–-Halbleiterschicht 9 auf der ersten n–-Halbleiterschicht 8 ist die Dotierstoffkonzentration der zweiten n–-Halbleiterschicht 9 relativ höher als die der ersten n–-Halbleiterschicht 8 und liegt in einem Bereich, in dem die Sperreigenschaften die gewünschte Spannungsfestigkeit aufweisen. Auch hinsichtlich der Dicke der zweiten n–-Halbleiterschicht 9 gibt es keine besonderen Einschränkungen, solange sie so groß oder größer ist als die Dicke, die erforderlich ist, um darin den p-Typ-Halbleiterbereich 3 und den p-Typ-Abschlußbereich 4 auszubilden, und sie liegt in einem Bereich, mit dem die gewünschte Spannungsfestigkeit erhalten wird.
  • Dann wird wie in der 3 gezeigt durch Lithographie und Trockenätzen in einem Maskenmaterial 10 ein Muster ausgebildet. Für das Maskenmaterial 10 wird im vorliegenden Fall durch CVD (chemische Gasphasenabscheidung) aufgebrachtes SiO2 verwendet. Bei dem Muster des Maskenmaterials 10 kann der aktive Bereich vollständig offen sein, eine Ringform haben, bei dem nur der aktive äußere Umfangsabschnitt offen ist, oder ein Streifenmuster, ein Inselmuster, ein Gittermuster und dergleichen aufweisen. Die vorliegende Erfindung betrifft nur die Abschlußstruktur des Halbleiterelements und ist unabhängig von der Form des aktiven Bereichs. Nach dem Ausbilden des Musters im Maskenmaterial 10 wird durch Innenimplantation auf der Vorderseite der n–-SiC-Driftschicht 2 der p-Typ-Halbleiterbereich 3 ausgebildet. Die Dotierstoffkonzentration des p-Typ-Halbleiterbereichs 3 beträgt etwa 1018 bis 1020 cm–3 und der pn-Übergang liegt in einer Tiefe von etwa 0,3 bis 2,0 μm. Als p-Typ-Dotierstoff wird in der Regel Al (Aluminium) oder B (Bor) verwendet. Im vorliegenden Fall wird Al als Dotierstoff verwendet, und die Implantation erfolgt in mehreren Schritten mit unterschiedlichen Beschleunigungsenergien, wodurch der p-Typ-Halbleiterbereich 3 so ausgebildet wird, daß die Dotierstoffkonzentration in der Nähe der Oberfläche etwa 9 × 1018 cm–3 beträgt und der pn-Übergang in einer Tiefe von etwa 0,7 μm liegt.
  • Dann wird wie in der 4 gezeigt auf die gleiche Weise wie für die Ausbildung des p-Typ-Halbleiterbereichs 3 im Maskenmaterial 10 ein Muster ausgebildet, das sich mit dem p-Typ-Halbleiterbereich 3 überlappt und das um den äußeren Umfang des aktiven Bereichs herum eine Ringform bildet. Die Dotierstoffkonzentration des p-Typ-Abschlußbereichs 4 beträgt etwa 1017 bis 1018 cm–3 und der pn-Übergang liegt in einer Tiefe von etwa 0,3 bis 2,0 μm. Als Dotierstoff wird Al verwendet, und die Implantation erfolgt in mehreren Schritten mit unterschiedlichen Beschleunigungsenergien, wodurch der p-Typ-Halbleiterbereich 4 so ausgebildet wird, daß die Dotierstoffkonzentration in der Nähe der Oberfläche etwa 4 × 1017 cm–3 beträgt und der pn-Übergang in einer Tiefe von etwa 0,9 μm liegt. Damit wird erreicht, daß der p-Typ-Halbleiterbereich 3 mit dem p-Typ-Abschlußbereich 4 in Kontakt steht.
  • Nachdem der p-Typ-Halbleiterbereich 3 und der p-Typ-Abschlußbereich 4 auf diese Weise ausgebildet wurden, erfolgt das übliche Aktivierungsausheizen der implantierten Dotierstoffe, und es werden auf der Rückseite des n+-SiC-Substrats 1 die Kathodenelektrode 6 mit einem ohmschen Kontakt und auf der Vorderseite der n–-SiC-Driftschicht 2 die Anodenelektrode 5 ausgebildet. Dann wird die Anodenelektrode 5 durch Strukturieren auf die gewünschte Größe gebracht. Anschließend wird die Isolierschicht 7 aufgebracht, die die Vorderseite des Elements schützt, woraufhin der Bereich über der Anodenelektrode 5 teilweise wieder geöffnet wird (nicht gezeigt), wodurch das erfindungsgemäße Halbleiterelement der 1 fertiggestellt wird. Durch das Strukturieren wird die Anodenelektrode 5 so ausgebildet, daß sich der p-Typ-Halbleiterbereich 3 in der Nähe des Randes der Anodenelektrode 5 befindet.
  • Es wurde hier nur der äußere Umfangsabschnitt der Diode beschrieben. Vor oder nach den Schritten der 3 und der 4 wird normalerweise noch mittels Lithographie und Trockenätzen sowie Ionenimplantieren am Umfang des Chips ein Kanalstopper ausgebildet.
  • Die 5 zeigt die Strukturen an der Oberseite des Halbleiterelements der ersten Ausführungsform. Diese Ansicht der Oberseite soll nur die Beziehungen zwischen den Hauptteilen des Halbleiterelements darstellen, sie gibt die Positionen und Dimensionen der einzelnen Schichten nicht unbedingt richtig wieder. Auch sind wegen der besseren Übersichtlichkeit einige Schichten, etwa die Elektroden, nicht dargestellt. Im vorliegenden Fall ist eine Schottkydiode dargestellt, bei der der p-Typ-Halbleiterbereich 3 eine Ringform hat, bei der nur der aktive äußere Umfangsabschnitt offen ist. Die Diode kann jedoch auch eine pn-Diode mit einem vollständig offenen aktiven Bereich oder eine JBS-Diode mit einem inselförmigen Muster, einem Polygonmuster, einem Gittermuster und dergleichen sein. Die gestrichelte Linie zeigt den Rand den p-Typ-Abschlußbereichs 4 auf der Seite des aktiven Bereichs. Die 1 ist eine Schnittansicht längs des Abschnitts A-A' in der 5. Wie in der 5 gezeigt, erstreckt sich die zweite n–-Halbleiterschicht 9 entlang des äußeren Umfangs des aktiven Bereichs und befindet sich auch an der Außenseite des p-Typ-Abschlußbereichs 4. Die 6 zeigt eine Schnittansicht längs des Abschnitts B-B' in der 5.
  • Die 6 zeigt im wesentlichen die Innenseite des aktiven Bereichs. Der Aufbau des Elements ist nicht im einzelnen dargestellt, er kann die bekannte Diode, einen JFET (Sperrschicht-Feldeffekttransistor), einen MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor) oder einen MISFET (Metall-Isolator-Halbleiter-Feldeffekttransistor) umfassen. Der JFET und der MOSFET werden im folgenden noch erläutert. Bei einer Diode mit einem JSB-Aufbau, einem der Diodentypen, ist in der Nähe der Oberfläche der zweiten n–-Halbleiterschicht 9 und in der zweiten n–-Halbleiterschicht 9 eine Anzahl von p-Typ-Halbleiterbereichen mit einer vorgegebenen Breite und in vorgegebenen Abständen ausgebildet.
  • Die erste Ausführungsform umfaßt das n+-SiC-Substrat 1 und die durch epitaktisches Aufwachsenlassen aufgebrachte zweite n–-Halbleiterschicht 9. Alternativ kann die zweite n–-Halbleiterschicht 9 durch eine mehrstufige Ionenimplantation von Dotierstoffen des n-Typs in die n–-SiC-Driftschicht 2 ausgebildet werden. Als n-Typ-Dotierstoff wird im allgemeinen N (Stickstoff) oder P (Phosphor) verwendet, es kann jedoch auch jedes andere Element verwendet werden, solange es zur n-Typ-Dotierung beiträgt. In diesem Fall kann der Bereich, in den der n-Typ-Dotierstoff ionenimplantiert wird, die ganze Oberfläche des n+-SiC-Substrats 1 sein. Die Ionenimplantation der n-Typ-Dotierstoffe kann zu jeder Zeit vor dem Aktivierungsausheizen der implantierten Dotierstoffe erfolgen, und die zweite n–-Typ-Halbleiterschicht 9 kann nach dem Ausführen des Schritts der 3 oder der 4 ausgebildet werden.
  • Bei der ersten Ausführungsform wird als Maskenmaterial SiO2 verwendet. Es kann jedoch auch eine Siliziumnitridschicht oder ein Fotolackmaterial verwendet werden oder irgendein anderes Material, das bei der Ionenimplantation als Maske dienen kann.
  • Die Elektroden auf der Rückseite und der Vorderseite werden bei der ersten Ausführungsform unmittelbar nach dem Aktivierungsausheizen der implantierten Dotierstoffe ausgebildet. Alternativ kann nach dem Aktivierungsausheizen der implantierten Dotierstoffe ein Opferoxidationsschritt durchgeführt werden, bei dem die geschädigte Schicht an der Oberfläche der n–-Driftschicht 2 entfernt wird.
  • Die Elektroden auf der Rückseite und der Vorderseite werden bei der ersten Ausführungsform unmittelbar nach dem Aktivierungsausheizen der implantierten Dotierstoffe ausgebildet. Alternativ kann die Vorderseite der n–-SiC-Driftschicht 2 durch Aufbringen einer die Oberfläche schützenden Isolierschicht aus SiO2 oder einem anderen Material durch ein CVD-Verfahren geschützt werden. In diesem Fall wird die die Oberfläche schützende Isolierschicht nach ihrer Ausbildung so bearbeitet, daß nur der Bereich, in dem die Schottky-Elektrode ausgebildet werden soll, offen bleibt. Auch nach dem Durchführen eines Opferoxidationsschritts wie oben kann eine die Oberfläche schützende Isolierschicht ausgebildet werden. Die 7 zeigt eine beispielhafte Schnittansicht des Endbereichs des Halbleiterelements in diesem Fall. Bei diesem Aufbau ist die Anodenelektrode 5 so geformt, daß sie teilweise über der Isolierschicht 7 liegt. Auch in diesem Fall befindet sich der p-Typ-Halbleiterbereich 3 in der Nähe desjenigen Randes der Anodenelektrode 5, der nicht auf der Isolierschicht 7 liegt (Rand der Anodenelektrode direkt auf dem p-Typ-Halbleiterbereich 3).
  • Anhand der 8 bis 12 werden nun die Auswirkungen der vorliegenden Erfindung beschrieben. Die 8 zeigt Schnittansichten und den Verlauf der elektrischen Feldstärke von bzw. bei einem herkömmlichen Halbleiterelement. Die Dotierstoffkonzentration der n–-SiC-Driftschicht 2 ist in den 8A bis 8D konstant, während die Schichtdicken Ta bis Td der n–-SiC-Driftschicht 2 in den 8A bis 8D die folgende Bedingung erfüllen: Ta > Tb > Tc > Td (Gleichung 1).
  • Die 8A und die 8B zeigen jeweils ein sogenanntes Nicht-Durchgriff-Element, und die 8C und 8D zeigen jeweils ein sogenanntes Durchgriffelement. Tb ist die Schichtdicke, mit der bei der Dotierstoffkonzentration der n–-SiC-Driftschicht 2 für ein Nicht-Durchgriff-Element ein minimaler Widerstand erhalten wird. Die Beziehungen zwischen der maximalen elektrischen Feldstärke EMax, der Spannungsfestigkeit VR beim Anlegen einer Sperrspannung und dem Widerstand Rdrift der n–-SiC-Driftschicht 2 sind in den folgenden Gleichungen 2 bis 4 angegeben. EMaxa = EMaxb = EMaxc = EMaxd (Gleichung 2) VRa = VRb > VRc > VRd (Gleichung 3) Rdrifta > Rdriftb > Rdriftc > Rdriftd (Gleichung 4).
  • EMax ist bei den Elementen der 8A bis 8D immer gleich groß, da sie von der Dotierstoffkonzentration der n–-SiC-Driftschicht 2 bestimmt wird. VR wird von der maximalen elektrischen Feldstärke EMax beim Anlegen einer Sperrspannung und der Tiefe bestimmt, bis zu der sich die Verarmungsschicht zu diesem Zeitpunkt ausdehnt. In der 8 entspricht in den 8A und 8B die Fläche des von einem Dreieck umgebenen Bereichs dem VR. In den 8C und 8D entspricht die Fläche des von einem Trapez umgebenen Bereichs annähernd dem VR, da die Dotierstoffkonzentration des n+-SiC-Substrats 1 etwa um den Faktor Hundert größer ist als die Dotierstoffkonzentration der n–-SiC-Driftschicht 2 und sich die Verarmungsschicht kaum in das n+-SiC-Substrat 1 hinein ausdehnt. Da die Dotierstoffkonzentration der n–-SiC-Driftschicht 2 immer die gleiche ist, nimmt Rdrift zu, wenn die Schichtdicke T größer wird, und nimmt ab, wenn die Schichtdicke T kleiner wird.
  • Die 9 zeigt in einem Diagramm die Beziehung zwischen der Spannungsfestigkeit VR und dem Widerstand Rdrift der n–-SiC-Driftschicht 2 bei einem herkömmlichen Nicht-Durchgriff-Element. Die maximale Spannungsfestigkeit VR wird von der Dotierstoffkonzentration der n–-SiC-Driftschicht 2 bestimmt, und es wird das Ergebnis gezeigt, das bei einer vorläufigen Berechnung erhalten wird, bei der die Schichtdicke T so eingestellt wird, daß der Widerstand für ein Nicht-Durchgriff-Element minimal ist.
  • Die 10 zeigt in einem Diagramm die Beziehung zwischen der Spannungsfestigkeit VR und dem Widerstand Rdrift der n–-SiC-Driftschicht 2 bei einem herkömmlichen Durchgriffelement. Die Kurve wird durch Berechnen der maximalen Spannungsfestigkeit VR und des Widerstandes Rdrift der n–-SiC-Driftschicht 2 mit einer veränderlichen Dotierstoffkonzentration bezüglich der beliebig festgelegten Schichtdicke der n–-SiC-Driftschicht 2 und durch eine Verknüpfung des minimalen Widerstandes Rdrift der n–-SiC-Driftschicht 2 mit der jeweiligen Spannungsfestigkeit VR erhalten. Ein Vergleich der 9 und 10 zeigt, daß bei identischer Spannungsfestigkeit der Widerstand Rdrift der n–-SiC-Driftschicht 2 bei einem Durchgriffelement kleiner ist als bei einem Nicht-Durchgriff-Element. Auch ist der Kompromiß zwischen der Spannungsfestigkeit VR und dem Widerstand Rdrift der n–-SiC-Driftschicht 2 bei einem Element mit dem herkömmlichen Aufbau erkennbar.
  • Die 11 zeigt in einer beispielhaften Schnittansicht des Halbleiterelements den Verlauf der elektrischen Feldstärke bei der ersten Ausführungsform. Die 11A zeigt ein Durchgriffelement mit einem herkömmlichen Aufbau und die 11B ein Element, bei dem die n–-SiC-Driftschicht 2 aus zwei Schichten mit unterschiedlichen Dotierstoffkonzentrationen besteht und die Dotierstoffkonzentration der zweiten n–-Halbleiterschicht 9 an der Vorderseite höher ist als die der ersten n–-Halbleiterschicht 8 auf der Seite des n+-SiC-Substrats 1. Die maximale elektrische Feldstärke EMax zeigt dabei die in der folgenden Gleichung 5 angegebene Beziehung: EMaxe < EMaxe' (Gleichung 5).
  • Aus der Beziehung der Gleichung 5, der Fläche des Trapez der 11A und der Fläche des Pentagons der 11B ist ersichtlich, daß durch geeignetes Festlegen der Dotierstoffkonzentration und der Schichtdicke der zweiten n–-Halbleiterschicht 9 eine Spannungsfestigkeit VRe' erhalten werden kann, die größer ist als die Spannungsfestigkeit VRe im herkömmlichen Fall. Die erste Ausführungsform weist somit einen Aufbau auf, bei dem durch die zweite n–-Halbleiterschicht 9 die Spannungsfestigkeit VRe' größer ist als die Spannungsfestigkeit VRe.
  • Die 12 zeigt als Beispiel für die Auswirkungen der vorliegenden Erfindung in einem Diagramm die Beziehung zwischen der Spannungsfestigkeit VR und dem Widerstand Rdrift der n–-SiC-Driftschicht 2. Die Kurve wird durch Berechnen der maximalen Spannungsfestigkeit VR und des Widerstandes Rdrift der n–-SiC-Driftschicht 2 mit einer veränderlichen Dotierstoffkonzentration mit Bezug zu der beliebig festgelegten Schichtdicke der ersten n–-Halbleiterschicht 8, Festhalten der Schichtdicke der zweiten n–-Halbleiterschicht 9 bei 2 μm und Festlegen der Dotierstoffkonzentration davon auf einen größeren Wert als bei der ersten n–-Halbleiterschicht 8 und dann durch Verbinden des minimalen Widerstandes Rdrift der n–-SiC-Driftschicht 2 mit der jeweiligen Spannungsfestigkeit VR erhalten. Auch wenn die optimale Dotierstoffkonzentration der zweiten n–-Halbleiterschicht 9 von der jeweils festgelegten Spannungsfestigkeit VR abhängt, ist, wenn die Spannungsfestigkeit die gleiche ist, der Widerstand Rdrift der n–-SiC-Driftschicht 2 kleiner als bei dem Durchgriffelement mit dem herkömmlichen Aufbau. Der Grund dafür ist, daß durch das Vorsehen der zweiten n–-Halbleiterschicht 9 bei dem Aufbau der vorliegenden Erfindung die maximale elektrische Feldstärke EMax höher ist und für ein Element mit der gleichen Spannungsfestigkeit die Dotierstoffkonzentration der ersten n–-Halbleiterschicht 8 größer sein kann oder die Dicke davon kleiner gemacht werden kann. Im Vergleich mit der in der Patent-Druckschrift 1 beschriebenen Technik ist dort die maximale elektrische Feldstärke an der Vorderseite des Substrats kleiner ist als das EMaxe der 11A, wenn die Dotierstoffkonzentration der Driftschicht gleich ist, da an der Vorderseite des Substrats in der Abschlußstruktur eine Schicht ausgebildet werden muß, deren Dotierstoffkonzentration kleiner ist als die der Driftschicht. Aus diesem Grund ist für die gleiche Spannungsfestigkeit eine dicke Driftschicht vorzusehen, so daß es im Gegensatz zur vorliegenden Ausführungsform schwierig ist, eine hohe Dotierstoffkonzentration und eine dünne Driftschicht vorzusehen. Die vorliegende Erfindung ist in dieser Beziehung sehr vorteilhaft.
  • Die 13 zeigt als Beispiel für die Auswirkungen der vorliegenden Erfindung in einem Diagramm die Beziehung zwischen der Spannungsfestigkeit VR und dem Widerstand Rdrift der n–-SiC-Driftschicht 2 im Vergleich zum herkömmlichen Aufbau. Aus der 13 ist ersichtlich, daß der Driftschichtwiderstand Rdrift bei dem Aufbau der vorliegenden Erfindung bei gleicher Spannungsfestigkeit niedrig ist. Das heißt, daß durch den Aufbau der vorliegenden Erfindung mit der hinzugefügten zweiten n–-Halbleiterschicht 9 ein Element mit einem niedrigen Widerstand bei gleichzeitig hoher Spannungsfestigkeit erhalten wird. Alternativ kann durch Herabsetzen des Widerstands des Elements ein Element mit einem niedrigen Leistungsverlust erhalten werden.
  • Die Schichtdicke der zweiten n–-Halbleiterschicht 9 beträgt bei der ersten Ausführungsform 2 μm, die Schichtdicke der zweiten n–-Halbleiterschicht 9 kann jedoch auch einen anderen Wert haben. Mit anderen Worten kann die Schichtdicke innerhalb des Bereichs mit der gewünschten Spannungsfestigkeit in den Sperreigenschaften vergrößert oder verkleinert werden.
  • Da bei dem Aufbau der ersten Ausführungsform die Dotierstoffkonzentrationen und die Schichtdicken der ersten n–-Halbleiterschicht 8 und der zweiten n–-Halbleiterschicht 9 unabhängig voneinander festgelegt werden können, besteht auch die Möglichkeit, nicht nur die Spannungsfestigkeit VR und den Driftschichtwiderstand Rdrift einzustellen, sondern es kann auch die Sperrschichtkapazität des Elements beim Anlegen einer Sperrspannung eingestellt werden, da die Ausbreitung der Verarmungsschicht beim Anlegen einer Sperrspannung durch die Dotierstoff konzentrationen und die Schichtdicken der ersten n–-Halbleiterschicht 8 und der zweiten n–-Halbleiterschicht 9 bestimmt wird.
  • Zweite Ausführungsform
  • Bei der ersten Ausführungsform ist die zweite n–-Halbleiterschicht auf der ganzen Oberfläche der n–-SiC-Driftschicht 2 ausgebildet, die zweite n–-Halbleiterschicht 9 kann jedoch auch nur in einem Teilbereich der Oberfläche der n–-SiC-Driftschicht 2 ausgebildet sein, um einen in seitlicher Richtung ausgebildeten pn-Übergang abzudecken. Der Grund dafür ist, daß die Spannungsfestigkeit des Elements beim Anlegen einer Sperrspannung vom Aufbau des aktiven Bereichs und vom Aufbau der Abschlußstruktur abhängt und die Spannungsfestigkeit des Elements auch durch Erhöhen der Spannungsfestigkeit der Abschlußstruktur vergrößert werden kann. Die 14 und 15 zeigen Schnittansichten für diesen Fall. Bei diesen Strukturen kann zusätzlich zu den Auswirkungen der ersten Ausführungsform die Abschlußstruktur getrennt und unabhängig vom Elementdesign ausgelegt werden.
  • Die 14 zeigt ein Beispiel, bei dem die zweite n–-Halbleiterschicht 9 am äußersten Umfangsabschnitt der Abschlußstruktur vorgesehen ist. Der Rand des p-Typ-Abschlußbereichs 4 ist auf der vom aktiven Bereich abgewandten Seite vom Boden bis zur Oberseite von der zweiten n–-Halbleiterschicht 9 abgedeckt. Andererseits erstreckt sich die zweite n–-Halbleiterschicht 9 nicht in den aktiven Bereich, und der Rand der zweiten n–-Halbleiterschicht 9 befindet sich in dem Bereich, in dem in seitlicher Richtung der p-Typ-Abschlußbereich 4 ausgebildet ist. Dadurch läßt sich die Spannungsfestigkeit beim Anlegen einer Sperrspannung getrennt und unabhängig vom Elementdesign verbessern.
  • Die 15 zeigt ein Beispiel, bei dem die zweite n–-Halbleiterschicht 9 in einem Bereich ausgebildet ist, der die ganze Abschlußstruktur abdeckt. Der Rand des p-Typ-Abschlußbereichs 4 ist auf der vom aktiven Bereich abgewandten Seite vom Boden bis zur Oberseite von der zweiten n–-Halbleiterschicht 9 abgedeckt, und außerdem ist auch der Boden des p-Typ-Abschlußbereichs 4 von der zweiten n–-Halbleiterschicht 9 umgeben. Andererseits erstreckt sich die zweite n–-Halbleiterschicht 9 nicht in den aktiven Bereich, und der Rand der zweiten n–-Halbleiterschicht 9 befindet sich in dem Bereich, in dem in seitlicher Richtung der p-Typ-Abschlußbereich 4 ausgebildet ist. Dadurch läßt sich die Spannungsfestigkeit beim Anlegen einer Sperrspannung getrennt und unabhängig vom Elementdesign verbessern. Mit anderen Worten läßt sich auch dann, wenn die Driftschicht dünner ausgebildet wird, ein Element mit der gleichen Spannungsfestigkeit wie bei dem herkömmlichen Element erhalten, so daß ein Element mit einem niedrigen Widerstand bei hoher Spannungsfestigkeit erhalten werden kann oder durch Herabsetzen des Widerstands des Elements ein Element mit geringem Leistungsverlust erhalten werden kann.
  • Bei der Herstellung des Elements der 14 oder der 15 wird nach dem Ausbilden des n+-SiC-Substrats 1 mit der ersten n–-Halbleiterschicht 8 mit niedriger Dotierstoffkonzentration darauf die Vorderseite der ersten n–-Halbleiterschicht 8 mittels Lithographie und Trockenätzen mit einer Vertiefung versehen und dann durch epitaktisches Aufwachsen die zweite n–-Halbleiterschicht 9 aufgebracht. Der unerwünschte Teil der zweiten n–-Halbleiterschicht 9 auf der ersten n–-Halbleiterschicht 8 außerhalb der Vertiefung wird durch allgemeines CMP (chemisch-mechanisches Polieren) oder Rückätzen durch Trockenätzen entfernt und damit ein Substrat hergestellt, das das n+-SiC-Substrat 1 der 2 ersetzt. Die folgenden Herstellungsschritte können mit denen der 3 und den folgenden Darstellungen identisch sein.
  • Dritte Ausführungsform
  • Die 16 zeigt eine Schnittansicht einer dritten Ausführungsform des Halbleiterelements der vorliegenden Erfindung. Die dritte Ausführungsform umfaßt ein Beispiel für einen sogenannten Grabengate-Sperrschicht-Feldeffekttransistor (JFET) im aktiven Bereich. Um Komplikationen zu vermeiden, wurden die Gate-Elektrode, die Source-Elektrode und die Isolierschicht 7 zum Schutz der Vorderseite weggelassen. Das Halbleiterelement der dritten Ausführungsform unterscheidet sich von dem üblichen Grabengate-JFET darin, daß als n–-SiC-Driftschicht 2 eine Schichtfolge aus der ersten n–-Halbleiterschicht 8 und der zweiten n–-Halbleiterschicht 9 mit einer höheren Dotierstoffkonzentration als in der ersten n–-Halbleiterschicht 8 verwendet wird und daß der pn-Übergang des Gates und der JTE, wo sich das elektrische Feld möglicherweise konzentriert, in der zweiten n–-Halbleiterschicht 9 ausgebildet wird. Das Herstellungsverfahren und die anderen Strukturen können dem bzw. denen des üblichen Grabengate-JFETs entsprechen.
  • Bei dem Aufbau der dritten Ausführungsform kann, da die Dotierstoffkonzentration in dem Bereich, in dem der Kanal ausgebildet wird, hoch ist, der Kanalwiderstand verringert werden, und die maximale elektrische Feldstärke EMax kann größer sein als das EMax der ersten n–-Halbleiterschicht 8, weshalb der Ausgleich zwischen der Spannungsfestigkeit und dem Widerstand verbessert wird. Wie bei der zweiten Ausführungsform kann auch hier die zweite n–-Halbleiterschicht 9 getrennt vom Elementdesign nur bei der Abschlußstruktur vorgesehen werden.
  • Die dritte Ausführungsform umfaßt einen Grabengate-JFET, die gleichen Effekte lassen sich jedoch auch bei einem normalen JFET erhalten.
  • Vierte Ausführungsform
  • Die 17 zeigt eine Schnittansicht einer vierten Ausführungsform des Halbleiterelements der vorliegenden Erfindung. Die vierte Ausführungsform umfaßt ein Beispiel für einen sogenannten MOS-Feldeffekttransistor (MOSFET: Metall-Oxid-Halbleiter-Feldeffekttransistor) im aktiven Bereich. Um Komplikationen zu vermeiden, wurden die Source-Elektrode und die Isolierschicht 7 zum Schutz der Vorderseite weggelassen. Das Halbleiterelement der vierten Ausführungsform unterscheidet sich von dem üblichen MOSFET darin, daß als n–-SiC-Driftschicht 2 eine Schichtfolge aus der ersten n–-Halbleiterschicht 8 und der zweiten n–-Halbleiterschicht 9 mit einer höheren Dotierstoffkonzentration als in der ersten n–-Halbleiterschicht 8 verwendet wird und daß in der zweiten n–-Halbleiterschicht 9 dort, wo sich das elektrische Feld möglicherweise konzentriert, ein Halbleiterbereich 11 vom p-Typ und die JTE ausgebildet werden. Das Herstellungsverfahren und die anderen Strukturen können dem bzw. denen des üblichen MOSFETs entsprechen.
  • Bei dem Aufbau der vierten Ausführungsform kann, da die Dotierstoffkonzentration in dem Bereich, in dem der Kanal ausgebildet wird, hoch ist, der Kanalwiderstand verringert werden, und die maximale elektrische Feldstärke EMax kann größer sein als das EMax der ersten n–-Halbleiterschicht 8, weshalb der Ausgleich zwischen der Spannungsfestigkeit und dem Widerstand verbessert wird. Wie bei der zweiten Ausführungsform kann auch hier die zweite n–-Halbleiterschicht 9 getrennt vom Elementdesign nur bei der Abschlußstruktur vorgesehen werden.
  • Die vierte Ausführungsform umfaßt einen normalen MOSFET, die gleichen Effekte lassen sich jedoch auch bei einem Grabengate-MOSFET erhalten, bei dem in einem Graben eine Gate-Isolierschicht und eine Gate-Elektrode ausgebildet werden.
  • Industrielle Anwendbarkeit
  • Die vorliegende Erfindung kann bei Halbleiterelementen und insbesondere bei den Abschlußstrukturen von Siliziumkarbid-Halbleiterelementen angewendet werden.

Claims (11)

  1. Halbleiterelement mit einem Halbleitersubstrat von einem ersten Leitfähigkeitstyp aus Siliziumkarbid; einer Driftschicht vom ersten Leitfähigkeitstyp auf dem Halbleitersubstrat, wobei die Driftschicht einen ersten Halbleiterbereich mit einer ersten Dotierstoffkonzentration und einen zweiten Halbleiterbereich mit einer Dotierstoffkonzentration, die höher ist als die erste Dotierstoffkonzentration, in Kontakt mit einer Vorderseite umfaßt; einem aktiven Bereich, in dem beim Anlegen einer Spannung ein Strom fließt; und mit einem dritten Halbleiterbereich von einem dem ersten Leitfähigkeitstyp entgegengesetzten zweiten Leitfähigkeitstyp am äußeren Umfangsabschnitt des aktiven Bereichs, wobei sich der zweite Halbleiterbereich bis zum äußeren Umfangsabschnitt erstreckt und der dritte Halbleiterbereich innerhalb des zweiten Halbleiterbereichs ausgebildet ist.
  2. Halbleiterelement nach Anspruch 1, mit des weiteren einer Schottky-Elektrode auf dem aktiven Bereich, die mit dem ersten Halbleiterbereich in einem Schottky-Kontakt steht; und mit einem vierten Halbleiterbereich vom zweiten Leitfähigkeitstyp in der Nähe des Randes der Schottky-Elektrode und in Kontakt mit dem dritten Halbleiterbereich, wobei der vierte Halbleiterbereich innerhalb des zweiten Halbleiterbereichs ausgebildet ist.
  3. Halbleiterelement nach Anspruch 1, mit des weiteren einer Gruppe aus einer Anzahl von fünften Halbleiterbereichen vom zweiten Leitfähigkeitstyp, die mit einer vorgegebenen Breite und in vorgegebenen Abständen in der Nähe der Vorderseite des zweiten Halbleiterbereichs des aktiven Bereichs angeordnet sind.
  4. Halbleiterelement nach Anspruch 1, wobei im aktiven Bereich ein JFET ausgebildet ist, wobei der Source-Bereich des JFET innerhalb des zweiten Halbleiterbereichs ausgebildet ist.
  5. Halbleiterelement nach Anspruch 1, wobei im aktiven Bereich ein MOSFET ausgebildet ist, wobei der Source-Bereich des MOSFET innerhalb des zweiten Halbleiterbereichs ausgebildet ist.
  6. Halbleiterelement mit einem Halbleitersubstrat von einem ersten Leitfähigkeitstyp aus Siliziumkarbid; einer Driftschicht vom ersten Leitfähigkeitstyp mit einer ersten Dotierstoffkonzentration auf dem Halbleitersubstrat; einem aktiven Bereich, in dem beim Anlegen einer Spannung ein Strom fließt; einem ersten Halbleiterbereich von einem dem ersten Leitfähigkeitstyp entgegengesetzten zweiten Leitfähigkeitstyp, wobei der erste Halbleiterbereich am äußeren Umfangsabschnitt des aktiven Bereichs ausgebildet ist; und mit einem zweiten Halbleiterbereich vom ersten Leitfähigkeitstyp mit einer Dotierstoffkonzentration, die höher ist als die erste Dortierstoffkonzentration, wobei der Rand des zweiten Halbleiterbereichs auf der vom aktiven Bereich abgewandten Seite vom Boden bis zur Vorderseite vom ersten Halbleiterbereich umgeben ist.
  7. Halbleiterelement nach Anspruch 6, wobei der Rand des zweiten Halbleiterbereichs in dem Bereich liegt, in dem der erste Halbleiterbereich ausgebildet ist.
  8. Halbleiterelement nach Anspruch 6, mit des weiteren einer Schottky-Elektrode auf dem aktiven Bereich, die mit der Driftschicht in einem Schottky-Kontakt steht; und mit einem dritten Halbleiterbereich vom zweiten Leitfähigkeitstyp in der Nähe des Randes der Schottky-Elektrode und in Kontakt mit dem ersten Halbleiterbereich, wobei der Rand des zweiten Halbleiterbereichs in dem Bereich liegt, in dem der dritte Halbleiterbereich ausgebildet ist.
  9. Halbleiterelement nach Anspruch 6, wobei sich der zweite Halbleiterbereich nicht bis zum aktiven Bereich erstreckt.
  10. Halbleiterelement nach Anspruch 6, wobei im aktiven Bereich eine Diode, ein JFET oder ein MOSFET ausgebildet ist.
  11. Halbleiterelement nach Anspruch 9, wobei im aktiven Bereich eine Diode, ein JFET oder ein MOSFET ausgebildet ist.
DE112010005980T 2010-11-08 2010-11-08 Halbleiterelement Withdrawn DE112010005980T5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2010/069855 WO2012063310A1 (ja) 2010-11-08 2010-11-08 半導体装置

Publications (1)

Publication Number Publication Date
DE112010005980T5 true DE112010005980T5 (de) 2013-08-14

Family

ID=46050493

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112010005980T Withdrawn DE112010005980T5 (de) 2010-11-08 2010-11-08 Halbleiterelement

Country Status (4)

Country Link
US (1) US8890169B2 (de)
JP (1) JP5642191B2 (de)
DE (1) DE112010005980T5 (de)
WO (1) WO2012063310A1 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5510404B2 (ja) 2011-07-11 2014-06-04 トヨタ自動車株式会社 半導体装置、及び、半導体装置の製造方法
JP5954140B2 (ja) * 2012-11-29 2016-07-20 住友電気工業株式会社 炭化珪素半導体装置
JP2015222784A (ja) * 2014-05-23 2015-12-10 新日本無線株式会社 シリコンカーバイドショットキーバリアダイオード
WO2016143020A1 (ja) * 2015-03-09 2016-09-15 株式会社日立製作所 放射線検出器およびそれを用いた放射線検出装置
CN107431090B (zh) * 2015-03-18 2020-10-20 三菱电机株式会社 电力用半导体装置
JP2017011060A (ja) * 2015-06-19 2017-01-12 住友電気工業株式会社 ショットキーバリアダイオード
US10541300B2 (en) * 2016-05-26 2020-01-21 General Electric Company Semiconductor device and method of making thereof
JP6559286B2 (ja) * 2018-04-02 2019-08-14 三菱電機株式会社 電力用半導体装置
JP2018125553A (ja) * 2018-04-05 2018-08-09 富士電機株式会社 炭化珪素半導体装置
JP7280213B2 (ja) 2020-03-04 2023-05-23 株式会社東芝 半導体装置
US11817478B2 (en) 2020-12-23 2023-11-14 Semiconductor Components Industries, Llc Termination structures with reduced dynamic output capacitance loss
US11955567B2 (en) 2022-02-16 2024-04-09 Leap Semiconductor Corp. Wide-band gap semiconductor device and method of manufacturing the same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196604A (ja) * 2000-01-12 2001-07-19 Hitachi Ltd 半導体装置
US6521923B1 (en) * 2002-05-25 2003-02-18 Sirenza Microdevices, Inc. Microwave field effect transistor structure on silicon carbide substrate
JP4241158B2 (ja) 2003-04-17 2009-03-18 三菱電機株式会社 半導体装置
JP3914226B2 (ja) 2004-09-29 2007-05-16 株式会社東芝 高耐圧半導体装置
JP2006332217A (ja) * 2005-05-25 2006-12-07 Hitachi Ltd 高耐圧ｐ型ＭＯＳＦＥＴ及びそれを用いた電力変換装置
US7727904B2 (en) * 2005-09-16 2010-06-01 Cree, Inc. Methods of forming SiC MOSFETs with high inversion layer mobility
WO2008020911A2 (en) * 2006-08-17 2008-02-21 Cree, Inc. High power insulated gate bipolar transistors
JP2008277352A (ja) 2007-04-25 2008-11-13 Matsushita Electric Ind Co Ltd 半導体装置
JP5101985B2 (ja) * 2007-10-23 2012-12-19 株式会社日立製作所 ジャンクションバリアショットキーダイオード
JP5324157B2 (ja) 2008-08-04 2013-10-23 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2010232355A (ja) * 2009-03-26 2010-10-14 Toshiba Corp 半導体装置
JP4796667B2 (ja) * 2009-11-17 2011-10-19 パナソニック株式会社 半導体素子及びその製造方法
US9093361B2 (en) * 2011-06-23 2015-07-28 Mitsubishi Electric Corporation Semiconductor device
JP5869291B2 (ja) * 2011-10-14 2016-02-24 富士電機株式会社 半導体装置
JP2013235895A (ja) * 2012-05-07 2013-11-21 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
A. O. Konstantinov et al., "Ionization rates and critical fields in 4 H silicon carbide", Appl. Phys. Lett. Bd. 71, Seiten 90-92, 1997
Japanische Patent-Offenlegungsschrift Nr. 2004-319815

Also Published As

Publication number Publication date
US20130285071A1 (en) 2013-10-31
JP5642191B2 (ja) 2014-12-17
WO2012063310A1 (ja) 2012-05-18
JPWO2012063310A1 (ja) 2014-05-12
US8890169B2 (en) 2014-11-18

Similar Documents

Publication Publication Date Title
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE112010005980T5 (de) Halbleiterelement
DE19848828C2 (de) Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit
DE112011101442B4 (de) Halbleitervorrichtung
DE112016003509B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE112015004515B4 (de) Halbleitervorrichtungen
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE102009038731B4 (de) Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements
DE102004007197B4 (de) Hochsperrendes Halbleiterbauelement mit niedriger Durchlassspannung
DE102016219094B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE112010005626T5 (de) Halbleitervorrichtung
DE102012021534B4 (de) Schottky-sperrschicht-halbleiterelement vom grabentyp und herstellungsverfahren dafür
DE102004046697A1 (de) Hochspannungsfestes Halbleiterbauelement mit vertikal leitenden Halbleiterkörperbereichen und einer Grabenstruktur sowie Verfahren zur Herstellung desselben
DE102006055131A1 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung
DE112009005299T5 (de) Halbleitervorrichtung
DE102014114100B4 (de) Igbt mit reduzierter rückwirkungskapazität
EP2740155A1 (de) Super-junction-schottky-pin-diode
DE112012001565T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102019108062B4 (de) Siliziumcarbid-vorrichtung mit graben-gatestruktur und herstellungsverfahren
DE112016006380T5 (de) Halbleiterbauelement
DE102012219510A1 (de) Halbleiterbauelement
DE102014105353B4 (de) Halbleiterbauelement mit kompensationsgebieten
EP3095136A1 (de) Sic-trench-transistor und verfahren zu dessen herstellung
DE102020116653A1 (de) Siliziumcarbid-halbleiterbauelement
DE102016104757B4 (de) Halbleitertransistor und Verfahren zum Bilden des Halbleitertransistors

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: PATENTANWAELTE STREHL, SCHUEBEL-HOPF & PARTNER, DE

R081 Change of applicant/patentee

Owner name: HITACHI POWER SEMICONDUCTOR DEVICE, LTD., HITA, JP

Free format text: FORMER OWNER: HITACHI, LTD., TOKYO, JP

Effective date: 20140708

R082 Change of representative

Representative=s name: PATENTANWAELTE STREHL, SCHUEBEL-HOPF & PARTNER, DE

Effective date: 20140708

Representative=s name: STREHL SCHUEBEL-HOPF & PARTNER MBB PATENTANWAE, DE

Effective date: 20140708

R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee