JP2017011060A - ショットキーバリアダイオード - Google Patents

ショットキーバリアダイオード Download PDF

Info

Publication number
JP2017011060A
JP2017011060A JP2015123833A JP2015123833A JP2017011060A JP 2017011060 A JP2017011060 A JP 2017011060A JP 2015123833 A JP2015123833 A JP 2015123833A JP 2015123833 A JP2015123833 A JP 2015123833A JP 2017011060 A JP2017011060 A JP 2017011060A
Authority
JP
Japan
Prior art keywords
semiconductor layer
layer
sbd
main surface
schottky
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015123833A
Other languages
English (en)
Inventor
木山　誠
Makoto Kiyama
誠 木山
政也 岡田
Masaya Okada
政也 岡田
晋 吉本
Susumu Yoshimoto
晋 吉本
上野　昌紀
Masanori Ueno
昌紀 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2015123833A priority Critical patent/JP2017011060A/ja
Priority to US15/185,917 priority patent/US20160372609A1/en
Publication of JP2017011060A publication Critical patent/JP2017011060A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material

Abstract

【課題】ＭＨｚ帯〜ＧＨｚ帯のスイッチング速度で使用された場合でも損失を抑制することが可能なショットキーバリアダイオードを提供する。
【解決手段】ショットキーバリアダイオード１は、半導体層１０と、半導体層１０の第１の主面１０Ａ上に形成され、半導体層１０とショットキー接触するショットキー電極１７と、半導体層１０の第１の主面１０Ａとは反対側の第２の主面１０Ｂ上に形成され、半導体層１０とオーミック接触するオーミック電極１８と、を備える。半導体層１０は窒化ガリウムまたは炭化珪素からなる。半導体層１０はドリフト層１３を含む。ドリフト層１３の厚みは２μｍ以下である。
【選択図】図１

Description

本発明は、ショットキーバリアダイオードに関するものである。
半導体層の厚み方向に電流が流れる縦型ショットキーバリアダイオード（ＳＢＤ；Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ）は、スイッチング速度が速く、かつ高い耐圧を実現可能であるため、種々の用途に使用されている。また、更なる高耐圧化、低損失化などを可能とするため、ＳＢＤを構成する材料として窒化ガリウムおよび炭化珪素の採用が進められつつある。窒化ガリウムおよび炭化珪素は、従来から半導体装置を構成する材料として広く使用されている珪素に比べてバンドギャップが大きい。そのため、ＳＢＤを構成する材料として窒化ガリウムや炭化珪素を採用することにより、ＳＢＤの高耐圧化、オン抵抗の低減などを達成することができる（たとえば、非特許文献１および２参照）。
Ｙ．Ｓａｉｔｏｈ，ｅｔ ａｌ．、"Ｅｘｔｒｅｍｅｌｙ Ｌｏｗ Ｏｎ−Ｒｅｓｉｓｔａｎｃｅ ａｎｄ Ｈｉｇｈ Ｂｒｅａｋｄｏｗｎ Ｖｏｌｔａｇｅ Ｏｂｓｅｒｖｅｄ ｉｎ Ｖｅｒｔｉｃａｌ ＧａＮ Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅｓ ｗｉｔｈ Ｈｉｇｈ−Ｍｏｂｉｌｉｔｙ Ｄｒｉｆｔ Ｌａｙｅｒｓ ｏｎ Ｌｏｗ−Ｄｉｓｌｏｃａｔｉｏｎ−Ｄｅｎｓｉｔｙ ＧａＮ Ｓｕｂｓｔｒａｔｅｓ"、Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｅｘｐｒｅｓｓ、３、０８１００１、２０１０年 四戸 孝、「ＳｉＣパワーデバイス」、東芝レヴュー、Ｖｏｌ．５９、Ｎｏ．２、２００４年、ｐ．４９−５３
近年のＳＢＤの応用範囲に拡大により、１ｋＶを超えるような耐圧は必要ないものの、比較的高い耐圧（たとえば４０Ｖ以上３００Ｖ以下程度の耐圧）と、より高いスイッチング速度（ＭＨｚ帯〜ＧＨｚ帯のスイッチング速度）との両立が求められる用途（たとえば、非接触給電用のレクテナなど）へのＳＢＤの適用が検討されている。このような用途においては、ＳＢＤを構成する材料として珪素を採用すると、上記耐圧を確保するために必要なドリフト層の厚みが４〜３０μｍ程度となる。ここで、順方向オン抵抗Ｒと応答電荷Ｑとの積Ｒ・Ｑは、ドリフト層の厚みＴｄの２乗に比例する。また、珪素のＲ・Ｑの値は窒化ガリウムの１００程度、炭化珪素の３０倍程度である。そのため、ＳＢＤを構成する材料として珪素を採用し、このような厚みのドリフト層を採用した場合、損失が増大するという問題がある。
一方、ＳＢＤを構成する材料として窒化ガリウムや炭化珪素を採用した上記非特許文献１および２に記載のＳＢＤでは、十分な耐圧が得られるものの、順電圧Ｖｆ、順方向オン抵抗Ｒが大きく、かつ応答電荷Ｑも大きいため、ＭＨｚ帯〜ＧＨｚ帯のスイッチング速度にて使用される場合、損失が大きいという問題がある。
そこで、ＭＨｚ帯〜ＧＨｚ帯のスイッチング速度で使用された場合でも損失を抑制することが可能なショットキーバリアダイオードを提供することを目的の１つとする。
本発明に従ったショットキーバリアダイオードは、半導体層と、半導体層の第１の主面上に形成され、半導体層とショットキー接触するショットキー電極と、半導体層の第１の主面とは反対側の第２の主面上に形成され、半導体層とオーミック接触するオーミック電極と、を備える。半導体層は窒化ガリウムまたは炭化珪素からなる。半導体層はドリフト層を含む。ドリフト層の厚みは２μｍ以下である。
上記ショットキーバリアダイオードによれば、ＭＨｚ帯〜ＧＨｚ帯のスイッチング速度で使用された場合でも損失を抑制することが可能なショットキーバリアダイオードを提供することができる。
実施の形態１におけるショットキーバリアダイオードの構造を示す概略断面図である。 実施の形態１におけるショットキーバリアダイオードの製造方法の概略を示すフローチャートである。 実施の形態１におけるショットキーバリアダイオードの製造方法を説明するための概略断面図である。 実施の形態１におけるショットキーバリアダイオードの製造方法を説明するための概略断面図である。 実施の形態１におけるショットキーバリアダイオードの製造方法を説明するための概略断面図である。 実施の形態２におけるショットキーバリアダイオードの構造を示す概略断面図である。 実施の形態２におけるショットキーバリアダイオードの製造方法の概略を示すフローチャートである。 実施の形態２におけるショットキーバリアダイオードの製造方法を説明するための概略断面図である。 実施の形態２におけるショットキーバリアダイオードの製造方法を説明するための概略断面図である。 実施の形態２におけるショットキーバリアダイオードの製造方法を説明するための概略断面図である。 実施の形態２におけるショットキーバリアダイオードの製造方法を説明するための概略断面図である。 順方向電圧と順方向電流密度との関係を示す図である。 逆方向電圧と逆方向電流密度との関係を示す図である。
［本願発明の実施形態の説明］
最初に本願発明の実施態様を列記して説明する。本願のショットキーバリアダイオード（ＳＢＤ）は、半導体層と、半導体層の第１の主面上に形成され、半導体層とショットキー接触するショットキー電極と、半導体層の第１の主面とは反対側の第２の主面上に形成され、半導体層とオーミック接触するオーミック電極と、を備える。半導体層は窒化ガリウムまたは炭化珪素からなる。半導体層はドリフト層を含む。ドリフト層の厚みは２μｍ以下である。
本願のＳＢＤにおいては、半導体層を構成する材料として窒化ガリウムまたは炭化珪素が採用される。珪素に比べてＲ・Ｑを大幅に低減可能なこれらの材料が採用されることにより、大幅な損失の低減が可能となる。さらに、本願のＳＢＤにおいては、ドリフト層の厚みが２μｍ以下とされる。上述のように、Ｒ・Ｑは、ドリフト層の厚みＴｄの２乗に比例する。そのため、Ｔｄを２μｍ以下にまで低減することにより、Ｒ・Ｑが低減される。特に、Ｑを小さくすることにより、ＭＨｚ帯〜ＧＨｚ帯のスイッチング速度で使用された場合のスイッチング損失を低減することができる。このように、本願のＳＢＤによれば、ＭＨｚ帯〜ＧＨｚ帯のスイッチング速度で使用された場合でも損失を抑制することが可能なＳＢＤを提供することができる。
なお、ドリフト層とは、オン状態において電流の流路となり、オフ状態において耐圧を主に担う半導体層内の領域をいう。また、損失を一層抑制する観点から、ドリフト層の厚みは１．５μｍ以下としてもよく、さらに１μｍ以下としてもよい。また、必要な耐圧（たとえば４０Ｖ以上の耐圧）を確保し、特性を安定させる観点から、ドリフト層の厚みは０．５μｍ以上とすることができる。
上記ＳＢＤは、半導体層の第１の主面上に形成される絶縁膜をさらに備えていてもよい。半導体層、絶縁膜およびショットキー電極は、ショットキー電極の一部と半導体層との間に絶縁膜の一部が挟まれる構造であるフィールドプレート構造を構成してもよい。そして、半導体層の厚み方向に垂直な方向であってフィールドプレート構造の内縁に垂直な方向におけるフィールドプレート構造の幅は４μｍ以下であってもよい。
フィールドプレート（ＦＰ；Ｆｉｅｌｄ Ｐｌａｔｅ）構造は、耐圧向上の方策として有効である。しかし、ＦＰ構造の幅を大きくすると、高いスイッチング速度への対応が阻害される。ＦＰ構造の幅を４μｍ以下とすることにより、高いスイッチング速度への対応が容易となる。高いスイッチング速度への対応を一層容易にするためには、ＦＰ構造の幅は２μｍ以下であってもよく、さらに１μｍ以下であってもよい。一方、ＦＰ構造の幅を０．３μｍ以上とすることにより、安定したＦＰ構造の効果を得ることができる。
上記ＳＢＤにおいて、上記半導体層は窒化ガリウムからなっていてもよい。半導体層を構成する材料として窒化ガリウムを採用した場合、耐圧向上の方策としてガードリングの形成を採用することは、製造技術上難しい。ＦＰ構造は、このような場合の耐圧向上の方策として特に好適である。
上記ＳＢＤは、半導体層の第１の主面を含み、ドリフト層とは異なる導電型を有するガードリングをさらに備えていてもよい。ガードリングは、一部が半導体層の厚み方向においてショットキー電極の外縁を含む一部と重なり、ショットキー電極の外縁に沿って延在するように形成されていてもよい。そして、半導体層の厚み方向に垂直な方向であってガードリングの内縁に垂直な方向におけるガードリングの幅は４μｍ以下であってもよい。
ガードリング（ＧＲ；Ｇｕａｒｄ Ｒｉｎｇ）構造は、耐圧向上の方策として有効である。しかし、ＧＲの幅を大きくすると、高いスイッチング速度への対応が阻害される。ＧＲの幅を４μｍ以下とすることにより、高いスイッチング速度への対応が容易となる。高いスイッチング速度への対応を一層容易にするためには、ＧＲの幅は２μｍ以下であってもよく、さらに１μｍ以下であってもよい。一方、ＧＲの幅を０．３μｍ以上とすることにより、安定したＧＲの効果を得ることができる。
上記ＳＢＤにおいて、半導体層は炭化珪素からなっていてもよい。半導体層を構成する材料として炭化珪素を採用した場合、形成の容易なＧＲを耐圧向上の方策として採用することは有効である。
上記ＳＢＤにおいて、ドリフト層において多数キャリアを生成する不純物の濃度は１×１０１５ｃｍ−３以上４×１０１７ｃｍ−３以下であってもよい。このようにすることにより、十分な耐圧を維持しつつオン抵抗を抑制することが容易となる。高いスイッチング速度への対応を重視する場合、上記不純物の濃度は５×１０１５ｃｍ−３未満であってもよい。
［本願発明の実施形態の詳細］
（実施の形態１）
次に、本発明にかかるＳＢＤの一実施の形態である実施の形態１を、以下に図面を参照しつつ説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
図１を参照して、本実施の形態におけるＳＢＤであるＳＢＤ１は、基板１１と、ストップ層１２と、ドリフト層１３と、絶縁膜１６と、ショットキー電極１７と、オーミック電極１８と、を備えている。ストップ層１２およびドリフト層１３は、エピタキシャル成長層１５を構成する。基板１１およびエピタキシャル成長層１５は、半導体層１０を構成する。
基板１１は、窒化ガリウム（ＧａＮ）からなっている。基板１１の導電型はｎ型である。基板１１は、たとえばｎ型のキャリアを生成する不純物であるｎ型不純物として珪素（Ｓｉ）を含んでいる。基板１１は、第１の主面１１Ａを有している。第１の主面１１Ａは、たとえばｃ面であってもよいし、ｃ面に対して数度程度のオフ角を有する面であってもよい。
ストップ層１２は、ＧａＮからなっている。ストップ層１２の導電型はｎ型である。ストップ層１２は、たとえばｎ型不純物としてＳｉを含んでいる。ストップ層１２は、基板１１の第１の主面１１Ａ上に接触して配置されている。ストップ層１２は、基板１１の第１の主面１１Ａ上にエピタキシャル成長により形成された層である。
ドリフト層１３は、ＧａＮからなっている。ドリフト層１３の導電型はｎ型である。ドリフト層１３は、たとえばｎ型不純物としてＳｉを含んでいる。ドリフト層１３に含まれるｎ型不純物の濃度は、ストップ層１２に含まれるｎ型不純物の濃度よりも小さい。ｎ型不純物の濃度は、たとえば１×１０１５ｃｍ−３以上４×１０１７ｃｍ−３以下であり、さらに５×１０１５ｃｍ−３未満としてもよい。ドリフト層１３は、ストップ層１２の第１の主面１２Ａ上に接触して配置されている。ドリフト層１３は、ストップ層１２の第１の主面１２Ａ上にエピタキシャル成長により形成された層である。ドリフト層１３の厚みは、２μｍ以下である。ドリフト層１３のストップ層１２とは反対側の主面は、半導体層１０の第１の主面１０Ａである。
絶縁膜１６は、半導体層１０の第１の主面１０Ａ上を覆うように配置されている。絶縁膜１６は、半導体層１０の第１の主面１０Ａに接触して配置されている。絶縁膜１６は、たとえば窒化珪素などの絶縁体からなっている。絶縁膜１６には、絶縁膜１６を厚み方向に貫通する貫通穴である開口部１６Ａが形成されている。開口部１６Ａを取り囲む領域において、絶縁膜１６の厚みは開口部１６Ａに近づくにしたがって薄くなっている。当該領域を除く絶縁膜１６の厚みは、たとえば５０ｎｍ以上４００ｎｍ以下とすることができる。従来のＧａＮ−ＳＢＤにおける絶縁膜に比べて厚みの薄い絶縁膜１６を採用することにより、低コスト化に貢献することができる。開口部１６Ａにおいて、半導体層１０の第１の主面１０Ａが露出している。すなわち、開口部１６Ａにおいてドリフト層１３が露出している。
ショットキー電極１７は、ＧａＮからなる半導体層１０とショットキー接触可能な金属、たとえばニッケル（Ｎｉ）からなっている。ショットキー電極１７は、開口部１６Ａにおいて半導体層１０に接触するとともに、絶縁膜１６上にまで延在するように配置される。半導体層１０、絶縁膜１６およびショットキー電極１７は、ショットキー電極１７の一部と半導体層１０との間に絶縁膜１６の一部が挟まれる構造であるＦＰ構造を構成する。そして、半導体層１０の厚み方向に垂直な方向であってＦＰ構造の内縁に垂直な方向におけるＦＰ構造の幅Ｗｆｐは４μｍ以下である。
オーミック電極１８は、半導体層１０の第１の主面１０Ａとは反対側の主面である第２の主面１０Ｂ上に接触して形成される。オーミック電極１８は、半導体層１０とオーミック接触可能な金属からなっている。具体的には、オーミック電極１８は、たとえばアルミニウム（Ａｌ）／チタン（Ｔｉ）／金（Ａｕ）の３層からなる金属膜である。
本実施の形態のＳＢＤ１においては、半導体層１０を構成する材料としてＧａＮが採用されていることにより、Ｓｉが採用される場合に比べて大幅な損失の低減が可能となっている。さらに、ＳＢＤ１においては、ドリフト層１３の厚みＴｄが２μｍ以下とされているため、Ｒ・Ｑが低減されている。特に、Ｑを小さくすることにより、ＭＨｚ帯〜ＧＨｚ帯のスイッチング速度で使用された場合のスイッチング損失が低減される。このように、ＳＢＤ１は、ＭＨｚ帯〜ＧＨｚ帯のスイッチング速度で使用された場合でも損失を抑制することが可能なＳＢＤとなっている。
また、ＳＢＤ１においては、ＦＰ構造の幅Ｗｆｐは４μｍ以下とされている。これにより、高いスイッチング速度への対応が容易となっている。
次に、本実施の形態におけるＳＢＤ１の製造方法の概要について説明する。図２を参照して、本実施の形態におけるＳＢＤ１の製造方法では、まず工程（Ｓ１１）として基板準備工程が実施される。この工程（Ｓ１１）では、図３を参照して、たとえば直径４インチ（約１００ｍｍ）のＧａＮからなる基板１１が準備される。より具体的には、ＧａＮからなるインゴットをスライスすることにより、ＧａＮからなる基板１１が得られる。この基板１１の表面が研磨された後、洗浄等のプロセスを経て第１の主面１１Ａの平坦性および清浄性が確保された基板１１が準備される。
次に、図２を参照して、工程（Ｓ１２）としてエピタキシャル成長工程が実施される。この工程（Ｓ１２）では、図３を参照して、工程（Ｓ１１）において準備された基板１１の第１の主面１１Ａ上に、ストップ層１２およびドリフト層１３が形成される。ストップ層１２およびドリフト層１３の形成は、たとえばＭＯＶＰＥ（Ｍｅｔａｌｏｒｇａｎｉｃ ｖａｐｏｒ ｐｈａｓｅ ｅｐｉｔａｘｙ）法により実施することができる。成長温度は、たとえば１０５０℃とすることができる。ＧａＮの原料ガスとしては、たとえばＴＭＧ(トリメチルガリウム)およびアンモニアを用いることができる。ｎ型不純物の原料ガスとしては、たとえばシランを用いることができる。これにより、半導体層１０が得られる。
次に、図２を参照して、工程（Ｓ１３）として絶縁膜形成工程が実施される。この工程（Ｓ１３）では、図３および図４を参照して、工程（Ｓ１２）において得られた半導体層１０の第１の主面１０Ａ上に、たとえば窒化珪素からなる絶縁膜１６が形成される。絶縁膜１６の形成は、たとえばプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により実施することができる。原料ガスとしては、たとえばシランおよびアンモニアを使用することができる。絶縁膜１６の厚みは、たとえば０．２μｍとすることができる。
次に、図２を参照して、工程（Ｓ１４）としてショットキー電極形成工程が実施される。この工程（Ｓ１４）では、図４および図５を参照して、工程（Ｓ１３）において絶縁膜１６が形成された半導体層１０に対して、たとえば窒素雰囲気中で６００℃に加熱し３分間保持する熱処理を実施する。その後、フォトリソグラフィにより開口部１６Ａに対応する開口を有するマスク層を形成し、当該マスク層をマスクとしてエッチングを実施することにより、開口部１６Ａを形成する。エッチングは、たとえば緩衝フッ酸を用いて実施することができる。その後、上記マスク層を除去した上で、所望のショットキー電極１７の形状に対応する領域に開口を有する新たなマスク層をフォトリソグラフィにより形成する。そして、ショットキー電極１７を構成する金属からなる金属膜を、たとえば蒸着法により形成し、リフトオフにより所望の領域に金属膜を残存させることで、ショットキー電極１７が形成される。このとき、ショットキー電極１７の形状を調整することで、ＦＰ構造の幅Ｗｆｐを４μｍ以下とすることができる。
次に、図２を参照して、工程（Ｓ１５）としてオーミック電極形成工程が実施される。この工程（Ｓ１５）では、図５および図１を参照して、工程（Ｓ１４）においてショットキー電極１７が形成された半導体層１０の第２の主面１０Ｂ上にオーミック電極１８が形成される。オーミック電極１８の形成は、第２の主面１０Ｂ上にオーミック電極１８を構成する金属からなる金属膜を形成することにより実施することができる。オーミック電極１８は、たとえばショットキー電極１７上に形成されるパッド電極（図示しない）の形成に引き続いて実施することができる。以上の手順により、本実施の形態のＳＢＤ１を製造することができる。
なお、上記実施の形態においては、開口部を取り囲む領域において、ＦＰ構造を構成する絶縁膜の厚みが開口部に近づくにしたがって薄くなっている構造について説明したが、本願のＳＢＤはこのような構造に限らない。本願のＳＢＤにおいては、たとえば開口部を取り囲む領域の絶縁膜の厚みがほぼ一定であって、開口部から露出する半導体層の表面と開口部を取り囲む絶縁膜の壁面とがほぼ垂直な構造が採用されてもよい。このような構造が採用された場合であっても、上記実施の形態の構造が採用された場合に近いＦＰ構造による耐圧向上の効果が得られる。
（実施の形態２）
次に、本発明にかかるＳＢＤの他の実施の形態である実施の形態２について説明する。図６および図１を参照して、実施の形態２のＳＢＤ２は、基本的には実施の形態１のＳＢＤ１と同様の構造を有し、同様の効果を奏する。しかし、実施の形態２におけるＳＢＤ２は、半導体層を構成する材料として炭化珪素（ＳｉＣ）が採用される点、耐圧構造としてＦＰ構造に変えてＧＲが採用される点において実施の形態１の場合とは異なっている。
図６を参照して、本実施の形態におけるＳＢＤであるＳＢＤ２は、基板２１と、ストップ層２２と、ドリフト層２３と、絶縁膜２６と、ショットキー電極２７と、オーミック電極２８と、を備えている。ドリフト層２３内には、ガードリング（ＧＲ）２４が形成されている。ストップ層２２およびドリフト層２３は、エピタキシャル成長層２５を構成する。基板２１およびエピタキシャル成長層２５は、半導体層２０を構成する。
基板２１は、炭化珪素（ＳｉＣ）からなっている。基板２１の導電型はｎ型である。基板２１は、たとえばｎ型のキャリアを生成する不純物であるｎ型不純物として窒素（Ｎ）を含んでいる。基板２１は、第１の主面２１Ａを有している。第１の主面２１Ａは、たとえばｃ面であってもよいし、ｃ面に対して数度程度のオフ角を有する面であってもよい。
ストップ層２２は、ＳｉＣからなっている。ストップ層１２の導電型はｎ型である。ストップ層１２は、たとえばｎ型不純物としてＮを含んでいる。ストップ層２２は、基板２１の第１の主面２１Ａ上に接触して配置されている。ストップ層２２は、基板２１の第１の主面２１Ａ上にエピタキシャル成長により形成された層である。
ドリフト層２３は、ＳｉＣからなっている。ドリフト層２３の導電型はｎ型である。ドリフト層２３は、たとえばｎ型不純物としてＮを含んでいる。ドリフト層２３に含まれるｎ型不純物の濃度は、ストップ層２２に含まれるｎ型不純物の濃度よりも小さい。ｎ型不純物の濃度の濃度は、たとえば１×１０１５ｃｍ−３以上４×１０１７ｃｍ−３以下であり、さらに５×１０１５ｃｍ−３未満としてもよい。ドリフト層２３は、ストップ層２２の第１の主面２２Ａ上に接触して配置されている。ドリフト層２３は、ストップ層２２の第１の主面２２Ａ上にエピタキシャル成長により形成された層である。ドリフト層２３の厚みは、２μｍ以下である。ドリフト層２３のストップ層２２とは反対側の主面は、半導体層２０の第１の主面２０Ａである。
絶縁膜２６は、半導体層２０の第１の主面２０Ａ上を覆うように配置されている。絶縁膜２６は、半導体層２０の第１の主面２０Ａに接触して配置されている。絶縁膜２６は、たとえば二酸化珪素などの絶縁体からなっている。絶縁膜２６には、絶縁膜２６を厚み方向に貫通する貫通穴である開口部２６Ａが形成されている。開口部２６Ａにおいて、半導体層２０の第１の主面２０Ａが露出している。すなわち、開口部２６Ａにおいてドリフト層２３が露出している。
ショットキー電極２７は、ＳｉＣからなる半導体層２０とショットキー接触可能な金属、たとえばＴｉからなっている。ショットキー電極２７は、開口部２６Ａを充填するように半導体層２０に接触して配置される。
ＧＲ２４は、半導体層２０の第１の主面２０Ａを含むように形成されている。ＧＲ２４の一部は、半導体層２０の厚み方向においてショットキー電極２７の外縁を含む一部と重なる。ＧＲ２４は、ショットキー電極２７の外縁に沿って延在している。平面的に見て、ＧＲ２４はショットキー電極２７に一部において重なりつつショットキー電極２７の外縁を取り囲む環状の形状を有している。ＧＲ２４の導電型はｐ型である。ＧＲ２４に含まれるｐ型不純物として、たとえばＡｌ、Ｂ（硼素）などを採用することができる。そして、半導体層２０の厚み方向に垂直な方向であってＧＲ２４の内縁に垂直な方向におけるＧＲ２４の幅Ｗｇｒは４μｍ以下である。また、ＧＲ２４に含まれるｐ型不純物の濃度は、たとえば１×１０１７ｃｍ−３以上１×１０１９ｃｍ−３以下とすることができる。半導体層２０の厚み方向におけるＧＲ２４の厚みは、５０ｎｍ以上２００ｎｍ以下とすることができる。
オーミック電極２８は、半導体層２０の第１の主面２０Ａとは反対側の主面である第２の主面２０Ｂ上に接触して形成される。オーミック電極２８は、半導体層２０とオーミック接触可能な金属からなっている。具体的には、オーミック電極２８は、たとえばＮｉからなる金属膜である。
本実施の形態のＳＢＤ２においては、半導体層２０を構成する材料としてＳｉＣが採用されていることにより、Ｓｉが採用される場合に比べて大幅な損失の低減が可能となっている。さらに、ＳＢＤ２においては、ドリフト層２３の厚みＴｄが２μｍ以下とされているため、Ｒ・Ｑが低減されている。特に、Ｑを小さくすることにより、ＭＨｚ帯〜ＧＨｚ帯のスイッチング速度で使用された場合のスイッチング損失が低減される。このように、ＳＢＤ２は、ＭＨｚ帯〜ＧＨｚ帯のスイッチング速度で使用された場合でも損失を抑制することが可能なＳＢＤとなっている。
また、ＳＢＤ２においては、ＧＲの幅Ｗｇｒは４μｍ以下とされている。これにより、高いスイッチング速度への対応が容易となっている。
次に、本実施の形態におけるＳＢＤ２の製造方法の概要について説明する。図７を参照して、本実施の形態におけるＳＢＤ２の製造方法では、まず工程（Ｓ２１）として基板準備工程が実施される。この工程（Ｓ２１）では、図８を参照して、たとえば直径４インチ（約１００ｍｍ）のＳｉＣからなる基板２１が準備される。より具体的には、ＳｉＣからなるインゴットをスライスすることにより、ＳｉＣからなる基板２１が得られる。この基板２１の表面が研磨された後、洗浄等のプロセスを経て第１の主面２１Ａの平坦性および清浄性が確保された基板２１が準備される。
次に、図７を参照して、工程（Ｓ２２）としてエピタキシャル成長工程が実施される。この工程（Ｓ２２）では、図８を参照して、工程（Ｓ２１）において準備された基板２１の第１の主面２１Ａ上に、ストップ層２２およびドリフト層２３が形成される。ストップ層２２およびドリフト層２３の形成は、たとえば原料ガスとしてシランおよびプロパンを用いた気相エピタキシャル成長により実施することができる。
次に、図７を参照して、工程（Ｓ２３）としてイオン注入工程が実施される。この工程（Ｓ２３）では、図８および図９を参照して、工程（Ｓ２２）において形成されたドリフト層２３にイオン注入が実施されることによりＧＲ２４が形成される。具体的には、まず半導体層２０の第１の主面２０Ａ上に所望のＧＲ２４の形状に対応する開口を有するマスク層が形成される。そして、当該マスク層をマスクとして用いてＡｌ、Ｂなどのｐ型不純物がイオン注入により半導体層２０（ドリフト層２３）内に導入される。このとき、ＧＲ２４の幅Ｗｇｒが４μｍ以下となるようにイオン注入が実施される。その後、半導体層２０が適切な温度に加熱される活性化アニールが実施されることにより、ＧＲ２４の形成が完了する。
次に、図７を参照して、工程（Ｓ２４）として絶縁膜形成工程が実施される。この工程（Ｓ２４）では、図９および図１０を参照して、工程（Ｓ２３）においてＧＲ２４が形成された半導体層２０の第１の主面２０Ａ上に絶縁膜２６が形成される。絶縁膜２６の形成は、たとえばＣＶＤにより実施することができる。
次に、図７を参照して、工程（Ｓ２５）としてショットキー電極形成工程が実施される。この工程（Ｓ２５）では、図１０および図１１を参照して、フォトリソグラフィにより開口部２６Ａに対応する開口を有するマスク層を形成し、当該マスク層をマスクとしてエッチングを実施することにより、開口部２６Ａを形成する。その後、ショットキー電極２７を構成する金属からなる金属膜を、たとえば蒸着法により形成し、リフトオフを実施することで、ショットキー電極２７が形成される。
次に、図７を参照して、工程（Ｓ２６）としてオーミック電極形成工程が実施される。この工程（Ｓ２６）では、図１１および図６を参照して、工程（Ｓ２５）においてショットキー電極２７が形成された半導体層２０の第２の主面２０Ｂ上にオーミック電極２８が形成される。オーミック電極２８の形成は、第２の主面２０Ｂ上にオーミック電極２８を構成する金属からなる金属膜を形成することにより実施することができる。オーミック電極２８は、たとえばショットキー電極２７上に形成されるパッド電極（図示しない）の形成に引き続いて実施することができる。以上の手順により、本実施の形態のＳＢＤ２を製造することができる。
上記実施の形態１において説明したＳＢＤ１と同様の構造を有するＳＢＤを実施の形態１と同様の手順で作製し、順方向および逆方向のＩ−Ｖ特性を確認する実験を行った。ドリフト層１３の厚みＴｄは１μｍとした。また、ドリフト層１３に含まれるｎ型不純物の濃度は４×１０１６ｃｍ−３とした（実施例）。比較のため、同様の構造においてＴｄを７μｍとしたＳＢＤも同様の手順で作製し（比較例）、同様の実験に供した。実験結果を図１２および図１３に示す。
図１２において横軸は順方向電圧、縦軸は順方向電流密度である。図１３において横軸は逆方向電圧、縦軸は逆方向電流密度である。図１２および図１３において、中実の丸印は実施例であるＴｄが１μｍである場合に対応し、中空の四角印は比較例であるＴｄが７μｍである場合に対応する。
図１２を参照して、Ｉ−Ｖ曲線の傾きから算出される比較例の特性オン抵抗は０．９１ｍΩｃｍ２であったの対し、実施例の特性オン抵抗は０．６３ｍΩｃｍ２にまで低減されている。また、５００Ａ／ｃｍ２での順電圧Ｖｆに関しては、比較例のＳＢＤは１．３６Ｖであったのに対し、実施例のＳＢＤは１．２４Ｖにまで低減されている。また、実施例のＳＢＤは比較例のＳＢＤに比べてＴｄが大幅に小さくされているため、スイッチング時の応答電荷も小さくなり、スイッチング損失の低減も期待される。このように、実施例のＳＢＤは、ＭＨｚ帯〜ＧＨｚ帯のスイッチング速度で使用された場合でも損失を抑制することが可能なＳＢＤとなっている。
図１３を参照して、１ｍＡ／ｃｍ２での耐圧に関しては、比較例のＳＢＤは６６０Ｖであったのに対し、実施例のＳＢＤは１２４Ｖとなっている。Ｔｄが大幅に小さくされた影響により実施例のＳＢＤの耐圧は比較例に比べて低くなっているものの、用途によっては十分な耐圧を維持している。
以上の実験結果から、本願のＳＢＤによれば、ＭＨｚ帯〜ＧＨｚ帯のスイッチング速度で使用された場合でも損失を抑制することが可能なＳＢＤを提供できることが確認される。
縦型構造を有する本願のＳＢＤと横型構造を有するＳＢＤとの特性を比較する実験を行った。実験の方法は以下の通りである。
縦型構造を有する本願のＳＢＤとして、図１と同様の構造を有するＳＢＤ１を作製した（試料１）。基板１１は、直径２インチのＧａＮからなるものとした。第１の主面１１Ａは、基板１１を構成するＧａＮのｃ面に対応する。基板１１の比抵抗は９ｍΩｃｍ、厚みは３００μｍである。ストップ層１２のキャリア濃度は２×１０１８ｃｍ−３、厚みは０．５μｍである。ドリフト層１３のキャリア濃度は５×１０１５ｃｍ−３、厚みは１μｍである。ストップ層１２およびドリフト層１３において多数キャリアを生成する不純物はＳｉである。ＳＢＤ１は、概略以下のような手順で作製した。
まず、直径２インチ（１インチは約２．５ｃｍ）の導電型がｎ型であるＧａＮからなる基板１１を準備した。基板１１の第１の主面１１Ａは、基板１１を構成するＧａＮのｃ面に対応する。基板１１の比抵抗は９ｍΩｃｍ、厚みは３００μｍである。
次に、ＭＯＶＰＥ法を用いて、基板１１のｃ面に対応する第１の主面１１Ａ上に、導電型がｎ型であるストップ層１２およびドリフト層１３を、エピタキシャル成長によって形成した。ストップ層１２およびドリフト層１３のキャリア濃度は、それぞれ２×１０１８ｃｍ−３および５×１０１５ｃｍ−３とした。ストップ層１２およびドリフト層１３の厚みは、それぞれ０．５μｍおよび１μｍとした。エピタキシャル成長の実行時における成長温度は１０５０℃とした。ＧａＮの原料として、ＴＭＧおよびＮＨ３（アンモニア）ガスを用いた。また、ｎ型ドーパントとしてＳｉＨ４（シラン）を用いた。基板１１、ストップ層１２およびドリフト層１３からなる積層体は、半導体層１０を構成する。
次に、半導体層１０の第１の主面１０Ａ上に終端構造としてのフィールドプレート（ＦＰ）を構成する絶縁膜１６を形成した。具体的には、プラズマＣＶＤ法により、ＳｉＨ４およびＮＨ３を原料として、厚さ０．２μｍのＳｉＮｘ膜を形成した。
その後、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）装置を用いて、半導体層１０をＮ２（窒素）雰囲気中で熱処理した。具体的には、６００℃に加熱し、３分間保持する熱処理を実施した。次に、絶縁膜１６上にフォトレジスト膜を形成したうえで、フォトリソグラフィによりフォトレジスト膜に開口部を形成した。そして、エッチングにより、開口部に対応する部分の絶縁膜１６を除去した。これにより絶縁膜１６に開口部１６Ａを形成した。絶縁膜１６のエッチングは、緩衝フッ酸（５０％ＨＦ水溶液と４０％ＮＨ４Ｆ水溶液との混合液）により実施した。エッチング時間は１５分間とした。開口部１６Ａ形状は、平面的に見て直径１００μｍの円形である。
次に、開口部１６Ａの形成に使用したフォトレジスト膜を除去したうえで、ショットキー電極１７の形状に対応する開口部を有するレジストマスクをフォトリソグラフィにより形成した。そして、ＥＢ（Ｅｌｅｃｔｒｏｎ Ｂｅａｍ）蒸着法により、厚さ５０ｎｍのＮｉ層および厚さ３００ｎｍのＡｕ層を順次形成した。そして、アセトン中でのリフトオフにより、ショットキー電極１７を形成した。ショットキー電極１７と絶縁膜１６（ＳｉＮｘ膜）とが重なりあう部分の幅（ＦＰ幅）は、１μｍとした。
その後、ＥＢ蒸着法による金属膜の形成と、フォトリソグラフィおよびリフトオフとの組み合わせにより、パッド電極をショットキー電極１７上に形成した。パッド電極は、Ｔｉ膜／Ｐｔ（白金）膜／Ａｕ膜の３層構造とした。Ｔｉ膜、Ｐｔ膜およびＡｕ膜の厚みは、それぞれ５０ｎｍ、１００ｎｍ、および３μｍとした。その後、オーミック電極１８として、Ａｌ膜／Ｔｉ膜／Ａｕ膜の３層構造を有する電極を、基板１１の第２の主面１０Ｂの全体を覆うように形成した。Ａｌ膜、Ｔｉ膜およびＡｕ膜の厚みは、それぞれ２００
ｎｍ、５０ｎｍおよび５００ｎｍとした。さらに、裏面パッド電極をオーミック電極１８上に形成した。裏面パッド電極は、Ｔｉ膜／Ｐｔ膜／Ａｕ膜の３層構造を有する電極とした。Ｔｉ膜、Ｐｔ膜およびＡｕ膜の厚みは、それぞれ５０ｎｍ、１００ｎｍおよび１μｍとした。
このようにして得られた構造体（積層体）をダイシングによりチップ化した。ダイボンドおよびワイヤボンドを行ない、チップをパッケージに実装した。ダイボンドは、Ｓｎ（スズ）−Ａｇ（銀）半田を用い、２３０℃で行なった。その後、Ａｌワイヤを用いてワイヤボンドを行なった。以上の手順により、縦型構造を有する本願のＳＢＤであるＳＢＤ１を作製した（試料１）。
一方、比較のため、サファイア基板テンプレート上に形成した横型構造を有するＳＢＤも作製した（試料２）。具体的には、まず、サファイア基板上にＭＯＶＰＥによりＧａＮ層を２μｍ成長させてＧａＮテンプレート基板を得た。このＧａＮテンプレート基板上に上記試料１の場合と同様の手順でストップ層およびドリフト層を形成した。
次に、ドリフト層を貫通し、ストップ層に至るメサエッチを実施した。メサエッチの深さは１．２μｍとした。平面的に見て、メサの形状は円形であり、その直径は１５０μｍとした。メサエッチは、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）−ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）により実施した。
次に、絶縁膜としてドリフト層およびメサエッチにより露出したストップ層の表面を覆うようにＳｉＮ膜を形成した。その後、上記試料１の場合と同様にショットキー電極およびパッド電極を形成した。さらに、ストップ層の表面を覆う絶縁膜の一部を除去したうえで、露出したストップ層に接触するようにオーミック電極を形成した。そして、得られた構造体（積層体）を上記試料１と同様にチップ化した上で、ダイボンドおよびワイヤボンドを行ない、チップをパッケージに実装した（試料２）。
このようにして得られた試料１および試料２について、オン抵抗Ｒ、静電容量Ｃ、耐圧Ｖｂを評価した。Ｒは、順方向Ｉ−Ｖ曲線の導通領域（電流密度５００Ａ／ｃｍ２近傍）の微分抵抗（傾き）に基づいて導出した。Ｃは、ゼロバイアスにおける静電容量（測定周波数１ＭＨｚ）を測定した。Ｖｂは、逆方向Ｉ−Ｖ曲線の電流密度１ｍＡ／ｃｍ２における逆方向電圧に基づいて導出した。結果を表１に示す。
Figure 2017011060
 表１を参照して、縦型構造を有する試料１は横型構造を有する試料２に比べて、低いＲおよび高いＶｂを有している。Ｃに関しては、試料１と試料２との間に大きな差はなかった。試料２でＲが大きくなった要因として、電流が横方向（ドリフト層の厚み方向に垂直な方向）に流れることによる抵抗の増加、および電界が電極側に集中することによる電流分布の不均一化が考えられる。また、試料２でＶｂが低くなった原因として、メサ構造に起因した表面リークの存在、またはドリフト層中の転位密度の高さが考えられる。ＧａＮ中の刃状転位は逆方向リーク電流の原因になると報告されている。そのため、転位密度は、１×１０７ｃｍ−２以下が好ましいと考えられる。転位密度は、試料１で１×１０６ｃｍ−２、試料２で１×１０９ｃｍ−２であった。なお、転位密度は、カソードルミネッセンス法によって測定した。転位密度は、選択エッチング法によっても評価可能である。
ＳＢＤがＭＨｚ帯〜ＧＨｚ帯の高いスイッチング速度で使用された場合（高周波で使用された場合）における損失の指標としてＲＣ積（ＲとＣとの積）が考えられる。ＲＣ積の逆数からｆｃ値を以下の式（１）に従って算出することができる。
ｆｃ＝１／（２πＲＣ）・・・（１）
このｆｃの値が大きいほど高周波損失が小さいと考えられる。表１にＲＣ積およびｆｃの値を示す。ｆｃの１／１０程度の周波数までは、損失の大きな低下はないと考えられる。そのため、ＧＨｚレベルの周波数での使用に対しては、１０ＧＨｚ以上のｆｃ値の確保が良好な特性の目安となる。このような観点から検討すると、横型構造を有する試料２のｆｃ値は１０ＧＨｚ未満であって高周波での使用に対して特性が不十分であるのに対し、縦型構造を有する試料１のｆｃ値は１０ＧＨｚ以上であって高周波での使用に対して十分な特性が得られているといえる。
以上のように、縦型構造は、横型構造でみられたような、オン抵抗の増加、耐圧の低下、高周波での特性の劣化がみられない。したがって、高周波での使用には、本願のＳＢＤにおいて採用される縦型構造が優れているといえる。
縦型構造のＳＢＤの特性に及ぼすドリフト層の厚みを確認する実験を行った。具体的には、上記実施例の試料１と同様の構造（図１参照）において、ドリフト層１３の厚みを０．３μｍ〜５μｍの範囲で変化させた試料（試料３〜６）を作製し、上記実施例２と同様に特性を確認した。試料３〜６の製造方法は、エピタキシャル成長により形成されるドリフト層１３の厚みを変更した点を除き、上記試料１と同様である。実験結果を表２に示す。
Figure 2017011060
 表２を参照して、ドリフト層１３の厚みを増加させることにより、Ｖｂが大きくなる一方で、Ｒが増加した。その結果、ドリフト層１３の厚みが２μｍである試料３では１０ＧＨｚ以上のｆｃ値が得られたが、ドリフト層１３の厚みが５μｍである試料４ではｆｃ値が１０ＧＨｚ未満となった。このことから、ドリフト層１３の厚みを２μｍ以下とすることにより、高周波での使用に適したＳＢＤが得られることが確認される。
また、ドリフト層１３の厚みを小さくすることによりＲが低減されるものの、Ｖｂが低下する。ドリフト層１３の厚みを小さくすることにより、高周波での使用における損失は低減されるものの、耐圧が低下する。ドリフト層１３の厚みが０．３μｍである試料６では耐圧が１８Ｖにまで低下し、用途が限定される。そのため、ドリフト層１３の厚みは、４０Ｖ以上の耐圧（試料５参照）を確保可能な０．５μｍ以上とすることが好ましい。
ドリフト層におけるキャリア濃度の影響、および基板の抵抗の影響を検討する目的で、試料１と同様の構造（図１参照）において、ドリフト層におけるキャリア濃度および基板の厚みを変更した試料を作製し、上記実施例２および３と同様に特性を確認する実験を行った。具体的には、上記試料１と同様の製造プロセスにおいて、３水準のキャリア濃度（５×１０１５ｃｍ−３、５×１０１６ｃｍ−３および２×１０１７ｃｍ−３）となるようにドリフト層１３のエピタキシャル成長を行った。その後、エピ基板を４分割し、基板１１の厚みを１００μｍにまで減少させたもの、１０μｍにまで減少させたもの、当初の厚み（３００μｍ）を維持したものを作製し、これを用いて試料１と同様の手順でＳＢＤ（試料）を製造した。
基板１１の厚みが１００μｍである試料は、以下のように作製した。まず、ショットキー電極１７の形成までを試料１の場合と同様の手順で実施した後、得られた構造体を研磨プレートに貼りつけ、ダイヤモンドスラリーを使用した研磨により基板１１を厚み１００μｍにまで減厚した。その後、基板１１の裏面（第２の主面１０Ｂ）をＩＣＰ−ＲＩＥにて厚み０．５μｍ分だけエッチングして加工歪を除去した。さらに、試料１と同様にしてオーミック電極１８を形成した。
また、基板１１の厚みが１０μｍである試料は、以下のように作製した。まず、ショットキー電極１７の形成までを試料１の場合と同様の手順で実施した後、ショットキー電極１７および絶縁膜１６の表面全体を覆うように、Ｎｉ層、Ｐｔ層およびＡｕ層が積層されたバリア層を形成した。一方、別途準備されたデバイス支持基板（たとえばシリコン基板）上にパッド電極および接合金属膜（たとえばＡｕＳｎ膜）を形成した。その後、ウエハボンダを用いて上記接合金属膜と上記バリア層とが接触するように貼り合わせを実施した。そして、上記基板１１の厚みが１００μｍである試料の場合と同様に研磨を実施して、基板１１を厚み１０μｍにまで減厚した後、加工歪の除去およびオーミック電極１８の形成を実施した。実験結果を表３に示す。
Figure 2017011060
 表３を参照して、基板１１の厚みが当初の厚みである３００μｍである場合、ドリフト層１３のキャリア濃度を増加させると、Ｃが増大している。その結果、ドリフト層１３のキャリア濃度の増加に伴って、ｆｃ値が低下している。キャリア濃度の最適設計が存在するものと推測される。
一方、基板１１の厚みを１００μｍにまで減少させた場合、基板１１の厚みが３００μｍの場合に比べてＲが大きく低下している。その結果、ｆｃ値が上昇し、キャリア濃度が高い場合のｆｃの低下も抑えられている。
さらに、基板１１の厚みを１０μｍにまで減少させた場合、Ｒの更なる低減によってｆｃの向上が著しい。そして、ドリフト層１３のキャリア濃度が高い場合の方が、ｆｃが大きくなっている。このとき、Ｖｂは低下しているものの、許容可能な範囲である４０Ｖ以上が確保されている。
以上の実験結果より、ドリフト層の厚みが小さい本願のＳＢＤにおいて、基板の厚みを低減することは、高周波における使用において特性向上に寄与することが分かった。具体的には、基板の厚みは３００μｍ以下であってもよいが、１００μｍ以下とすることが好ましく、１０μｍ以下とすることがより好ましいといえる。
なお、上記実施の形態および実施例においては、半導体層に基板が含まれる場合について説明したが、上記実施例において説明したように基板の厚みは低減されてもよいし、半導体層には基板が含まれなくてもよい。このようなＳＢＤは、たとえばオーミック電極の形成前に研磨により基板を減厚または除去することにより製造することができる。半導体層が基板を含まない場合、半導体層は、ドリフト層のみを含むものであってもよい。また、上記実施の形態および実施例においては、ＳＢＤが耐圧構造であるフィールドプレート構造またはガードリングを有する場合について説明したが、本願のＳＢＤはこれに限られず、要求される耐圧を考慮してフィールドプレート構造およびガードリングのいずれも含まないものであってもよい。
今回開示された実施の形態および実施例はすべての点で例示であって、どのような面からも制限的なものではないと理解されるべきである。本発明の範囲は上記した説明ではなく、特許請求の範囲によって規定され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本願のショットキーバリアダイオードは、１ｋＶを超えるような耐圧は必要ないものの、比較的高い耐圧（たとえば４０Ｖ以上３００Ｖ以下程度の耐圧）を確保しつつ、より高いスイッチング速度（ＭＨｚ帯〜ＧＨｚ帯のスイッチング速度）にて使用されるショットキーバリアダイオードに、特に有利に適用され得る。
１，２ ＳＢＤ
１０，２０ 半導体層
１０Ａ，２０Ａ 第１の主面
１０Ｂ，２０Ｂ 第２の主面
１１，２１ 基板
１１Ａ，２１Ａ 第１の主面
１２，２２ ストップ層
１２Ａ，２２Ａ 第１の主面
１３，２３ ドリフト層
１５，２５ エピタキシャル成長層
１６，２６ 絶縁膜
１６Ａ，２６Ａ 開口部
１７，２７ ショットキー電極
１８，２８ オーミック電極
２４ ＧＲ（ガードリング）

Claims (6)

  1. 半導体層と、
    前記半導体層の第１の主面上に形成され、前記半導体層とショットキー接触するショットキー電極と、
    前記半導体層の前記第１の主面とは反対側の第２の主面上に形成され、前記半導体層とオーミック接触するオーミック電極と、を備え、
    前記半導体層は窒化ガリウムまたは炭化珪素からなり、
    前記半導体層はドリフト層を含み、
    前記ドリフト層の厚みは２μｍ以下である、ショットキーバリアダイオード。
  2. 前記半導体層の前記第１の主面上に形成される絶縁膜をさらに備え、
    前記半導体層、前記絶縁膜および前記ショットキー電極は、前記ショットキー電極の一部と前記半導体層との間に前記絶縁膜の一部が挟まれる構造であるフィールドプレート構造を構成し、
    前記半導体層の厚み方向に垂直な方向であって前記フィールドプレート構造の内縁に垂直な方向における前記フィールドプレート構造の幅は４μｍ以下である、請求項１に記載のショットキーバリアダイオード。
  3. 前記半導体層は窒化ガリウムからなる、請求項２に記載のショットキーバリアダイオード。
  4. 前記半導体層の前記第１の主面を含み、前記ドリフト層とは異なる導電型を有するガードリングをさらに備え、
    前記ガードリングは、一部が前記半導体層の厚み方向において前記ショットキー電極の外縁を含む一部と重なり、前記ショットキー電極の前記外縁に沿って延在するように形成され、
    前記半導体層の厚み方向に垂直な方向であって前記ガードリングの内縁に垂直な方向における前記ガードリングの幅は４μｍ以下である、請求項１に記載のショットキーバリアダイオード。
  5. 前記半導体層は炭化珪素からなる、請求項４に記載のショットキーバリアダイオード。
  6. 前記ドリフト層において多数キャリアを生成する不純物の濃度は１×１０１５ｃｍ−３以上４×１０１７ｃｍ−３以下である、請求項１〜５のいずれか１項に記載のショットキーバリアダイオード。
JP2015123833A 2015-06-19 2015-06-19 ショットキーバリアダイオード Pending JP2017011060A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015123833A JP2017011060A (ja) 2015-06-19 2015-06-19 ショットキーバリアダイオード
US15/185,917 US20160372609A1 (en) 2015-06-19 2016-06-17 Schottky barrier diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015123833A JP2017011060A (ja) 2015-06-19 2015-06-19 ショットキーバリアダイオード

Publications (1)

Publication Number Publication Date
JP2017011060A true JP2017011060A (ja) 2017-01-12

Family

ID=57588406

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015123833A Pending JP2017011060A (ja) 2015-06-19 2015-06-19 ショットキーバリアダイオード

Country Status (2)

Country Link
US (1) US20160372609A1 (ja)
JP (1) JP2017011060A (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI726964B (zh) * 2015-12-25 2021-05-11 日商出光興產股份有限公司 積層體
KR102430498B1 (ko) * 2016-06-28 2022-08-09 삼성전자주식회사 쇼트키 다이오드를 갖는 전자 소자
US10510905B2 (en) * 2017-07-06 2019-12-17 Cree, Inc. Power Schottky diodes having closely-spaced deep blocking junctions in a heavily-doped drift region
US11005354B2 (en) * 2017-11-17 2021-05-11 Shindengen Electric Manufacturing Co., Ltd. Power conversion circuit
CN107968126A (zh) * 2017-11-22 2018-04-27 北京燕东微电子有限公司 一种SiC肖特基二极管及其制备方法
JP7113220B2 (ja) * 2018-02-06 2022-08-05 パナソニックＩｐマネジメント株式会社 半導体素子およびその製造方法
US11227844B1 (en) * 2018-10-09 2022-01-18 National Technology & Engineering Solutions Of Sandia, Llc Gallium nitride electromagnetic pulse arrestor
CN111063724A (zh) * 2019-12-10 2020-04-24 西安电子科技大学 基于漂移区多层渐变掺杂的垂直AlN肖特基二极管及制作方法
CN110957375A (zh) * 2019-12-10 2020-04-03 西安电子科技大学 基于离子注入边缘终端的垂直AlN肖特基二极管及制作方法
CN110957374A (zh) * 2019-12-10 2020-04-03 西安电子科技大学 基于场板结构的垂直AlN肖特基二极管及制作方法
CN111863938A (zh) * 2020-06-15 2020-10-30 深圳大学 一种氮化镓基肖特基二极管及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000133819A (ja) * 1998-10-27 2000-05-12 Fuji Electric Co Ltd 炭化けい素ショットキーバリアダイオードおよびその製造方法
JP2007059711A (ja) * 2005-08-25 2007-03-08 Sumitomo Electric Ind Ltd フィールドプレート構造の形成方法および半導体装置
JP2007201155A (ja) * 2006-01-26 2007-08-09 Nissan Motor Co Ltd 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法
JP2008124217A (ja) * 2006-11-10 2008-05-29 Furukawa Electric Co Ltd:The ショットキーバリアダイオード
JP2009076866A (ja) * 2007-08-31 2009-04-09 Sumitomo Electric Ind Ltd ショットキーバリアダイオード
JP2010067977A (ja) * 2008-09-08 2010-03-25 Cree Inc ドープされた電圧阻止層を含むバラクタダイオード
WO2012098636A1 (ja) * 2011-01-17 2012-07-26 富士通株式会社 半導体装置及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5347149A (en) * 1989-11-29 1994-09-13 Texas Instruments Incorporated Integrated circuit and method
US6303969B1 (en) * 1998-05-01 2001-10-16 Allen Tan Schottky diode with dielectric trench
US6373076B1 (en) * 1999-12-07 2002-04-16 Philips Electronics North America Corporation Passivated silicon carbide devices with low leakage current and method of fabricating
US6693308B2 (en) * 2002-02-22 2004-02-17 Semisouth Laboratories, Llc Power SiC devices having raised guard rings
US7274083B1 (en) * 2006-05-02 2007-09-25 Semisouth Laboratories, Inc. Semiconductor device with surge current protection and method of making the same
JP4189415B2 (ja) * 2006-06-30 2008-12-03 株式会社東芝 半導体装置
US20120007097A1 (en) * 2010-07-08 2012-01-12 Intersil Americas Inc. Schottky diode with combined field plate and guard ring
US8890169B2 (en) * 2010-11-08 2014-11-18 Hitachi, Ltd. Semiconductor device
JP6072799B2 (ja) * 2011-09-09 2017-02-01 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． 非注入障壁領域を含む半導体デバイス及びその製造方法
US8664665B2 (en) * 2011-09-11 2014-03-04 Cree, Inc. Schottky diode employing recesses for elements of junction barrier array
JP6004561B2 (ja) * 2012-03-30 2016-10-12 国立研究開発法人産業技術総合研究所 炭化珪素半導体素子の製造方法
JP5818099B2 (ja) * 2012-04-27 2015-11-18 国立研究開発法人産業技術総合研究所 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000133819A (ja) * 1998-10-27 2000-05-12 Fuji Electric Co Ltd 炭化けい素ショットキーバリアダイオードおよびその製造方法
JP2007059711A (ja) * 2005-08-25 2007-03-08 Sumitomo Electric Ind Ltd フィールドプレート構造の形成方法および半導体装置
JP2007201155A (ja) * 2006-01-26 2007-08-09 Nissan Motor Co Ltd 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法
JP2008124217A (ja) * 2006-11-10 2008-05-29 Furukawa Electric Co Ltd:The ショットキーバリアダイオード
JP2009076866A (ja) * 2007-08-31 2009-04-09 Sumitomo Electric Ind Ltd ショットキーバリアダイオード
JP2010067977A (ja) * 2008-09-08 2010-03-25 Cree Inc ドープされた電圧阻止層を含むバラクタダイオード
WO2012098636A1 (ja) * 2011-01-17 2012-07-26 富士通株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20160372609A1 (en) 2016-12-22

Similar Documents

Publication Publication Date Title
JP2017011060A (ja) ショットキーバリアダイオード
US20210359087A1 (en) Method for Forming a Semiconductor Device and a Semiconductor Device
US8178940B2 (en) Schottky barrier diode and method for using the same
JP6661637B2 (ja) Ｉｉｉ−ｎデバイスの凹部に形成されるオーミックコンタクト
JP6004561B2 (ja) 炭化珪素半導体素子の製造方法
KR102592686B1 (ko) 질화 갈륨 물질 내에서의 확산에 의해 도핑된 영역을 형성하는 방법 및 시스템
JP2007519262A5 (ja)
JP2013004924A (ja) 半導体装置
US20190334015A1 (en) Vertical gallium nitride schottky diode
US10332975B2 (en) Epitaxial substrate for semiconductor device and method for manufacturing same
JP6269368B2 (ja) 窒化ガリウム基板
JP2016528729A (ja) トレンチゲートを有する電界効果デバイスのための強化されたゲート誘電体
JP2011171639A (ja) 半導体装置、半導体ウェハ、半導体装置の製造方法及び半導体ウェハの製造方法
JP6668597B2 (ja) 高電子移動度トランジスタ及び高電子移動度トランジスタの製造方法
JP2017224694A (ja) 炭化珪素半導体装置およびその製造方法
JP5580012B2 (ja) ショットキーバリアダイオード及びその製造方法
JP6558367B2 (ja) 半導体積層体、半導体積層体の製造方法および半導体装置の製造方法
TWI686948B (zh) 基底結構及包含其之半導體結構的製造方法
CN111863590B (zh) 衬底结构及包含其半导体结构的制造方法
JP2015156479A (ja) Ｉｉｉ族窒化物半導体デバイス
JP6493511B2 (ja) 窒化ガリウム基板
JP5692279B2 (ja) 半導体デバイスおよびその製造方法
JP2016025264A (ja) 半導体デバイス
WO2016047534A1 (ja) ＳｉＣ層を備えた半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190618

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20191217