JP2008124217A - ショットキーバリアダイオード - Google Patents

ショットキーバリアダイオード Download PDF

Info

Publication number
JP2008124217A
JP2008124217A JP2006305869A JP2006305869A JP2008124217A JP 2008124217 A JP2008124217 A JP 2008124217A JP 2006305869 A JP2006305869 A JP 2006305869A JP 2006305869 A JP2006305869 A JP 2006305869A JP 2008124217 A JP2008124217 A JP 2008124217A
Authority
JP
Japan
Prior art keywords
barrier diode
schottky barrier
electrode
substrate
schottky
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006305869A
Other languages
English (en)
Other versions
JP5074742B2 (ja
Inventor
Masayuki Iwami
正之 岩見
Yoshihiro Sato
義浩 佐藤
Sadahiro Katou
禎宏 加藤
Yuuki Niiyama
勇樹 新山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Original Assignee
Furukawa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd filed Critical Furukawa Electric Co Ltd
Priority to JP2006305869A priority Critical patent/JP5074742B2/ja
Priority to US11/937,090 priority patent/US7679104B2/en
Publication of JP2008124217A publication Critical patent/JP2008124217A/ja
Application granted granted Critical
Publication of JP5074742B2 publication Critical patent/JP5074742B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】オン抵抗が低くチップサイズが小さいショットキーバリアダイオードを提供すること。
【解決手段】本発明は、Si基板14上にAlNバッファ層13を介して設けられたGaNドリフト層12表面にショットキー電極11を備えたショットキーバリアダイオード10において、Si基板14の裏面からAlNバッファ層13を貫通してGaNドリフト層12に到達するビアを設け、ビアを介してGaNドリフト層12に接触するオーミック電極15をSi基板14の裏面に形成することを特徴とする。
【選択図】 図1

Description

この発明は、窒化物半導体層表面を備えたショットキーバリアダイオードに関する。
ショットキーバリアダイオードは、スイッチング電源として広く用いられているため、高耐圧と低いオン抵抗が要求されている。従来のシリコン(Si)系材料を用いたショットキーバリアダイオードにおいては、高耐圧を実現するため、逆バイアスにおいて空乏層が広がるドリフト層の厚さを厚くするとともにキャリア濃度を低くする必要があるのに対し、オン抵抗の低減を実現するため、順バイアスにおいては電子が走行するドリフト層の厚さを薄くし、かつ、キャリア濃度を高くする必要があった。このため、Si系材料を用いたショットキーバリアダイオードにおいては、高耐圧と低いオン抵抗との双方を実現することは困難であった。
そこで、窒化ガリウム(GaN)半導体は、絶縁膜破壊耐圧が高くドリフト層の厚さを薄くしても高い耐圧が得られるため、近年、高耐圧と低いオン抵抗との双方を実現できるショットキーバリアダイオードとして、GaN半導体を用いたショットキーバリアダイオードが注目されている。
このようなGaN系半導体を用いたショットキーバリアダイオードとして、図8に示すショットキーバリアダイオード110が提案されている(たとえば、特許文献1参照)。ショットキーバリアダイオード110は、Si基板104上に、窒化アルミニウム(AlN)または窒化ガリウム(GaN)によって形成されたバッファ層103と、GaN半導体によって形成されたGaNドリフト層102と、ショットキー(アノード)電極101とを備え、Si基板104の裏面に、オーミック(カソード)電極105を備える。ショットキーバリアダイオード110においては、逆バイアスが印加された場合には、空乏層がGaNドリフト層102の中を広がっていくため、高耐圧を実現可能である。また、順バイアスが印加された場合には、電子は、オーミック電極からGaNドリフト層102を通過しショットキー電極が流れる。
また、GaN半導体を用いたショットキーバリアダイオードとして、図9に示すショットキーバリアダイオード210が提案されている(たとえば、特許文献2参照)。ショットキーバリアダイオード210は、Si基板202上に、AlNによって形成されたバッファ層203と、GaN半導体によって形成された第1の半導体層204と、窒化アルミニウムガリウム(AlGaN)によって形成された第2の半導体層205と、ショットキー電極206とを有し、Si基板202の裏面に、裏面電極201を備える。さらに、ショットキーバリアダイオード210は、ショットキー電極206と同じSi基板202表面上には、第2の半導体層205、第1の半導体層204およびバッファ層203を貫通してSi基板202に達するビア208上に形成されたオーミック電極207を有する。
ショットキーバリアダイオード210においては、順バイアスが印加された場合には、第1の半導体層204と第2の半導体層205との界面に形成された2次元ガスによって、ショットキー電極206からオーミック電極207に電流が流れる。そして、オーミック電極207からビア208およびSi基板202を介して裏面電極201に電流が流れる。また、ショットキー電極206と裏面電極201との間に逆バイアスが印加された場合には、ショットキー電極206の下方向の第1の半導体層204と第2の半導体層205とにおいて空乏層が広がるため、ショットキー電極206と裏面電極201との間に電流が流れないため、耐電圧を実現できる。
特開2003−60212号公報 特開2006−156457号公報
しかしながら、従来におけるショットキーバリアダイオード110においては、Si基板とGaNの格子定数差や熱膨張係数差による歪みを緩和するため、AlNを含むバッファ層103が設けられている。しかしながら、AlNは、多数の欠陥を含み、さらに高抵抗であるため、図8に示す縦方向に十分な電流を流すことができず、ショットキーバリアダイオード110のオン抵抗を低くすることができないという問題があった。
また、従来におけるショットキーバリアダイオード210においては、ショットキー電極206およびオーミック電極207の双方がSi基板202の同じ面上に形成されているため、オーミック電極207領域に対応してチップサイズが大きくなるという問題があった。さらに、ショットキーバリアダイオード210においては、ショットキー電極206とオーミック電極207との距離で耐圧が決まる。このため、ショットキーバリアダイオード210においては、高耐圧であるショットキーバリアダイオードを得るためにショットキー電極206とオーミック電極207との距離を広くする必要があり、チップサイズがさらに大きくなるという問題があった。
本発明は、上記に鑑みてなされたものであって、オン抵抗が低くチップサイズが小さいショットキーバリアダイオードを提供することを目的とする。
上述した課題を解決し、目的を達成するために、この発明にかかるショットキーバリアダイオードは、基板上にバッファ層を介して設けられた窒化物半導体層表面に第1の電極を備えたショットキーバリアダイオードにおいて、前記基板の裏面から前記バッファ層を貫通して前記窒化物半導体層に到達するビアを設け、前記ビアを介して前記窒化物半導体層に接触する第2の電極を前記基板の裏面に形成することを特徴とする。
また、この発明にかかるショットキーバリアダイオードは、前記ビアは、前記第1の電極直下に設けられることを特徴とする。
また、この発明にかかるショットキーバリアダイオードは、前記窒化物半導体層は、選択成長によって形成されることを特徴とする。
また、この発明にかかるショットキーバリアダイオードは、前記第2の電極表面に金属膜を形成し、該金属膜で前記ビアを埋め込むことを特徴とする。
また、この発明にかかるショットキーバリアダイオードは、前記第1の電極がショットキー電極である場合、前記第2の電極は、オーミック電極であり、または、前記第1の電極がオーミック電極である場合、前記第2の電極は、ショットキー電極であることを特徴とする。
また、この発明にかかるショットキーバリアダイオードは、前記窒化物半導体層は、GaNを用いて形成されることを特徴とする。
また、この発明にかかるショットキーバリアダイオードは、前記GaNを用いて形成される窒化物半導体層は、n型不純物としてSiを含むことを特徴とする。
また、この発明にかかるショットキーバリアダイオードは、前記基板は、Si基板であることを特徴とする。
本発明は、基板の裏面からバッファ層を貫通して窒化物半導体層に到達するビアを設け、ビアを介して窒化物半導体層に接触する第2の電極を基板の裏面に形成することによって、高抵抗であるバッファ層を介することなく、基板上にバッファ層を介して設けられた窒化物半導体層表面に第1の電極と第2の電極との間を電気的に接続できるため、オン抵抗が低くチップサイズが小さいショットキーバリアダイオードを実現することが可能になる。
以下、図面を参照して、この発明の実施の形態について説明する。なお、この実施の形態によりこの発明が限定されるものではない。図面の記載において、同一部分には同一の符号を付している。さらに、図面は模式的なものであり、各層の厚みと幅との関係、各層の比率などは、現実のものとは異なることに留意する必要がある。図面の相互間においても、互いの寸法の関係や比率が異なる部分が含まれている。
(実施の形態1)
まず、実施の形態1について説明する。図1は、実施の形態1にかかるショットキーバリアダイオードの断面図である。図1に示すように、実施の形態1にかかるショットキーバリアダイオード10は、Si基板14上に、AlNによって形成されるAlNバッファ層13と、AlNバッファ層13を介して設けられるとともにGaNによって形成されるGaNドリフト層12とが順次設けられている。GaNドリフト層12は、たとえば500nmの膜厚を有し、n型不純物として1×1016cm-3の添加量のSiが添加されている。ショットキーバリアダイオード10は、Si基板14の一方の面であるGaNドリフト層12表面にショットキーバリア接触するショットキー電極11とを備える。ショットキー電極11は、たとえば、ニッケル(Ni)および金(Au)を含む金属材料によって形成される。
ショットキーバリアダイオード10おいては、ショットキー電極11の直下に、Si基板14の裏面からAlNバッファ層13を貫通してGaNドリフト層12に到達するビアを設け、このビアを介してGaNドリフト層12に接触するオーミック電極15がSi基板14の裏面に形成されている。オーミック電極15は、たとえば、チタン(Ti)およびAuを含む金属材料によって形成される。ショットキーバリアダイオード10においては、ビアを埋め込むようにオーミック電極15表面に形成されためっき層16を有する。めっき層16は、熱伝導度の高い金属、たとえば銅によってめっきされることによって、ビアを完全に埋め込んでいる。
つぎに、ショットキーバリアダイオード10の特性について説明する。図2は、ショットキーバリアダイオード10に順方向に印加された電圧とショットキーバリアダイオード10における順方向電流との関係を示す図である。曲線l1は、本実施の形態1にかかるショットキーバリアダイオード10に対応し、曲線l2は、図8に示す従来のショットキーバリアダイオード110に対応する。
図2のl2に示すように、従来のショットキーバリアダイオード110においては、1Vの電圧を印加した場合であっても、ほとんど順方向電流が流れず、高いオン抵抗を示していたため、所望の順方向電流を流すためには印加電圧を上げる必要があった。
これに対し、図2のl1に示すように、本実施の形態1にかかるショットキーバリアダイオード10においては、0.5V程度の電圧を印加した程度で順方向電流が流れ始める。さらに、ショットキーバリアダイオード10においては、1Vの電圧を印加した場合には、20mA以上の大きな順方向電流を流すことができ、従来のショットキーバリアダイオード110に比べ、10倍以上の順方向電流を得ることが可能である。
このように、実施の形態1にかかるショットキーバリアダイオード10においては、Si基板14の裏面からAlNバッファ層13を貫通してGaNドリフト層12に到達するビア上にオーミック電極15を形成する。このため、ショットキーバリアダイオード10においては、ショットキー電極11とオーミック電極15とは、多数の欠陥を含み高抵抗であるAlNバッファ層13を介することなく電気的に接続できるため、図1に示す縦方向に十分な電流を流すことが可能になり、従来と比して、オン抵抗を低くすることができる。特に、ショットキーバリアダイオード10においては、ショットキー電極11の直下にビアを設けオーミック電極15を形成することによって、GaNドリフト層12における電子の通過経路を短くできるため、順方向電流を上げることができ、オン抵抗を低くすることができる。
また、ショットキーバリアダイオード10においては、逆バイアスが印加された場合には、従来技術にかかるショットキーバリアダイオード110と同様に、空乏層がGaNドリフト層12の中を広がることができるため、高耐圧を保持することも可能である。
また、ショットキーバリアダイオード10は、従来技術にかかるショットキーバリアダイオード210のようにオーミック電極をショットキー電極11と同じ面上に形成する必要もないため、小さなチップサイズを維持することが可能である。
さらに、本実施の形態1にかかるショットキーバリアダイオード10においては、めっき層16を形成してビアを熱伝導性の高い金属で埋め込むため、ショットキーバリアダイオードにおける放熱性を向上することが可能になり、さらに良好な特性を有するショットキーバリアダイオードを実現することが可能になる。
つぎに、実施の形態1にかかるショットキーバリアダイオード10の製造方法について説明する。図3は、図1に示すショットキーバリアダイオード10の製造方法を説明する図である。なお、本実施の形態1にかかるショットキーバリアダイオード10は、従来のSi基板を用いた半導体素子製造技術をそのまま使用することが可能である。
まず、図3(1)に示すように、Si基板14上に、たとえば有機金属気相成長法(MOCVD)を用いることによって、AlNによって形成されるAlNバッファ層13、および、GaN半導体によって形成されるGaNドリフト層12を順次積層する。AlNバッファ層13の積層においては、原料ガスとしてトリメチルアルミニウムを用い、GaNドリフト層12の積層においては、原料ガスとしてトリメチルガリウムおよびアンモニアを用いる。また、GaNドリフト層12へのn型不純物としてSiを添加するために、シランガスを用いる。そして、GaNドリフト層12上にNi/Auを含む金属材料をスパッタによって蒸着した後、フォトリソグラフィー工程およびエッチング工程を経ることによって、ショットキー電極11を形成する。
その後、Si基板14のショットキー電極11側に保護膜を形成した後、Si基板14の裏面に対する機械研磨によって、Si基板14を約100μmまで研磨する。そして、図3(2)に示すように、フォトリソグラフィー工程および硫化フッ素プラズマを用いたドライエッチング工程をSi基板14の裏面に対して行なうことによって、ショットキー電極11直下にビア17を形成する。このビア17は、Si基板14、AlNバッファ層13を貫通し、GaNドリフト層12に達する深さを有する。なお、ビア17は、GaNドリフト層12とAlNバッファ層13との界面状態の影響を受けることを避けるため、AlNバッファ層13とGaNドリフト層12との界面よりGaNドリフト層12側まで掘り下げた方がよい。
つぎに、Si基板14の裏面上に、Ti/Auを含む金属材料をスパッタによって蒸着した後、フォトリソグラフィー工程およびエッチング工程を経ることによって、オーミック電極15を形成する。そして、銅などの熱伝導性の高い金属でビア17を完全に埋め込み、めっき層16を形成することによって、ショットキーバリアダイオード10を製造することができる。なお、ショットキー電極11およびオーミック電極15は、直径100μmの円盤形状を有するため、チップ面積が小さく、小型の電源素子の作成に有用である。上記実施形態では、AlNバッファ層13のみを示したが、適宜バッファ層の構造は変えてよい。例えば、AlN層とGaN層を交互に積層したバッファ層を設けてもよく、そのようなバッファ層の構成では、少なくとも絶縁性であるAlN層を貫通するようにビア17を設ければよい。
(実施の形態2)
つぎに、実施の形態について説明する。図4は、実施の形態2にかかるショットキーバリアダイオードの断面図である。図4に示すように、実施の形態2にかかるショットキーバリアダイオード20においては、GaNによって形成されるGaNドリフト層22の厚膜化のため、GaNドリフト層22は、選択成長によって形成される。
ショットキーバリアダイオード20においては、Si基板14上に碁盤目状に形成された選択成長マスク27以外の領域に、図1に示すAlNバッファ層13と同様に機能するAlNバッファ層23および図1に示すGaNドリフト層12と同様に機能するGaNドリフト層22が形成される。選択成長マスク27は、たとえば、10μm間隔で1辺が40μmの正方形の開口部が配列するように形成される。このため、Si基板14上部から見た場合、選択成長マスク27における各開口部から露出するSi基板14上に、正方形状のAlNバッファ層23およびGaNドリフト層22がそれぞれ成長する。
ショットキーバリアダイオード20においては、各GaNドリフト層22上に、それぞれショットキー電極11が設けられている。そして、ショットキーバリアダイオード20においては、複数のショットキー電極11と接続する上部配線電極29が設けられている。そして、各ショットキー電極11直下には、Si基板14の裏面からAlNバッファ層23を貫通してGaNドリフト層22に到達するビアを設け、このビアを介してGaNドリフト層22に接触するオーミック電極15が形成されるとともに、ビアを埋め込むようにオーミック電極15表面に形成されためっき層16を有する。
ところで、実施の形態1にかかるショットキーバリアダイオード10のように、Alバッファ層およびGaNドリフト層をSi基板14上に一様に形成した場合には、膜面積が大きくなり膜全体が歪むため、Alバッファ層およびGaNドリフト層にクラックが発生してしまう。このため、Alバッファ層およびGaNドリフト層をSi基板14上に一様に形成した場合には、GaNドリフト層の膜厚は、0.5μm程度までしか厚くすることができず、GaNドリフト層の厚膜化によるショットキーバリアダイオードの高耐圧化を図ることが難しい場合があった。
これに対し、ショットキーバリアダイオード20においては、選択成長マスク27を設けて選択成長マスク27以外の領域にAlNバッファ層23およびGaNドリフト層22を選択的に成長しており、Si基板14上にAlNバッファ層23およびGaNドリフト層22を一様に形成していない。このため、ショットキーバリアダイオード20においては、AlNバッファ層23およびGaNドリフト層22の膜面積を小さくすることができ、膜面積が大きいために発生していたクラックの発生を回避することが可能になる。
この結果、ショットキーバリアダイオード20においては、ショットキーバリアダイオード10と比して、GaNドリフト層22の厚さを厚くすることができ、GaNドリフト層の厚膜化によるショットキーバリアダイオードの高耐圧化を実現することが可能になる。具体的には、ショットキーバリアダイオード20においては、GaNドリフト層22を、実施の形態1にかかるショットキーバリアダイオード10における0.5μmの膜厚から、5μmの膜厚まで厚くすることが可能になる。この結果、ショットキーバリアダイオード20においては、逆バイアス印加時の耐圧を、ショットキーバリアダイオード10における100V程度から500V以上にまで高くすることができる。
また、実施の形態2においては、複数のショットキー電極11を上部配線電極29によって接続することによって、複数個のショットキーバリアダイオード20を結合可能である。このため、実施の形態2においては、上部配線電極29によって結合したショットキーバリアダイオードの個数に応じて、順方向電流の増大を制御することが可能である。また、上部配線電極29によって結合したショットキーバリアダイオードの個数を増減することによって、所望のチップサイズのショットキーバリアダイオードを得ることが可能であるため、小型の電源素子の作成にさらに有用である。
また、実施の形態2においては、実施の形態1と同様に、Si基板14の裏面からAlNバッファ層23を貫通してGaNドリフト層22に到達するビア上にオーミック電極15を形成するため、ビアを設けずにシリコン基板に直接形成する従来技術にかかるショットキーバリアダイオードと比して、順方向電流を10倍以上に増加させることが可能である。
つぎに、実施の形態2にかかるショットキーバリアダイオード20の製造方法について説明する。図5は、図4に示すショットキーバリアダイオード20の製造方法を説明する図である。
まず、Si基板14上に、プラズマ化学気相成長法(PCVD)を用いて、100nmの膜厚のSiN膜またはSiO2膜を形成する。誘電体エッチング工程においては、SiN膜に対しては、CF4ガスを用いたRIEエッチングを行ない、SiO2膜に対しては、緩衝フッ酸エッチングを行なう。そして、図5(1)に示すように、フォトリソグラフィー工程および誘電体エッチング工程を経ることによって、10μm間隔で1辺が40μmの正方形の開口部を有する選択成長マスク27を形成する。
つぎに、図5(2)に示すように、図3(1)に示す場合と同様に、AlNによって形成されるAlNバッファ層23、および、GaN半導体によって形成されるGaNドリフト層22を順次積層する。この場合、5μmの膜厚のGaNドリフト層23の膜厚が形成される。また、GaNドリフト層22には、n型不純物として1×1016cm-3の添加量のSiが添加されている。そして、GaNドリフト層22上に、Ni/Auを含む金属材料をスパッタによって蒸着した後、フォトリソグラフィー工程およびエッチング工程を経ることによって、たとえば20μm角の大きさを有するショットキー電極11を形成する。
つぎに、PCVDによって、SiO2によって形成される絶縁膜を堆積し、GaNドリフト層22を絶縁膜内に埋め込み、化学的機械研磨(CMP)処理を行なって絶縁膜表面を平坦化することによって、各GaNドリフト層22間に埋込み絶縁膜28が埋め込まれる。その後、フォトリソグラフィー工程およびエッチング工程を経ることによって、ショットキー電極11上の絶縁膜のみを除去し、図5(3)に示すように、ショットキー電極11上およびGaNドリフト層22上に真空蒸着法を用いてAlである上部電極29を形成する。この結果、隣接した複数のショットキー電極11が上部電極29によって接続されるため、複数のショットキーバリアダイオードが電気的に結合することになる。
そして、実施の形態1と同様に、図5(4)に示すように、Si基板14のショットキー電極11側に保護膜を形成した後、Si基板14の裏面に対する機械研磨によって、Si基板14を約100μmまで研磨し、フォトリソグラフィー工程およびエッチング工程をSi基板14の裏面に対して行なうことによって、各ショットキー電極11直下にそれぞれビア17を形成する。このビア17は、Si基板14、AlNバッファ層13を貫通し、GaNドリフト層12に達する深さを有する。なお、ビア17は、実施の形態1と同様に、AlNバッファ層13とGaNドリフト層12との界面よりGaNドリフト層12側まで掘り下げた方がよい。
そして、図5(5)に示すように、実施の形態1と同様に、Si基板14の裏面上に、オーミック電極15を形成後、銅などの熱伝導性の高い金属でビア17を完全に埋め込み、めっき層16を形成することによって、ショットキーバリアダイオード20を製造することができる。
(実施の形態3)
つぎに、実施の形態3について説明する。図6は、実施の形態3にかかるショットキーバリアダイオードの断面図である。図6に示すように、実施の形態3にかかるショットキーバリアダイオード30は、図1に示すショットキーバリアダイオード10と電極配置が逆である。すなわち、Si基板14裏面上にショットキー電極31が形成されており、GaNドリフト層12上にオーミック電極35が形成されている。
ところで、ショットキーバリアダイオードの発熱は、主として、ショットキーバリア接触を行なうショットキー電極側で生じる。実施の形態3においては、発熱するショットキー電極31を、放熱性が良好であるSi基板14の裏面側に設けることによって、ショットキーバリアダイオードの放熱性を改善することができ、温度特性向上を実現することができる。
つぎに、実施の形態3にかかるショットキーバリアダイオード30の製造方法について説明する。図7は、図6に示すショットキーバリアダイオード30の製造方法を説明する図である。図7(1)に示すように、実施の形態1と同様に、MOCVD法を用いて、AlNバッファ層13およびGaNドリフト層12を順次積層する。そして、GaNドリフト層12上にNi/Auを含む金属材料をスパッタによって蒸着した後、フォトリソグラフィー工程およびエッチング工程を経ることによって、オーミック電極35を形成する。
そして、図7(2)に示すように、実施の形態1と同様に、Si基板14のオーミック電極35側に保護膜を形成した後、Si基板14の裏面を研磨し、フォトリソグラフィー工程およびドライエッチング工程をSi基板14の裏面に対して行なうことによって、オーミック電極35直下にビア17を形成する。
そして、図7(3)に示すように、Si基板14の裏面上に、ショットキー電極31を形成後、銅などの熱伝導性の高い金属でビア17を完全に埋め込み、めっき層16を形成することによって、ショットキーバリアダイオード30を製造することができる。
なお、本実施の形態1〜3においては、Si基板を用いた場合について説明したが、これに限らず、サファイア基板またはSiC基板を使用してもよい。また、本実施の形態1〜3においては、バッファ層は、AlNバッファ層13,23である場合について説明したが、これに限らず、AlNおよびGaNの多層膜であってもよい。
実施の形態1にかかるショットキーバリアダイオードの断面図である。 図1に示すショットキーバリアダイオードに順方向に印加された電圧とショットキーバリアダイオードにおける順方向電流との関係を示す図である。 図1に示すショットキーバリアダイオードの製造方法を説明する図である。 実施の形態2にかかるショットキーバリアダイオードの断面図である。 図4に示すショットキーバリアダイオードの製造方法を説明する図である。 実施の形態3にかかるショットキーバリアダイオードの断面図である。 図6に示すショットキーバリアダイオードの製造方法を説明する図である。 従来技術にかかるショットキーバリアダイオードの断面図である。 従来技術にかかるショットキーバリアダイオードの断面図である。
符号の説明
10,20,30,110,210 ショットキーバリアダイオード
11,31,101,206 ショットキー電極
12,22,102 GaNドリフト層
13,23 AlNバッファ層
14,104,202 Si基板
15,35,105,207 オーミック電極
16 めっき層
27 選択成長マスク
28 埋込み絶縁膜
29 上部配線電極
103,203 バッファ層
201 裏面電極
204 第1の半導体層
205 第2の半導体層
208 ビア

Claims (8)

  1. 基板上にバッファ層を介して設けられた窒化物半導体層表面に第1の電極を備えたショットキーバリアダイオードにおいて、
    前記基板の裏面から前記バッファ層を貫通して前記窒化物半導体層に到達するビアを設け、前記ビアを介して前記窒化物半導体層に接触する第2の電極を前記基板の裏面に形成することを特徴とするショットキーバリアダイオード。
  2. 前記ビアは、前記第1の電極直下に設けられることを特徴とする請求項1に記載のショットキーバリアダイオード。
  3. 前記窒化物半導体層は、選択成長によって形成されることを特徴とする請求項1または2に記載のショットキーバリアダイオード。
  4. 前記第2の電極表面に金属膜を形成し、該金属膜で前記ビアを埋め込むことを特徴とする請求項1〜3のいずれか一つに記載のショットキーバリアダイオード。
  5. 前記第1の電極がショットキー電極である場合、前記第2の電極は、オーミック電極であり、または、前記第1の電極がオーミック電極である場合、前記第2の電極は、ショットキー電極であることを特徴とする請求項1〜4のいずれか一つに記載のショットキーバリアダイオード。
  6. 前記窒化物半導体層は、GaNを用いて形成されることを特徴とする請求項1〜5のいずれか一つに記載のショットキーバリアダイオード。
  7. 前記GaNを用いて形成される窒化物半導体層は、n型不純物としてSiを含むことを特徴とする請求項6に記載のショットキーバリアダイオード。
  8. 前記基板は、Si基板であることを特徴とする請求項1〜7のいずれか一つに記載のショットキーバリアダイオード。
JP2006305869A 2006-11-09 2006-11-10 ショットキーバリアダイオード Active JP5074742B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006305869A JP5074742B2 (ja) 2006-11-10 2006-11-10 ショットキーバリアダイオード
US11/937,090 US7679104B2 (en) 2006-11-09 2007-11-08 Vertical type semiconductor device and manufacturing method of the device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006305869A JP5074742B2 (ja) 2006-11-10 2006-11-10 ショットキーバリアダイオード

Publications (2)

Publication Number Publication Date
JP2008124217A true JP2008124217A (ja) 2008-05-29
JP5074742B2 JP5074742B2 (ja) 2012-11-14

Family

ID=39508653

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006305869A Active JP5074742B2 (ja) 2006-11-09 2006-11-10 ショットキーバリアダイオード

Country Status (1)

Country Link
JP (1) JP5074742B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009088327A (ja) * 2007-10-01 2009-04-23 Fuji Electric Device Technology Co Ltd 窒化ガリウム半導体装置およびその製造方法
JP2010258327A (ja) * 2009-04-28 2010-11-11 Fuji Electric Systems Co Ltd 逆耐圧を有する縦型窒化ガリウム半導体装置
JP2011061000A (ja) * 2009-09-10 2011-03-24 Toshiba Corp ショットキーバリアダイオード及びその製造方法
JP2017011060A (ja) * 2015-06-19 2017-01-12 住友電気工業株式会社 ショットキーバリアダイオード
CN112331718A (zh) * 2019-08-05 2021-02-05 苏州捷芯威半导体有限公司 一种半导体器件及其制备方法
WO2022217538A1 (zh) * 2021-04-15 2022-10-20 苏州晶湛半导体有限公司 半导体结构及其制备方法
WO2023181801A1 (ja) * 2022-03-24 2023-09-28 ローム株式会社 半導体装置およびその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003060212A (ja) * 2001-08-20 2003-02-28 Sanken Electric Co Ltd シヨットキバリアダイオード及びその製造方法
JP2006005005A (ja) * 2004-06-15 2006-01-05 Toshiba Corp 窒素化合物含有半導体装置
JP2006156658A (ja) * 2004-11-29 2006-06-15 Toshiba Corp 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003060212A (ja) * 2001-08-20 2003-02-28 Sanken Electric Co Ltd シヨットキバリアダイオード及びその製造方法
JP2006005005A (ja) * 2004-06-15 2006-01-05 Toshiba Corp 窒素化合物含有半導体装置
JP2006156658A (ja) * 2004-11-29 2006-06-15 Toshiba Corp 半導体装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009088327A (ja) * 2007-10-01 2009-04-23 Fuji Electric Device Technology Co Ltd 窒化ガリウム半導体装置およびその製造方法
US8390027B2 (en) 2007-10-01 2013-03-05 Fuji Electric Co., Ltd. Gallium nitride semiconductor device and manufacturing method thereof
JP2010258327A (ja) * 2009-04-28 2010-11-11 Fuji Electric Systems Co Ltd 逆耐圧を有する縦型窒化ガリウム半導体装置
JP2011061000A (ja) * 2009-09-10 2011-03-24 Toshiba Corp ショットキーバリアダイオード及びその製造方法
JP2017011060A (ja) * 2015-06-19 2017-01-12 住友電気工業株式会社 ショットキーバリアダイオード
CN112331718A (zh) * 2019-08-05 2021-02-05 苏州捷芯威半导体有限公司 一种半导体器件及其制备方法
WO2022217538A1 (zh) * 2021-04-15 2022-10-20 苏州晶湛半导体有限公司 半导体结构及其制备方法
WO2023181801A1 (ja) * 2022-03-24 2023-09-28 ローム株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP5074742B2 (ja) 2012-11-14

Similar Documents

Publication Publication Date Title
US7679104B2 (en) Vertical type semiconductor device and manufacturing method of the device
JP5150803B2 (ja) 複数のメサを有するラテラル導電型ショットキーダイオード
TWI250669B (en) Semiconductor light emitting element and its manufacturing method
US8871544B2 (en) Vertical light-emitting devices having patterned emitting unit and methods of manufacturing the same
WO2018150451A1 (ja) 電力用半導体装置
JP5074742B2 (ja) ショットキーバリアダイオード
CN107534060A (zh) 具有大接合焊盘和减小接触电阻的GaN基肖特基二极管
CN104134689A (zh) 一种hemt器件及制备方法
JP5817833B2 (ja) 半導体装置及びその製造方法、電源装置
JP2007129166A (ja) 半導体装置及びその製造方法
JP2007242853A (ja) 半導体基体及びこれを使用した半導体装置
WO2012091311A2 (en) High efficiency light emitting diode
JP4178410B2 (ja) 半導体発光素子
CN105679823A (zh) 一种纵向型氮化镓基异质结半导体器件及其制造方法
JP5564799B2 (ja) 窒化ガリウム系半導体電子デバイスを作製する方法
JP4327114B2 (ja) 窒化物半導体装置
KR20120029276A (ko) 질화물 단결정 제조 방법, 이를 이용한 질화물 반도체 발광 소자 및 그 제조 방법
KR20130082307A (ko) 기판 구조체, 이로부터 제조된 반도체소자 및 그 제조방법
KR20130031690A (ko) 파워 소자 및 그 제조 방법
JP4961969B2 (ja) ショットキバリアダイオードおよびショットキ接合を有する半導体デバイスを作製する方法
JP5342182B2 (ja) ショットキーバリアダイオードおよびその製造方法
JP5113375B2 (ja) 窒化物半導体装置
JP2009060065A (ja) 窒化物半導体装置
JP2006269880A (ja) 窒化物半導体装置
KR20150012019A (ko) 질화물계 트랜지스터 및 이의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090701

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120402

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120814

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120824

R151 Written notification of patent or utility model registration

Ref document number: 5074742

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150831

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350