CN107534060A - 具有大接合焊盘和减小接触电阻的GaN基肖特基二极管 - Google Patents

具有大接合焊盘和减小接触电阻的GaN基肖特基二极管 Download PDF

Info

Publication number
CN107534060A
CN107534060A CN201580076664.9A CN201580076664A CN107534060A CN 107534060 A CN107534060 A CN 107534060A CN 201580076664 A CN201580076664 A CN 201580076664A CN 107534060 A CN107534060 A CN 107534060A
Authority
CN
China
Prior art keywords
electrode
active layer
finger
semiconductor equipment
equipment according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580076664.9A
Other languages
English (en)
Other versions
CN107534060B (zh
Inventor
林伊尹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Weishi General Semiconductor LLC
Vishay General Semiconductor LLC
Original Assignee
Weishi General Semiconductor LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Weishi General Semiconductor LLC filed Critical Weishi General Semiconductor LLC
Publication of CN107534060A publication Critical patent/CN107534060A/zh
Application granted granted Critical
Publication of CN107534060B publication Critical patent/CN107534060B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Abstract

一种半导体设备包括布置在基底上的第一有源层。第二有源层布置在第一有源层上。第二有源层相比第一有源层来说具有更高带隙,从而使得第一有源层和第二有源层之间产生二维电子气层。第一电极建立与第二有源层的肖特基结。第一电极包括第一电极焊盘和与第一电极焊盘电接触的第一指状序列。第二电极建立与第一有源层的欧姆结。第二电极包括第二电极焊盘和与第二电极焊盘电接触的第二指状序列。第一和第二指状电极序列形成叉指模式。第一电极焊盘定位在第一和第二指状电极序列上。

Description

具有大接合焊盘和减小接触电阻的GaN基肖特基二极管
背景技术
肖特基二极管是通过金属接触半导体层形成的一种半导体设备。金属和半导体层之间的结形成整流结,其与完全以半导体层形成的p-n结二极管相比具有改进的二极管开关性能。肖特基二极管因此与p-n结二极管相比具有更低开启电压和更快开关速度。肖特基二极管理想地用于开关损耗是主要能量损耗源的应用中,诸如在开关式电源(SMPS)中。
由氮化物基化合物半导体材料制成的电子设备是已知的。这些电子设备也公知为III族氮化物半导体设备,它们由III族氮化物基材料形成。氮化物基化合物半导体设备可取的是它们的较宽带隙以及较高击穿电压性质,这使得它们适于高电压和高温应用。特别地,已经描述了III-V氮化镓(GaN)化合物半导体肖特基二极管,其具有高的击穿电压和低的导通电阻。通过使用III族氮化物半导体肖特基势垒二极管能够改进开关式电源的效率。
III族氮化物基半导体设备通过形成诸如AlGaN和GaN的两种不同III族氮化物的异质结面处的二维电子气能够最大化电子迁移率。二维电子气被输送以补偿由于III族氮化物晶体结构的非理想性质产生的应变诱发压电计划电荷和自发计划电荷。二维电子气是量子受限于在较窄带隙III族氮化物(例如,GaN)接合较大带隙III族氮化物(例如,AlGaN)处的异质结的能带弯曲区域中。因此在肖特基型二极管中,电子将沿阳极电极和阴极电极之间的受限通道流动。通过异质结构参数,诸如Al化合物、AlGaN层厚度、以及固有晶体极性来确定电荷密度。在III族氮化物电源设备中,电荷密度将响应于所施加的门电压并能够根据能量带隙中的变化来局部地移除。因此,III族氮化物电源设备的开关速度能够非常快速。
图1示出了GaN基肖特基二极管的示例。二极管100包括基底10、缓冲层20、形成在缓冲层20上的GaN层30和形成在GaN层30上的AlGaN层40。在GaN层30和AlGaN层40之间的界面处产生二维导电通道。阳极60和阴极70用作为该设备的电触点。阳极60形成在AlGaN层40上并由此建立了肖特基界面。阴极70形成在AlGaN层40上并由此建立了欧姆触点。
图1中所示的简单肖特基二极管构造的一个问题是它针对高电流应用不实用,这是因为它的传导长度不足。为了在高电流水平处操作,整个设备尺寸不得不大幅地增加。这是因为AlGaN/GaN肖特基二极管的正向电流与总的肖特基栅极长度成比例。因此,为了使得20mA/mm GaN SBD负载例如1A电流,肖特基栅极长度需要是500mm,这对于电源的设计来说是毫不现实的。
用于增加肖特基栅极总长度的一种常用方法是形成指状电极。在该方法中,阴极的欧姆触点与肖特基触点的指状电极叉指。触点的这种交替模式能够重复期望的次数以增加电极的长度。肖特基电极全部电连接至阳极接合焊盘,以及欧姆触点全部电连接至阴极接合焊盘。接合焊盘用于建立与设备的丝焊连接。然而,在接合焊盘的尺寸不足够地大时,需要使用多根细丝来承受将要负载的大电流。除了增加接触电阻之外,使用多根细丝增加了材料成本和组装时间。另一方面,在接触焊盘在尺寸上增加以适于更粗的丝时,冲模尺寸需要增加以及单个冲模的成本将增加相应的量。特别地,针对倒装芯片和钎焊接头包装,该布局导致整个芯片面积的低效使用。
发明内容
根据本发明的一个方面,半导体设备包括基底、第一和第二有源层以及第一和第二电极。第一有源层布置在基底上。第二有源层布置在第一有源层上。第二有源层相比第一有源层来说具有更高带隙,从而使得第一有源层和第二有源层之间产生二维电子气层。第一电极建立与第二有源层的肖特基结。第一电极包括第一电极焊盘和与第一电极焊盘电接触的第一指状序列。第二电极建立与第一有源层的欧姆结。第二电极包括第二电极焊盘和与第二电极焊盘电接触的第二指状序列。第一和第二指状电极序列形成叉指模式。第一电极焊盘定位在第一和第二序列的指状电极上。
附图说明
图1示出了GaN基肖特基二极管的示例。
图2示出了利用叉指式电极的GaN基肖特基二极管的平面图。
图3示出了GaN基肖特基二极管的平面图,其中阳极焊盘置于电极的叉指部上。
图4是GaN基肖特基二极管的局部、横截面视图。
图5a示出了GaN基肖特基二极管的平面图,其中阴极焊盘是中心定位的。
图5b示出了GaN基肖特基二极管的平面图,其中移除阳极以使得下层指状电极是可见的。
图6是图5中所示的二极管沿线I-I的横截面图。
图7是图5中所示的二极管沿线II-II的横截面图。
图8示出了利用环形肖特基电极的GaN基肖特基二极管的平面图。
具体实施方式
如下详述,提供一布局其能够改进针对横向功率二极管,诸如III族氮化物基二极管的热分布和传导电阻。该布局包括第一接合焊盘(例如,阳极),其围绕第二接合焊盘(例如,阴极),以及两个焊盘具有不同极性。所有电极(肖特基和欧姆)可以嵌入在第一焊盘区下方而仅第一极性(肖特基)的电极连接至第一焊盘的顶部。第二极性(欧姆)的电极延伸至第二焊盘区域并且连接至第二焊盘的顶部。两种类型的电极由诸如SiO2、SiNx,、Al2O3的介电材料隔离。该设计通过缩短电流传导路径和平均的热分布能够减轻电气应力,但是更多地,该设计不需要另外的接合焊盘区。该布局与焊线、倒装芯片、及钎焊接头包装可以完全兼容。
图2中示出了利用叉指式电极的GaN基肖特基二极管100的平面图。肖特基二极管100具有彼此之间延伸和交错的阳极电极122和阴极电极124的叉指部。在阳极电极122和阴极电极124的叉指部之间形成蜿蜒形状的介电质126。阳极电极122的叉指部电耦接至阳极焊盘130以及阴极电极124的叉指部电连接至阴极接合焊盘140。阳极焊盘130和阴极焊盘140布置在电极122和124的叉指部的相反侧面上。
如前面提及的,在诸如阳极焊盘130和阴极焊盘140的接合焊盘足够的大以适于粗的丝时,二极管的尺寸和成本将相当大。为了解决该问题,根据一个实施方式,阳极焊盘布置于电极122和124的叉指部上而不是图1中置于一侧上。这样,来自阳极焊盘的载流子被直接且同时注入到阳极电极的叉指部中。欧姆区,包括阴极焊盘和阴极电极的叉指部,通过介电材料钝化且与阳极焊盘隔离,以使得载流子在它们被注射到阳极电极的叉指部的同时不会被注入到欧姆层中。
图3中示出了其中阳极焊盘230置于电极的叉指部上的实施方式的示例。为了清晰起见,在该示例中,电极的叉指部穿过上覆的阳极焊盘230是可见的。如通过箭头所指示的,所注入的载流子从阳极电极的叉指部222流动并穿过AlGaN势垒。载流子然后横贯2D通道至阴极电极的叉指部224。载流子然后入箭头所示的流动穿过阴极电极的叉指部224到达阴极焊盘240。
图3中所示的布局的一个问题是如果阳极焊盘置于阴极电极的叉指部的顶部上而不改变阴极焊盘的布置,阳极边缘(最靠近阴极)的远端将经受最高的电气应力。这会导致相当高的电阻,这对于许多应用来说需要减小。
参照图4中所示的GaN基肖特基二极管的局部、横截面视图能够评估电阻。二极管300包括GaN层330和GaN层330上形成的AlGaN层340。在GaN层330和AlGaN层340之间的界面处产生二维传导通道。阳极360和阴极370用作为设备300的电气触点。阳极360,参照图4中作为栅极,形成在AlGaN层340上并由此建立肖特基界面。阴极370,参照图4中作为漏极,形成在GaN层330上并由此建立欧姆触点。
为了估计电阻,图4中示出了该设备处于正向偏压下时载流子传输路径的一小段。为了简化分析,设定接触电阻简单地为Rc(金属和半导体之间)并忽略金属电阻(其是小的)和栅极的接触电阻(这是因为载流子通过热发射/隧道穿过栅极)。该构造的总电阻则是:
其中Rsh是2DEG通道的薄层电阻,W是接触宽度,Lgd是栅极与漏极距离,以及Lt是传输长度,其是电子(或空穴)在其向上流动至触点之前在触点下方的半导体区域中行进的平均距离。
再次参照图3,设定载流子行进最短路径,一旦它们穿过肖特基势垒,它们流动至阴极电极的叉指部224并朝向阴极焊盘运动。在欧姆区中行进最远距离的那些载流子将经受最高电阻。也就是说,经受最高电阻的载流子是从图3中设备的最左侧注入到阴极电极的叉指部224中的那些载流子。此外,最靠近阴极焊盘240的阳极焊盘230的边缘将承受最大电气应力和最高热能。
前述问题以及关于电阻和电气应力都能够通过缩短欧姆区中的载流子路径来改善。阳极焊盘区下的阴极电极的叉指部的电阻与载流子行进的载流子路径长度l(x)成比例以及与总传导面积A、即阳极焊盘下阴极电极的叉指部的面积及欧姆金属厚度t成反比。总电阻将是平行的阴极电极的每个叉指部中电阻的积分。为了简化,总电阻Rtotal与l(x)t/A成比例。
在一个实施方式中,欧姆区中的载流子路径可通过改变图3中所示的布局布置来减小,从而使得阴极焊盘定位于模具中心并由阳极焊盘围绕。这样,能够缩短载流子在欧姆区中行进的距离,以及电气应力能够在阴极周围平均分布。这样的布置500的一个示例在图5a和5b中示出。图5a示出了阳极焊盘510和阴极焊盘520的布置以及图5b示出了阳极焊盘移除以使得电极的下层叉指部550可见的布置。
如所示,阳极焊盘510下方的电极的叉指部包括中心定位在阴极焊盘520第一侧上的第一组多个指状阳极电极550和定位在阴极焊盘520第二侧上的第二组多个指状阳极电极555,其中阴极焊盘的第一和第二侧彼此相对。另外,第一和第二组多个指状阳极电极彼此平行。类似地,第一组多个指状阴极电极560定位在阴极焊盘520第一侧上以及第二组多个指状阴极电极565定位在阴极焊盘520第二侧上。第一组多个指状阳极电极与第一组多个指状阴极电极互相交织以及第二组多个指状阳极电极与第二组多个指状阴极电极互相交织。在第一和第二组多个指状电极中的叉指之间形成介电质。
图6是图5中所示的二极管600沿线I-I所取的横截面视图。二极管600包括第一有源层615和第二有源层620,它们在该示例中分别由GaN和AlGaN形成。第一和第二有源层形成在基底610上。图6还示意了位于下方与阳极焊盘640接触的一个肖特基指状阳极630。同样可见的是相邻的欧姆指状阴极625,它们也位于阳极焊盘640下方。欧姆指状阴极625通过介电层645与肖特基指状阳极630及阳极焊盘640电气隔离。
图7是图5中所示的二极管600沿线II-II所取的横截面视图,其示意了位于上方与欧姆指状阴极的远端电气接触的阴极焊盘650,在这里这些远端电气接彼此来到一起。
二极管600可有许多不同的材料系统制造。例如,二极管使用III族氮化物基材料系统制造。III族氮化物包括在氮和元素周期表中III族元素之间形成的半导体化合物,通常是铝(Al)、镓(Ga)、以及铟(In)。该族也包括三元和三元化合物,诸如AlGaN和AlInGaN。为了示意目的,下面描述的二极管是由GaN和AlGaN形成,然而其他的III族氮化物也能够被使用。
基底610可通过各种材料诸如蓝宝石、硅、或碳化硅来形成。各种制造技术可利用一层或多层材料来布置在基底610和第一有源层615之间。例如,在一些情形中,缓冲层(未示出)可形成在基底610上。缓冲层可由GaN、AlGaN、或氮化铝(AlN)形成并提供从非GaN基底至GaN基有源结构的界面。缓冲层能够减少有源设备层中的缺陷密度。缓冲层可被认为是基底610的一部分,由此形成在缓冲层上的其余层可被认为是该结构的设备层。
在上述示例中,第一有源层615由氮化镓(GaN)组成。在其他示例中,包含来自元素周期表中III族的其他元素的氮化物的不同半导体材料可包括第一有源层615。
上述示例中的第二有源层620由氮化铝镓(AlGaN)组成。在其他示例中,诸如氮化铝铟(AlInN)和氮化铝铟镓(AlInGaN)的不同的III族氮化物半导体材料可包括第二有源层620。第二有源层620的材料可以是非定比化合物。在这些材料中,元素的比值不能够简单地由普通整数表示。例如,第二有源层620可以是III族非定比化合物的氮化物半导体材料,诸如AlXGa1-XN,其中0<X<1。
随着电荷由于各材料之间的带隙的不同从第二有源层620至第一有源层610传输,高电荷、高迁移率电子的平面区域形成在第一有源层615中第一和第二有源层615和629的之间的界面处。电荷区域有时被称为二维电子气,这是因为III族氮化物异质结构的极化效应产生的量子阱中限制的电子在二维中自由地运动,但在第三维中被严格限制。
跨过第二有源层620至第一有源层615传输以形成电子气的电荷量依靠第二有源层620的厚度和物质浓度(例如,Al组成百分比),这初始地确定电子气中的电子的量。AlGaN层可以是掺杂N型,由此N型掺杂剂能够均匀地结合在第二有源层620内,或仅该层的部分中。AlGaN中的N型掺杂剂杂质可以例如是硅。
电极630和625布置在设备上并建立与有源层的电气连接。特别地,阴极625建立与第二有源层620的欧姆结并可以由任意合适的金属形成。
阳极630建立与第二有源层620的肖特基结。阳极630可由任意合适的材料对形成,用于建立肖特基结,诸如金属或金属镓化物。合适的金属可以包括镍(Ni)、铂(Pt)、钛(Ti)和金(Au)。
本文中所述的二极管可使用外延生长工艺来制造。例如,可使用反应溅射工艺,其中半导体的金属成分,诸如镓、铝和/或铟,在靶板和基底都处于包括氮化物和一种或多种掺杂剂的气态的大气中时,从靠近基底布置的金属靶板被逐出。可替代地,可利用金属有机气相沉积(MOCVD),其中基底裸露至包含金属有机化合物的大气以及包含反应氮化物的气体,诸如氨,和包含掺杂剂的气体,而同时基底维持在高温,通常700-1100C。气体化合物分解并形成以基底表面上晶体材料膜形式的掺杂半导体。基底和生长膜然后冷却。作为进一步可替代地,可使用其他外延生长方法,诸如分子束外延(MBE)或原子层外延。还可以利用另外技术,包括但不限于流调制金属有机气相外延(FM-OMVPE)、有机金属气相外延(OMVPE)、氮化物气相外延(HVPE)、以及物理气相沉积(PVD)。半导体制造领域中公知的标准金属化技术能够用于形成电极。
上述示例和公开旨在为示意性的而非排他性的。这些示例和描述将为本领域普通技术人员提供许多变体和替代。例如,阴极焊盘在形状上并非必须是矩形的。而是,它可具有各种广泛的可替代形状,包括但不限于圆形或椭圆形。另外,肖特基电极并非必须是如上所述的矩形或条纹的。而是,它可以具有各种广泛的可替代形状,包括但不限于圆形、六边形或不包括锐角的其他形状。这些肖特基电极能够绕阴极均匀地分布,彼此之间具有平均距离。可替代地,肖特基电极可松散地绕阴极边缘布置以避免电流丛聚。肖特基电极可在方向上对齐以实现最短的载流子传输路径。图8中示意了具有圆形肖特基电极810围绕阳极焊盘820的设备800的示例。
前述替代例和变体旨在为包括在所附权利要求书的范围内。熟悉本领域的那些人可以意识到本文中描述的具体实施方式的其他等效体,这些等效体也旨在由所附的权利要求书所包含。

Claims (14)

1.一种半导体设备,其包括:
基底;
第一有源层,其布置在基底上;
第二有源层,其布置在第一有源层上,第二有源层相比第一有源层来说具有更高带隙,从而使得第一有源层和第二有源层之间产生二维电子气层;
第一电极,其建立与第二有源层的肖特基结,所述第一电极包括第一电极焊盘和与第一电极焊盘电接触的第一指状序列;以及
第二电极,其建立与第一有源层的欧姆结,所述第二电极包括第二电极焊盘和与第二电极焊盘电接触的第二指状序列,第一和第二指状电极序列形成叉指模式,以及第一电极焊盘定位在第一和第二指状电极序列上。
2.根据权利要求1所述的半导体设备,其特征在于,还包括介电层,其位于第一电极焊盘和第二指状序列之间。
3.根据权利要求1所述的半导体设备,其特征在于,所述第二电极焊盘定位在第二指状序列的未与第一指状序列形成叉指模式的部分上。
4.根据权利要求1所述的半导体设备,其特征在于,所述第二电极焊盘由第一电极焊盘围绕。
5.根据权利要求1所述的半导体设备,其特征在于,所述第一和第二指状电极序列每个包括彼此间隔开的第一和第二电极部,第一和第二指状电极序列的第一电极部形成第一叉指模式,以及第一和第二指状电极序列的第二电极部形成与第一叉指模式空间间隔的第二叉指模式。
6.根据权利要求1所述的半导体设备,其特征在于,所述第一有源层包括III族氮化物半导体材料。
7.根据权利要求6所述的半导体设备,其特征在于,所述第一有源层包括GaN。
8.根据权利要求1所述的半导体设备,其特征在于,所述第二有源层包括III族氮化物半导体材料。
9.根据权利要求8所述的半导体设备,其特征在于,所述第二有源层包括AlXGa1-XN,其中0<X<1。
10.根据权利要求9所述的半导体设备,其特征在于,所述第二有源层选自由AlGaN、AlInN、和AlInGaN组成的群组。
11.一种半导体设备,其包括:
基底;
第一有源层,其布置在基底上;
第二有源层,其布置在第一有源层上,第二有源层相比第一有源层来说具有更高带隙,从而使得第一有源层和第二有源层之间产生二维电子气层;
第一电极,其建立与第二有源层的肖特基结,所述第一电极包括第一电极焊盘和与第一电极焊盘电接触的第一组多个电极;以及
第二电极,其建立与第一有源层的欧姆结,所述第二电极包括第二电极焊盘和与第二电极焊盘电接触的第二组多个电极,第一电极焊盘定位在第一和第二组多个电极上。
12.根据权利要求11所述的半导体设备,其特征在于,所述第一组多个电极的每个是圆形。
13.根据权利要求11所述的半导体设备,其特征在于,所述第一组多个电极的至少一个电极是矩形。
14.根据权利要求1所述的半导体设备,其特征在于,所述第一组多个电极的每个是六边形。
CN201580076664.9A 2015-02-20 2015-02-20 具有大接合焊盘和减小接触电阻的GaN基肖特基二极管 Active CN107534060B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/627,013 US9281417B1 (en) 2015-02-20 2015-02-20 GaN-based schottky diode having large bond pads and reduced contact resistance
PCT/US2015/016752 WO2016133527A1 (en) 2015-02-20 2015-02-20 Gan-based schottky diode having large bond pads and reduced contact resistance

Publications (2)

Publication Number Publication Date
CN107534060A true CN107534060A (zh) 2018-01-02
CN107534060B CN107534060B (zh) 2020-12-22

Family

ID=55410528

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580076664.9A Active CN107534060B (zh) 2015-02-20 2015-02-20 具有大接合焊盘和减小接触电阻的GaN基肖特基二极管

Country Status (7)

Country Link
US (1) US9281417B1 (zh)
EP (1) EP3259781B1 (zh)
JP (1) JP6787908B2 (zh)
KR (1) KR102008326B1 (zh)
CN (1) CN107534060B (zh)
TW (1) TWI559405B (zh)
WO (1) WO2016133527A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109346406A (zh) * 2018-11-23 2019-02-15 江苏新广联半导体有限公司 一种并联结构的氮化镓sbd的制作方法
CN111009467A (zh) * 2019-12-06 2020-04-14 华南理工大学 一种基于Cu衬底基GaN整流器及其制备方法
CN111477678A (zh) * 2020-04-02 2020-07-31 西安电子科技大学 一种基于叉指结构的横向肖特基二极管及其制备方法
CN111477690A (zh) * 2020-04-02 2020-07-31 西安电子科技大学 基于P-GaN帽层和叉指结构的横向肖特基二极管及其制备方法
CN111670501A (zh) * 2020-04-22 2020-09-15 英诺赛科(珠海)科技有限公司 具有多通道异质结构的半导体器件及其制造方法
WO2021212368A1 (zh) * 2020-04-22 2021-10-28 英诺赛科(珠海)科技有限公司 具有多通道异质结构的半导体器件及其制造方法
US11984496B2 (en) 2020-04-22 2024-05-14 Innoscience (Zhuhai) Technology Co., Ltd. Semiconductor device with multichannel heterostructure and manufacturing method thereof

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10541323B2 (en) 2016-04-15 2020-01-21 Macom Technology Solutions Holdings, Inc. High-voltage GaN high electron mobility transistors
US10651317B2 (en) 2016-04-15 2020-05-12 Macom Technology Solutions Holdings, Inc. High-voltage lateral GaN-on-silicon Schottky diode
US11056483B2 (en) 2018-01-19 2021-07-06 Macom Technology Solutions Holdings, Inc. Heterolithic microwave integrated circuits including gallium-nitride devices on intrinsic semiconductor
US10950598B2 (en) 2018-01-19 2021-03-16 Macom Technology Solutions Holdings, Inc. Heterolithic microwave integrated circuits including gallium-nitride devices formed on highly doped semiconductor
US11233047B2 (en) 2018-01-19 2022-01-25 Macom Technology Solutions Holdings, Inc. Heterolithic microwave integrated circuits including gallium-nitride devices on highly doped regions of intrinsic silicon
KR102123592B1 (ko) * 2018-10-11 2020-06-16 국방과학연구소 Hemt 소자 및 이의 제조 방법
WO2021195506A1 (en) 2020-03-26 2021-09-30 Macom Technology Solutions Holdings, Inc. Microwave integrated circuits including gallium-nitride devices on silicon
US11955567B2 (en) 2022-02-16 2024-04-09 Leap Semiconductor Corp. Wide-band gap semiconductor device and method of manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070228519A1 (en) * 2006-03-30 2007-10-04 Ngk Insulators, Ltd. Semiconductor device
US20130119486A1 (en) * 2010-07-12 2013-05-16 Panasonic Corporation Nitride semiconductor device
JP2014090140A (ja) * 2012-10-31 2014-05-15 Rohm Co Ltd 窒化物半導体ショットキバリアダイオード

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5767546A (en) * 1994-12-30 1998-06-16 Siliconix Incorporated Laternal power mosfet having metal strap layer to reduce distributed resistance
JP2637937B2 (ja) * 1995-01-30 1997-08-06 関西日本電気株式会社 電界効果トランジスタの製造方法
JP3379376B2 (ja) * 1997-03-14 2003-02-24 松下電器産業株式会社 電界効果トランジスタおよびそれを用いた電力増幅器
US6784430B2 (en) * 1999-02-08 2004-08-31 General Electric Company Interdigitated flame sensor, system and method
US6630715B2 (en) * 2001-10-01 2003-10-07 International Business Machines Corporation Asymmetrical MOSFET layout for high currents and high speed operation
JP2003168736A (ja) * 2001-11-30 2003-06-13 Hitachi Ltd 半導体素子及び高周波電力増幅装置並びに無線通信機
US7129558B2 (en) * 2002-11-06 2006-10-31 International Rectifier Corporation Chip-scale schottky device
US7145071B2 (en) * 2002-12-11 2006-12-05 General Electric Company Dye sensitized solar cell having finger electrodes
JP4155888B2 (ja) * 2003-07-09 2008-09-24 シャープ株式会社 環状型ゲート電極を備えたトランジスタ
US7166867B2 (en) * 2003-12-05 2007-01-23 International Rectifier Corporation III-nitride device with improved layout geometry
US8174048B2 (en) * 2004-01-23 2012-05-08 International Rectifier Corporation III-nitride current control device and method of manufacture
JP5300238B2 (ja) * 2006-12-19 2013-09-25 パナソニック株式会社 窒化物半導体装置
WO2008155086A1 (de) 2007-06-18 2008-12-24 Microgan Gmbh Halbleiterbauelement mit ringförmig geschlossener kontaktierung
JP5608322B2 (ja) * 2008-10-21 2014-10-15 パナソニック株式会社 双方向スイッチ
KR101058725B1 (ko) * 2009-08-28 2011-08-22 삼성전기주식회사 반도체 소자 및 그 제조 방법
KR20130008279A (ko) * 2011-07-12 2013-01-22 삼성전자주식회사 파워 반도체 소자
US8772901B2 (en) * 2011-11-11 2014-07-08 Alpha And Omega Semiconductor Incorporated Termination structure for gallium nitride schottky diode

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070228519A1 (en) * 2006-03-30 2007-10-04 Ngk Insulators, Ltd. Semiconductor device
US20130119486A1 (en) * 2010-07-12 2013-05-16 Panasonic Corporation Nitride semiconductor device
JP2014090140A (ja) * 2012-10-31 2014-05-15 Rohm Co Ltd 窒化物半導体ショットキバリアダイオード

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109346406A (zh) * 2018-11-23 2019-02-15 江苏新广联半导体有限公司 一种并联结构的氮化镓sbd的制作方法
CN111009467A (zh) * 2019-12-06 2020-04-14 华南理工大学 一种基于Cu衬底基GaN整流器及其制备方法
CN111477678A (zh) * 2020-04-02 2020-07-31 西安电子科技大学 一种基于叉指结构的横向肖特基二极管及其制备方法
CN111477690A (zh) * 2020-04-02 2020-07-31 西安电子科技大学 基于P-GaN帽层和叉指结构的横向肖特基二极管及其制备方法
CN111477690B (zh) * 2020-04-02 2021-05-07 西安电子科技大学 基于P-GaN帽层和叉指结构的横向肖特基二极管及其制备方法
CN111477678B (zh) * 2020-04-02 2021-07-09 西安电子科技大学 一种基于叉指结构的横向肖特基二极管及其制备方法
CN111670501A (zh) * 2020-04-22 2020-09-15 英诺赛科(珠海)科技有限公司 具有多通道异质结构的半导体器件及其制造方法
WO2021212368A1 (zh) * 2020-04-22 2021-10-28 英诺赛科(珠海)科技有限公司 具有多通道异质结构的半导体器件及其制造方法
WO2021212369A1 (zh) * 2020-04-22 2021-10-28 英诺赛科(珠海)科技有限公司 具有多通道异质结构的半导体器件及其制造方法
US11961902B2 (en) 2020-04-22 2024-04-16 Innoscience (Zhuhai) Technology Co., Ltd. Semiconductor device with multichannel heterostructure and manufacturing method thereof
US11984496B2 (en) 2020-04-22 2024-05-14 Innoscience (Zhuhai) Technology Co., Ltd. Semiconductor device with multichannel heterostructure and manufacturing method thereof

Also Published As

Publication number Publication date
TW201631666A (zh) 2016-09-01
TWI559405B (zh) 2016-11-21
EP3259781A4 (en) 2018-10-31
CN107534060B (zh) 2020-12-22
EP3259781B1 (en) 2021-08-25
EP3259781A1 (en) 2017-12-27
JP6787908B2 (ja) 2020-11-18
KR20170117588A (ko) 2017-10-23
WO2016133527A1 (en) 2016-08-25
JP2018511933A (ja) 2018-04-26
KR102008326B1 (ko) 2019-08-07
US9281417B1 (en) 2016-03-08

Similar Documents

Publication Publication Date Title
CN107534060B (zh) 具有大接合焊盘和减小接触电阻的GaN基肖特基二极管
US8013414B2 (en) Gallium nitride semiconductor device with improved forward conduction
JP5150803B2 (ja) 複数のメサを有するラテラル導電型ショットキーダイオード
US7982242B2 (en) Warp-free semiconductor wafer, and devices using the same
JP4974454B2 (ja) 半導体装置
JP5675084B2 (ja) 窒化物系ダイオード
JP5564842B2 (ja) 半導体装置
US8981432B2 (en) Method and system for gallium nitride electronic devices using engineered substrates
US9231093B2 (en) High electron mobility transistor and method of manufacturing the same
CN102318048A (zh) 半导体装置
US20150123139A1 (en) High electron mobility transistor and method of manufacturing the same
JP2007305954A (ja) 電界効果トランジスタ及びその装置
JP2013080895A (ja) 窒化物半導体素子及びその製造方法
KR20140042470A (ko) 노멀리 오프 고전자이동도 트랜지스터
JP4474292B2 (ja) 半導体装置
CN104813479A (zh) 具有部分凹陷阳极的GaN基肖特基二极管
JP5074742B2 (ja) ショットキーバリアダイオード
JP2008166639A (ja) 整流素子およびそれを用いた電力変換装置
JP2008053436A (ja) 半導体素子
JP2014110311A (ja) 半導体装置
CN103392225A (zh) 氮化物半导体装置
CN114175273A (zh) 半导体器件和其制造方法
KR20160111636A (ko) 서로 분리된 스위칭부 및 전도부를 구비하는 질화물계 트랜지스터

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant