CN102318048A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN102318048A
CN102318048A CN2009801566150A CN200980156615A CN102318048A CN 102318048 A CN102318048 A CN 102318048A CN 2009801566150 A CN2009801566150 A CN 2009801566150A CN 200980156615 A CN200980156615 A CN 200980156615A CN 102318048 A CN102318048 A CN 102318048A
Authority
CN
China
Prior art keywords
semiconductor layer
grid
electrode
semiconductor device
ohmic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009801566150A
Other languages
English (en)
Inventor
柴田大辅
森田竜夫
柳原学
上本康裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN102318048A publication Critical patent/CN102318048A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种半导体装置，其具备：形成在基板(101)上的半导体层层叠体(105)、空出间隔地形成在半导体层层叠体(105)上的第一欧姆电极(111)及第二欧姆电极(113)、形成在第一欧姆电极(111)与第二欧姆电极(113)之间的第一控制层(117)、形成在第一控制层(117)上的第一栅电极(115)。第一控制层(117)具有：下层(117a)、形成在下层(117a)上且杂质浓度比下层(117a)的杂质浓度低的中层(117b)、形成在中层(117b)上且杂质浓度比中层(117b)的杂质浓度高的上层(117c)。

Description

半导体装置
技术领域
本发明涉及半导体装置，尤其涉及可用作为功率晶体管等的氮化物半导体装置。
背景技术
以氮化镓(GaN)为代表的氮化物半导体为宽带隙半导体，在例如为GaN及AlN的情况下，室温下的带隙分别为3.4eV及6.2eV这样大的值。氮化物半导体具有绝缘击穿电场大、电子的饱和漂移速度比砷化镓(GaAs)等化合物半导体或硅(Si)半导体等大的这种特性。另外，在AlGaN和GaN的异质结构中，在(0001)面上通过自发分极及压电分极而在异质界面产生电荷。在异质界面产生的电荷的表面载流子浓度即使在不掺杂的情况下也为1×1013cm-2以上。通过利用异质界面的二维电子气体(2DEG：2Dimensional Electron Gas)，能够实现电流密度大而导通电阻小的异质结场效应晶体管(HFET：Hetero-junction Field Effect Transistor)(例如，参照非专利文献1)。
另外，在使用了AlGaN和GaN的异质结构的HFET中，公知可通过在栅电极的下侧设置p型氮化物半导体层来提高FET的特性(例如，参照专利文献1。)。若在栅电极的下侧设置p型层，则在AlGaN层与GaN层的界面产生的2DEG和p型层之间形成pn结。因此，即使提高栅极电压，栅极漏泄电流也变得难以流动，能够获得大的漏电流。另外，能够使HFET常关(normal-off)化。
专利文献1：日本特开2006-339561号公报
非专利文献1：W.Saito et al.，IEEE Transactions on Electron Devices，2003年，50卷，12号，p.2528
然而，在将使用了氮化物半导体的HFET用作开关装置的情况下，存在如下问题，即，在开关时产生漏电流的冲击激励(ringing)或者在感应性负载关闭时产生大的冲击电压。若产生冲击激励及冲击电压，则开关损失增加或者元件被破坏。作为抑制冲击激励及冲击电压的方法，公知与栅极串联连接电阻的方法。然而，由于需要对栅极外设电阻，所以导致外设部件个数增加、占有面积增加及成本增大。
发明内容
本次公开的发明的目的在于在不导致外设部件个数增加、占有面积增加及成本增大的情况下能够实现具有高开关性能的半导体装置。
为了达成所述目的，将例示出的半导体装置构成为在栅电极插入有电阻性的成分。
具体而言，第一半导体装置的特征在于，其具备：基板；半导体层层叠体，其包括在基板上依次形成的第一氮化物半导体层及带隙比该第一氮化物半导体层的带隙大的第二氮化物半导体层；第一欧姆电极及第二欧姆电极，其相互空出间隔地形成在半导体层层叠体上；第一控制层，其形成在第一欧姆电极与第二欧姆电极之间；第一栅电极，其形成在第一控制层上，第一控制层由p型的氮化物半导体层层叠体构成，p型的氮化物半导体层层叠体具有：下层，其与第二氮化物半导体层相接；中层，其形成在下层上且其杂质浓度比下层的杂质浓度低；上层，其形成在中层上且其杂质浓度比中层的杂质浓度高。
第一半导体装置的在栅电极的下侧形成的控制层具有杂质浓度低而电阻高的层。因此，栅电极的电阻变高，能够获得与电阻元件外设于栅电极的情况同样的效果。因此，能够在不导致外设部件个数增加、占有面积增加及成本增大的情况下实现具有高开关性能的半导体装置。
在第一半导体装置的基础上，中层的膜厚比下层的膜厚厚即可。
在第一半导体装置的基础上，下层的膜厚比上层的膜厚厚即可。
在第一半导体装置的基础上，下层的每单位面积的载流子数为在第一氮化物半导体层与第二氮化物半导体层的界面产生的二维电子气体的每单位面积的电子数以上即可。
在第一半导体装置的基础上，可以还具备：第二控制层，其形成在第一控制层与第二欧姆电极之间，且由p型的氮化物半导体层层叠体构成；第二栅电极，其形成在第二控制层上。
第二半导体装置的特征在于，其具备：基板；半导体层层叠体，其包括在基板上依次形成的第一氮化物半导体层及带隙比该第一氮化物半导体层的带隙大的第二氮化物半导体层；第一欧姆电极及第二欧姆电极，其相互空出间隔地形成在半导体层层叠体上；第一栅电极，其在第一欧姆电极与第二欧姆电极之间以隔着由p型的第三氮化物半导体层构成的第一控制层的方式形成；第一栅极焊盘，其形成在半导体层层叠体上；第一栅极配线，其形成在半导体层层叠体上且将第一栅电极和第一栅极焊盘连接；第一电阻元件，其形成在半导体层层叠体上且插入于第一栅极配线。
第二半导体装置具备形成在半导体层层叠体上且插入于第一栅极配线的第一电阻元件。因此，能够在不外设电阻的情况下实现与栅电极串联连接有电阻的电路。因此，能够在不导致外设部件个数增加、占有面积增加及成本增大的情况下实现具有高开关性能的半导体装置。
在第二半导体装置的基础上，半导体层层叠体具有活性区域和电阻比活性区域的电阻高的绝缘分离区域，第一电阻元件为在绝缘分离区域上形成的p型的第四氮化物半导体层即可。
在第二半导体装置的基础上，可以构成为，半导体层层叠体具有活性区域和电阻比活性区域的电阻高的绝缘分离区域，第一电阻元件形成在绝缘分离区域上，并且为由电阻率比第一栅极配线的电阻率高的材料构成的金属层。
在第二半导体装置的基础上，可以构成为，第一电阻元件具有：二维电子气体层，其形成在第一氮化物半导体层和第二氮化物半导体层的界面；金属端子，其彼此空出间隔地形成且分别与二维电子气体层欧姆连接。
在第二半导体装置的基础上，可以以如下方式构成，即，第一欧姆电极具有多个第一欧姆电极指，第二欧姆电极具有多个第二欧姆电极指，第一栅电极具有多个第一栅电极指，第一栅极配线包括将多个第一栅电极指彼此并联连接的指连接部，第一电阻元件连接在指连接部与第一栅极焊盘之间。
在第二半导体装置的基础上，可以构成为，第一欧姆电极具有多个第一欧姆电极指，第二欧姆电极具有多个第二欧姆电极指，第一栅电极具有多个第一栅电极指，第一电阻元件为多个，其连接在各第一栅电极指与第一栅极配线之间。
在第二半导体装置的基础上，可以还具备：第二栅电极，其在第一栅电极与第二欧姆电极之间以隔着第二控制层的方式形成；第二栅极焊盘，其形成在半导体层层叠体上；第二栅极配线，其形成在半导体层层叠体上且将第二栅电极和第二栅极焊盘连接；第二电阻元件，其形成在半导体层层叠体上且插入于第二栅极配线。
第三半导体装置的特征在于，其具备：基板；半导体层层叠体，其包括在基板上依次形成的第一氮化物半导体层及带隙比该第一氮化物半导体层的带隙大的第二氮化物半导体层；第一欧姆电极及第二欧姆电极，其相互空出间隔地形成在半导体层层叠体上；第一栅电极，其在第一欧姆电极与第二欧姆电极之间以隔着由p型的第三氮化物半导体层构成的第一控制层的方式形成；第一栅极焊盘，其形成在半导体层层叠体上；第一栅极配线，其形成在半导体层层叠体上且将第一栅电极和第一栅极焊盘连接；第一二极管，其形成在半导体层层叠体上且插入于第一栅极配线。
第三半导体装置具备形成在半导体层层叠体上且插入于第一栅极配线的第一二极管。因此，能够在不外设电阻的情况下提高栅电极的电阻值。而且，由于能够使半导体装置的阈值提高二极管的顺向升高电压量，所以能够提高耐噪音性。
在第三半导体装置的基础上，可以构成为，第一二极管具有：pn结，其由p型的第四氮化物半导体层和在第一氮化物半导体层与第二氮化物半导体层的界面形成的二维电子气体层形成；阴极电极，其与二维电子气体层欧姆连接。
在第三半导体装置的基础上，可以构成为，第一二极管具有：阳极电极，其与在第一氮化物半导体层和第二氮化物半导体层的界面形成的二维电子气体层肖特基连接；阴极电极，其与二维电子气体层欧姆连接。
在第三半导体装置的基础上，以如下方式构成即可，即，第一欧姆电极具有多个第一欧姆电极指，第二欧姆电极具有多个第二欧姆电极指，第一栅电极具有多个第一栅电极指，第一栅极配线包括将多个第一栅电极指彼此并联连接的指连接部，第一二极管连接在指连接部与第一栅极焊盘之间。
在第三半导体装置的基础上，可以构成为，第一欧姆电极具有多个第一欧姆电极指，第二欧姆电极具有多个第二欧姆电极指，第一栅电极具有多个第一栅电极指，第一二极管为多个，且分别连接在各第一栅电极指与第一栅极配线之间。
在第三半导体装置的基础上，可以还具备：第二栅电极，其在第一栅电极与第二欧姆电极之间以隔着第二控制层的方式形成；第二栅极焊盘，其形成在半导体层层叠体上；第二栅极配线，其形成在半导体层层叠体上且将第二栅电极和第二栅极焊盘连接；第二二极管，其形成在半导体层层叠体上且插入于第二栅极配线。
发明效果
根据在此公开的半导体装置，能够在不导致外设部件个数增加、占有面积增加及成本增大的情况下实现具有高开关性能的半导体装置。
附图说明
图1是表示第一实施方式的半导体装置的剖视图。
图2是表示与第一实施方式的半导体装置等效的电路结构的电路图。
图3是表示与栅极连接的电阻和冲击电压的关系的曲线图。
图4是表示第一实施方式的半导体装置的变形例的剖视图。
图5是表示第二实施方式的半导体装置的俯视图。
图6是表示第二实施方式的半导体装置中的电阻元件部分的一例的剖视图。
图7是表示第二实施方式的半导体装置中的电阻元件部分的一例的剖视图。
图8是表示第二实施方式的半导体装置的变形例的俯视图。
图9是表示第二实施方式的半导体装置的变形例的俯视图。
图10是表示第三实施方式的半导体装置的俯视图。
图11是表示第二实施方式的半导体装置中的二极管部分的一例的剖视图。
图12是表示第二实施方式的半导体装置中的二极管部分的一例的剖视图。
图13是表示第二实施方式的半导体装置的变形例的俯视图。
具体实施方式
在本次公开中，AlGaN表示三元混晶AlxGa1-xN(其中，0≤x≤1)的情况。多元混晶简记成各构成元素符号的排列，例如AlInN、GaInN等。例如，氮化物半导体AlxGa1-x-yInyN(其中，0≤x≤1，0≤y≤1，x+y≤1)简记成AlGaInN。
不掺杂是指不有意导入杂质的情况。P+是指包含高浓度的p型载流子的情况，p-是指包含低浓度的p型载流子的情况。
(第一实施方式)
参照附图对第一实施方式进行说明。图1表示第一实施方式的半导体装置的剖面结构。如图1所示，本实施方式的半导体装置为形成在基板101上的HFET。基板101为Si、蓝宝石、碳化硅(SiC)或GaN等即可。在基板101上形成有膜厚为2μm的缓冲层103。在缓冲层103上形成有半导体层层叠体105，该半导体层层叠体105通过由厚度为3μm的不掺杂GaN构成的第一氮化物半导体层106及由膜厚为25nm的不掺杂AlGaN构成的第二氮化物半导体层107依次层叠而成。
在半导体层层叠体105上形成有作为源电极的第一欧姆电极111和作为漏电极的第二欧姆电极113。第一欧姆电极111和第二欧姆电极113能够与在第一氮化物半导体层106与第二氮化物半导体层107的界面附近生成的二维电子气体层(2DEG层)形成欧姆连接即可，例如可以为钛(Ti)和铝(Al)的层叠体。另外，也可以由其他材料形成。需要说明的是，为了降低接触电阻，以埋入露出2DEG层的凹槽的方式形成电极，但是也可以在不形成凹槽的状态下形成在第二氮化物半导体层上。
在第一欧姆电极111与第二欧姆电极113之间以隔着由p型氮化物半导体层层叠体构成的控制层117的方式形成有栅电极115。控制层117具有下层117a、中层117b和上层117c，其中下层117a由厚度为100nm的p+-AlGaN构成，中层117b由厚度为800nm的p-AlGaN构成，上层117c由厚度为5nm的p+-AlGaN构成。栅电极115只要是能够与由p+-AlGaN构成的上层117c形成欧姆连接的材料即可，可以为钯(Pd)或镍(Ni)等。
在本实施方式的半导体装置中，控制层117的中层117b为杂质浓度低的高电阻的p--AlGaN层。因此，等同于与栅电极115串联连接有电阻的电路。因此，本实施方式的半导体装置可以看作是例如图2所示的FET和与其栅极串联连接的电阻Rg成为一体的半导体装置100。若电阻Rg的值变大，则能够如图3所示那样降低关闭感应性负载时的冲击电压。因此，通过调整中层117b的杂质浓度及厚度，能够在不在半导体装置外部连接电阻的情况下实现开关特性优越的半导体装置。中层117b的膜厚及载流子浓度可根据所需特性来设定，而在控制层117为Al0.25Ga0.75N的情况下，中层117b的膜厚为400nm～1000nm、载流子浓度为1×1015cm-3以下即可。
若控制层117整体的杂质浓度降低，则无法抵消2DEG层的电子，从而难以实现常关特性。然而，本实施方式的控制层117具有杂质浓度高的下层117a。在第一氮化物半导体层106为不掺杂的GaN、第二氮化物半导体层为具有25nm的膜厚的不掺杂的Al0.25Ga0.75N的情况下，2DEG层的电子浓度成为1×1013cm-2左右。因此，例如在下层117a的厚度为100nm、载流子浓度为1×1018cm-3以上的情况下，下层117a的每单位面积的载流子数为2DEG层的每单位面积的电子数以上。因此，2DEG层的电子能够通过下层117a的载流子抵消，从而能够实现常关特性。对于下层117a的膜厚及载流子浓度可根据所需特性来决定，而膜厚为50nm以上、载流子浓度为1×1018cm-3以上即可。下层117a的膜厚及载流子浓度可考虑第二氮化物半导体层107的膜厚及Al组成等来决定。
另外，若在载流子浓度低的中层117b上直接形成栅电极115，则难以形成欧姆连接，从而可能造成半导体装置的可靠性降低。因此，在本实施方式中，形成载流子浓度高的上层117c，能够使栅电极115和控制层117容易地实现欧姆连接。适当决定上层117c的厚度及载流子浓度即可，可以使膜厚为2nm～40nm、载流子浓度为1×1018cm-3以上。
虽然对单栅极型的HFET进行了说明，但通过在用于双向开关等的双栅极型的HFET中也采用同样的结构，能够提高开关特性。在这种情况下，如图4所示，可以在第一欧姆电极111与第二欧姆电极113之间以分别隔着第一控制层117A和第二控制层117B的方式形成第一栅电极115A和第二栅电极115B。第一控制层117A及第二控制层117B具有与图1的控制层117相同的结构即可。需要说明的是，由于第一控制层117A与第二控制层117B形成为相同结构更能够取得第一栅电极与第二栅电极的平衡，因此为优选。然而，也可以使第一控制层117A与第二控制层117B形成为不同的结构，并使第一栅电极和第二栅电极具有不同的特性。
(第二实施方式)
以下，参照附图说明第二实施方式。图5表示第二实施方式的半导体装置的俯视结构。但是，在图5中仅示出电极及焊盘等配置，对覆盖在电极上的绝缘膜、连接电极与焊盘之间的插头等省略描述。另外，在图5中，对与图1相同的构成要件赋予相同的符号而省略对其的说明。如图5所示，第二实施方式的半导体装置为多指(multi finger)型的HFET。通过形成为多指型，能够实现高效的布局。因此，能够使HFET的栅极宽度非常大，从而能够实现可进行大电流工作的功率器件。
半导体层层叠体105隔着缓冲层形成在基板上。在半导体层层叠体105上形成有作为源电极的第一欧姆电极、作为漏电极的第二欧姆电极及栅电极。第一欧姆电极具有多个第一欧姆电极指212，第二欧姆电极具有多个第二欧姆电极指214，栅电极具有多个栅电极指216。第一欧姆电极指212和第二欧姆电极指214彼此空出间隔地交替配置。在第一欧姆电极指212与第二欧姆电极指214之间以隔着由p型AlGaN层构成的控制层217的方式配置有栅电极指216。该结构可以看作是，具有源电极、栅电极及栅电极的多个单元以漏电极为中心地交替翻转配置。
第一欧姆电极指212分别与第一焊盘221连接。第二欧姆电极指214分别与第二焊盘223连接。栅电极指216分别经由栅极配线227与栅极焊盘225连接。在栅极配线227的中途插入有电阻元件231。
在半导体层层叠体105的一部分注入有硼(B)或铁(Fe)等杂质，从而形成与其他部分相比被高电阻化的绝缘分离区域。绝缘分离区域以包围活性区域205的方式形成。活性区域205为形成有第一欧姆电极指212、第二欧姆电极指214及栅电极指216的区域及通道区域，也是未被绝缘分离的区域。本实施方式的电阻元件231如图6所示那样由在绝缘分离区域206上形成的p型AlGaN层233构成。栅极配线227具有指连接部228和焊盘连接部229，所述指连接部228将栅电极指216并联连接，所述焊盘连接部229将指连接部228与栅极焊盘225连接。电阻元件231通过使焊盘连接部229的一部分被切断并向切断部分插入p型AlGaN层233而形成。即，在最靠栅极焊盘225侧形成的栅电极指216与栅极焊盘225之间插入有电阻元件231。
通过形成为以上这样的结构，作为栅电极的各栅电极指216和栅极焊盘225可经由形成在基板上的电阻元件231连接。由此，能够在不将电阻元件与外部连接的状态下将电阻与栅电极串联连接。因此，能够在不使部件个数产生增加等的情况下提高开关特性。
本实施方式通过p型AlGaN层233形成电阻元件231。因此，p型AlGaN层233与控制层217在同一工序中形成即可。在这种情况下，p型AlGaN层233与控制层217的杂质浓度大致相同。另外，还可得到能够在基本不变更制造工序的情况下制造开关特性提高的半导体装置的效果。但是，电阻元件231也可以由组成与控制层217的组成不同的氮化物半导体层形成。另外，也可以由氮化物半导体以外的其他材料来形成。通常，栅极配线227由Au等导电率高的材料形成。因此，可通过将比栅极配线227电阻率高的材料插入栅极配线的中间而形成电阻元件。因此，可以替代p型AlGaN层233而使用由镍铬合金(镍铬耐热合金)等构成的高电阻的金属薄层。在这种情况下，可通过镀气或溅射法等形成。另外，在希望提高电阻元件的电阻值的情况下，使金属薄膜层等的厚度减薄或使长度增长即可。通过将金属薄膜层以曲折的方式形成，能够在保持小的占有面积的同时增长金属薄膜层的长度。
另外，可以形成为图7所示这种结构的电阻元件。在这种情况下，电阻元件并非形成在绝缘分离区域上，而是形成在活性区域以外的未被高电阻化的区域。如图7所示，电阻元件通过空出间隔地形成的两个金属端子235和金属端子235间的2DEG层形成。金属端子235与2DEG层欧姆连接即可，并且可以通过Ti和Al或Ti和Al和Ti等的层叠体等来形成。若金属端子235与欧姆电极由相同材料形成，则能够在同一工序中形成而几乎不导致工序的增加。在图7中，在半导体层层叠体105上形成有凹槽，而金属端子235与2DEG层直接连接。然而，也可以在不形成凹槽的状态下利用隧道效应与2DEG层欧姆连接。
在本实施方式中，电阻元件231形成在指连接部228与栅极焊盘225之间。然而，电阻元件231也可形成在每个栅电极指216上。在这种情况下，如图8所示，在栅电极指216与栅极配线227之间分别形成电阻元件231即可。另外，在需要大电阻值的情况下，可以在每个栅电极指216上分别形成电阻元件231，并且在指连接部228与栅极焊盘225之间也形成电阻元件231。另外，控制层217也可以形成为第一实施方式所示那样的结构。
本实施方式对单栅极的HFET进行了说明。然而，对于双栅极的HFET也可获得同样的效果。在这种情况下，如图9所示，在第一欧姆电极指212与第二欧姆电极指214之间形成第一栅电极指216A和第二栅电极指216B即可。在连接第一栅电极指216A和第一栅极焊盘225A的第一栅极配线227A的中途形成第一电阻元件231A，在连接第二栅电极指216B和第二栅极焊盘225B的第二栅极配线227B的中途形成第二电阻元件231B即可。第一电阻元件231A及第二电阻元件231B的形成位置及结构等与单栅极的HFET的情况相同即可。由于第一电阻元件231A与第二电阻元件231B形成为相同结构更能够取得第一栅电极与第二栅电极的平衡，因此而优选。然而，也可以使第一电阻元件231A和第二电阻元件231B形成为不同的结构，使第一栅电极和第二栅电极具有不同的结构。
(第三实施方式)
以下，参照附图说明第三实施方式。图10表示第三实施方式的半导体装置的平面结构。但是，在图10中仅示出电极及焊盘等的配置，对覆盖在电极上的绝缘膜、连接电极与焊盘之间的插头等省略描述。另外，在图10中，对与图5相同的构成要件赋予相同的符号并省略对其的说明。
在本实施方式的半导体装置中，替代电阻元件231而形成二极管241。如图11所示，二极管241具有p型AlGaN层243和阴极电极245。p型AlGaN层243形成在半导体层层叠体105的未被高电阻化的部分上。因此，在p型AlGaN层的下侧的异质结界面形成2DEG层，在p型AlGaN层243与2DEG层之间形成pn结。阴极电极245与2DEG层欧姆连接即可，可以通过Ti和Al或Ti和Al和Ti的层叠膜等形成。在图11中，在半导体层层叠体105形成凹槽，阴极电极245与2DEG层直接连接。然而，也可以在不形成凹槽的状态下利用隧道效应与2DEG层欧姆连接。
在本实施方式的半导体装置中，在作为栅电极的栅电极指216与栅极焊盘225之间串联连接有在基板上形成的二极管241。二极管241的栅极焊盘225侧为阳极。因此，不仅可使栅极焊盘与栅电极间的电阻值上升，而且可使栅电极的阈值向正向变化(shift)二极管241的顺向电压量。通过使阈值向正向变化，即使在栅极驱动电路中产生了噪音等的情况下，半导体装置也难以进行误动作。
在本实施方式中，pn结二极管通过p型AlGaN层243和2DEG层来形成。因此，基板上的占有面积减小，而半导体装置的大小基本不变。另外，作为阳极的p型AlGaN层243可以与控制层117在同一工序中形成。另外，阴极电极245可以与第一及第二欧姆电极在同一工序中形成。因此，仅变更掩模即可，不会增加工序。
二极管不限于pn结二极管。例如，如图12所示，也可以形成为栅极配线227的一部分为肖特基电极247的肖特基二极管。在这种情况下，也仅通过变更掩模就能够应对。
在本实施方式中，也可以如图13所示那样，将二极管241形成在各栅电极指216与栅极配线227之间。另外，通过串联连接多个二极管，能够增大阈值电压的变化量。因此，可以构成为，对每个栅电极指216分别形成二极管241，并且在最靠栅极焊盘225侧的栅电极指216与栅极焊盘225之间也形成二极管241。另外，可在任意的位置形成多个二极管。
本实施方式的结构可以适用双栅极的HFET。在这种情况下，通过使连接在第一栅电极与第一栅极焊盘之间的第一二极管和连接在第二栅电极与第二栅极焊盘之间的第二二极管形成为相同的结构，能够使第一栅电极和第二栅电极的阈值一致。另一方面，通过使第一二极管与第二二极管形成为不同的结构，能够形成第一栅电极的阈值与第二栅电极的阈值不同的双栅极的HFET。
也可以将本实施方式的结构和第一实施方式的结构进行组合。另外，还可以与第二实施方式的结构进行组合。
在第二实施方式及第三实施方式中，可以对第一焊盘、第二焊盘及栅极焊盘等的配置进行适当变更。另外，可以将第二实施方式及第三实施方式的结构适用于非多指的HFET，也可以将第一实施方式的结构适用于多指型的HFET。对第一氮化物半导体层、第二氮化物半导体层及控制层等的组成可以进行适当变更。
产业上的可利用性
在此公开的半导体装置能够在不导致外设部件个数增加、占有面积增加及成本增大的情况下实现具有高开关性能的半导体装置，其作为在电源电路中使用的功率器件等而言是有用的。
符号说明
101     基板
103     缓冲层
105     半导体层层叠体
106     第一氮化物半导体层
107     第二氮化物半导体层
111     第一欧姆电极
113     第二欧姆电极
115     栅电极
115A    第一栅电极
115B    第二栅电极
117     控制层
117A    第一控制层
117B    第二控制层
117a    下层
117b    中层
117c    上层
205    活性区域
206    绝缘分离区域
212    第一欧姆电极指
214    第二欧姆电极指
216    栅电极指
216A   第一栅电极指
216B   第二栅电极指
217    控制层
221    第一焊盘
223    第二焊盘
225    栅极焊盘
225A   第一栅极焊盘
225B   第二栅极焊盘
227    栅极配线
227A   第一栅极配线
227B   第二栅极配线
228    指连接部
229    焊盘连接部
231    电阻元件
231A   第一电阻元件
231B   第二电阻元件
233    p型AlGaN层
235    金属端子
241    二极管
243    p型AlGaN层
245    阴极电极
247    阳极电极

Claims (18)

1.一种半导体装置，其具备：
基板；
半导体层层叠体，其包括在所述基板上依次形成的第一氮化物半导体层及带隙比该第一氮化物半导体层的带隙大的第二氮化物半导体层；
第一欧姆电极及第二欧姆电极，其相互空出间隔地形成在所述半导体层层叠体上；
第一控制层，其形成在所述第一欧姆电极与所述第二欧姆电极之间；
第一栅电极，其形成在所述第一控制层上，
所述第一控制层由p型的氮化物半导体层层叠体构成，
所述p型的氮化物半导体层层叠体具有：
下层，其与所述第二氮化物半导体层相接；
中层，其形成在所述下层上且其杂质浓度比所述下层的杂质浓度低；
上层，其形成在所述中层上且其杂质浓度比所述中层的杂质浓度高。
2.根据权利要求1所述的半导体装置，其中，
所述中层的膜厚比所述下层的膜厚厚。
3.根据权利要求2所述的半导体装置，其中，
所述下层的膜厚比所述上层的膜厚厚。
4.根据权利要求1所述的半导体装置，其中，
所述下层的每单位面积的载流子数为在所述第一氮化物半导体层与所述第二氮化物半导体层的界面产生的二维电子气体的每单位面积的电子数以上。
5.根据权利要求1所述的半导体装置，其中，还具备：
第二控制层，其形成在所述第一控制层与所述第二欧姆电极之间且由所述p型的氮化物半导体层层叠体构成；
第二栅电极，其形成在所述第二控制层上。
6.一种半导体装置，其具备：
基板；
半导体层层叠体，其包括在所述基板上依次形成的第一氮化物半导体层及带隙比该第一氮化物半导体层的带隙大的第二氮化物半导体层；
第一欧姆电极及第二欧姆电极，其相互空出间隔地形成在所述半导体层层叠体上；
第一栅电极，其在所述第一欧姆电极与所述第二欧姆电极之间以隔着由p型的第三氮化物半导体层构成的第一控制层的方式形成；
第一栅极焊盘，其形成在所述半导体层层叠体上；
第一栅极配线，其形成在所述半导体层层叠体上且将所述第一栅电极和所述第一栅极焊盘连接；
第一电阻元件，其形成在所述半导体层层叠体上且插入于所述第一栅极配线。
7.根据权利要求6所述的半导体装置，其中，
所述半导体层层叠体具有活性区域和电阻比该活性区域的电阻高的绝缘分离区域，
所述第一电阻元件为在所述绝缘分离区域上形成的p型的第四氮化物半导体层。
8.根据权利要求6所述的半导体装置，其中，
所述半导体层层叠体具有活性区域和电阻比该活性区域的电阻高的绝缘分离区域，
所述第一电阻元件形成在所述绝缘分离区域上，是由电阻率比所述第一栅极配线的电阻率高的材料构成的金属层。
9.根据权利要求6所述的半导体装置，其中，
所述第一电阻元件具有：二维电子气体层，其形成在所述第一氮化物半导体层与所述第二氮化物半导体层的界面；金属端子，其相互空出间隔地形成且分别与所述二维电子气体层欧姆连接。
10.根据权利要求6所述的半导体装置，其中，
所述第一欧姆电极具有多个第一欧姆电极指，
所述第二欧姆电极具有多个第二欧姆电极指，
所述第一栅电极具有多个第一栅电极指，
所述第一栅极配线包括将所述多个第一栅电极指彼此并联连接的指连接部，
所述第一电阻元件连接在所述指连接部与所述第一栅极焊盘之间。
11.根据权利要求6所述的半导体装置，其中，
所述第一欧姆电极具有多个第一欧姆电极指，
所述第二欧姆电极具有多个第二欧姆电极指，
所述第一栅电极具有多个第一栅电极指，
所述第一电阻元件为多个，且分别连接在各所述第一栅电极指与所述第一栅极配线之间。
12.根据权利要求6所述的半导体装置，其中，还具备：
第二栅电极，其在所述第一栅电极与所述第二欧姆电极之间以隔着第二控制层的方式形成；
第二栅极焊盘，其形成在所述半导体层层叠体上；
第二栅极配线，其形成在所述半导体层层叠体上且将所述第二栅电极和所述第二栅极焊盘连接；
第二电阻元件，其形成在所述半导体层层叠体上且插入于所述第二栅极配线。
13.一种半导体装置，其具备：
基板；
半导体层层叠体，其包括在所述基板上依次形成的第一氮化物半导体层及带隙比该第一氮化物半导体层的带隙大的第二氮化物半导体层；
第一欧姆电极及第二欧姆电极，其相互空出间隔地形成在所述半导体层层叠体上；
第一栅电极，其在所述第一欧姆电极与所述第二欧姆电极之间以隔着由p型的第三氮化物半导体层构成的第一控制层的方式形成；
第一栅极焊盘，其形成在所述半导体层层叠体上；
第一栅极配线，其形成在所述半导体层层叠体上且将所述第一栅电极和所述第一栅极焊盘连接；
第一二极管，其形成在所述半导体层层叠体上且插入于所述第一栅极配线。
14.根据权利要求13所述的半导体装置，其中，
所述第一二极管具有：
pn结，其由p型的第四氮化物半导体层和在所述第一氮化物半导体层与所述第二氮化物半导体层的界面形成的二维电子气体层形成；
阴极电极，其具有与所述二维电子气体层欧姆连接的阴极电极。
15.根据权利要求13所述的半导体装置，其中，
所述第一二极管具有：
阳极电极，其与在所述第一氮化物半导体层与所述第二氮化物半导体层的界面形成的二维电子气体层肖特基连接；
阴极电极，其与所述二维电子气体层欧姆连接。
16.根据权利要求13所述的半导体装置，其中，
所述第一欧姆电极具有多个第一欧姆电极指，
所述第二欧姆电极具有多个第二欧姆电极指，
所述第一栅电极具有多个第一栅电极指，
所述第一栅极配线包括将所述多个第一栅电极指彼此并联连接的指连接部，
所述第一二极管连接在所述指连接部与所述第一栅极焊盘之间。
17.根据权利要求13所述的半导体装置，其中，
所述第一欧姆电极具有多个第一欧姆电极指，
所述第二欧姆电极具有多个第二欧姆电极指，
所述第一栅电极具有多个第一栅电极指，
所述第一二极管为多个，且分别连接在各所述第一栅电极指与所述第一栅极配线之间。
18.根据权利要求13所述的半导体装置，其中，还具备：
第二栅电极，其在所述第一栅电极与所述第二欧姆电极之间以隔着第二控制层的方式形成；
第二栅极焊盘，其形成在所述半导体层层叠体上；
第二栅极配线，其形成在所述半导体层层叠体上且将所述第二栅电极和所述第二栅极焊盘连接；
第二二极管，其形成在所述半导体层层叠体上且插入于所述第二栅极配线。
CN2009801566150A 2009-02-13 2009-11-02 半导体装置 Pending CN102318048A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009031099A JP5457046B2 (ja) 2009-02-13 2009-02-13 半導体装置
JP2009-031099 2009-02-13
PCT/JP2009/005828 WO2010092642A1 (ja) 2009-02-13 2009-11-02 半導体装置

Publications (1)

Publication Number Publication Date
CN102318048A true CN102318048A (zh) 2012-01-11

Family

ID=42561496

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801566150A Pending CN102318048A (zh) 2009-02-13 2009-11-02 半导体装置

Country Status (4)

Country Link
US (1) US8405126B2 (zh)
JP (1) JP5457046B2 (zh)
CN (1) CN102318048A (zh)
WO (1) WO2010092642A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104916633A (zh) * 2014-03-14 2015-09-16 株式会社东芝 半导体装置
CN105593979A (zh) * 2013-09-30 2016-05-18 丰田自动车株式会社 半导体装置及其制造方法
CN107359196A (zh) * 2012-09-12 2017-11-17 松下知识产权经营株式会社 半导体装置
CN107924938A (zh) * 2015-06-16 2018-04-17 泰戈尔技术股份有限公司 高性能射频开关
CN109786455A (zh) * 2019-01-29 2019-05-21 南方科技大学 一种高电子迁移率晶体管及其制作方法
CN111490100A (zh) * 2020-04-16 2020-08-04 英诺赛科（珠海）科技有限公司 半导体装置及其制造方法
CN113889531A (zh) * 2020-12-01 2022-01-04 深圳市晶相技术有限公司 一种半导体器件及其应用与制造方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003094240A1 (en) * 2002-04-30 2003-11-13 Cree, Inc. High voltage switching devices and process for forming same
US8600595B2 (en) * 2010-07-29 2013-12-03 GM Global Technology Operations LLC Power module active current management for efficiency improvement
JP5664262B2 (ja) * 2011-01-18 2015-02-04 日立金属株式会社 電界効果型トランジスタ及び電界効果型トランジスタ用エピタキシャルウエハ
US9070756B2 (en) * 2011-11-18 2015-06-30 Suzhou Institute Of Nano-Tech And Nano-Bionics Of Chinese Academy Of Sciences Group III nitride high electron mobility transistor (HEMT) device
US8785944B2 (en) * 2011-12-07 2014-07-22 Samsung Electronics Co., Ltd. High electron mobility transistor
JP5750382B2 (ja) * 2012-02-15 2015-07-22 シャープ株式会社 窒化物半導体装置
KR101946008B1 (ko) * 2012-07-17 2019-02-08 삼성전자주식회사 고전자 이동도 트랜지스터 및 그 제조방법
JP5629736B2 (ja) * 2012-08-06 2014-11-26 シャープ株式会社 電界効果トランジスタ
JP6161910B2 (ja) * 2013-01-30 2017-07-12 ルネサスエレクトロニクス株式会社 半導体装置
JP2015173151A (ja) 2014-03-11 2015-10-01 株式会社東芝 半導体装置
WO2015178050A1 (ja) 2014-05-21 2015-11-26 シャープ株式会社 電界効果トランジスタ
WO2016098374A1 (ja) * 2014-12-16 2016-06-23 三菱電機株式会社 マルチフィンガトランジスタ及び半導体装置
DE102016103623B4 (de) * 2015-03-02 2023-05-17 Epistar Corporation LED-Treiber
USRE48798E1 (en) 2015-03-02 2021-10-26 Epistar Corporation LED driver and illumination system related to the same
US10530360B2 (en) 2016-02-29 2020-01-07 Infineon Technologies Austria Ag Double gate transistor device and method of operating
US10276681B2 (en) 2016-02-29 2019-04-30 Infineon Technologies Austria Ag Double gate transistor device and method of operating
US20180061975A1 (en) * 2016-08-24 2018-03-01 Rohm Co., Ltd. Nitride semiconductor device and nitride semiconductor package
US10084109B1 (en) * 2017-12-11 2018-09-25 Win Semiconductors Corp. Semiconductor structure for improving the gate adhesion and Schottky stability

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2660042B2 (ja) * 1989-02-16 1997-10-08 株式会社東芝 半導体論理集積回路
JPH1145891A (ja) * 1997-07-25 1999-02-16 Toshiba Corp 高周波用集積回路素子
JP3169124B2 (ja) 1998-06-29 2001-05-21 日本電気株式会社 電界効果トランジスタおよびその製造方法
JP4507285B2 (ja) * 1998-09-18 2010-07-21 ソニー株式会社 半導体装置及びその製造方法
JP2002009252A (ja) * 2000-06-26 2002-01-11 Sony Corp 半導体装置
US7064359B2 (en) 2003-08-20 2006-06-20 Matsushita Electric Industrial Co., Ltd. Switching semiconductor device and switching circuit
JP2005101565A (ja) * 2003-08-20 2005-04-14 Matsushita Electric Ind Co Ltd スイッチ用半導体装置及びスイッチ回路
JP4419575B2 (ja) * 2004-01-14 2010-02-24 ソニー株式会社 抵抗素子およびその製造方法、並びにバイアス回路および半導体装置の製造方法
JP2005340549A (ja) * 2004-05-28 2005-12-08 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP4705412B2 (ja) 2005-06-06 2011-06-22 パナソニック株式会社 電界効果トランジスタ及びその製造方法
JP2006339606A (ja) 2005-06-06 2006-12-14 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4712459B2 (ja) * 2005-07-08 2011-06-29 パナソニック株式会社 トランジスタ及びその動作方法
JP4705482B2 (ja) * 2006-01-27 2011-06-22 パナソニック株式会社 トランジスタ
JP2007220895A (ja) 2006-02-16 2007-08-30 Matsushita Electric Ind Co Ltd 窒化物半導体装置およびその製造方法
JP2007281551A (ja) * 2006-04-03 2007-10-25 Sanyo Electric Co Ltd 化合物半導体スイッチ回路装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107359196A (zh) * 2012-09-12 2017-11-17 松下知识产权经营株式会社 半导体装置
CN107359196B (zh) * 2012-09-12 2020-07-14 松下知识产权经营株式会社 半导体装置
CN105593979A (zh) * 2013-09-30 2016-05-18 丰田自动车株式会社 半导体装置及其制造方法
CN104916633A (zh) * 2014-03-14 2015-09-16 株式会社东芝 半导体装置
CN107924938A (zh) * 2015-06-16 2018-04-17 泰戈尔技术股份有限公司 高性能射频开关
US10298222B2 (en) 2015-06-16 2019-05-21 Tagore Technology, Inc. High performance radio frequency switch
CN107924938B (zh) * 2015-06-16 2019-08-09 泰戈尔技术股份有限公司 高性能射频开关
CN109786455A (zh) * 2019-01-29 2019-05-21 南方科技大学 一种高电子迁移率晶体管及其制作方法
CN111490100A (zh) * 2020-04-16 2020-08-04 英诺赛科（珠海）科技有限公司 半导体装置及其制造方法
US11776934B2 (en) 2020-04-16 2023-10-03 Innoscience (Zhuhai) Technology Co., Ltd. Semiconductor apparatus and fabrication method thereof
CN111490100B (zh) * 2020-04-16 2024-04-05 英诺赛科（珠海）科技有限公司 半导体装置及其制造方法
CN113889531A (zh) * 2020-12-01 2022-01-04 深圳市晶相技术有限公司 一种半导体器件及其应用与制造方法

Also Published As

Publication number Publication date
JP5457046B2 (ja) 2014-04-02
JP2010186925A (ja) 2010-08-26
US8405126B2 (en) 2013-03-26
US20110284928A1 (en) 2011-11-24
WO2010092642A1 (ja) 2010-08-19

Similar Documents

Publication Publication Date Title
CN102318048A (zh) 半导体装置
CN104201210B (zh) 二极管以及包括该二极管的组件
CN104051520B (zh) 高电子迁移率的半导体器件及其方法
US7737467B2 (en) Nitride semiconductor device with a hole extraction electrode
JP5672756B2 (ja) 半導体装置
US8890212B2 (en) Normally-off high electron mobility transistor
JP5369434B2 (ja) 双方向スイッチ
KR101927408B1 (ko) 고전자 이동도 트랜지스터 및 그 제조방법
JP5645304B2 (ja) ダイオード
KR20140042473A (ko) 반도체소자 및 그 제조방법
CN102097467B (zh) 化合物半导体装置及其制造方法
KR20060071415A (ko) 필드 플레이트를 갖는 광폭 대역갭 트랜지스터 장치
CN107534060A (zh) 具有大接合焊盘和减小接触电阻的GaN基肖特基二极管
JP2011018844A (ja) 半導体装置
US20150123139A1 (en) High electron mobility transistor and method of manufacturing the same
US9252253B2 (en) High electron mobility transistor
CN114823888A (zh) 高电子迁移率晶体管及其制作方法
JP2021533556A (ja) 高電圧大電力アクティブデバイスの信頼性を向上させるための外部電界終端構造
US20070196993A1 (en) Semiconductor element
CN114551591A (zh) 高电子迁移率晶体管及其制作方法
KR101963218B1 (ko) 전력 반도체 소자
JP2013183034A (ja) 電力用半導体装置
KR20160017912A (ko) 반도체 소자
KR20140111795A (ko) 전력 반도체 소자 및 패키지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120111