JP2007220895A - 窒化物半導体装置およびその製造方法 - Google Patents
窒化物半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2007220895A JP2007220895A JP2006039404A JP2006039404A JP2007220895A JP 2007220895 A JP2007220895 A JP 2007220895A JP 2006039404 A JP2006039404 A JP 2006039404A JP 2006039404 A JP2006039404 A JP 2006039404A JP 2007220895 A JP2007220895 A JP 2007220895A
- Authority
- JP
- Japan
- Prior art keywords
- nitride semiconductor
- semiconductor layer
- layer
- algan layer
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 150000004767 nitrides Chemical class 0.000 title claims abstract description 168
- 239000004065 semiconductor Substances 0.000 title claims description 174
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims description 10
- 229910002704 AlGaN Inorganic materials 0.000 abstract description 119
- 230000005533 two-dimensional electron gas Effects 0.000 abstract description 11
- 229910052594 sapphire Inorganic materials 0.000 description 10
- 239000010980 sapphire Substances 0.000 description 10
- 230000005669 field effect Effects 0.000 description 8
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 7
- 230000007423 decrease Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 230000010287 polarization Effects 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000002269 spontaneous effect Effects 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1066—Gate region of field-effect devices with PN junction gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/432—Heterojunction gate for field effect devices
Abstract
【課題】十分に大きな電流密度を得ることができるノーマリオフ型の窒化物半導体装置を提供する。
【解決手段】基板６０１上にＡｌＮバッファ層６０２、アンドープＧａＮ層６０３、アンドープＡｌＧａＮ層６０４、第１のｐ型ＡｌＧａＮ層６０５、第２のｐ型ＡｌＧａＮ層６０７、高濃度ｐ型ＧａＮ層６０８が順に形成され、ゲート電極６１１が高濃度ｐ型ＧａＮ層６０８とオーミック接合する。アンドープＡｌＧａＮ層６０４上にはソース電極６０９及びドレイン電極６１０が設けられる。アンドープＡｌＧａＮ層６０４とアンドープＧａＮ層６０３との界面で発生する２次元電子ガスと第１のｐ型ＡｌＧａＮ層６０５および第２のｐ型ＡｌＧａＮ層６０７とによって生じるｐｎ接合がゲート領域に形成される。また、第２のｐ型ＡｌＧａＮ層６０７はＳｉＮ膜６０６の一部を覆う。
【選択図】図６
【解決手段】基板６０１上にＡｌＮバッファ層６０２、アンドープＧａＮ層６０３、アンドープＡｌＧａＮ層６０４、第１のｐ型ＡｌＧａＮ層６０５、第２のｐ型ＡｌＧａＮ層６０７、高濃度ｐ型ＧａＮ層６０８が順に形成され、ゲート電極６１１が高濃度ｐ型ＧａＮ層６０８とオーミック接合する。アンドープＡｌＧａＮ層６０４上にはソース電極６０９及びドレイン電極６１０が設けられる。アンドープＡｌＧａＮ層６０４とアンドープＧａＮ層６０３との界面で発生する２次元電子ガスと第１のｐ型ＡｌＧａＮ層６０５および第２のｐ型ＡｌＧａＮ層６０７とによって生じるｐｎ接合がゲート領域に形成される。また、第２のｐ型ＡｌＧａＮ層６０７はＳｉＮ膜６０６の一部を覆う。
【選択図】図６
Description
本発明は、例えばテレビ等の民生機器の電源回路に用いられるパワートランジスタに適用できる窒化物半導体装置に関するものである。
近年、高周波大電力デバイスとしてＧａＮ系の材料を用いた電界効果トランジスタ（Field Effect Transistor、以下ＦＥＴと表記する）の研究が活発に行われている。ＧａＮなどの窒化物半導体材料はＡｌＮやＩｎＮと様々な混晶を作ることができるので、従来から用いられているＧａＡｓなどの砒素系半導体材料と同様にヘテロ接合を作ることができる。しかしながら、窒化物半導体層間に形成されるヘテロ接合では、窒化物半導体層の界面に自発分極あるいはピエゾ分極に起因する高濃度のキャリアが不純物の導入なしでも発生する。この結果、窒化物半導体で構成されたＦＥＴはデプレッション型（ノーマリオン型）になり易く、エンハンスメント型（ノーマリオフ型）の特性を得ることが難しい。
図８は、ＡｌＧａＮ／ＧａＮへテロ構造を有する従来の電界効果トランジスタを示す断面図である。
同図に示す従来の電界効果トランジスタにおいて、サファイア基板１８０１上に低温ＧａＮバッファ層１８０２、アンドープＧａＮ層１８０３、ｎ型ＡｌＧａＮ層１８０４がこの順に形成されており、Ｔｉ層及びＡｌ層からなるソース電極１８０５及びドレイン電極１８０６がｎ型ＡｌＧａＮ層１８０４上に形成されている。Ｎｉ層、Ｐｔ層及びＡｕ層からなるゲート電極１８０７はソース電極１８０５及びドレイン電極１８０６間に形成されている。パッシベーション膜としては、ＳｉＮ膜１８０８が形成されている。この電界効果トランジスタは、アンドープＧａＮ層１８０３とｎ型ＡｌＧａＮ層１８０４とのヘテロ界面に生じる高濃度の２次元電子ガスのためにゲート電圧が０Ｖの場合にドレイン電流が流れる、ノーマリオン型である。
しかしながら、現在パワーエレクトロニクス市場で使用されているデバイスの殆どがノーマリオフ型であり、ＧａＮ系の窒化物半導体デバイスに対してもノーマリオフ型が強く求められている。このノーマリオフを実現するデバイス構造として、ＧａＡｓ系の従来の化合物半導体においてはゲートにｐｎ接合を用いた接合型電界効果トランジスタ（JFET：Junction Field Effect Transistor）が提案され実用化されている（非特許文献１を参照）。ＪＦＥＴ構造では、ショットキー接合よりもビルトインポテンシャルの大きなｐｎ接合をゲートに用いることによって、ゲート立ち上がり電圧（ゲート電流が流れ始める電圧）を大きくすることができ、ゲートリーク電流を小さくすることができる。また最近では、窒化物半導体においてもＪＦＥＴ構造の採用を検討した例が報告されている（非特許文献２、特許文献１を参照）。
特開２００４−２７３４８６
J. K. Abrokwah et al., IEEE Transactions on Electron Devices, vol.37, no.6, pp.1529-1531, 1990.
L. Zhang et al., IEEE Transactions on Electron Devices, vol.47, no.3, pp.507-511, 2000.
しかしながら、従来のＧａＮ系ＦＥＴをノーマリオフ型とするためには、ｎ型ＡｌＧａＮ層中のＡｌ組成比を減らすか、ｎ型ＡｌＧａＮ層を薄くして分極電荷量を低減するかのいずれかを行う必要があり、大きな電流密度を得ることとノーマリオフ型のＦＥＴを実現することとを両立させることが困難であった。
本発明は上記の課題に鑑み、パワートランジスタに適用でき、十分に大きな電流密度を得ることができるノーマリオフ型の窒化物半導体デバイスを提供することを目的とする。
上記課題を解決するために、本発明の第１の窒化物半導体装置は、基板と、基板の上方に設けられた第１の窒化物半導体層と、第１の窒化物半導体層の上に設けられ、第１の窒化物半導体よりもバンドギャップエネルギーが大きい第２の窒化物半導体層と、第２の窒化物半導体層の上または上方に設けられ、少なくともゲート領域に開口部が形成された絶縁膜と、ゲート領域に形成された開口部を埋めるように第２の窒化物半導体層の上または上方に設けられるとともに、絶縁膜の一部を覆うｐ型の第３の窒化物半導体層と、第３の窒化物半導体層の上または上方に設けられたゲート電極とを備えている。
この構成によれば、第１の窒化物半導体層と第２の窒化物半導体層との界面には動作時に２次元電子ガスが形成されるので、ゲート領域にｐｎ接合を形成可能である。このため、従来の窒化物半導体装置に比べて高いゲート電圧を印加してもゲートリーク電流が流れにくくなっており、大きなドレイン電流を得ることができる。この場合、ゲート電極はオーミック電極であることが好ましい。また、パッシベーション膜として機能する絶縁膜の一部が第３の窒化物半導体層に覆われていることにより、高いドレイン電圧が印加された際にドレイン側のゲート領域端に生じる電界集中を緩和し、耐圧を向上させることができる。また、絶縁膜を覆う部分（上部）では第３の窒化物半導体層の平面面積が下部に比べて大きくなっているので、絶縁膜を覆わない場合に比べて第３の窒化物半導体層における抵抗を小さくすることが可能となる。
また、第２の窒化物半導体層の上であって第３の窒化物半導体層の下に設けられたｐ型の第４の窒化物半導体層をさらに備えており、絶縁膜は第４の窒化物半導体層の上に形成されていることにより電流コラプスの発生をさらに効果的に抑えることが可能となる。
第４の窒化物半導体層は空乏化していてもよい。特に、第４の窒化物半導体層の厚さが、第４の窒化物半導体層と絶縁膜との界面から第４の窒化物半導体層中に広がる空乏層の深さ以下であれば、空乏層が第２の窒化物半導体層に広がるのを防ぐことができるので、第１の窒化物半導体と第２の窒化物半導体層との界面に形成される２次元電子ガスの濃度の低下を防ぎ、チャネル抵抗を小さくすることができる。
本発明の第１の窒化物半導体装置において、第１の窒化物半導体が例えばＧａＮで構成され、第２の窒化物半導体層がＡｌxＧａ1-xＮ（０＜ｘ≦１）で構成され、第３の窒化物半導体層がＡｌyＧａ1-yＮ（０≦ｙ≦１）で構成され、第４の窒化物半導体層がＡｌzＧａ1-zＮ（０≦ｚ≦１）で構成されていてもよい。
本発明の第２の窒化物半導体装置は、基板と、基板の上方に設けられた第１の窒化物半導体層と、第１の窒化物半導体層の上に設けられ、第１の窒化物半導体よりもバンドギャップエネルギーが大きい第２の窒化物半導体層と、第２の窒化物半導体層の上に設けられたｐ型の第３の窒化物半導体層と、第３の窒化物半導体層の上に設けられ、ゲート領域に開口部が形成された絶縁膜と、ゲート領域に形成された開口部を埋めるように第２の窒化物半導体層の上または上方に設けられたｐ型の第４の窒化物半導体層と、第４の窒化物半導体層の上または上方に設けられたゲート電極とを備えている。
これにより、電流コラプスの発生が効果的に抑えられている。
本発明の窒化物半導体装置の製造方法は、基板上に第１の窒化物半導体層を形成する工程（ａ）と、第１の窒化物半導体層上に第１の窒化物半導体層よりもバンドギャップエネルギーの大きい第２の窒化物半導体層を形成する工程（ｂ）と、第２の窒化物半導体層の上または上方に、ゲート領域に開口部が形成された絶縁膜を形成する工程（ｃ）と、絶縁膜の開口部を埋めるように第２の窒化物半導体層の上または上方に窒化物半導体を堆積し、絶縁膜の一部を覆うｐ型の第３の窒化物半導体層を形成する工程（ｄ）と、第３の窒化物半導体層の上または上方にゲート電極を形成する工程（ｅ）とを備えている。
特に、開口部を含む絶縁膜の全面積に対する開口部の面積の割合は４％以下であることにより、第３の窒化物半導体層の成長レートを所定値以上にすることができ、上面が鏡面となる第３の窒化物半導体層を形成することが可能になる。なお、第３の窒化物半導体層の成長レートは１１μｍ／ｈ以上であることが好ましい。
以上説明したように、本発明の窒化物半導体デバイスによれば、ゲート領域にｐｎ接合を形成することによってゲートリーク電流が小さく、大電流動作が可能なノーマリオフ型窒化物半導体デバイスを実現することが可能である。また、ゲート領域において窒化物半導体層上にｐ型窒化物半導体層を成長させることによって、チャネルより上方の窒化物半導体層の厚さのばらつきを抑制することができるため、大電流密度、低リーク電流、高耐圧等の安定した特性が得られ、生産性を向上させることができる。
以下、本発明の実施形態について、図面を参照しながら説明する。
（第１の実施形態）
図１は、本発明の第１の実施形態に係る窒化物半導体装置を示す断面図である。本実施形態の窒化物半導体装置は、パワートランジスタとして用いられる電界効果トランジスタである。
図１は、本発明の第１の実施形態に係る窒化物半導体装置を示す断面図である。本実施形態の窒化物半導体装置は、パワートランジスタとして用いられる電界効果トランジスタである。
図１に示すように、本実施形態の窒化物半導体装置は、例えば（０００１）面を主面とするサファイア基板１０１と、サファイア基板１０１の（０００１）面上に設けられた厚さ１００ｎｍのＡｌＮバッファ層１０２と、ＡｌＮバッファ層１０２の上に設けられた厚さ２μｍのアンドープＧａＮ層１０３と、アンドープＧａＮ層１０３の上に設けられた厚さ２５ｎｍのアンドープＡｌＧａＮ層１０４と、アンドープＡｌＧａＮ層１０４の一部の上に設けられた厚さ１００ｎｍのｐ型ＡｌＧａＮ層１０６と、ｐ型ＡｌＧａＮ層１０６の上に設けられた厚さ５ｎｍの高濃度ｐ型ＧａＮ層１０７とを備えている。ここで、「アンドープ」とは、不純物が意図的に導入されていないことを意味するものとする。
ｐ型ＡｌＧａＮ層１０６には濃度が１×１０19ｃｍ-3程度のＭｇがドーピングされ、キャリア濃度は１×１０18ｃｍ-3程度となっている。高濃度ｐ型ＧａＮ層１０７にはＭｇが１×１０20ｃｍ-3程度ドーピングされている。また、本実施形態の窒化物半導体装置では、アンドープＡｌＧａＮ層１０４及びｐ型ＡｌＧａＮ層１０６は、例えばアンドープのＡｌ0.2Ｇａ0.8Ｎで構成されている。
高濃度ｐ型ＧａＮ層１０７上には、高濃度ｐ型ＧａＮ層１０７とオーミック接合し、Ｐｄ（パラジウム）からなるゲート電極１１０が設けられている。また、アンドープＡｌＧａＮ層１０４の上には一部が開口したＳｉＮ膜１０５が設けられている。そして、ＳｉＮ膜１０５の開口が形成された領域であってアンドープＡｌＧａＮ層１０４上には、ｐ型ＡｌＧａＮ層１０６を挟むように配置されたＴｉ層とＡｌ層からなるソース電極１０８及びドレイン電極１０９が設けられている。さらに、素子形成領域の周囲に例えばホウ素（Ｂ）などのイオン注入して高抵抗化された素子分離領域を形成してもよい。
また、本実施形態の窒化物半導体装置の大きな特徴は、ゲート領域に形成されたｐ型ＡｌＧａＮ層１０６が、ＳｉＮ膜１０５の開口部を埋めるようにアンドープＡｌＧａＮ層１０４上に設けられているとともに、ＳｉＮ膜１０５の一部を覆っていることである。ここで、「ゲート領域」とは、平面的に見て窒化物半導体装置のゲート電極が形成される領域およびその近傍領域のことを意味するものとする。このように、ｐ型ＡｌＧａＮ層１０６がＳｉＮ膜１０５の一部を覆う形状となっていることにより、ドレイン−ソース間に高電圧が印加された場合、ｐ型ＡｌＧａＮ層１０６とＳｉＮ膜１０５とがオーバーラップしているドレイン側のゲート領域端部での電界集中を緩和し、耐圧を増大させることができる。
また、ゲート領域に設けられたｐ型ＡｌＧａＮ層１０６がＴ字型の断面形状であることにより、ｐ型ＡｌＧａＮ層１０６の上部における抵抗を低減することができ、ひいてはゲート抵抗を低減することが可能となる。
また、本実施形態の窒化物半導体装置の他の特徴は、ゲート電極１１０が高濃度ｐ型ＧａＮ層１０７とオーミック接合しているため、アンドープＡｌＧａＮ層１０４とアンドープＧａＮ層１０３との界面で形成される２次元電子ガスとｐ型ＡｌＧａＮ層１０６とによって生じるｐｎ接合がゲート領域に形成されることにある。ショットキー接合による障壁よりもｐｎ接合による障壁の方が大きいため、本実施形態の窒化物半導体装置では、従来よりゲート電圧を高くしてもゲートリークを生じにくくなっている。
また、本実施形態の窒化物半導体装置では、ゲート電極１１０の下に薄い高濃度ｐ型ＧａＮ層１０７が設けられていることにより、ゲート電極１１０との間にオーミック接合を形成しやすくなっている。一般的にｐ型ＧａＮ系半導体はｐ型ＧａＡｓ系半導体に比べてオーミック接合を形成しにくいので、高濃度ｐ型ＧａＮ層１０７が設けられていることは必須ではないものの、高濃度ｐ型ＧａＮ層１０７が設けられている方が好ましい。また、ゲート電極１１０の材料は仕事関数の大きいものが好ましく、Ｐｄの他、Ｎｉなども用いることができる。また、ｐ型ＡｌＧａＮ層１０６とアンドープＡｌＧａＮ層１０４とでＡｌ組成が異なっていてもよく、例えばｐ型ＡｌＧａＮ層１０６に代えてｐ型ＧａＮ層が設けられていてもよい。
図２は、第１の実施形態に係る窒化物半導体装置のゲート領域の縦断面におけるエネルギーバンド図である。
同図に示すように、アンドープＡｌＧａＮ層１０４とアンドープＧａＮ層１０３とはアンドープ層同士のヘテロ接合を形成しているが、両層間の界面では自発分極及びピエゾ分極により生じた電荷のために伝導帯端に溝が形成されている。しかし、ゲート領域では図２に示すように、ｐ型ＡｌＧａＮ層１０６がアンドープＡｌＧａＮ層１０４上に形成されていることによって、アンドープＡｌＧａＮ層１０４及びアンドープＧａＮ層１０３のエネルギーレベルが引き上げられ、アンドープＡｌＧａＮ層１０４とアンドープＧａＮ層１０３のヘテロ界面における伝導帯の溝がフェルミレベルよりも高い位置になっている。その結果、ゲート電極にバイアスを印加しない状態ではゲート領域に２次元電子ガスが形成されず、ノーマリオフ状態となる。
一方、ゲート領域以外の素子形成領域では、ｐ型ＡｌＧａＮ層１０６がアンドープＡｌＧａＮ層１０４上に形成されていないため、ゲート電圧を印加しない状態でも２次元電子ガスが形成される。このように、ゲート領域以外の素子形成領域で常に２次元電子ガスが生じていることにより、ゲート電極１１０に正バイアスを印加した場合にソース−ドレイン間に大電流を流すことが可能となっている。
また、本実施形態の窒化物半導体装置のゲート領域において、アンドープＡｌＧａＮ層１０４上にｐ型ＡｌＧａＮ層１０６を再成長させる場合、ドライエッチングによってゲート領域に窒化物半導体層を形成する場合に比べてｐ型ＡｌＧａＮ層１０６の膜厚のばらつきを抑えることができる。
図３（ａ）、（ｂ）は、それぞれ本実施形態の窒化物半導体装置において、ゲート電圧とドレイン電流の関係を示す図、およびゲート電圧を固定した場合のドレイン電流とドレイン電圧との関係を示す図である。ここで、図３（ａ）はドレイン電圧（ソース−ドレイン間に印加される電圧）が１０Ｖである場合、図３（ｂ）はゲート電圧（ゲート電極−ソース電極間に印加される電圧）が０〜２．５Ｖである場合を示している。
図３（ａ）から、本実施形態の窒化物半導体装置は、閾値電圧が約０Ｖであり、ノーマリオフを実現していることが分かる。また、ゲート立ち上がり電圧が約３Ｖと大きいため、ゲート電極に２．５Ｖの正バイアスを印加してもゲートリーク電流はほとんど流れず、図３（ｂ）に示すように、最大で約４００ｍＡ／ｍｍのドレイン電流が得られる。
次に、図１に示す本実施形態の窒化物半導体装置を製造する方法の一例について説明する。図４（ａ）〜（ｅ）は、本実施形態に係る窒化物半導体装置の製造方法を示す断面図である。
まず、図４（ａ）に示すように、サファイア基板１０１の（０００１）面上に有機金属気相成長法（Metal Organic Chemical Vapor Deposition：MOCVD）により、厚さが１００ｎｍのＡｌＮバッファ層１０２、厚さ２μｍのアンドープＧａＮ層１０３、厚さ２５ｎｍのアンドープＡｌＧａＮ層１０４をこの順に形成する。
次に、図４（ｂ）に示すように、ＳｉＨ4、ＮＨ3及びＮ2を用いた気相堆積法（Chemical Vapor Deposition：CVD）により、例えば膜厚が５０ｎｍのＳｉＮ膜１０５をアンドープＡｌＧａＮ層１０４上に形成する。続いて、例えばフッ酸を用いたウェットエッチングによりゲート領域においてＳｉＮ膜１０５に開口を形成する。
次に、図４（ｃ）に示すように、ＳｉＮ膜１０５をマスクとしてＭＯＣＶＤ法により厚さ１００ｎｍのｐ型ＡｌＧａＮ層１０６及び厚さ５ｎｍの高濃度ｐ型ＧａＮ層１０７を基板のゲート領域上に選択的に成長させる。このとき、アンドープＡｌＧａＮ層１０４の露出部分上からゲート領域内のＳｉＮ膜１０５の上にまでｐ型ＡｌＧａＮ層１０６及び高濃度ｐ型ＧａＮ層１０７を成長させることによって、ｐ型ＡｌＧａＮ層１０６の一部がＳｉＮ膜１０５の一部を覆う形状となる。
図５は、ＳｉＮ膜をマスクとして用いる場合のマスク開口率とＡｌＧａＮ層の成長レートとの関係を示す図である。なお、「マスク開口率」とは、マスクとなる層の開口部を含めた全面積に対する開口部の面積の割合のことである。
同図に示すように、ＡｌＧａＮ層の成長レートはマスク開口率に大きく依存し、マスク開口率が小さくなるほど成長レートは大きくなる。そして、ＡｌＧａＮ層の成長レートが低いときは平坦なＡｌＧａＮ層が得られないが、ＡｌＧａＮ層の成長レートを１１μｍ／ｈｏｕｒ以上にすると上面が鏡面となっているＡｌＧａＮ層を得ることができる。また、図５の試験を行った膜形成条件では、マスク開口率がおよそ４％以下（且つ０％より大）の場合に上面が鏡面となったＡｌＧａＮ層をＡｌＧａＮ層上に再成長させることができる。なお、成長レートが約１１μｍ／ｈｏｕｒ以上であればＡｌＧａＮ層の成長条件が変化してもＡｌＧａＮ層の上面を鏡面にすることが可能である。
次いで、図４（ｄ）に示すように、例えばＣＦ4ガスを用いたＲＩＥ（Reactive Ion Etching）などのドライエッチングなどによりＳｉＮ膜１０５のうちｐ型ＡｌＧａＮ層１０６および高濃度ｐ型ＧａＮ層１０７の両側方に位置する領域の一部を開口する。その後、ＳｉＮ膜１０５が開口する領域のアンドープＡｌＧａＮ層１０４上に蒸着リフトオフ法などによりＴｉ層とＡｌ層からなるソース電極１０８及びドレイン電極１０９をそれぞれ形成し、Ｎ2雰囲気中６５０℃で基板の熱処理を行う。
続いて、図４（ｅ）に示すように、蒸着リフトオフ法などにより高濃度ｐ型ＧａＮ層１０７上にＰｄからなるゲート電極１１０を形成する。以上のようにして、本実施形態の窒化物半導体装置を作製することができる。
なお、本実施形態の窒化物半導体装置はサファイア基板の（０００１）面を主面として用いて作製されているが、これ以外の結晶面を主面としてもよい。あるいは、窒化物半導体を成長させることが可能なサファイア基板以外の基板を用いてもよい。
また、アンドープＡｌＧａＮ層１０４に代えてｎ型不純物が導入されたＡｌＧａＮ層を用いてもよい。
なお、アンドープＡｌＧａＮ層１０４はＡｌＧａＮの他にＡｌＮで構成されていてもよい。
（第２の実施形態）
図６は、本発明の第２の実施形態に係る窒化物半導体装置を示す断面図である。
図６は、本発明の第２の実施形態に係る窒化物半導体装置を示す断面図である。
同図に示すように、本実施形態の窒化物半導体装置は、例えば（０００１）面を主面とするサファイア基板６０１と、サファイア基板６０１の（０００１）面上に順に設けられた厚さ１００ｎｍのＡｌＮバッファ層６０２、厚さ２μｍのアンドープＧａＮ層６０３、厚さ２５ｎｍのアンドープＡｌＧａＮ層６０４、厚さが５ｎｍでＭｇがドーピングされた第１のｐ型ＡｌＧａＮ層６０５、厚さが１００ｎｍでＭｇがドーピングされた第２のｐ型ＡｌＧａＮ層６０７、及び厚さ５ｎｍの高濃度ｐ型ＧａＮ層６０８とを備えている。ここで、本実施形態の窒化物半導体装置では、アンドープＡｌＧａＮ層６０４、第１のｐ型ＡｌＧａＮ層６０５及び第２のｐ型ＡｌＧａＮ層６０７は、例えばＡｌ0.2Ｇａ0.8Ｎで構成されている。第１のｐ型ＡｌＧａＮ層６０５に導入されたＭｇの濃度は１×１０19ｃｍ-3程度であり、第２のｐ型ＡｌＧａＮ層６０７に導入されたＭｇの濃度は１×１０19ｃｍ-3程度である。
また、本実施形態の窒化物半導体装置は、高濃度ｐ型ＧａＮ層６０８とオーミック接合し、Ｐｄからなるゲート電極６１１と、アンドープＡｌＧａＮ層６０４とオーミック接合しＴｉ層とＡｌ層からなるソース電極６０９及びドレイン電極６１０と、ＳｉＮ膜６０６とを備えている。第１の実施形態の窒化物半導体装置と同様にゲート電極６１１と高濃度ｐ型ＧａＮ層６０８とがオーミック接合しているので、アンドープＧａＮ層とアンドープＡｌＧａＮ層６０４との界面に生じる２次元電子ガスと第１のｐ型ＡｌＧａＮ層６０５および第２のｐ型ＡｌＧａＮ層６０７とによって生じるｐｎ接合がゲート領域に形成される。そのため、ゲート電極と高濃度ｐ型ＧａＮ層とがショットキー接合する場合に比べてゲート電圧を大きくして駆動することが可能となる。
また、第１の実施形態の窒化物半導体装置と同様に、ゲート領域においてＳｉＮ膜６０６には開口部が形成されている。第２のｐ型ＡｌＧａＮ層６０７は、この開口部を埋めるように第１のｐ型ＡｌＧａＮ層６０５上に設けられているとともに、ＳｉＮ膜６０６の一部を覆っている。
本実施形態の窒化物半導体装置が第１の実施形態の窒化物半導体装置と異なっているのは、第２のｐ型ＡｌＧａＮ層６０７（図１でのｐ型ＡｌＧａＮ層１０６に相当）およびＳｉＮ膜６０６とアンドープＡｌＧａＮ層６０４との間に第１のｐ型ＡｌＧａＮ層６０５が設けられている点である。ＧａＮ系ＦＥＴでは、ドレイン電圧を大きくするとドレイン電流が減少するいわゆる電流コラプスがしばしば問題となる。しかしながら、本実施形態の窒化物半導体装置では、パッシベーション膜として機能するＳｉＮ膜６０６に加えて第１のｐ型ＡｌＧａＮ層６０５をアンドープＡｌＧａＮ層６０４上に形成することによって、より完全に電流コラプスを抑制することができる。これは半導体層である第１のｐ型ＡｌＧａＮ層６０５自体がパッシベーション膜として作用して、表面準位がチャネルに与える影響を緩和するためであると考えられる。
本実施形態の窒化物半導体装置を作製して動作させたところ、実際に電流コラプスは観察されなかった。
また、本実施形態の窒化物半導体装置では、第１のｐ型ＡｌＧａＮ層６０５の厚さが表面準位によって形成される空乏層（ＳｉＮ膜６０６と第１のｐ型ＡｌＧａＮ層６０５との界面から広がる空乏層）の厚さと同程度になっている。このため、ゲート領域以外の第１のｐ型ＡｌＧａＮ層６０５は表面空乏層によって完全に空乏化している。従って、ゲート領域の周辺では第１のｐ型ＡｌＧａＮ層６０５内に正孔は存在しなくなっている。そのため、アンドープＡｌＧａＮ層６０４とアンドープＧａＮ層６０３の界面に形成された２次元電子ガスの濃度は低下せず、チャネル抵抗を小さくすることができる。また、本実施形態の窒化物半導体装置は、ゲート領域に第２のｐ型ＡｌＧａＮ層６０７が設けられているのでノーマリオフとなっている。
なお、第１のｐ型ＡｌＧａＮ層６０５の厚さは表面空乏層の厚さよりも大きくてもよく、表面空乏層または第１のｐ型ＡｌＧａＮ層６０５とアンドープＡｌＧａＮ層６０４の接合によって形成される空乏層によって第１のｐ型ＡｌＧａＮ層６０５が完全に空乏化していればゲートリーク電流を発生させることなくトランジスタ動作が可能である。これに対し、表面空乏層のみで第１のｐ型ＡｌＧａＮ層６０５が完全に空乏化されていない場合、アンドープＡｌＧａＮ層６０４中にも空乏層が広がるため２次元電子ガスの濃度が低下し、チャネル抵抗が増加する。
また通常、窒化物半導体の再成長界面は一度大気に暴露されているため、ＧａやＡｌの酸化物が形成されると共にＣが残留し、結晶欠陥が形成されやすい。再成長界面がゲート領域のｐｎ接合界面であった場合、結晶欠陥によりｐｎ接合のビルトイン電圧が低下し、ゲートリーク電流が増大する可能性があるが、本実施形態の窒化物半導体装置では、再成長界面が第１のｐ型ＡｌＧａＮ層６０５と第２のｐ型ＡｌＧａＮ層６０７との界面となっているため、ゲートリーク電流を低減することができる。
次に、図６に示す本実施形態の窒化物半導体装置の製造方法の一例について説明する。
図７（ａ）〜（ｅ）は、本実施形態に係る窒化物半導体装置の製造方法を示す断面図である。
まず、図７（ａ）に示すように、サファイア基板６０１の（０００１）面上にＭＯＣＶＤ法により、厚さが１００ｎｍのＡｌＮバッファ層６０２、厚さ２μｍのアンドープＧａＮ層６０３、厚さ２５ｎｍのアンドープＡｌＧａＮ層６０４、厚さ５ｎｍの第１のｐ型ＡｌＧａＮ層６０５をこの順に形成する。
次に、図７（ｂ）に示すように、ＳｉＨ4、ＮＨ3及びＮ2を用いたＣＶＤ法により、例えば膜厚が５０ｎｍのＳｉＮ膜６０６をアンドープＡｌＧａＮ層６０４上に形成する。続いて、例えばフッ酸を用いたウェットエッチングによりゲート領域においてＳｉＮ膜６０６に開口を形成する。
次に、図７（ｃ）に示すように、ＭＯＣＶＤ法により厚さ１００ｎｍの第２のｐ型ＡｌＧａＮ層６０７及び厚さ５ｎｍの高濃度ｐ型ＧａＮ層６０８をＳｉＮ膜６０６の開口部が形成された第１のｐ型ＡｌＧａＮ層６０５上の領域に選択的に成長させる。この際に、ＳｉＮ膜６０６のマスク開口率を適宜（例えば４％以下に）調節して第２のｐ型ＡｌＧａＮ層６０７の成長レートを例えば１１μｍ／ｈｏｕｒにすることで、上面が鏡面となる第２のｐ型ＡｌＧａＮ層６０７を形成することができる。また、第２のｐ型ＡｌＧａＮ層６０７はＳｉＮ膜６０６の一部を覆うように設ける。
次いで、図７（ｄ）に示すように、例えばＣｌ2ガスを用いたＩＣＰドライエッチングなどによりＳｉＮ膜６０６及び第１のｐ型ＡｌＧａＮ層６０５のうち第２のｐ型ＡｌＧａＮ層６０７の両側方に位置する領域に開口を形成する。その後、その開口部にＴｉ層とＡｌ層からなるソース電極６０９及びドレイン電極６１０を形成し、Ｎ2雰囲気中６５０℃での熱処理を行う。
続いて、図７（ｅ）に示すように、高濃度ｐ型ＧａＮ層６０８上にＰｄからなるゲート電極６１１を形成する。以上のようにして、本実施形態の窒化物半導体装置を作製することができる。
本発明の電界効果トランジスタは、テレビ他の民生機器の電源回路等で用いられるパワートランジスタとして有用である。
１０１、６０１ サファイア基板
１０２、６０２ ＡｌＮバッファ層
１０３、６０３ アンドープＧａＮ層
１０４、６０４ アンドープＡｌＧａＮ層
１０５、６０６ ＳｉＮ膜
１０６ ｐ型ＡｌＧａＮ層
１０７、６０８ 高濃度ｐ型ＧａＮ層
１０８、６０９ ソース電極
１０９、６１０ ドレイン電極
１１０、６１１ ゲート電極
６０５ 第１のｐ型ＡｌＧａＮ層
６０６ 第２のｐ型ＡｌＧａＮ層
１０２、６０２ ＡｌＮバッファ層
１０３、６０３ アンドープＧａＮ層
１０４、６０４ アンドープＡｌＧａＮ層
１０５、６０６ ＳｉＮ膜
１０６ ｐ型ＡｌＧａＮ層
１０７、６０８ 高濃度ｐ型ＧａＮ層
１０８、６０９ ソース電極
１０９、６１０ ドレイン電極
１１０、６１１ ゲート電極
６０５ 第１のｐ型ＡｌＧａＮ層
６０６ 第２のｐ型ＡｌＧａＮ層
Claims (11)
- 基板と、
前記基板の上方に設けられた第１の窒化物半導体層と、
前記第１の窒化物半導体層の上に設けられ、前記第１の窒化物半導体よりもバンドギャップエネルギーが大きい第２の窒化物半導体層と、
前記第２の窒化物半導体層の上または上方に設けられ、少なくともゲート領域に開口部が形成された絶縁膜と、
ゲート領域に形成された前記開口部を埋めるように前記第２の窒化物半導体層の上または上方に設けられるとともに、前記絶縁膜の一部を覆うｐ型の第３の窒化物半導体層と、
前記第３の窒化物半導体層の上または上方に設けられたゲート電極とを備えていることを特徴とする窒化物半導体装置。 - 前記ゲート電極は、オーミック電極であることを特徴とする請求項１に記載の窒化物半導体装置。
- 前記第２の窒化物半導体層の上であって前記第３の窒化物半導体層の下に設けられたｐ型の第４の窒化物半導体層をさらに備えており、
前記絶縁膜は前記第４の窒化物半導体層の上に形成されていることを特徴とする請求項１または２に記載の窒化物半導体装置。 - 前記第４の窒化物半導体層の厚さが、前記第４の窒化物半導体層と前記絶縁膜との界面から前記第４の窒化物半導体層中に広がる空乏層の深さ以下であることを特徴とする請求項３または４に記載の窒化物半導体装置。
前記第４の窒化物半導体層が空乏化していること特徴とする請求項３に記載の窒化物半導体装置。 - ノーマリオフ型であることを特徴とする請求項１〜４のうちいずれか１つに記載の窒化物半導体装置。
- 前記第１の窒化物半導体はＧａＮで構成されており、
前記第２の窒化物半導体層はＡｌxＧａ1-xＮ（０＜ｘ≦１）で構成されており、
前記第３の窒化物半導体層はＡｌyＧａ1-yＮ（０≦ｙ≦１）で構成されており、
前記第４の窒化物半導体層はＡｌzＧａ1-zＮ（０≦ｚ≦１）で構成されていることを特徴とする請求項１〜５のうちいずれか１つに記載の窒化物半導体装置。 - 基板と、
前記基板の上方に設けられた第１の窒化物半導体層と、
前記第１の窒化物半導体層の上に設けられ、前記第１の窒化物半導体よりもバンドギャップエネルギーが大きい第２の窒化物半導体層と、
前記第２の窒化物半導体層の上に設けられたｐ型の第３の窒化物半導体層と、
前記第３の窒化物半導体層の上に設けられ、少なくともゲート領域に開口部が形成された絶縁膜と、
ゲート領域に形成された前記開口部を埋めるように前記第２の窒化物半導体層の上または上方に設けられたｐ型の第４の窒化物半導体層と、
前記第４の窒化物半導体層の上または上方に設けられたゲート電極とを備えていることを特徴とする窒化物半導体装置。 - 前記第３の窒化物半導体層の厚さが、前記第３の窒化物半導体層と前記絶縁膜との界面から前記第３の窒化物半導体層中に広がる空乏層の深さ以下であることを特徴とする請求項７に記載の窒化物半導体装置。
- 基板上に第１の窒化物半導体層を形成する工程（ａ）と、
前記第１の窒化物半導体層上に前記第１の窒化物半導体層よりもバンドギャップエネルギーの大きい第２の窒化物半導体層を形成する工程（ｂ）と、
前記第２の窒化物半導体層の上または上方に、ゲート領域に開口部が形成された絶縁膜を形成する工程（ｃ）と、
前記絶縁膜の前記開口部を埋めるように前記第２の窒化物半導体層の上または上方に窒化物半導体を堆積し、前記絶縁膜の一部を覆うｐ型の第３の窒化物半導体層を形成する工程（ｄ）と、
前記第３の窒化物半導体層の上または上方にゲート電極を形成する工程（ｅ）とを備えていることを特徴とする窒化物半導体装置の製造方法。 - 前記工程（ｃ）において、前記開口部を含む前記絶縁膜の全面積に対する前記開口部の面積の割合は４％以下であることを特徴とする請求項９に記載の窒化物半導体装置の製造方法。
- 前記工程（ｄ）では、第３の窒化物半導体層の成長レートを１１μｍ／ｈ以上にすることを特徴とする請求項９または１０に記載の窒化物半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006039404A JP2007220895A (ja) | 2006-02-16 | 2006-02-16 | 窒化物半導体装置およびその製造方法 |
| CNA2006101428619A CN101022128A (zh) | 2006-02-16 | 2006-10-30 | 氮化物半导体装置及其制作方法 |
| US11/595,966 US7576373B1 (en) | 2006-02-16 | 2006-11-13 | Nitride semiconductor device and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006039404A JP2007220895A (ja) | 2006-02-16 | 2006-02-16 | 窒化物半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007220895A true JP2007220895A (ja) | 2007-08-30 |
| JP2007220895A5 JP2007220895A5 (ja) | 2008-08-14 |
Family
ID=38497842
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006039404A Pending JP2007220895A (ja) | 2006-02-16 | 2006-02-16 | 窒化物半導体装置およびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7576373B1 (ja) |
| JP (1) | JP2007220895A (ja) |
| CN (1) | CN101022128A (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010064383A1 (ja) * | 2008-12-05 | 2010-06-10 | パナソニック株式会社 | 電界効果トランジスタ及びその製造方法 |
| WO2010092642A1 (ja) * | 2009-02-13 | 2010-08-19 | パナソニック株式会社 | 半導体装置 |
| JP2010539712A (ja) * | 2007-09-12 | 2010-12-16 | トランスフォーム インコーポレイテッド | Ｉｉｉ族窒化物双方向スイッチ |
| WO2011013306A1 (ja) * | 2009-07-28 | 2011-02-03 | パナソニック株式会社 | 半導体装置 |
| JP2011165763A (ja) * | 2010-02-05 | 2011-08-25 | Denso Corp | 半導体装置およびその製造方法 |
| JP2013004967A (ja) * | 2011-06-10 | 2013-01-07 | Internatl Rectifier Corp | エンハンスメント型ｉｉｉ−ｖ族高電子移動度トランジスタ（ｈｅｍｔ）および製造方法 |
| JP2013016786A (ja) * | 2011-07-04 | 2013-01-24 | Samsung Led Co Ltd | パワー素子およびその製造方法 |
| US8390029B2 (en) | 2008-03-21 | 2013-03-05 | Panasonic Corporation | Semiconductor device for reducing and/or preventing current collapse |
| JP2013074209A (ja) * | 2011-09-28 | 2013-04-22 | Fujitsu Ltd | 半導体装置の製造方法及び半導体装置 |
| JP2013207107A (ja) * | 2012-03-28 | 2013-10-07 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
| KR20160046154A (ko) * | 2014-10-20 | 2016-04-28 | 엘지전자 주식회사 | 질화갈륨계 반도체소자 및 그 제조방법 |
| CN106206295A (zh) * | 2016-07-15 | 2016-12-07 | 中国科学院微电子研究所 | GaN增强型器件制备方法及形成的GaN增强型器件 |
| JP2017055053A (ja) * | 2015-09-11 | 2017-03-16 | 株式会社東芝 | 半導体装置および半導体装置の製造方法 |
| CN107393958A (zh) * | 2017-04-25 | 2017-11-24 | 中国电子科技集团公司第五十五研究所 | 低导通电阻高阈值电压增强型GaN器件的制备方法 |
| KR101922121B1 (ko) * | 2012-10-09 | 2018-11-26 | 삼성전자주식회사 | 고전자 이동도 트랜지스터 및 그 제조방법 |
Families Citing this family (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4705412B2 (ja) * | 2005-06-06 | 2011-06-22 | パナソニック株式会社 | 電界効果トランジスタ及びその製造方法 |
| JP4755961B2 (ja) * | 2006-09-29 | 2011-08-24 | パナソニック株式会社 | 窒化物半導体装置及びその製造方法 |
| EP2084750A4 (en) | 2006-11-20 | 2010-12-22 | Panasonic Corp | SEMICONDUCTOR DEVICE AND ITS TRAINING METHOD |
| US7838904B2 (en) * | 2007-01-31 | 2010-11-23 | Panasonic Corporation | Nitride based semiconductor device with concave gate region |
| JP5032965B2 (ja) * | 2007-12-10 | 2012-09-26 | パナソニック株式会社 | 窒化物半導体トランジスタ及びその製造方法 |
| KR101666910B1 (ko) * | 2009-04-08 | 2016-10-17 | 이피션트 파워 컨버젼 코퍼레이션 | 증가형 ＧａＮ ＨＥＭＴ 장치 및 그 제조 방법 |
| US20110210377A1 (en) | 2010-02-26 | 2011-09-01 | Infineon Technologies Austria Ag | Nitride semiconductor device |
| US8895993B2 (en) * | 2011-01-31 | 2014-11-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Low gate-leakage structure and method for gallium nitride enhancement mode transistor |
| CN102856361B (zh) | 2011-06-29 | 2015-07-01 | 财团法人工业技术研究院 | 具有双面场板的晶体管元件及其制造方法 |
| JP2013105898A (ja) | 2011-11-14 | 2013-05-30 | Sumitomo Electric Device Innovations Inc | 半導体装置の製造方法 |
| CN102637723A (zh) | 2012-03-28 | 2012-08-15 | 华为技术有限公司 | GaN衬底、半导体器件及其制作方法 |
| CN108807526B (zh) * | 2012-04-20 | 2021-12-21 | 苏州晶湛半导体有限公司 | 增强型开关器件及其制造方法 |
| KR101922120B1 (ko) * | 2012-07-19 | 2018-11-26 | 삼성전자주식회사 | 고전자이동도 트랜지스터 및 그 제조방법 |
| JP6087552B2 (ja) * | 2012-09-21 | 2017-03-01 | トランスフォーム・ジャパン株式会社 | 化合物半導体装置及びその製造方法 |
| JP2014072427A (ja) * | 2012-09-28 | 2014-04-21 | Fujitsu Ltd | 半導体装置及び半導体装置の製造方法 |
| TWI567930B (zh) * | 2012-11-19 | 2017-01-21 | 台達電子工業股份有限公司 | 半導體裝置 |
| KR102036349B1 (ko) | 2013-03-08 | 2019-10-24 | 삼성전자 주식회사 | 고 전자이동도 트랜지스터 |
| US9773884B2 (en) * | 2013-03-15 | 2017-09-26 | Hrl Laboratories, Llc | III-nitride transistor with engineered substrate |
| KR102080745B1 (ko) * | 2013-04-16 | 2020-04-14 | 엘지전자 주식회사 | 질화물 반도체 소자 및 그 제조 방법 |
| CN104143592B (zh) * | 2013-05-10 | 2017-09-26 | 北大方正集团有限公司 | 一种氮化镓器件的加工方法和氮化镓器件 |
| KR102100928B1 (ko) * | 2013-10-17 | 2020-05-15 | 삼성전자주식회사 | 고전자 이동도 트랜지스터 |
| JP2015177063A (ja) * | 2014-03-14 | 2015-10-05 | 株式会社東芝 | 半導体装置 |
| DE102017210711A1 (de) | 2016-06-27 | 2017-12-28 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Halbleiterbauelement |
| JP2018182247A (ja) * | 2017-04-21 | 2018-11-15 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置の製造方法 |
| JP6725455B2 (ja) * | 2017-06-22 | 2020-07-22 | 株式会社東芝 | 半導体装置及びその製造方法 |
| GB2564482B (en) * | 2017-07-14 | 2021-02-10 | Cambridge Entpr Ltd | A power semiconductor device with a double gate structure |
| EP3442026B1 (en) * | 2017-08-11 | 2023-03-08 | IMEC vzw | Gate for an enhancement-mode transistor |
| JP6967024B2 (ja) * | 2019-02-04 | 2021-11-17 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US11955478B2 (en) | 2019-05-07 | 2024-04-09 | Cambridge Gan Devices Limited | Power semiconductor device with an auxiliary gate structure |
| CN112928161B (zh) * | 2019-12-06 | 2024-01-02 | 联华电子股份有限公司 | 高电子迁移率晶体管及其制作方法 |
| CN113224154B (zh) * | 2020-02-06 | 2023-08-08 | 联华电子股份有限公司 | 高电子迁移率晶体管及其制作方法 |
| WO2021208020A1 (en) * | 2020-04-16 | 2021-10-21 | Innoscience (Zhuhai) Technology Co., Ltd. | Semiconductor device and fabrication method thereof |
| WO2021217651A1 (en) | 2020-04-30 | 2021-11-04 | Innoscience (suzhou) Semiconductor Co., Ltd. | Semiconductor device and method for manufacturing the same |
| TWI775121B (zh) * | 2020-07-27 | 2022-08-21 | 世界先進積體電路股份有限公司 | 高電子遷移率電晶體 |
| US11316040B2 (en) | 2020-09-14 | 2022-04-26 | Vanguard International Semiconductor Corporation | High electron mobility transistor |
| EP4272254A4 (en) * | 2021-03-05 | 2024-03-06 | Huawei Tech Co Ltd | GALLIUM NITRIDE POWER TRANSISTOR |
| US20220376041A1 (en) * | 2021-04-12 | 2022-11-24 | Innoscience (Suzhou) Technology Co., Ltd. | Semiconductor device and method for manufacturing the same |
| CN113272970B (zh) * | 2021-04-12 | 2022-06-14 | 英诺赛科(苏州)科技有限公司 | 半导体器件及其制造方法 |
| CN113394285A (zh) * | 2021-06-28 | 2021-09-14 | 电子科技大学 | 一种具有ESD栅极防护的p-GaN HEMT器件 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11261053A (ja) * | 1998-03-09 | 1999-09-24 | Furukawa Electric Co Ltd:The | 高移動度トランジスタ |
| JP2003086608A (ja) * | 2001-09-14 | 2003-03-20 | Toshiba Corp | 電界効果トランジスタ及びその製造方法 |
| JP2004273486A (ja) * | 2003-03-05 | 2004-09-30 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| WO2005070009A2 (en) * | 2004-01-23 | 2005-08-04 | International Rectifier Corporation | Enhancement mode iii-nitride fet |
| JP2005243727A (ja) * | 2004-02-24 | 2005-09-08 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2005244072A (ja) * | 2004-02-27 | 2005-09-08 | Toshiba Corp | 半導体装置 |
| JP2006073802A (ja) * | 2004-09-02 | 2006-03-16 | Toshiba Corp | 窒化物含有半導体装置 |
| JP2007066979A (ja) * | 2005-08-29 | 2007-03-15 | Univ Meijo | トランジスタ、及びトランジスタにおける空乏層の制御方法 |
| JP2007109830A (ja) * | 2005-10-12 | 2007-04-26 | Univ Nagoya | 電界効果トランジスタ |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4507285B2 (ja) * | 1998-09-18 | 2010-07-21 | ソニー株式会社 | 半導体装置及びその製造方法 |
| JP2003133332A (ja) | 2001-10-24 | 2003-05-09 | Shin Etsu Handotai Co Ltd | 化合物半導体素子 |
| JP4077731B2 (ja) * | 2003-01-27 | 2008-04-23 | 富士通株式会社 | 化合物半導体装置およびその製造方法 |
| US20050189959A1 (en) | 2003-02-04 | 2005-09-01 | Microfabrica Inc. | Electrochemical fabrication process for forming multilayer multimaterial microprobe structures |
| JP2005086102A (ja) | 2003-09-10 | 2005-03-31 | Univ Nagoya | 電界効果トランジスタ、及び電界効果トランジスタの作製方法 |
-
2006
- 2006-02-16 JP JP2006039404A patent/JP2007220895A/ja active Pending
- 2006-10-30 CN CNA2006101428619A patent/CN101022128A/zh active Pending
- 2006-11-13 US US11/595,966 patent/US7576373B1/en active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11261053A (ja) * | 1998-03-09 | 1999-09-24 | Furukawa Electric Co Ltd:The | 高移動度トランジスタ |
| JP2003086608A (ja) * | 2001-09-14 | 2003-03-20 | Toshiba Corp | 電界効果トランジスタ及びその製造方法 |
| JP2004273486A (ja) * | 2003-03-05 | 2004-09-30 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| WO2005070009A2 (en) * | 2004-01-23 | 2005-08-04 | International Rectifier Corporation | Enhancement mode iii-nitride fet |
| JP2005243727A (ja) * | 2004-02-24 | 2005-09-08 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2005244072A (ja) * | 2004-02-27 | 2005-09-08 | Toshiba Corp | 半導体装置 |
| JP2006073802A (ja) * | 2004-09-02 | 2006-03-16 | Toshiba Corp | 窒化物含有半導体装置 |
| JP2007066979A (ja) * | 2005-08-29 | 2007-03-15 | Univ Meijo | トランジスタ、及びトランジスタにおける空乏層の制御方法 |
| JP2007109830A (ja) * | 2005-10-12 | 2007-04-26 | Univ Nagoya | 電界効果トランジスタ |
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010539712A (ja) * | 2007-09-12 | 2010-12-16 | トランスフォーム インコーポレイテッド | Ｉｉｉ族窒化物双方向スイッチ |
| US8390029B2 (en) | 2008-03-21 | 2013-03-05 | Panasonic Corporation | Semiconductor device for reducing and/or preventing current collapse |
| JP2010135641A (ja) * | 2008-12-05 | 2010-06-17 | Panasonic Corp | 電界効果トランジスタ及びその製造方法 |
| WO2010064383A1 (ja) * | 2008-12-05 | 2010-06-10 | パナソニック株式会社 | 電界効果トランジスタ及びその製造方法 |
| US8441035B2 (en) | 2008-12-05 | 2013-05-14 | Panasonic Corporation | Field effect transistor and method of manufacturing the same |
| WO2010092642A1 (ja) * | 2009-02-13 | 2010-08-19 | パナソニック株式会社 | 半導体装置 |
| JP2010186925A (ja) * | 2009-02-13 | 2010-08-26 | Panasonic Corp | 半導体装置 |
| US8405126B2 (en) | 2009-02-13 | 2013-03-26 | Panasonic Corporation | Semiconductor device |
| WO2011013306A1 (ja) * | 2009-07-28 | 2011-02-03 | パナソニック株式会社 | 半導体装置 |
| JP2011165763A (ja) * | 2010-02-05 | 2011-08-25 | Denso Corp | 半導体装置およびその製造方法 |
| JP2013004967A (ja) * | 2011-06-10 | 2013-01-07 | Internatl Rectifier Corp | エンハンスメント型ｉｉｉ−ｖ族高電子移動度トランジスタ（ｈｅｍｔ）および製造方法 |
| US8815666B2 (en) | 2011-07-04 | 2014-08-26 | Samsung Electronics Co., Ltd. | Power device and method for manufacturing the same |
| JP2013016786A (ja) * | 2011-07-04 | 2013-01-24 | Samsung Led Co Ltd | パワー素子およびその製造方法 |
| JP2013074209A (ja) * | 2011-09-28 | 2013-04-22 | Fujitsu Ltd | 半導体装置の製造方法及び半導体装置 |
| JP2013207107A (ja) * | 2012-03-28 | 2013-10-07 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
| KR101922121B1 (ko) * | 2012-10-09 | 2018-11-26 | 삼성전자주식회사 | 고전자 이동도 트랜지스터 및 그 제조방법 |
| KR20160046154A (ko) * | 2014-10-20 | 2016-04-28 | 엘지전자 주식회사 | 질화갈륨계 반도체소자 및 그 제조방법 |
| KR102268169B1 (ko) * | 2014-10-20 | 2021-06-23 | 엘지전자 주식회사 | 질화갈륨계 반도체소자 및 그 제조방법 |
| JP2017055053A (ja) * | 2015-09-11 | 2017-03-16 | 株式会社東芝 | 半導体装置および半導体装置の製造方法 |
| CN106206295A (zh) * | 2016-07-15 | 2016-12-07 | 中国科学院微电子研究所 | GaN增强型器件制备方法及形成的GaN增强型器件 |
| CN106206295B (zh) * | 2016-07-15 | 2019-04-09 | 中国科学院微电子研究所 | GaN增强型器件制备方法及形成的GaN增强型器件 |
| CN107393958A (zh) * | 2017-04-25 | 2017-11-24 | 中国电子科技集团公司第五十五研究所 | 低导通电阻高阈值电压增强型GaN器件的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7576373B1 (en) | 2009-08-18 |
| CN101022128A (zh) | 2007-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007220895A (ja) | 窒化物半導体装置およびその製造方法 | |
| US11699748B2 (en) | Normally-off HEMT transistor with selective generation of 2DEG channel, and manufacturing method thereof | |
| JP4755961B2 (ja) | 窒化物半導体装置及びその製造方法 | |
| JP4705412B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP5468768B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| US9401413B2 (en) | Semiconductor device | |
| JP5595685B2 (ja) | 半導体装置 | |
| JP4744109B2 (ja) | 半導体装置とその製造方法 | |
| JP5032965B2 (ja) | 窒化物半導体トランジスタ及びその製造方法 | |
| US8569797B2 (en) | Field effect transistor and method of manufacturing the same | |
| US8390029B2 (en) | Semiconductor device for reducing and/or preventing current collapse | |
| US20140141580A1 (en) | Transistor with enhanced channel charge inducing material layer and threshold voltage control | |
| WO2010109566A1 (ja) | 半導体装置及びその製造方法 | |
| JP5190923B2 (ja) | ＧａＮをチャネル層とする窒化物半導体トランジスタ及びその作製方法 | |
| JP2007019309A (ja) | トランジスタ及びその動作方法 | |
| US7821030B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP4474292B2 (ja) | 半導体装置 | |
| JP5691138B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| US9680001B2 (en) | Nitride semiconductor device | |
| JP2012227456A (ja) | 半導体装置 | |
| JP2011142358A (ja) | 窒化物半導体装置 | |
| JP2006114795A (ja) | 半導体装置 | |
| JP2011066464A (ja) | 電界効果トランジスタ | |
| JP2013239735A (ja) | 電界効果トランジスタ | |
| JP2015056413A (ja) | 窒化物半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080701 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080701 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120508 |