CN101022128A - 氮化物半导体装置及其制作方法 - Google Patents

氮化物半导体装置及其制作方法 Download PDF

Info

Publication number
CN101022128A
CN101022128A CNA2006101428619A CN200610142861A CN101022128A CN 101022128 A CN101022128 A CN 101022128A CN A2006101428619 A CNA2006101428619 A CN A2006101428619A CN 200610142861 A CN200610142861 A CN 200610142861A CN 101022128 A CN101022128 A CN 101022128A
Authority
CN
China
Prior art keywords
nitride semiconductor
semiconductor layer
mentioned
layer
nitride layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006101428619A
Other languages
English (en)
Inventor
引田正洋
柳原学
上田哲三
上本康裕
田中毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101022128A publication Critical patent/CN101022128A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/432—Heterojunction gate for field effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种能够获得充足电流密度的常非导通型氮化物半导体装置。在衬底(601)上依次形成氮化铝缓冲层(602)、非掺杂的氮化镓层(603)、非掺杂的氮化镓铝层(604)、第一p型氮化镓铝层(605)、第二p型氮化镓铝层(607)、高浓度p型氮化镓层(608)，且栅极电极(611)和高浓度p型氮化镓层进行欧姆接触。在非掺杂的氮化镓铝层上设有源极电极(609)及漏极电极(610)。在栅极区域形成了由非掺杂的氮化镓铝层和非掺杂的氮化镓层之间的界面上产生的2维电子气和第一p型氮化镓铝层及第二p型氮化镓铝层生成的pn结。还有，第二p型氮化镓铝层将氮化硅膜(606)的一部分覆盖住。

Description

氮化物半导体装置及其制作方法
技术领域
本发明，涉及一种能够适用于大功率晶体管的氮化物半导体装置，且此大功率晶体管是用于诸如电视机等家用电器的电源电路的。
背景技术
近年来，十分勇跃地展开对于作为高频大功率器件且使用了氮化镓(GaN)系列材料的电场效应晶体管(FET＝Field Effect Transistor)的研究。因为氮化镓等氮化物半导体材料能够与氮化铝(AlN)或氮化铟(InN)做成各种各样的混合晶体，所以和以往所使用的砷化镓(GaAs)等的砷系列半导体材料一样能够形成异质结。然而，在氮化物半导体层间形成的异质结中，即使在没有掺入杂质的状态下，在氮化物半导体层之间的界面也会产生由于自发极化或者极电极化而生成的高浓度载流子。因此，由氮化物半导体构成的电场效应晶体管，容易形成为耗尽型(常导通型)，而要得到增强型(常非导通型)的特性是很难的。
图8，是显示具有氮化镓铝(AlGaN)/氮化镓(GaN)异质结构造的以往电场效应晶体管的剖面图。
在此图所示的以往电场效应晶体管中，蓝宝石衬底1801上按照顺序依次形成了低温氮化镓缓冲层1802、非掺杂的氮化镓层1803、n型氮化镓铝层1804，在n型氮化镓铝层1804上形成了由钛(Ti)层及铝(Al)层构成的源极电极1805及漏极电极1806。由镍(Ni)层、铂(Pt)层及金(Au)层构成的栅极电极1807形成在源极电极1805及漏极电极1806之间。作为钝化膜，形成了氮化硅(SiN)膜1808。此电场效应晶体管，由于在非掺杂的氮化镓层1803和n型氮化镓铝层1804的异质界面生成高浓度2维电子气，所以在栅极电压为0V时仍有漏极电流流出，属于常导通型。
然而，现今在电力电子学市场上所使用的器件大部分都是常非导通型，即使对于氮化镓系列的氮化物半导体器件来说，更多需求的也是常非导通型。作为实现此常非导通的器件结构，在砷化镓系列以往的化合物半导体中，栅极上使用了pn结的结型电场效应晶体管(JFET＝Junction Field EffectTransistor)被提出并被加以应用(参照非专利文献1)。在结型电场效应晶体管结构中，由于在栅极上使用自建电势比肖特基结大的pn结，从而能够增大栅极起始电压(栅极电流开始流动的电压)，并能够减小栅极的漏电电流。还有最近，据报告称也有在氮化物半导体中探讨采用结型电场效应晶体管结构的研究例。(参照非专利文献2、专利文献1)。
(专利文献1)  日本专利公开2004-273486
(非专利文献1)  J.K.Abrokwah et al.，IEEE Transactions on ElectronDevices，vol.37，no.6，pp.1529-1531，1990.
(非专利文献2)  L.Zhang et al.，IEEE Transactions on Electron Device.s，vol.47，no.3，pp.507-511，2000.
(发明所要解决的课题)
然而，为了使以往的氮化镓系列电场效应晶体管成为常非导通型，则有必要降低n型氮化镓铝层中的铝的组成比，或者削薄n型氮化镓铝层降低极化电荷量，但获得大的电流密度和实现常非导通型的电场效应晶体管这两者却很难同时达成。
发明内容
鉴于上述的课题，本发明的目的在于：提供可应用于大功率晶体管，并能够获得充足电流密度的常非导通型氮化物半导体器件。
(解决课题的方法)
为了解决上述课题，本发明的第一氮化物半导体装置，包括：衬底；在衬底上方设置的第一氮化物半导体层；在第一氮化物半导体层上设置的，禁带能量比第一氮化物半导体层大的第二氮化物半导体层；在第二氮化物半导体层的上面或者上方设置的，至少在栅极区域形成了开口部的绝缘膜；以掩埋形成在栅极区域的开口部的形态在第二氮化物半导体层的上面或者上方设置的，并将绝缘膜的一部分覆盖住的p型第三氮化物半导体层；和在第三氮化物半导体层的上面或者上方设置的栅极电极。
根据此结构，因为在工作时第一氮化物半导体层和第二氮化物半导体层之间的界面上形成了2维电子气，所以在栅极区域能够形成pn结。因此，与以往的氮化物半导体装置相比，即使施加了很高的栅极电压也很难有栅极漏电电流流出，并能够获得很大的漏极电流。此时，栅极电极最好是欧姆电极。还有，因为作为钝化膜起作用的绝缘膜的一部分被第三氮化物半导体层覆盖，所以在施加了高漏极电压时可以缓和在漏极一侧的栅极区域端部形成的电场集中，并能够提高耐压性。还有，因为在覆盖住绝缘膜的部分(上部)，第三氮化物半导体层的平面面积与下部相比增大了，所以和没覆盖绝缘膜的时候相比，减小第三氮化物半导体层的电阻将成为可能。
还有，还包括在第二氮化物半导体层上且在第三氮化物半导体层下设置的p型第四氮化物半导体层，由于在第四氮化物半导体层上形成了绝缘膜，因此能够更加有效地抑制电流崩溃的发生。
第四氮化物半导体层也可以进行载流子耗尽。特别是，因为第四氮化物半导体层的厚度，如果是在从第四氮化物半导体层和绝缘膜之间的界面向第四氮化物半导体层中扩散的耗尽层的深度以下时，能够防止耗尽层向第二氮化物半导体层中扩散，所以可以防止在第一氮化物半导体层和第二氮化物半导体层之间的界面上形成的2维电子气浓度的降低，并能够减小沟道电阻。
在本发明的第一氮化物半导体装置中，第一氮化物半导体层可以由诸如GaN构成，第二氮化物半导体层可以由AlxGa1-xN(且，x为0＜x≤1)构成，第三氮化物半导体层可以由AlyGa1-yN(且，y为0≤y≤1)构成，第四氮化物半导体层可以由AlzGa1-zN(且，z为0≤z≤1)构成。
本发明的第二氮化物半导体装置，包括：衬底；在衬底上方设置的第一氮化物半导体层；在第一氮化物半导体层上设置的，禁带能量比第一氮化物半导体层大的第二氮化物半导体层；在第二氮化物半导体层上设置的p型第三氮化物半导体层；在第三氮化物半导体层上设置的，在栅极区域形成了开口部的绝缘膜；和以掩埋形成在栅极区域的开口部的形态在第二氮化物半导体层的上面或者上方设置的p型第四氮化物半导体层；以及在第四氮化物半导体层的上面或者上方设置的栅极电极。
由此，能够有效地抑制电流崩溃的发生。
本发明的氮化物半导体装置的制作方法，包括：在衬底上形成第一氮化物半导体层的工序(a)；在第一氮化物半导体层上形成禁带能量比第一氮化物半导体层大的第二氮化物半导体层的工序(b)；在第二氮化物半导体层的上面或者上方，形成栅极区域已形成了开口部的绝缘膜的工序(c)；以掩埋绝缘膜开口部的形态在第二氮化物半导体层的上面或者上方堆积氮化物半导体，形成将绝缘膜的一部分覆盖住的p型第三氮化物半导体层的工序(d)；和在第三氮化物半导体层的上面或者上方形成栅极电极的工序(e)。
特别是，由于开口部的面积与包括开口部的绝缘膜的整个面积之比在4％以下，所以第三氮化物半导体层的生长速度能够设定在规定值以上，并且形成上表面为镜面的第三氮化物半导体层将成为可能。还有，第三氮化物半导体层的生长速度最好在11微米/小时以上。
(发明的效果)
如以上所说明的那样，根据本发明的氮化物半导体器件，由于在栅极区域形成了pn结，所以能够实现栅极漏电电流小、并能够进行大电流工作的常非导通型氮化物半导体器件。还有，因为通过在位于栅极区域的氮化物半导体层上形成p型氮化物半导体层，可以抑制位于沟道上方的氮化物半导体层的厚度偏差，所以能够获得电流密度大、漏电电流低、耐压性高等稳定特性，并可以使生产效率得以提高。
附图说明
图1是显示本发明第一实施例所涉及的氮化物半导体装置的剖面图。
图2是位于第一实施例所涉及的氮化物半导体装置的栅极区域纵剖面上的能带图。
图3(a)、图3(b)分别显示的是在第一实施例所涉及的氮化物半导体装置中，栅极电压和漏极电流的关系图，及在固定了栅极电压时的漏极电流和漏极电压之间的关系图。
图4(a)～图4(e)是显示第一实施例所涉及的氮化物半导体装置制作方法的剖面图。
图5是显示将氮化硅膜作为掩模使用时的掩模开口率和氮化镓铝层的生长速度之间的关系图。
图6是显示本发明第二实施例所涉及的氮化物半导体装置的剖面图。
图7(a)～图7(e)是显示第二实施例所涉及的氮化物半导体装置制作方法的剖面图。
图8是显示具有氮化镓铝/氮化镓异质结构的以往电场效应晶体管的剖面图。
(符号说明)
101、601    蓝宝石衬底
102、602    氮化铝缓冲层
103、603    非掺杂的氮化镓层
104、604    非掺杂的氮化镓铝层
105、606    氮化硅膜
106         p型氮化镓铝层
107、608    高浓度p型氮化镓层
108、609    源极电极
109、610    漏极电极
110、611    栅极电极
605         第一p型氮化镓铝层
606         第二p型氮化镓铝层
具体实施方式
以下，关于本发明的实施例，在参照附图的同时加以说明。
(第一实施例)
图1是显示本发明第一实施例所涉及的氮化物半导体装置的剖面图。本实施例的氮化物半导体装置，是作为大功率晶体管使用的电场效应晶体管。
如图1所示的那样，本实施例的氮化物半导体装置，包括：用诸如(0001)面作为主面的蓝宝石衬底101；在蓝宝石衬底101的(0001)面上设置的厚度为100纳米的氮化铝缓冲层102；在氮化铝缓冲层102上设置的厚度为2微米的非掺杂的氮化镓层103；在非掺杂的氮化镓层103上设置的厚度为25纳米的非掺杂的氮化镓铝层104；在非掺杂的氮化镓铝层104的一部分上设置的厚度为100纳米的p型氮化镓铝层106；在p型氮化镓铝层106上设置的厚度为5纳米的高浓度p型氮化镓层107。在这里，所谓“非掺杂”的意思，是指没有有意识地注入杂质。
在p型氮化镓铝层106中掺杂浓度为1×1019cm-3左右的镁(Mg)，载流子浓度成为1×1018cm-3左右。在高浓度p型氮化镓层107中掺杂1×1020cm-3左右的镁。还有，在本实施例的氮化物半导体装置中，非掺杂的氮化镓铝层104及p型氮化镓铝层106，是由例如非掺杂的Al0.2Ga0.8N构成的。
在高浓度p型氮化镓层107上，设置有和高浓度p型氮化镓层107进行欧姆接触，且由钯(Pd)构成的栅极电极110。还有，在非掺杂的氮化镓铝层104上设置有形成了一部分开口的氮化硅膜105。并且，在形成了氮化硅膜105开口的区域且在非掺杂的氮化镓铝层104之上，设置了以夹持着p型氮化镓铝层106的形态配置的由钛层和铝层构成的源极电极108及漏极电极109。再者，在元件形成区域的周围，也可以注入诸如硼(B)等的离子，形成高电阻化的元件分离区域。
还有，本实施例的氮化物半导体装置的显著特征，是栅极区域上所形成的p型氮化镓铝层106，以掩盖氮化硅膜105开口部的形态被设置在非掺杂的氮化镓铝层104上的同时，并将氮化硅膜105的一部分覆盖住。在这里，所谓“栅极区域”的意思，是指从平面看到的氮化物半导体装置的栅极电极所形成的区域及其附近的区域。像这样，由于p型氮化镓铝层106的形态是将氮化硅膜105的一部分覆盖住，所以在漏极-源极间施加了高电压时，能够使位于p型氮化镓铝层106和氮化硅膜105重叠处的漏极一侧的栅极区域端部的电场集中问题得以缓解，并可以增大耐压性。
还有，由于在栅极区域所设置的p型氮化镓铝层106为T字型的剖面形状，所以能够减低p型氮化镓铝层106上部的电阻，进而可以使栅极电阻得以降低。
还有，本实施例的氮化物半导体装置的其他特征，在于因为栅极电极110和高浓度p型氮化镓层107进行欧姆接触，所以在栅极区域形成了由非掺杂的氮化镓铝层104和非掺杂的氮化镓层103之间的界面上形成的2维电子气和p型氮化镓铝层106生成的pn结。因为pn结所形成的薄膜比肖特基结所形成的薄膜厚，所以在本实施例的氮化物半导体装置中，即使在以往的基础上提高栅极电压也很难产生栅极漏电。
还有，在本实施例的氮化物半导体装置中，由于在栅极电极110的下面设置有很薄的高浓度p型氮化镓层107，所以在它和栅极电极110之间容易形成欧姆接触。一般来说，因为p型氮化镓系列半导体与p型砷化镓系列半导体相比很难形成欧姆接触，所以虽然设置高浓度p型氮化镓层107不是必须的，但还是最好设置高浓度p型氮化镓层107。还有，栅极电极110的材料最好是工作函数大的材料，除了钯以外，还能够使用镍等。还有，p型氮化镓铝层106和非掺杂的氮化镓铝层104中铝的组成也可以不相同，例如也可以设置p型氮化镓层用以代替p型氮化镓铝层106。
图2，是位于第一实施例所涉及的氮化物半导体装置的栅极区域纵剖面上的能带图。
如此图所示，非掺杂的氮化镓铝层104和非掺杂的氮化镓层103之间形成了非掺杂层之间的异质结，由于在两层间的界面上由于自发极化及极电极化生成了电荷，从而在导带端形成了沟槽。然而，在栅极区域里如图2所示的那样，由于在非掺杂的氮化镓铝层104上形成了p型氮化镓铝层106，所以非掺杂的氮化镓铝层104及非掺杂的氮化镓层103的能级上升，在非掺杂的氮化镓铝层104和非掺杂的氮化镓层103异质界面上的导带的沟槽所处位置要高于费米能级。其结果是，没有在栅极电极上施加偏压时栅极区域里将没有2维电子气形成，成为常非导通型状态。
另一方面，在栅极区域以外的元件形成区域里，因为在非掺杂的氮化镓铝层104上没有形成p型氮化镓铝层106，所以即使在没有施加栅极电压的状态时也形成了2维电子气。这样一来，由于在栅极区域以外的元件形成区域里通常有2维电子气生成，因此在栅极电极110上施加了正偏压时，源极-漏极间可以流过很大的电流。
还有，在本实施例的氮化物半导体装置的栅极区域里，在非掺杂的氮化镓铝层104上再次生成p型氮化镓铝层106时，与通过干蚀刻在栅极区域形成氮化物半导体层时的情况相比，能够抑制p型氮化镓铝层106的膜厚偏差。
图3(a)、图3(b)，分别显示的是在本实施例的氮化物半导体装置中，栅极电压和漏极电流的关系图，及在固定了栅极电压时的漏极电流和漏极电压之间的关系图。在这里，图3(a)显示的是漏极电压(施加在源极-漏极间的电压)为10V时的状态，图3(b)显示的是栅极电压(施加在栅极电极-源极电极间的电压)为0～2.5V时的状态。
从图3(a)中，可以看出本实施例的氮化物半导体装置，在阈值电压大约为0V时实现了常非导通。还有，因为栅极起始电压增大到3V左右，所以即使在栅极电极上施加2.5V的正偏压，也基本上没有栅极漏电电流流出，如图3(b)所示的那样，可以获得最大约为400毫安/毫米的漏极电流。
下面，关于制作图1所示的本实施例氮化物半导体装置的一种方法进行说明。图4(a)～图4(e)是显示本实施例所涉及的氮化物半导体装置制作方法的剖面图。
首先，如图4(a)所示的那样，按照金属有机化合物汽相淀积法(MOCVD＝Metal Organic Chemical Vapor Deposition)，在蓝宝石衬底101的(0001)面上依次形成了厚度为100纳米的氮化铝缓冲层102、厚度为2微米的非掺杂的氮化镓层103、厚度为25纳米的非掺杂的氮化镓铝层104。
然后，如图4(b)所示的那样，按照使用了硅烷(SiH4)、氨气(NH3)及氮气(N2)的化学汽相沉积法(CVD＝Chemical Vapor Deposition)，在非掺杂的氮化镓铝层104上形成了例如膜厚为50纳米的氮化硅膜105。其次，按照使用了例如氢氟酸的湿蚀刻，在位于栅极区域的氮化硅膜105上形成了开口。
然后，如图4(c)所示的那样，将氮化硅膜105作为掩模按照金属有机化合物汽相淀积法在衬底的栅极区域上有选择地生成了厚度为100纳米的p型氮化镓铝层106及厚度为5纳米的高浓度p型氮化镓层107。此时，通过在从非掺杂的氮化镓铝层104的露出部分上到位于栅极区域内的氮化硅膜105的上面形成p型氮化镓铝层106及高浓度p型氮化镓层107，从而形成了这样一个形态，即p型氮化镓铝层106的一部分将氮化硅膜105的一部分覆盖住。
图5是显示将氮化硅膜作为掩模使用时的掩模开口率和氮化镓铝层的生长速度之间的关系图。还有，所谓的“掩模开口率”，是指开口部的面积与成为掩模层且包括了开口部的整个面积之比。
如此图所示的那样，氮化镓铝层的生长速度很大程度上依存于掩模开口率，掩模开口率越小生长速度就越大。并且，当氮化镓铝层的生长速度很低时，无法获得上表面很平整的氮化镓铝层，而氮化镓铝层的生长速度一旦设定在11微米/小时以上的话就能够获得上表面成为镜面的氮化镓铝层。还有，在所进行的图5实验中的掩模形成条件里，掩模开口率在大约4％以下(且比0％大)的时候在氮化镓铝层上能够再生出上表面为镜面的氮化镓铝层。还有，生长速度如果在大约11微米/小时以上的话即使氮化镓铝层的生成条件变化，也可以使氮化镓铝层的上表面成为镜面。
其后，如图4(d)所示的那样，按照使用了例如四氟化碳(CF4)气体的反应离子刻蚀(RIE＝Reactive Ion Etching)等的干蚀刻等，将氮化硅膜105中位于p型氮化镓铝层106及高浓度p型氮化镓层107两侧区域的一部分进行开口。然后，在位于氮化硅膜105开口区域的非掺杂的氮化镓铝层104上按照蒸镀去除法等分别形成由钛层和铝层构成的源极电极108及漏极电极109，并在氮气环境中用650摄氏度的温度进行衬底的热处理。
紧接着，如图4(e)所示的那样，按照蒸镀去除法等在高浓度p型氮化镓层107上形成由钯构成的栅极电极110。按照以上的方法，能够制作出本实施例的氮化物半导体装置。
再者，本实施例的氮化物半导体装置是以蓝宝石衬底的(0001)面作为主面进行制作的，也可以用这以外的结晶面作为主面。或者，除了蓝宝石衬底以外，也可以使用能够生成氮化物半导体的其他衬底。
还有，也可以用导入了n型杂质的氮化镓铝层来代替非掺杂的氮化镓铝层104。
再者，除氮化镓铝之外，非掺杂的氮化镓铝层104也可以由氮化铝构成。
(第二实施例)
图6，是显示本发明第二实施例所涉及的氮化物半导体装置的剖面图。
如此图所示的那样，本实施例的氮化物半导体装置，包括：用诸如(0001)面作为主面的蓝宝石衬底601；在蓝宝石衬底601的(0001)面上依次设置的厚度为100纳米的氮化铝缓冲层602、厚度为2微米的非掺杂的氮化镓层603、厚度为25纳米的非掺杂的氮化镓铝层604、厚度为5纳米且掺杂了镁的第一p型氮化镓铝层605、厚度为100纳米且掺杂了镁的第二p型氮化镓铝层607及厚度为5纳米的高浓度p型氮化镓层608。在这里，本实施例的氮化物半导体装置中，非掺杂的氮化镓铝层604、第一p型氮化镓铝层605及第二p型氮化镓铝层607，是由例如Al0.2Ga0.8N构成的。第一p型氮化镓铝层605中所注入的镁的浓度为1×1019cm-3左右，第二p型氮化镓铝层607中所注入的镁的浓度为1×1019cm-3左右。
还有，本实施例的氮化物半导体装置，包括：与高浓度p型氮化镓层608进行欧姆接触，且由钯构成的栅极电极611；与非掺杂的氮化镓铝层604进行欧姆接触，且由钛层和铝层构成的源极电极609及漏极电极610；和氮化硅膜606。因为与第一实施例的氮化物半导体装置相同，栅极电极611和高浓度p型氮化镓层608进行的是欧姆接触，所以在栅极区域形成了pn结，此pn结是由在非掺杂的氮化镓层和非掺杂的氮化镓铝层604之间的界面上形成的2维电子气和第一p型氮化镓铝层605及第二p型氮化镓铝层607生成的。因此，与栅极电极和高浓度p型氮化镓层之间形成肖特基接触时的状态相比，能够增大栅极电压进行工作。
还有，与第一实施例的氮化物半导体装置相同，在栅极区域处的氮化硅膜606上形成了开口部。第二p型氮化镓铝层607，以掩盖此开口部的形态被设置在第一p型氮化镓铝层605上的同时，并将氮化硅膜606的一部分覆盖住。
本实施例的氮化物半导体装置与第一实施例的氮化物半导体装置的差异是：在第二p型氮化镓铝层607(相当于图1中的p型氮化镓铝层106)及氮化硅膜606和非掺杂的氮化镓铝层604之间设置了第一p型氮化镓铝层605。在氮化镓系列的电场效应晶体管中，屡屡出现的问题是：一旦增大漏极电压就会导致漏极电流减少，即所谓的电流崩溃问题。然而，在本实施例的氮化物半导体装置中，由于在非掺杂的氮化镓铝层604上不仅形成了作为钝化膜起作用的氮化硅膜606，还形成了第一p型氮化镓铝层605，所以能够更好地抑制电流崩溃。这可以解释成，是因为作为半导体层的第一p型氮化镓铝层605自身作为钝化膜起到了作用，缓解了表面态对于沟道所产生的影响。
在制作好本实施例的氮化物半导体装置并使其工作时，实际上并没有观察到电流崩溃。
还有，在本实施例的氮化物半导体装置中，第一p型氮化镓铝层605的厚度与由于表面态形成的耗尽层(从氮化硅膜606和第一p型氮化镓铝层605之间的界面扩散开的耗尽层)的厚度大致相同。因此，栅极区域以外的第一p型氮化镓铝层605由于表面耗尽层而完全实现了载流子耗尽。因此，在位于栅极区域周边的第一p型氮化镓铝层605里的空穴将消失。由此，非掺杂的氮化镓铝层604和非掺杂的氮化镓层603之间的界面上所形成的2维电子气的浓度在没有下降的情况下，就能够减小沟道电阻。还有，本实施例的氮化物半导体装置，因为在栅极区域设置了第二p型氮化镓铝层607，所以将成为常非导通型。
再者，第一p型氮化镓铝层605的厚度也可以比表面耗尽层的厚度大，如果由于表面耗尽层或者第一p型氮化镓铝层605和非掺杂的氮化镓铝层604的接触所形成的耗尽层，而使第一p型氮化镓铝层605完全实现了载流子耗尽，则能够使晶体管在不发生栅极漏电电流的情况下进行工作。与此相对，只是表面耗尽层而第一p型氮化镓铝层605没有完全实现载流子耗尽时，因为在非掺杂的氮化镓铝层604中也有扩散的耗尽层，所以导致2维电子气的浓度降低，沟道电阻增加。
还有通常来说，因为氮化物半导体的再生界面将一度被暴露在空气中，因此在形成镓、铝氧化物的同时残留有碳(C)，将很容易形成结晶缺陷。当再生界面是栅极区域的pn结界面时，由于结晶缺陷则有可能发生pn结的自建电压下降、栅极漏电电流增大，而在本实施例的氮化物半导体装置中，由于再生界面是第一p型氮化镓铝层605和第二p型氮化镓铝层607之间的界面，所以能够降低栅极漏电电流。
下面，关于图6所示的本实施例氮化物半导体装置的一种制作方法进行说明。图7(a)～图7(e)，是显示本实施例所涉及的氮化物半导体装置制作方法的剖面图。
首先，如图7(a)所示的那样，按照金属有机化合物汽相淀积法，在蓝宝石衬底601的(0001)面上依次形成厚度为100纳米的氮化铝缓冲层602、厚度为2微米的非掺杂的氮化镓层603、厚度为25纳米的非掺杂的氮化镓铝层604、厚度为5纳米的第一p型氮化镓铝层605。
然后，如图7(b)所示的那样，按照使用了硅烷、氨气及氮气的化学汽相沉积法，在非掺杂的氮化镓铝层604上形成了例如膜厚为50纳米的氮化硅膜606。其次，按照使用了例如氢氟酸的湿蚀刻，在位于栅极区域的氮化硅膜606上形成了开口。
然后，如图7(c)所示的那样，按照金属有机化合物汽相淀积法在形成了氮化硅膜606开口部的第一p型氮化镓铝层605上的区域有选择地生成了厚度为100纳米的第二p型氮化镓铝层607及厚度为5纳米的高浓度p型氮化镓层608。此时，通过适当调节氮化硅膜606的掩模开口率(例如4％以下)将第二p型氮化镓铝层607的生长速度设定在例如11微米/小时，从而可以形成上表面成为镜面的第二p型氮化镓铝层607。还有，第二p型氮化镓铝层607可将氮化硅膜606的一部分覆盖住。
其后，如图7(d)所示的那样，按照使用了例如氯气(Cl2)气体的感应耦合等离子体干蚀刻等，在氮化硅膜606及第一p型氮化镓铝层605中位于第二p型氮化镓铝层607两侧的区域形成了开口。然后，在此开口部形成了由钛层和铝层构成的源极电极609及漏极电极610，并在氮气环境中用650摄氏度的温度进行热处理。
紧接着，如图7(e)所示的那样，在高浓度p型氮化镓层608上形成了由钯构成的栅极电极611。按照以上的方法，能够制作出本实施例的氮化物半导体装置。
(产业上的利用可能性)
本发明的电场效应晶体管，作为在电视机及其他家用电器的电源电路等所使用的大功率晶体管是很有用的。

Claims (11)

1.一种氮化物半导体装置，其特征在于：
包括：
衬底；
第一氮化物半导体层，设置在上述衬底的上方；
第二氮化物半导体层，设置在上述第一氮化物半导体层的上面，且禁带能量比上述第一氮化物半导体层大；
绝缘膜，设置在上述第二氮化物半导体层的上面或者上方，且至少在栅极区域形成了开口部；
第三氮化物半导体层，为p型半导体层，以掩埋形成在栅极区域的上述开口部的形态设置在上述第二氮化物半导体层的上面或者上方，并将上述绝缘膜的一部分覆盖住；
栅极电极，设置在上述第三氮化物半导体层的上面或者上方。
2.根据权利要求1所述的氮化物半导体装置，其特征在于：
上述栅极电极，是欧姆电极。
3.根据权利要求1所述的氮化物半导体装置，其特征在于：
还包括第四氮化物半导体层，该第四氮化物半导体层为p型半导体层，设置在上述第二氮化物半导体层的上面且在上述第三氮化物半导体层的下面，并且
上述绝缘膜，是在上述第四氮化物半导体层的上面形成的。
4.根据权利要求3所述的氮化物半导体装置，其特征在于：
上述第四氮化物半导体层的厚度，是在从上述第四氮化物半导体层和上述绝缘膜之间的界面向上述第四氮化物半导体层中扩散的耗尽层的深度以下。
5.根据权利要求1～4中任意一项所述的氯化物半导体装置，其特征在于：
上述的氮化物半导体装置，是常非导通型。
6.根据权利要求1所述的氮化物半导体装置，其特征在于：
上述的第一氮化物半导体层是由GaN构成的，
上述的第二氮化物半导体层是由AlxGa1-xN构成的，且0＜X≤1，
上述的第三氮化物半导体层是由AlyGa1-yN构成的，且0≤y≤1，
上述的第四氮化物半导体层是由AlzGa1-zN构成的，且0≤z≤1。
7.一种氮化物半导体装置，其特征在于：
包括：
衬底；
第一氮化物半导体层，设置在上述衬底的上方；
第二氮化物半导体层，设置在上述第一氮化物半导体层的上面，且禁带能量比上述第一氮化物半导体层大；
第三氮化物半导体层，为p型半导体层，设置在上述第二氮化物半导体层的上面；
绝缘膜，设置在上述第三氮化物半导体层的上面，至少在栅极区域形成了开口部；
第四氮化物半导体层，为p型半导体层，以掩埋形成在栅极区域的上述开口部的形态设置在上述第二氮化物半导体层的上面或者上方；
栅极电极，设置在上述第四氮化物半导体层的上面或者上方。
8.根据权利要求7所述的氮化物半导体装置，其特征在于：
上述第三氮化物半导体层的厚度，是在从上述第三氮化物半导体层和上述绝缘膜之间的界面向上述第三氮化物半导体层中扩散的耗尽层的深度以下。
9.一种氮化物半导体装置的制作方法，其特征在于：
包括：
工序a，在衬底上形成第一氮化物半导体层；
工序b，在上述第一氮化物半导体层上形成禁带能量比上述第一氮化物半导体层大的第二氮化物半导体层；
工序c，在上述第二氮化物半导体层的上面或者上方形成栅极区域已形成了开口部的绝缘膜；
工序d，以掩埋上述绝缘膜的上述开口部的形态在上述第二氮化物半导体层的上面或者上方堆积氮化物半导体，形成将上述绝缘膜的一部分覆盖住的p型第三氮化物半导体层；
工序e，在上述第三氮化物半导体层的上面或者上方形成栅极电极。
10.根据权利要求9所述的氮化物半导体装置的制作方法，其特征在于：
在上述工序c中，上述开口部的面积与包括上述开口部的上述绝缘膜的整个面积之比在4％以下。
11.根据权利要求9或10所述的氮化物半导体装置的制作方法，其特征在于：
在上述工序d中，第三氮化物半导体层的生长速度设定在11微米/小时以上。
CNA2006101428619A 2006-02-16 2006-10-30 氮化物半导体装置及其制作方法 Pending CN101022128A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006039404 2006-02-16
JP2006039404A JP2007220895A (ja) 2006-02-16 2006-02-16 窒化物半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
CN101022128A true CN101022128A (zh) 2007-08-22

Family

ID=38497842

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006101428619A Pending CN101022128A (zh) 2006-02-16 2006-10-30 氮化物半导体装置及其制作方法

Country Status (3)

Country Link
US (1) US7576373B1 (zh)
JP (1) JP2007220895A (zh)
CN (1) CN101022128A (zh)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102388441A (zh) * 2009-04-08 2012-03-21 宜普电源转换公司 增强型GaN高电子迁移率晶体管器件及其制备方法
CN102623490A (zh) * 2011-01-31 2012-08-01 台湾积体电路制造股份有限公司 用于氮化镓增强型晶体管的低栅极-泄漏结构和方法
CN102637723A (zh) * 2012-03-28 2012-08-15 华为技术有限公司 GaN衬底、半导体器件及其制作方法
CN102709321A (zh) * 2012-04-20 2012-10-03 程凯 增强型开关器件及其制造方法
CN103681833A (zh) * 2012-09-21 2014-03-26 富士通株式会社 化合物半导体器件及其制造方法
CN103715248A (zh) * 2012-09-28 2014-04-09 富士通株式会社 半导体器件以及用于制造半导体器件的方法
CN103824845A (zh) * 2012-11-19 2014-05-28 台达电子工业股份有限公司 半导体装置
CN104143592A (zh) * 2013-05-10 2014-11-12 北大方正集团有限公司 一种氮化镓器件的加工方法和氮化镓器件
CN104916679A (zh) * 2014-03-14 2015-09-16 株式会社东芝 半导体装置
CN109119471A (zh) * 2017-06-22 2019-01-01 株式会社东芝 半导体装置及其制造方法
CN111095531A (zh) * 2017-07-14 2020-05-01 剑桥企业有限公司 具有辅助栅极结构的功率半导体器件
CN113224154A (zh) * 2020-02-06 2021-08-06 联华电子股份有限公司 高电子迁移率晶体管及其制作方法
CN113394285A (zh) * 2021-06-28 2021-09-14 电子科技大学 一种具有ESD栅极防护的p-GaN HEMT器件
US11316040B2 (en) 2020-09-14 2022-04-26 Vanguard International Semiconductor Corporation High electron mobility transistor
TWI775121B (zh) * 2020-07-27 2022-08-21 世界先進積體電路股份有限公司 高電子遷移率電晶體
WO2022183503A1 (en) * 2021-03-05 2022-09-09 Huawei Technologies Co., Ltd. Gallium nitride power transistor
WO2022217435A1 (en) * 2021-04-12 2022-10-20 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
US11955478B2 (en) 2019-05-07 2024-04-09 Cambridge Gan Devices Limited Power semiconductor device with an auxiliary gate structure

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4705412B2 (ja) * 2005-06-06 2011-06-22 パナソニック株式会社 電界効果トランジスタ及びその製造方法
JP4755961B2 (ja) * 2006-09-29 2011-08-24 パナソニック株式会社 窒化物半導体装置及びその製造方法
US8203376B2 (en) 2006-11-20 2012-06-19 Panasonic Corporation Semiconductor device and method for driving the same
US7838904B2 (en) * 2007-01-31 2010-11-23 Panasonic Corporation Nitride based semiconductor device with concave gate region
EP2188842B1 (en) * 2007-09-12 2015-02-18 Transphorm Inc. Iii-nitride bidirectional switches
JP5032965B2 (ja) * 2007-12-10 2012-09-26 パナソニック株式会社 窒化物半導体トランジスタ及びその製造方法
JP2009231508A (ja) 2008-03-21 2009-10-08 Panasonic Corp 半導体装置
JP5468768B2 (ja) * 2008-12-05 2014-04-09 パナソニック株式会社 電界効果トランジスタ及びその製造方法
JP5457046B2 (ja) 2009-02-13 2014-04-02 パナソニック株式会社 半導体装置
JP5595685B2 (ja) * 2009-07-28 2014-09-24 パナソニック株式会社 半導体装置
JP5499744B2 (ja) * 2010-02-05 2014-05-21 株式会社デンソー 半導体装置およびその製造方法
US20110210377A1 (en) * 2010-02-26 2011-09-01 Infineon Technologies Austria Ag Nitride semiconductor device
US8604486B2 (en) * 2011-06-10 2013-12-10 International Rectifier Corporation Enhancement mode group III-V high electron mobility transistor (HEMT) and method for fabrication
CN102856361B (zh) 2011-06-29 2015-07-01 财团法人工业技术研究院 具有双面场板的晶体管元件及其制造方法
KR20130004760A (ko) * 2011-07-04 2013-01-14 삼성전자주식회사 파워소자 및 이의 제조방법
JP5784440B2 (ja) * 2011-09-28 2015-09-24 トランスフォーム・ジャパン株式会社 半導体装置の製造方法及び半導体装置
JP2013105898A (ja) 2011-11-14 2013-05-30 Sumitomo Electric Device Innovations Inc 半導体装置の製造方法
JP2013207107A (ja) * 2012-03-28 2013-10-07 Fujitsu Ltd 化合物半導体装置及びその製造方法
KR101922120B1 (ko) * 2012-07-19 2018-11-26 삼성전자주식회사 고전자이동도 트랜지스터 및 그 제조방법
KR101922121B1 (ko) * 2012-10-09 2018-11-26 삼성전자주식회사 고전자 이동도 트랜지스터 및 그 제조방법
KR102036349B1 (ko) 2013-03-08 2019-10-24 삼성전자 주식회사 고 전자이동도 트랜지스터
US9773884B2 (en) * 2013-03-15 2017-09-26 Hrl Laboratories, Llc III-nitride transistor with engineered substrate
KR102080745B1 (ko) * 2013-04-16 2020-04-14 엘지전자 주식회사 질화물 반도체 소자 및 그 제조 방법
KR102100928B1 (ko) * 2013-10-17 2020-05-15 삼성전자주식회사 고전자 이동도 트랜지스터
KR102268169B1 (ko) * 2014-10-20 2021-06-23 엘지전자 주식회사 질화갈륨계 반도체소자 및 그 제조방법
JP2017055053A (ja) * 2015-09-11 2017-03-16 株式会社東芝 半導体装置および半導体装置の製造方法
DE102017210711A1 (de) 2016-06-27 2017-12-28 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Halbleiterbauelement
CN106206295B (zh) * 2016-07-15 2019-04-09 中国科学院微电子研究所 GaN增强型器件制备方法及形成的GaN增强型器件
JP2018182247A (ja) * 2017-04-21 2018-11-15 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
CN107393958A (zh) * 2017-04-25 2017-11-24 中国电子科技集团公司第五十五研究所 低导通电阻高阈值电压增强型GaN器件的制备方法
EP3442026B1 (en) * 2017-08-11 2023-03-08 IMEC vzw Gate for an enhancement-mode transistor
TWI791888B (zh) * 2018-09-11 2023-02-11 美商美國亞德諾半導體公司 增強模式化合物半導體場效電晶體、半導體裝置、以及製造增強模式半導體裝置之方法
JP6967024B2 (ja) * 2019-02-04 2021-11-17 株式会社東芝 半導体装置及びその製造方法
CN112928161B (zh) * 2019-12-06 2024-01-02 联华电子股份有限公司 高电子迁移率晶体管及其制作方法
WO2021208020A1 (en) * 2020-04-16 2021-10-21 Innoscience (Zhuhai) Technology Co., Ltd. Semiconductor device and fabrication method thereof
CN113875019B (zh) 2020-04-30 2024-07-02 英诺赛科(苏州)半导体有限公司 半导体器件以及制造半导体器件的方法
CN113287200B (zh) * 2021-04-12 2022-07-08 英诺赛科(苏州)科技有限公司 半导体器件及其制造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11261053A (ja) * 1998-03-09 1999-09-24 Furukawa Electric Co Ltd:The 高移動度トランジスタ
JP4507285B2 (ja) * 1998-09-18 2010-07-21 ソニー株式会社 半導体装置及びその製造方法
JP2003086608A (ja) * 2001-09-14 2003-03-20 Toshiba Corp 電界効果トランジスタ及びその製造方法
JP2003133332A (ja) 2001-10-24 2003-05-09 Shin Etsu Handotai Co Ltd 化合物半導体素子
JP4077731B2 (ja) * 2003-01-27 2008-04-23 富士通株式会社 化合物半導体装置およびその製造方法
US20050189959A1 (en) 2003-02-04 2005-09-01 Microfabrica Inc. Electrochemical fabrication process for forming multilayer multimaterial microprobe structures
JP2004273486A (ja) * 2003-03-05 2004-09-30 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2005086102A (ja) 2003-09-10 2005-03-31 Univ Nagoya 電界効果トランジスタ、及び電界効果トランジスタの作製方法
US7382001B2 (en) * 2004-01-23 2008-06-03 International Rectifier Corporation Enhancement mode III-nitride FET
JP2005243727A (ja) * 2004-02-24 2005-09-08 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP4041075B2 (ja) * 2004-02-27 2008-01-30 株式会社東芝 半導体装置
JP4002918B2 (ja) * 2004-09-02 2007-11-07 株式会社東芝 窒化物含有半導体装置
JP5299805B2 (ja) * 2005-08-29 2013-09-25 学校法人 名城大学 トランジスタ
JP2007109830A (ja) * 2005-10-12 2007-04-26 Univ Nagoya 電界効果トランジスタ

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102388441B (zh) * 2009-04-08 2014-05-07 宜普电源转换公司 增强型GaN高电子迁移率晶体管器件及其制备方法
CN102388441A (zh) * 2009-04-08 2012-03-21 宜普电源转换公司 增强型GaN高电子迁移率晶体管器件及其制备方法
US8890168B2 (en) 2009-04-08 2014-11-18 Efficient Power Conversion Corporation Enhancement mode GaN HEMT device
CN102623490A (zh) * 2011-01-31 2012-08-01 台湾积体电路制造股份有限公司 用于氮化镓增强型晶体管的低栅极-泄漏结构和方法
CN102637723A (zh) * 2012-03-28 2012-08-15 华为技术有限公司 GaN衬底、半导体器件及其制作方法
WO2013143289A1 (zh) * 2012-03-28 2013-10-03 华为技术有限公司 GaN衬底、半导体器件及其制作方法
US9653588B2 (en) 2012-03-28 2017-05-16 Huawei Technologies Co., Ltd. GaN substrate, semiconductor device and method for fabricating GaN substrate and semiconductor device
US9812540B2 (en) 2012-04-20 2017-11-07 Enkris Semiconductor, Inc. Enhanced switch device and manufacturing method therefor
CN102709321A (zh) * 2012-04-20 2012-10-03 程凯 增强型开关器件及其制造方法
CN108807526A (zh) * 2012-04-20 2018-11-13 苏州晶湛半导体有限公司 增强型开关器件及其制造方法
CN108807526B (zh) * 2012-04-20 2021-12-21 苏州晶湛半导体有限公司 增强型开关器件及其制造方法
CN103681833A (zh) * 2012-09-21 2014-03-26 富士通株式会社 化合物半导体器件及其制造方法
CN103715248A (zh) * 2012-09-28 2014-04-09 富士通株式会社 半导体器件以及用于制造半导体器件的方法
CN103824845A (zh) * 2012-11-19 2014-05-28 台达电子工业股份有限公司 半导体装置
CN104143592A (zh) * 2013-05-10 2014-11-12 北大方正集团有限公司 一种氮化镓器件的加工方法和氮化镓器件
CN104143592B (zh) * 2013-05-10 2017-09-26 北大方正集团有限公司 一种氮化镓器件的加工方法和氮化镓器件
CN104916679A (zh) * 2014-03-14 2015-09-16 株式会社东芝 半导体装置
CN109119471B (zh) * 2017-06-22 2021-07-30 株式会社东芝 半导体装置及其制造方法
CN109119471A (zh) * 2017-06-22 2019-01-01 株式会社东芝 半导体装置及其制造方法
CN111095531A (zh) * 2017-07-14 2020-05-01 剑桥企业有限公司 具有辅助栅极结构的功率半导体器件
CN111095531B (zh) * 2017-07-14 2024-04-02 剑桥氮化镓器件有限公司 具有辅助栅极结构的功率半导体器件
US11955478B2 (en) 2019-05-07 2024-04-09 Cambridge Gan Devices Limited Power semiconductor device with an auxiliary gate structure
CN113224154A (zh) * 2020-02-06 2021-08-06 联华电子股份有限公司 高电子迁移率晶体管及其制作方法
CN113224154B (zh) * 2020-02-06 2023-08-08 联华电子股份有限公司 高电子迁移率晶体管及其制作方法
TWI775121B (zh) * 2020-07-27 2022-08-21 世界先進積體電路股份有限公司 高電子遷移率電晶體
US11316040B2 (en) 2020-09-14 2022-04-26 Vanguard International Semiconductor Corporation High electron mobility transistor
WO2022183503A1 (en) * 2021-03-05 2022-09-09 Huawei Technologies Co., Ltd. Gallium nitride power transistor
WO2022217435A1 (en) * 2021-04-12 2022-10-20 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
CN113394285A (zh) * 2021-06-28 2021-09-14 电子科技大学 一种具有ESD栅极防护的p-GaN HEMT器件

Also Published As

Publication number Publication date
US7576373B1 (en) 2009-08-18
JP2007220895A (ja) 2007-08-30

Similar Documents

Publication Publication Date Title
CN101022128A (zh) 氮化物半导体装置及其制作方法
US11699748B2 (en) Normally-off HEMT transistor with selective generation of 2DEG channel, and manufacturing method thereof
CN110034186B (zh) 基于复合势垒层结构的iii族氮化物增强型hemt及其制作方法
CN101689561B (zh) 高压GaN基异质结晶体管的终止结构和接触结构
US11888052B2 (en) Semiconductor device and manufacturing method thereof employing an etching transition layer
CN102292801B (zh) 场效应晶体管及其制造方法
CN103337516B (zh) 增强型开关器件及其制造方法
CN104704608B (zh) 氮化物半导体结构物
CN101009324A (zh) 氮化物半导体装置
CN102194866A (zh) 场效应晶体管
CN110112215B (zh) 兼具栅介质与刻蚀阻挡功能结构的功率器件及制备方法
KR102080745B1 (ko) 질화물 반도체 소자 및 그 제조 방법
CN102318047A (zh) 半导体装置及其制造方法
US20170263701A1 (en) Semiconductor device and manufacturing method of the same
CN102239551A (zh) 场效应晶体管以及其制造方法
CN101689563A (zh) 高电压GaN基异质结晶体管结构及其形成方法
CN110875387A (zh) 半导体器件和用于形成半导体器件的方法
CN106024879A (zh) 半导体器件和制造半导体器件的方法
CN107086243A (zh) 具有宽带隙材料与硅材料复合的u‑mosfet
CN111799326B (zh) 一种新型二维电子气浓度调控的晶体管结构及制作方法
CN210897283U (zh) 一种半导体器件
CN110767752A (zh) 一种新型结构的底部沟槽栅极GaN-MOSFET器件及其制备方法
JP2012230991A (ja) 半導体装置
CA3093906C (en) Semiconductor device and manufacturing method thereof
Kim et al. High performance in a normally-off Al2O3/GaN MOSFET based on an AlGaN/GaN heterostructure with a p-GaN buffer layer

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication