CN102239551A - 场效应晶体管以及其制造方法 - Google Patents

场效应晶体管以及其制造方法 Download PDF

Info

Publication number
CN102239551A
CN102239551A CN2009801485789A CN200980148578A CN102239551A CN 102239551 A CN102239551 A CN 102239551A CN 2009801485789 A CN2009801485789 A CN 2009801485789A CN 200980148578 A CN200980148578 A CN 200980148578A CN 102239551 A CN102239551 A CN 102239551A
Authority
CN
China
Prior art keywords
semiconductor layer
nitride semiconductor
gan layer
effect transistor
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009801485789A
Other languages
English (en)
Inventor
引田正洋
石田秀俊
上田哲三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN102239551A publication Critical patent/CN102239551A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明的目的在于提供一种既能够使阈值电压上升又能够实现低导通电阻化的场效应晶体管以及其制造方法，本发明的场效应晶体管包括：未掺杂GaN层(103)；未掺杂AlGaN层(104)，被形成在未掺杂GaN层(103)上，且比未掺杂GaN层(103)的带隙能大；未掺杂GaN层(105)，被形成在未掺杂AlGaN层(104)上；未掺杂AlGaN层(106)，被形成在未掺杂GaN层(105)上，且比未掺杂GaN层(105)的带隙能大；p型GaN层(107)，被形成在未掺杂AlGaN层(106)的凹部内；栅电极(110)，被形成在p型GaN层上；源电极(108)以及漏电极(109)，被形成在栅电极(110)的两侧的区域；在未掺杂GaN层(103)以及未掺杂AlGaN层(104)的异质结界面形成有沟道。

Description

场效应晶体管以及其制造方法
技术领域
本发明涉及场效应晶体管以及其制造方法，尤其涉及由III族氮化物半导体构成的场效应晶体管以及其制造方法。
背景技术
近些年，作为电源开关器件，采用氮化镓(GaN)系材料的场效应晶体管(FET：Field Effect Transistor)的研究被广泛推广。GaN等氮化物半导体材料由于能够制造氮化铝(AlN)以及氮化铟(InN)等各种混合晶体，因此能够与以往的砷化镓(GaAs)等砷系半导体材料同样制造异质结。尤其是在氮化物半导体的异质结中，即使在没有掺杂的状态下，也会出现因自发极化和压电极化而在该异质结界面中发生高浓度的载体的特征。其结果是，在以氮化物半导体材料来制造FET的情况下，FET容易成为耗尽型(常通型)，而难于成为增强型(常断型)的特性。然而，在现在的工业电子学市场所使用的器件基本上是常断型，至于采用了GaN系的氮化物半导体材料的FET，也被要求为常断型。
作为实现常断型的FET的方法有，通过深挖栅极部而使阈值电压向正的方向偏移的方法(例如参照非专利文献1)，以及通过在蓝宝石衬底的(10-12)面上制作FET，而不使在氮化物半导体的结晶生长方向上发生极化电场的方法等(例如参照非专利文献2)。并且，作为实现常断型FET的良好结构曾经被提出了，在栅极部形成p型的GaN层的结型场效应晶体管(JFET：Junction Field Effect Transistor)(例如参照专利文献1)。
图7示出了专利文献1的JFET的截面图。
在该JFET中，在由蓝宝石构成的衬底601上依次形成有：AlN缓冲层602、未掺杂GaN层603、未掺杂AlGaN势垒层604、p型GaN层605。并且，在p型GaN层605上形成有栅电极608、在未掺杂AlGaN势垒层604上形成有源电极606以及漏电极607。
在该JFET中，在未掺杂GaN层603与未掺杂AlGaN势垒层604的异质结界面发生的压电极化，由在未掺杂AlGaN势垒层604与p型GaN层605的异质结界面发生的压电极化抵消。据此，能够使栅电极608正下方的二维电子气浓度降低，并能够实现常断特性。并且，通过将比肖特基势垒大的内建势垒(built-in potential)的pn结用于栅极，从而具有的优点是，能够使栅极上升电压增高，并且即使施加正的栅极电压也能够使栅极漏电流变小。
(现有技术文献)
(专利文献)
专利文献1 日本 特开2005-244072号公报
(非专利文献)
非专利文献1 T.Kawasaki et al，Solid State Devices and Materials 2005tech.digest pp206.
非专利文献2 M.Kuroda et al，Solid State Devices and Materials 2005tech.digest pp470.
发明概要
发明所解决的技术问题
然而，在以往的JFET中为了使阈值电压向正的方向增大，则需要减少未掺杂AlGaN势垒层604的Al组成比，或者使未掺杂AlGaN势垒层604变薄，减少极化电荷量，并减少二维电子气浓度。在这种情况下所出现的问题是，在使阈值电压上升(向正的方向增大)的同时，栅源电极间以及栅漏电极间的沟道电阻也会增加，从而导通电阻也增加。
并且，在发明人员实际制作上述的JFET之时所发现的问题是，在使栅极断开，施加高的漏极电压之后立即使栅极导通时，与不施加高的漏极电压而使栅极断开的情况相比，发生漏极电流减少、导通电阻增大的现象，即发生所谓的电流崩塌现象。因电流崩塌而导致的导通电阻的增大，对于被施加了高的漏极电压的功率晶体管而言成为重大的问题。
发明内容
因此，本发明鉴于上述问题，第一个目的在于提供一种能够使阈值电压的提高与低导通电阻化这两者均得以实现的场效应晶体管以及其制造方法。
并且，本发明的第二个目的在于提供一种抑制了电流崩塌的场效应晶体管以及其制造方法。
解决技术问题所采用的手段
为了解决上述的问题，本发明的场效应晶体管为结型，包括：第一导电型的第一氮化物半导体层；第一导电型的第二氮化物半导体层，被形成在所述第一氮化物半导体层上，并且带隙能比所述第一氮化物半导体层大；第一导电型的第三氮化物半导体层，被形成在所述第二氮化物半导体层上；第一导电型的第四氮化物半导体层，被形成在所述第三氮化物半导体层上，并且带隙能比所述第三氮化物半导体层大；第二导电型的第五半导体层，被形成在所述第四氮化物半导体层中所设置的凹部内；栅电极，被形成在所述第五半导体层上；以及源电极以及漏电极，被形成在所述栅电极的两侧的区域；在所述第一氮化物半导体层以及所述第二氮化物半导体层的异质结界面形成有沟道。
根据此构成，不仅在第一氮化物半导体层与第二氮化物半导体层之间的异质结界面，而且在第三氮化物半导体层与第四氮化物半导体层之间的异质结界面也形成沟道。即，在栅源电极间以及栅漏电极间，除了以往的形成沟道的二维电子气以外，还在表面侧形成二维电子气。因此，能够降低薄膜电阻，并且能够降低导通电阻。而且，由于能够有选择性地使栅电极正下方的二维电子气浓度比除此之外的区域的二维电子气浓度小，因此能够使阈值电压向正方向增大。其结果是，能够使导通电阻的降低与阈值电压的上升这双方得以实现。
并且，与以往的JFET相比较，由于栅漏电极间的沟道能够远离于场效应晶体管的表面，因此降低表面能级对沟道的影响。其结果是，能够抑制因表面能级而引起的电流崩塌。
在此，最好是，所述凹部，贯通所述第三氮化物半导体层以及所述第四氮化物半导体层的异质结界面。尤其最好是，所述凹部，贯通所述第三氮化物半导体层以及所述第四氮化物半导体层，并到达所述第二氮化物半导体层的表面；作为所述凹部的底面的所述第二氮化物半导体层的表面，与所述第二氮化物半导体层以及所述第三氮化物半导体层的界面为同一面。
根据此构成，由于能够根据第二氮化物半导体层的膜厚以及Al组成比来决定阈值电压，因此能够容易地控制阈值电压。
并且，最好是，所述场效应晶体管还包括第六氮化物半导体层，该第六氮化物半导体层被形成在所述第二氮化物半导体层与所述第五半导体层之间。尤其最好是，所述第二氮化物半导体层与所述第六氮化物半导体层之间的晶格常数的差，比所述第二氮化物半导体层与所述第五半导体层之间的晶格常数的差小。
根据此构成，能够使第五半导体层的结晶性提高，并能够降低栅极漏电流。
并且，最好是，所述场效应晶体管还包括第一导电型的第七氮化物半导体层以及第一导电型的第八氮化物半导体层，所述第七氮化物半导体层被形成在所述第四氮化物半导体层上，所述第八氮化物半导体层被形成在所述第七氮化物半导体层上，并且带隙能比所述第七氮化物半导体层大。
根据此构成，在栅源电极间以及栅漏电极间，由于能够形成两个表面侧的沟道，因此能够进一步降低沟道电阻，并且能够进一步降低导通电阻。
并且，最好是，所述源电极以及所述漏电极，分别与所述第一氮化物半导体层以及所述第二氮化物半导体层的异质结界面、和所述第三氮化物半导体层以及所述第四氮化物半导体层的异质结界面接触。
根据此构成，能够降低源电极以及漏电极的接触电阻。
并且，最好是，所述场效应晶体管是常断型晶体管。
根据此构成，能够实现一种使阈值电压上升以及低导通电阻化双方均能够实现的常断型的FET。
并且，本发明的场效应晶体管的制造方法包括以下工序：第一生长工序，在第一氮化物半导体层上，依次使第一导电型或未掺杂的第二氮化物半导体层、第一导电型或未掺杂的第三氮化物半导体层、以及第一导电型或未掺杂的第四氮化物半导体层外延生长，所述第二氮化物半导体层的带隙能比所述第一氮化物半导体层大，所述第四氮化物半导体层的带隙能比所述第三氮化物半导体层大；凹部形成工序，选择性地去除所述第四氮化物半导体层的一部分，从而形成凹部；第二生长工序，在所述凹部内使第二导电型的第五半导体层外延生长；以及栅极形成工序，在所述第五半导体层上形成栅电极。
通过这样的方法，能够制造一种既能够使阈值电压上升又能够实现低导通电阻化，并且能够抑制电流崩塌的场效应晶体管。
在此，最好是，在所述凹部形成工序中，利用比所述第三氮化物半导体层的蚀刻速度慢的所述第二氮化物半导体层的蚀刻速度这种蚀刻方法，来去除通过去除所述第四氮化物半导体层而露出的所述第三氮化物半导体层。
根据此方法，能够在对第三氮化物半导体层进行蚀刻，并使第二氮化物半导体层的表面露出之时，不使第二氮化物半导体层被蚀刻。因此，能够正确地控制栅电极正下方的第二氮化物半导体层的膜厚。
发明效果
如以上说明所示，通过本发明的场效应晶体管以及其制造方法，能够实现一种能够使阈值电压的提高与低导通电阻化这两者均得以实现的常断型的FET以及其制造方法。同时，能够实现一种抑制了电流崩塌的常断型的FET以及其制造方法。
附图说明
图1是示出本发明的实施例1所涉及的JFET的结构的截面图。
图2A是该实施例所涉及的JFET的栅电极正下方的能带的图。
图2B是该实施例所涉及的JFET的栅源电极间以及栅漏电极间的能带的图。
图3是用于说明该实施例所涉及的JFET的制造方法的截面图。
图4是示出该实施例所涉及的JFET的变形例的结构的截面图。
图5是示出本发明的实施例2所涉及的JFET的结构的截面图。
图6是示出该实施例所涉及的JFET的变形例的结构的截面图。
图7是示出以往的例子中所涉及的JFET的结构的截面图。
具体实施方式
以下，参照附图对本发明的实施例所涉及的场效应晶体管以及其制造方法进行说明。
(实施例1)
图1是示出本发明的实施例1所涉及的JFET的结构的截面图。
如该图所示，本实施例的JFET是常断型的FET，包括：在由蓝宝石构成的衬底101的(0001)面上的厚度为100nm的AlN缓冲层102、厚度为2μm的未掺杂GaN(氮化镓)层103、厚度为10nm且Al组成比为15％的未掺杂AlGaN层104、厚度为20nm的未掺杂GaN层105、厚度为25nm且Al组成比为25％的未掺杂AlGaN层106、以及厚度为100nm的p型GaN层107。在p型GaN层107上形成有栅电极110，在栅电极110的两侧的区域中形成有源电极108以及漏电极109。在此，“未掺杂”意味着杂质不是被有意图地混入。
在未掺杂AlGaN层104、未掺杂GaN层105以及未掺杂AlGaN层106的源极-漏极区域中被形成有凹部(图1的B)，该凹部从未掺杂AlGaN层106表面贯通未掺杂AlGaN层106、未掺杂GaN层105以及未掺杂AlGaN层104，从而到达未掺杂GaN层103。并且，源极-漏极区域意味着被形成有源电极108以及漏电极109的区域。
在未掺杂GaN层105以及未掺杂AlGaN层106的栅极区域被形成有凹部(图1的A)，该凹部从未掺杂AlGaN层106表面贯通未掺杂AlGaN层106以及未掺杂GaN层105，而到达未掺杂AlGaN层104。换而言之，形成了贯通未掺杂AlGaN层106以及未掺杂GaN层105的异质结界面的凹部(图1的A)。作为凹部(图1的A)的底面的未掺杂AlGaN层104的表面，与未掺杂AlGaN层104以及未掺杂GaN层105的界面为同一个面。并且，在此所谓的同一个面是指，相对于未掺杂AlGaN层104的表面，由于蚀刻的精度而允许相差数nm左右。p型GaN层107以填塞未掺杂GaN层105以及未掺杂AlGaN层106的凹部(图1的A)的形式，而被形成在栅极区域。并且，栅极区域意味着形成有栅电极110以及p型GaN层107的区域。
在未掺杂AlGaN层106、未掺杂GaN层105以及未掺杂AlGaN层104的凹部(图1的B)内被设置有由Ti层和Al层构成的源电极108以及漏电极109，该源电极108以及漏电极109被设置在未掺杂GaN层103上，并与未掺杂AlGaN层104以及未掺杂GaN层103的异质结界面，和未掺杂GaN层105以及未掺杂AlGaN层106的异质结界面在横方向上接触。像这样通过以与二维电子气直接接触的形式来形成源电极108以及漏电极109，从而能够降低电极与半导体层之间的接触电阻。并且，p型GaN层107上被设置有，由与p型GaN层107欧姆接触的Pd(钯)构成的栅电极110。
p型GaN层107的大部分被掺杂有1×1019cm-3左右的Mg(镁)，成为1×1018cm-3左右的载体浓度，在从p型GaN层107的与栅电极110相接合的面开始10nm左右的范围部分中，被掺杂有浓度为1×1020cm-3左右的Mg。
p型GaN层107被形成在靠近源电极108一侧的位置上。这是为了通过使栅电极110与漏电极109之间的距离增大，来缓和在施加高的漏极电压时所产生的电场，以提高晶体管的击穿耐压。
并且，未掺杂GaN层103是本发明的第一氮化物半导体层的一个例子，未掺杂AlGaN层104是本发明的第二氮化物半导体层的一个例子，未掺杂GaN层105是本发明的第三氮化物半导体层的一个例子，未掺杂AlGaN层106是本发明的第四氮化物半导体层的一个例子，p型GaN层107是本发明的第五半导体层的一个例子。并且，n型是本发明的第一导电型的一个例子，p型是本发明的第二导电型的一个例子。
图2A示出了本实施例所涉及的JFET的栅电极110正下方的能带图。
在栅极偏置电压为零的情况下，在未掺杂AlGaN层104与未掺杂GaN层103的异质结界面不发生二维电子气，成为常断型。为了实现常断特性，并想进一步使阈值电压成为正的较大的值，则希望未掺杂AlGaN层104的Al组成比比较小，膜厚比较薄。
图2B是本实施例所涉及的JFET的栅源电极间以及栅漏电极间的能带图。
在栅极偏置电压为零的情况下，在未掺杂AlGaN层104与未掺杂GaN层103之间的异质结界面发生二维电子气，在形成沟道(称为主体侧沟道)的同时，由于在未掺杂AlGaN层106与未掺杂GaN层105之间的异质结界面也发生二维电子气，因此在表面侧也形成沟道(称为表面侧沟道)。在栅源电极间以及栅漏电极间，由于在主体侧与表面侧形成两个沟道，因此降低了总的沟道电阻。虽然在两个沟道之间存在位垒，但由于隧道效应电子能够移动，因此表面侧沟道的电子也能够作为漏极电流的一部分。因此，在栅源电极间以及栅漏电极间被降低了的沟道电阻部分的导通电阻能够得以降低。
为了能够以更高的效率使电子发生在表面侧沟道，降低沟道电阻，或者为了更有效地将表面侧沟道的电子导入到主体侧沟道，最好是使未掺杂AlGaN层106的Al的组成比大于未掺杂AlGaN层104的Al的组成比，而且，最好是使未掺杂AlGaN层106的膜厚比未掺杂AlGaN层104的膜厚厚。
并且，与以往的JFET相比较，由于栅漏电极间的主体侧沟道远离JFET表面，因此能够降低因表面能级给沟道带来的影响。其结果是，能够抑制因表面能级而导致的电流崩塌。
电流崩塌的原因可以考虑到因表面能级而俘获的电子造成的。在图7所示的以往的JFET的情况下，在栅极断开时若施加数十V左右的高漏极偏置电压，则因由未掺杂AlGaN势垒层604的表面能级俘获的电子，而栅极-漏极间的二维电子气也被耗尽化。由表面能级俘获的电子的放出时间与捕获时间相比由于比较慢，因此在使栅极导通之后栅极-漏极之间的耗尽层变大。因此，可以考虑到沟道不能完全导通，沟道电阻增大。
另外，在具有未掺杂AlGaN层106以及未掺杂GaN层105的本实施例的JFET中，主体侧沟道与JFET表面的距离变大。因此，在断开栅极时施加了高漏极偏置电压的情况下，栅极-漏极间的二维电子气也不会被耗尽。因此，即使在栅极刚刚被导通，沟道也会全开，沟道电阻不会增大。
以下，对本发明所涉及的JFET的制造方法进行说明。
图3是用于说明本实施例所涉及的JFET的制造方法的截面图。
首先，如图3(a)所示，利用金属有机化学气相淀积(MOCVD：MetalOrganic Chemical Vapor Deposition)法，在衬底101的(0001)面上，依次外延生长AlN缓冲层102、未掺杂GaN层103、未掺杂AlGaN层104、未掺杂GaN层105、以及未掺杂AlGaN层106。
接着，如图3(b)所示，在栅极区域中，例如通过ICP(Inductive-CoupledPlasma：电导耦合等离子体)蚀刻等干蚀刻，有选择地除去未掺杂ALGaN层106以及未掺杂GaN层105的一部分，从而在未掺杂GaN层105以及未掺杂ALGaN层106形成成为栅凹(gate recess)部的凹部(图3(b)的A)。此时，例如在未掺杂AlGaN层106仅利用氯气来进行蚀刻，在未掺杂GaN层105的蚀刻中途通过切换为添加了氧气的选择性干法蚀刻(selective dryetching)，从而希望进行比未掺杂GaN层105的速度慢的未掺杂AlGaN层104的蚀刻。这样，通过采用比未掺杂GaN层105的蚀刻速度慢的未掺杂AlGaN层104的蚀刻速度的蚀刻方法，即通过采用选择性蚀刻来对未掺杂GaN层105进行蚀刻，从而能够去除未掺杂GaN层105的蚀刻残留物，并且能够几乎不使未掺杂AlGaN层104被蚀刻，形成再现性良好的栅极区域的凹部。其结果是，由于能够抑制栅电极110的正下方的未掺杂AlGaN层104的膜厚的不均匀性，因此能够提高阈值电压的再现性。
接着，如图3(c)所示，利用MOCVD法，在未掺杂AlGaN层106以及未掺杂GaN层105的栅极区域的凹部内的未掺杂AlGaN层104上，使p型GaN层107外延生长。另外，也可以利用由硅氧化膜等绝缘膜构成的掩膜，使p型GaN层107仅在栅极区域生长。在这种情况下，能够省略对p型GaN层107进行蚀刻的工序。
接着，如图3(d)所示，通过利用在氯气中添加了氧气的ICP干蚀刻等，从而对被形成在p型GaN层107的栅极区域以外的区域的部分进行选择性的去除。
接着，如图3(e)所示，例如通过利用了氯气的ICP蚀刻等，在源极-漏极区域中，对未掺杂AlGaN层106、未掺杂GaN层105、未掺杂AlGaN层104以及未掺杂GaN层103的一部分进行选择性地去除，从而形成成为欧姆凹(Ohmic recess)的凹部(图3(e)的B)。
接着，如图3(f)所示，在欧姆凹部形成Ti层和Al层之后，在氮气氛中进行650℃的热处理，形成源电极108以及漏电极109。接着，在p型GaN层107上形成由钯(Pd)构成的栅电极110。
如以上所述，通过本实施例的JFET，在栅源电极间以及栅漏电极间形成主体侧沟道和表面侧沟道这两个沟道。在使未掺杂AlGaN层104的Al组成比减少，或者使未掺杂AlGaN层104变薄，来提高阈值电压的情况下，主体侧沟道的沟道电阻增加，结果是导通电阻增加。不过，增加的部分由表面侧沟道的沟道电阻的降低而被弥补，这样从整体上来看，能够降低导通电阻。因此，能够使阈值电压的提高和低导通电阻化均得以实现。
并且，通过本实施例的JFET，由于在露出的JFET表面和主体侧沟道之间形成未掺杂AlGaN层106以及未掺杂GaN层105，因此主体侧沟道与JFET表面的距离增大。因此，能够降低因表面能级造成的影响，并且能够抑制因表面能级带来的电流崩塌。
(变形例)
在此，对本实施例中的变形例进行说明。
图4是本变形例所涉及的JFET的结构的截面图。对于图4中与图1相同的构成要素赋予相同的符号，并省略详细说明。
本变形例的JFET与图1的JFET的不同之处是，在p型GaN层107与未掺杂AlGaN层104之间具有厚度为5nm的未掺杂AlGaN层401。未掺杂AlGaN层401是与未掺杂AlGaN层104的晶格常数相同的层。因此，未掺杂AlGaN层104与未掺杂AlGaN层401之间的晶格常数的差，比未掺杂AlGaN层104与p型GaN层107之间的晶格常数的差小。根据此构成，在制造过程中露出到表面的成为再生长面的、未掺杂GaN层105以及未掺杂AlGaN层106的栅极区域的凹部内的未掺杂AlGaN层104表面的结晶性能够得到提高。其结果是，能够使p型GaN层107的结晶性提高，能够降低栅极漏电流。
另外，未掺杂AlGaN层401是本发明的第六氮化物半导体层的一个例子。
本变形例的JFET是通过在图3所示的JFET的制造方法中的图3(c)所示的外延生长的工序中，使未掺杂AlGaN层401和p型GaN层107，在未掺杂GaN层105以及未掺杂AlGaN层106的栅极区域的凹部内的未掺杂AlGaN层104上按顺序生长而得到的。由于缓和了该外延生长中的栅极区域的基础层与生长层的晶格常数的不调和性，并使结晶性更好的p型GaN层107生长，因此未掺杂AlGaN层401的Al组成比或者与未掺杂AlGaN层104的Al组成比相同，或者比其小。
(实施例2)
图5是本发明的实施例2所涉及的JFET的构造的截面图。
如图5所示，本实施例的JFET与实施例1的JFET的不同之处是，在栅源电极间以及栅漏电极间具有由未掺杂AlGaN层502以及未掺杂GaN层501形成的异质结界面。具体而言，与实施例1的JFET的不同之处是，在未掺杂AlGaN层106上具有未掺杂GaN层501，在未掺杂GaN层501上具有未掺杂AlGaN层502。据此，在栅源电极间以及栅漏电极间进一步形成表面侧沟道，由于形成了两个，因此能够进一步降低沟道电阻，并能够进一步降低导通电阻。此时，源电极108以及漏电极109，与未掺杂GaN层501以及未掺杂AlGaN层502的异质结界面在横方向上接触。
另外，未掺杂GaN层501是本发明的第七氮化物半导体层的一个例子，未掺杂AlGaN层502是本发明的第八氮化物半导体层的一个例子。
并且，在p型GaN层107与未掺杂AlGaN层104之间被设置有未掺杂AlGaN层502之处与实施例1的JFET不同。未掺杂AlGaN层104与未掺杂AlGaN层502之间的晶格常数的差，比未掺杂AlGaN层104与p型GaN层107之间的晶格常数的差小。因此，能够提高p型GaN层107的结晶性，并能够降低栅极漏电流。
另外，在本实施例的JFET中，虽然未掺杂AlGaN层502被形成在p型GaN层107与未掺杂AlGaN层104之间，不过，也可以是图6所示的截面图的构成。
以上，对本发明的场效应晶体管以及其制造方法，根据实施例进行了说明，不过本发明并非受这些实施例所限。在不超脱本发明的主旨的范围内，本领域技术人员所能够想到的各种变形均包含在本发明的范围内。
例如，在上述的实施例中，衬底101虽然是由蓝宝石构成的，不过对于衬底101的材料，也可以是Si或SiC等，只要是能够形成氮化物半导体层的材料就可以。
并且，在上述的实施例中，作为本发明的第一氮化物半导体以未掺杂GaN层103为例进行了说明，不过并非受此所限，只要是n型的GAN层等的氮化物半导体层就可以。
同样，作为本发明的第二氮化物半导体层以未掺杂AlGaN层104为例进行了说明，不过并非受此所限，只要是形成在第一氮化物半导体层上，并且带隙能比第一氮化物半导体层大的n型的AlxGa1-xN(0＜x≤1)层等的氮化物半导体层就可以。
并且，作为本发明的第三氮化物半导体层以未掺杂GaN层105为例进行了说明，不过并非受此所限，只要是形成在第二氮化物半导体层上，并且带隙能比第二氮化物半导体层小的n型的AlyGa1-yN(0≤y≤1)层等的氮化物半导体层就可以。
并且，作为本发明的第四氮化物半导体层以未掺杂GaN层106为例进行了说明，不过并非受此所限，只要是形成在第三氮化物半导体层上，并且带隙能比第三氮化物半导体层大的n型的AlzGa1-zN(0≤z≤1)层等的氮化物半导体层就可以。
并且，作为本发明的第五氮化物半导体层以p型GaN层107为例进行了说明，不过并非受此所限，只要是形成在第四氮化物半导体层的栅极区域的凹部内的p型氮化物半导体或氧化物半导体层等p型半导体层就可以。例如，也可以是由p型AlαGa1-αN(0≤α≤1)、p型ZnO、p型NiO构成的半导体层。
并且，作为本发明的第六氮化物半导体层以未掺杂AlGaN层401为例进行了说明，不过并非受此所限，只要是形成在第二氮化物半导体层与所述第五半导体层之间，并且与第二氮化物半导体层的晶格常数的差，比与第五半导体层小的n型的AlxGa1-xN(0＜x≤1)层等的氮化物半导体层就可以。
并且，作为本发明的第七氮化物半导体层以未掺杂GaN层501为例进行了说明，不过并非受此所限，只要是形成第四氮化物半导体层上，并且带隙能比第四氮化物半导体层小的n型的AlyGa1-yN(0≤y≤1)层等的氮化物半导体层就可以。
并且，作为本发明的第八氮化物半导体层以未掺杂AlGaN层502为例进行了说明，不过并非受此所限，只要是形成第七氮化物半导体层上，并且带隙能比第七氮化物半导体层大的n型的AlzGa1-zN(0≤z≤1)层等的氮化物半导体层就可以。
并且，在上述的实施例的FET中，凹部的深度被视为是贯通未掺杂AlGaN层106以及未掺杂GaN层105的深度，不过并非受此深度所限。例如，凹部的深度也可以不到达未掺杂AlGaN层104，而是停止在未掺杂GaN层105的中途的深度。
在以上所说明的实施例中，沟道被视为是电子的载体的n沟道，栅极部被视为p型半导体，不过并非受此所限，沟道也可以是空穴的载体的p沟道，栅极部也可以是n型半导体。
产业利用性
本发明能够有用于场效应晶体管以及其制造方法中，尤其能够作为电视机等其他的民间设备的电源电路等所使用的功率晶体管来使用。
符号说明
101，601    衬底
102，602    AlN缓冲层
103，105，501，603    未掺杂GaN(氮化镓)层
104，106，401，502    未掺杂AlGaN层
107，605    p型GaN层
108，606    源电极
109，607    漏电极
110，608    栅电极
604    未掺杂A1GaN势垒层

Claims (11)

1.一种场效应晶体管，该场效应晶体管为结型，包括：
第一导电型的第一氮化物半导体层；
第一导电型的第二氮化物半导体层，被形成在所述第一氮化物半导体层上，并且带隙能比所述第一氮化物半导体层的带隙能大；
第一导电型的第三氮化物半导体层，被形成在所述第二氮化物半导体层上；
第一导电型的第四氮化物半导体层，被形成在所述第三氮化物半导体层上，并且带隙能比所述第三氮化物半导体层的带隙能大；
第二导电型的第五半导体层，被形成在所述第四氮化物半导体层中所设置的凹部内；
栅电极，被形成在所述第五半导体层上；以及
源电极以及漏电极，被形成在所述栅电极的两侧的区域；
在所述第一氮化物半导体层以及所述第二氮化物半导体层的异质结界面形成有沟道。
2.如权利要求1所述的场效应晶体管，
所述凹部，贯通所述第三氮化物半导体层以及所述第四氮化物半导体层的异质结界面。
3.如权利要求2所述的场效应晶体管，
所述凹部，贯通所述第三氮化物半导体层以及所述第四氮化物半导体层，并到达所述第二氮化物半导体层的表面；
作为所述凹部的底面的所述第二氮化物半导体层的表面，与所述第二氮化物半导体层以及所述第三氮化物半导体层的界面为同一面。
4.如权利要求3所述的场效应晶体管，
所述场效应晶体管还包括第六氮化物半导体层，该第六氮化物半导体层被形成在所述第二氮化物半导体层与所述第五半导体层之间。
5.如权利要求4所述的场效应晶体管，
所述第二氮化物半导体层与所述第六氮化物半导体层之间的晶格常数的差，比所述第二氮化物半导体层与所述第五半导体层之间的晶格常数的差小。
6.如权利要求3所述的场效应晶体管，
所述场效应晶体管还包括第一导电型的第七氮化物半导体层以及第一导电型的第八氮化物半导体层，所述第七氮化物半导体层被形成在所述第四氮化物半导体层上，所述第八氮化物半导体层被形成在所述第七氮化物半导体层上，并且带隙能比所述第七氮化物半导体层的带隙能大。
7.如权利要求1至6的任一项所述的场效应晶体管，
所述源电极以及所述漏电极，分别与所述第一氮化物半导体层以及所述第二氮化物半导体层的异质结界面、和所述第三氮化物半导体层以及所述第四氮化物半导体层的异质结界面接触。
8.如权利要求1至7的任一项所述的场效应晶体管，
所述第一氮化物半导体层由GaN构成；
所述第二氮化物半导体层由AlxGa1-xN构成，其中，0＜x≤1；
所述第三氮化物半导体层由AlyGa1-yN构成，其中，0≤y≤1；
所述第四氮化物半导体层由AlzGa1-zN构成，其中，0≤z≤1；
所述第五半导体层由AlαGa1-αN构成，其中，0≤α≤1。
9.如权利要求1至8的任一项所述的场效应晶体管，
所述场效应晶体管是常断型晶体管。
10.一种场效应晶体管的制造方法，包括以下工序：
第一生长工序，在第一氮化物半导体层上，依次使第一导电型或未掺杂的第二氮化物半导体层、第一导电型或未掺杂的第三氮化物半导体层、以及第一导电型或未掺杂的第四氮化物半导体层外延生长，所述第二氮化物半导体层的带隙能比所述第一氮化物半导体层的带隙能大，所述第四氮化物半导体层的带隙能比所述第三氮化物半导体层的带隙能大；
凹部形成工序，选择性地去除所述第四氮化物半导体层的一部分，从而形成凹部；
第二生长工序，在所述凹部内使第二导电型的第五半导体层外延生长；以及
栅极形成工序，在所述第五半导体层上形成栅电极。
11.如权利要求10所述的场效应晶体管的制造方法，
在所述凹部形成工序中，利用使所述第二氮化物半导体层的蚀刻速度比所述第三氮化物半导体层的蚀刻速度慢的蚀刻方法，来去除通过去除所述第四氮化物半导体层而露出的所述第三氮化物半导体。
CN2009801485789A 2008-12-05 2009-11-26 场效应晶体管以及其制造方法 Pending CN102239551A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008311417A JP5468768B2 (ja) 2008-12-05 2008-12-05 電界効果トランジスタ及びその製造方法
JP2008-311417 2008-12-05
PCT/JP2009/006372 WO2010064383A1 (ja) 2008-12-05 2009-11-26 電界効果トランジスタ及びその製造方法

Publications (1)

Publication Number Publication Date
CN102239551A true CN102239551A (zh) 2011-11-09

Family

ID=42233042

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801485789A Pending CN102239551A (zh) 2008-12-05 2009-11-26 场效应晶体管以及其制造方法

Country Status (4)

Country Link
US (1) US8441035B2 (zh)
JP (1) JP5468768B2 (zh)
CN (1) CN102239551A (zh)
WO (1) WO2010064383A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102683394A (zh) * 2012-04-17 2012-09-19 程凯 一种增强型器件及其制造方法
CN103123932A (zh) * 2011-11-17 2013-05-29 株式会社丰田中央研究所 半导体装置
CN104716176A (zh) * 2013-12-16 2015-06-17 瑞萨电子株式会社 半导体器件
WO2020062222A1 (zh) * 2018-09-30 2020-04-02 苏州晶湛半导体有限公司 一种半导体结构及其制造方法
CN111987156A (zh) * 2020-08-31 2020-11-24 厦门市三安集成电路有限公司 氮化镓基晶体管器件外延结构及其制备方法、器件
US10847643B2 (en) 2017-12-28 2020-11-24 Nuvoton Technology Corporation Enhancement mode HEMT device and method of forming the same
US11424353B2 (en) * 2018-09-30 2022-08-23 Enkris Semiconductor, Inc. Semiconductor structure and method for manufacturing the same

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4705412B2 (ja) * 2005-06-06 2011-06-22 パナソニック株式会社 電界効果トランジスタ及びその製造方法
JP5582378B2 (ja) * 2009-02-27 2014-09-03 サンケン電気株式会社 電界効果半導体装置及びその製造方法
US20110210377A1 (en) 2010-02-26 2011-09-01 Infineon Technologies Austria Ag Nitride semiconductor device
KR101774933B1 (ko) * 2010-03-02 2017-09-06 삼성전자 주식회사 듀얼 디플리션을 나타내는 고 전자 이동도 트랜지스터 및 그 제조방법
JP2012114320A (ja) * 2010-11-26 2012-06-14 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体電界効果トランジスタ
JP5685918B2 (ja) * 2010-12-10 2015-03-18 富士通株式会社 半導体装置の製造方法
JP5075264B1 (ja) * 2011-05-25 2012-11-21 シャープ株式会社 スイッチング素子
JP6132242B2 (ja) * 2011-07-12 2017-05-24 パナソニックＩｐマネジメント株式会社 窒化物半導体装置およびその製造方法
JP5784441B2 (ja) 2011-09-28 2015-09-24 トランスフォーム・ジャパン株式会社 半導体装置及び半導体装置の製造方法
JP5825017B2 (ja) * 2011-09-29 2015-12-02 富士通株式会社 化合物半導体装置及びその製造方法
KR101943356B1 (ko) * 2011-12-14 2019-01-29 엘지전자 주식회사 선택 성장을 이용한 질화물 반도체 소자 및 그 제조 방법
KR101322642B1 (ko) * 2011-12-16 2013-10-28 경북대학교 산학협력단 질화물 반도체 소자 및 그 소자의 제조 방법
KR101922122B1 (ko) 2012-09-28 2018-11-26 삼성전자주식회사 노멀리 오프 고전자이동도 트랜지스터
JP6161246B2 (ja) 2012-09-28 2017-07-12 トランスフォーム・ジャパン株式会社 半導体装置及び半導体装置の製造方法
WO2014097526A1 (ja) * 2012-12-20 2014-06-26 パナソニック株式会社 電界効果トランジスタおよびその製造方法
JP6244557B2 (ja) * 2013-01-08 2017-12-13 パナソニックＩｐマネジメント株式会社 窒化物半導体デバイス
US9425276B2 (en) * 2013-01-21 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. High electron mobility transistors
JP6200227B2 (ja) * 2013-02-25 2017-09-20 ルネサスエレクトロニクス株式会社 半導体装置
US9202906B2 (en) * 2013-03-14 2015-12-01 Northrop Grumman Systems Corporation Superlattice crenelated gate field effect transistor
WO2014154120A1 (zh) * 2013-03-25 2014-10-02 复旦大学 一种采用先栅工艺的高电子迁移率器件及其制造方法
US9123799B2 (en) * 2013-11-11 2015-09-01 Avogy, Inc. Gallium nitride field effect transistor with buried field plate protected lateral channel
KR102127441B1 (ko) * 2013-12-02 2020-06-26 엘지이노텍 주식회사 반도체 소자 및 이를 포함하는 반도체 회로
JP6251071B2 (ja) * 2014-02-05 2017-12-20 ルネサスエレクトロニクス株式会社 半導体装置
JP6341679B2 (ja) * 2014-02-06 2018-06-13 ルネサスエレクトロニクス株式会社 半導体装置
JP2015173151A (ja) 2014-03-11 2015-10-01 株式会社東芝 半導体装置
JP6304155B2 (ja) * 2015-07-14 2018-04-04 株式会社デンソー 窒化物半導体装置
JP6641868B2 (ja) * 2015-10-09 2020-02-05 株式会社デンソー 窒化物半導体装置
ITUB20155503A1 (it) 2015-11-12 2017-05-12 St Microelectronics Srl Metodo di fabbricazione di un transistore hemt e transistore hemt con migliorata mobilita' elettronica
EP3182460A1 (en) * 2015-12-18 2017-06-21 IMEC vzw Method of fabricating an enhancement mode group iii-nitride hemt device and a group iii-nitride structure fabricated thereof
US10211328B2 (en) * 2016-09-20 2019-02-19 Board Of Trustees Of The University Of Illinois Normally-off cubic phase GaN (c-GaN) HEMT having a gate electrode dielectrically insulated from a c-AlGaN capping layer
US11522078B2 (en) * 2017-07-07 2022-12-06 Indian Institute Of Science High electron mobility transistor (HEMT) with RESURF junction
JP7017579B2 (ja) * 2017-11-16 2022-02-08 パナソニック株式会社 窒化物半導体装置
CN110034186B (zh) * 2018-01-12 2021-03-16 中国科学院苏州纳米技术与纳米仿生研究所 基于复合势垒层结构的iii族氮化物增强型hemt及其制作方法
US11011614B2 (en) 2018-06-29 2021-05-18 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor (HEMT) device and method of forming same
JP7369725B2 (ja) * 2019-02-01 2023-10-26 ローム株式会社 窒化物半導体装置
CN112928161B (zh) * 2019-12-06 2024-01-02 联华电子股份有限公司 高电子迁移率晶体管及其制作方法
US11380677B2 (en) * 2020-04-28 2022-07-05 Globalfoundries Singapore Pte. Ltd. Transistor devices and methods of forming a transistor device
US11955397B2 (en) * 2020-11-09 2024-04-09 Vanguard International Semiconductor Corporation Semiconductor structure
US11688802B2 (en) 2021-02-18 2023-06-27 United Microelectronics Corp. High electron mobility transistor and fabrication method thereof
WO2023035103A1 (en) * 2021-09-07 2023-03-16 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
DE102023200918A1 (de) 2023-02-06 2024-08-08 Robert Bosch Gesellschaft mit beschränkter Haftung Leistungstransistor
WO2024171753A1 (ja) * 2023-02-13 2024-08-22 パナソニックＩｐマネジメント株式会社 半導体装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01107576A (ja) * 1987-10-21 1989-04-25 Toshiba Corp 電界効果トランジスタとその製造方法
JP2728481B2 (ja) * 1989-01-20 1998-03-18 富士通株式会社 超高周波高電子移動度トランジスタ
US7023031B2 (en) * 2002-08-19 2006-04-04 Micron Technology, Inc. CMOS imager having on-chip ROM
JP4041075B2 (ja) * 2004-02-27 2008-01-30 株式会社東芝 半導体装置
JP2006032911A (ja) * 2004-06-15 2006-02-02 Ngk Insulators Ltd 半導体積層構造、半導体素子およびｈｅｍｔ素子
JP2007035905A (ja) * 2005-07-27 2007-02-08 Toshiba Corp 窒化物半導体素子
JP4751150B2 (ja) * 2005-08-31 2011-08-17 株式会社東芝 窒化物系半導体装置
JP2007220895A (ja) * 2006-02-16 2007-08-30 Matsushita Electric Ind Co Ltd 窒化物半導体装置およびその製造方法
EP1998376B1 (en) * 2006-03-16 2011-08-03 Fujitsu Ltd. Compound semiconductor device and process for producing the same
JP5147197B2 (ja) * 2006-06-06 2013-02-20 パナソニック株式会社 トランジスタ
JP2008084942A (ja) * 2006-09-26 2008-04-10 Oki Electric Ind Co Ltd Ｍｉｓ型ｆｅｔのゲート絶縁層
JP5186096B2 (ja) * 2006-10-12 2013-04-17 パナソニック株式会社 窒化物半導体トランジスタ及びその製造方法
JP4282708B2 (ja) * 2006-10-20 2009-06-24 株式会社東芝 窒化物系半導体装置
JP5401758B2 (ja) * 2006-12-12 2014-01-29 サンケン電気株式会社 半導体装置及びその製造方法
JP2008153350A (ja) 2006-12-15 2008-07-03 Toshiba Corp 半導体装置
US7838904B2 (en) * 2007-01-31 2010-11-23 Panasonic Corporation Nitride based semiconductor device with concave gate region
JP2008211172A (ja) * 2007-01-31 2008-09-11 Matsushita Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
JP5089215B2 (ja) * 2007-03-28 2012-12-05 古河電気工業株式会社 窒化物化合物半導体層のエッチング方法及びその方法を用いて製造された半導体デバイス
JP5032965B2 (ja) * 2007-12-10 2012-09-26 パナソニック株式会社 窒化物半導体トランジスタ及びその製造方法
JPWO2010001607A1 (ja) 2008-07-03 2011-12-15 パナソニック株式会社 窒化物半導体装置
JP2010135640A (ja) * 2008-12-05 2010-06-17 Panasonic Corp 電界効果トランジスタ

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103123932A (zh) * 2011-11-17 2013-05-29 株式会社丰田中央研究所 半导体装置
CN103123932B (zh) * 2011-11-17 2015-08-05 株式会社丰田中央研究所 半导体装置
CN102683394B (zh) * 2012-04-17 2014-12-10 苏州晶湛半导体有限公司 一种增强型器件及其制造方法
US9269800B2 (en) 2012-04-17 2016-02-23 Enkris Semiconductor, Inc. Enhanced device and manufacturing method therefor
CN102683394A (zh) * 2012-04-17 2012-09-19 程凯 一种增强型器件及其制造方法
CN104716176A (zh) * 2013-12-16 2015-06-17 瑞萨电子株式会社 半导体器件
US10847643B2 (en) 2017-12-28 2020-11-24 Nuvoton Technology Corporation Enhancement mode HEMT device and method of forming the same
WO2020062222A1 (zh) * 2018-09-30 2020-04-02 苏州晶湛半导体有限公司 一种半导体结构及其制造方法
CN112753096A (zh) * 2018-09-30 2021-05-04 苏州晶湛半导体有限公司 一种半导体结构及其制造方法
US11424353B2 (en) * 2018-09-30 2022-08-23 Enkris Semiconductor, Inc. Semiconductor structure and method for manufacturing the same
US11424352B2 (en) * 2018-09-30 2022-08-23 Enkris Semiconductor, Inc. Semiconductor structure and method for manufacturing the same
CN112753096B (zh) * 2018-09-30 2023-12-15 苏州晶湛半导体有限公司 一种半导体结构及其制造方法
CN111987156A (zh) * 2020-08-31 2020-11-24 厦门市三安集成电路有限公司 氮化镓基晶体管器件外延结构及其制备方法、器件

Also Published As

Publication number Publication date
JP5468768B2 (ja) 2014-04-09
JP2010135641A (ja) 2010-06-17
US8441035B2 (en) 2013-05-14
US20110227093A1 (en) 2011-09-22
WO2010064383A1 (ja) 2010-06-10

Similar Documents

Publication Publication Date Title
CN102239551A (zh) 场效应晶体管以及其制造方法
EP3413353B1 (en) Normally-off hemt transistor with selective generation of 2deg channel, and manufacturing method thereof
JP5147197B2 (ja) トランジスタ
US11322599B2 (en) Enhancement mode III-nitride devices having an Al1-xSixO gate insulator
Nanjo et al. AlGaN channel HEMT with extremely high breakdown voltage
US7956383B2 (en) Field effect transistor
US8907349B2 (en) Semiconductor device and method of manufacturing the same
US8101972B2 (en) Nitride semiconductor device and method for fabricating the same
JP4705482B2 (ja) トランジスタ
US8390029B2 (en) Semiconductor device for reducing and/or preventing current collapse
JP5383652B2 (ja) 電界効果トランジスタ及びその製造方法
WO2010109566A1 (ja) 半導体装置及びその製造方法
US20140110759A1 (en) Semiconductor device
JP5126733B2 (ja) 電界効果トランジスタ及びその製造方法
WO2022031465A1 (en) Iii-nitride devices including a depleting layer
US20130240901A1 (en) Nitride semiconductor device
JP2006339561A (ja) 電界効果トランジスタ及びその製造方法
WO2008023738A1 (fr) Transistor à effet de champ mis et procédé de fabrication de celui-ci
KR20110041550A (ko) 노멀리-오프형 반도체 디바이스 및 그 제조 방법
WO2010064706A1 (ja) 半導体装置
CN113380623A (zh) 通过p型钝化实现增强型HEMT的方法
WO2010042479A2 (en) Enhancement-mode nitride transistor
JP2017157589A (ja) 半導体装置および半導体装置の製造方法
JP5415668B2 (ja) 半導体素子
JP2011066464A (ja) 電界効果トランジスタ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20111109