CN107086243A - 具有宽带隙材料与硅材料复合的u‑mosfet - Google Patents
具有宽带隙材料与硅材料复合的u‑mosfet Download PDFInfo
- Publication number
- CN107086243A CN107086243A CN201710157392.6A CN201710157392A CN107086243A CN 107086243 A CN107086243 A CN 107086243A CN 201710157392 A CN201710157392 A CN 201710157392A CN 107086243 A CN107086243 A CN 107086243A
- Authority
- CN
- China
- Prior art keywords
- type
- wide bandgap
- drift region
- mosfet
- bandgap material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000463 material Substances 0.000 title claims abstract description 40
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 23
- 239000010703 silicon Substances 0.000 title claims abstract description 23
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 23
- 239000002131 composite material Substances 0.000 title 1
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000005516 engineering process Methods 0.000 claims abstract description 18
- 239000002210 silicon-based material Substances 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 8
- 230000015572 biosynthetic process Effects 0.000 claims abstract 8
- 239000004065 semiconductor Substances 0.000 claims description 13
- 238000002161 passivation Methods 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- 229910002601 GaN Inorganic materials 0.000 claims description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 claims description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims 1
- 238000000407 epitaxy Methods 0.000 claims 1
- 229910052733 gallium Inorganic materials 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 9
- 230000005684 electric field Effects 0.000 abstract description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052760 oxygen Inorganic materials 0.000 abstract description 2
- 239000001301 oxygen Substances 0.000 abstract description 2
- 230000035800 maturation Effects 0.000 abstract 1
- 238000000151 deposition Methods 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 2
- 108091006146 Channels Proteins 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
- H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/117—Shapes of semiconductor bodies
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提出了一种具有宽带隙材料与硅材料复合的U‑MOSFET，该U‑MOSFET器件主要特点是将宽带隙材料与硅材料相结合，通过异质外延技术或键合技术实现在宽带隙材料上生长硅材料，采用硅成熟工艺形成器件的沟道区。利用宽带隙材料的高临界击穿电场特性，将器件槽栅拐角处栅氧的强电场引入宽带隙材料中，抬高了器件的纵向电场峰，U‑MOSFET可承担更高的击穿电压，突破了传统硅基U‑MOSFET受单一硅材料临界击穿电场的限制，同时宽带隙材料的高热导率特性有利于器件散热，提高了器件可靠性，此功率U‑MOSFET可应用于高压领域。
Description
技术领域
本发明涉及功率半导体器件领域，具体涉及一种U-MOSFET的结构。
背景技术
功率半导体器件是电力电子技术发展的基础，目前已成为微电子技术研究的热点。随着VLSI制造技术的迅速发展，MOSFET的尺寸一直在不断缩小。器件尺寸的缩小使器件的结深和栅氧厚度正接近实际极限。由于U-MOSFET从工艺的角度有效地降低了器件的导通电阻，并能处理较大的导通电流，槽栅MOS被认为是器件可靠性加固的理想结构，近年来受到了高度重视。目前，U-MOSFET在低压MOSFET产品市场中被广泛接受，但U-MOSFET在耐压方面，相对于横向器件还是有一定的差距，因此在保证器件可靠性的基础上提高器件的击穿电压是U-MOSFET器件技术发展的方向。
发明内容
为了提高器件的击穿电压，本发明提出了一种具有宽带隙材料与硅材料复合的新型U-MOSFET。
本发明的技术方案如下：
具有宽带隙材料与硅材料复合的U-MOSFET，其特征在于，包括：
宽带隙半导体材料的N+型衬底；
在所述N+型衬底上表面形成宽带隙半导体材料的N型漂移区，N型漂移区的厚度和浓度根据不同的耐压等级设定；
在所述N型漂移区上表面形成的P型硅外延层；
分别在所述P型硅外延层的左、右两端区域形成的两处P型基区；每一处P型基区中形成N+型源区；在所述P型硅外延层位于两处N+型源区之间的区域刻槽至N型漂移区中，满足刻槽深度大于P型基区与N型漂移区之间PN结的深度，刻槽延伸到宽带隙半导体漂移区中，刻槽的深度根据不同的耐压等级设定，在刻槽内壁淀积有栅氧化层；
栅极，设置于栅氧化层的内壁；栅极的上表面覆盖有钝化层；
源极，设置于两处P型基区上表面分别与两处N+型源区对应，两处源极共接；
漏极，位于所述N+型衬底下表面；
宽带隙材料整体的厚度和掺杂浓度由器件的耐压要求确定，N型漂移区的掺杂浓度低于N+型衬底的掺杂浓度。
在以上方案的基础上，本发明还进一步作了如下优化：
两处源极通过覆盖于钝化层上表面的同材料金属(即与源极材料相同的金属)连成一体。
宽带隙半导体材料采用碳化硅或氮化镓。
P型硅外延层是通过异质外延技术或键合技术在N型漂移区上表面形成的。
N型漂移区的掺杂浓度与N+型衬底相比，差值为3‐5个数量级。
耐压要求为950V时，N型漂移区的厚度为10微米左右，耐压为570V，N型漂移区的厚度为5微米左右。
栅极为多晶硅栅极，源极为金属化源极，漏极为金属化漏极。
一种制作上述具有宽带隙材料与硅材料复合的U-MOSFET的方法，包括以下步骤：
(1)在N+型衬底上表面外延一层宽带隙材料形成N型漂移区；
(2)在N+型衬底下表面形成金属化漏极；
(3)在N型漂移区上表面通过异质外延技术或键合技术生长P型硅外延层；
(4)在P型硅外延层的中部区域进行N+型离子注入；
(5)在N+型离子注入区域的中部刻槽并延伸入N型漂移区中，形成P型基区及N+型源区，要求刻槽深度大于P型基区与N型漂移区之间PN结的深度；
(6)采用局部氧化技术在刻槽内壁形成栅氧化层；
(7)在槽中淀积金属形成栅极；
(8)在器件表面淀积钝化层；
(9)刻蚀接触孔，淀积金属形成覆盖整个P型基区及钝化层上表面的源极一体结构。
本发明技术方案的有益效果如下：
本发明将宽带隙材料和硅材料相结合，U-MOSFET采用宽带隙衬底材料，在宽带隙材料上通过异质外延技术或键合技术形成硅外延层，刻槽填氧淀积栅金属。利用宽带隙材料的高临界击穿电场特性，将器件槽栅拐角处栅氧的强电场引入宽带隙材料中，抬高了器件的纵向电场峰，U-MOSFET可承担更高的击穿电压，突破了传统硅基U-MOSFET受单一硅材料临界击穿电场的限制，同时宽带隙材料的高热导率特性有利于器件散热，提高了器件的可靠性。此功率U-MOSFET可应用于高压领域。
附图说明
图1是本发明的结构示意图。
其中，1-源极；2-钝化层；3-栅极；4-N+型源区；5-栅氧化层；6-P型基区；7-N型漂移区；8-N+型衬底；9-漏极。
具体实施方式
下面结合附图以N沟道U‐MOSFET为例介绍本发明。
如图1所示，本实施例包括：
宽带隙半导体材料的N+型衬底8；
在所述N+型衬底8上表面形成的宽带隙半导体材料的N型漂移区7；
在所述N型漂移区7上表面形成的P型硅外延层；
分别在所述P型硅外延层的左、右两端区域形成的两处P型基区6；每一处P型基区6中形成N+型源区4；在所述P型硅外延层位于两处N+型源区4之间的区域刻槽至N型漂移区7中，满足刻槽深度大于P型基区6与N型漂移区7之间PN结的深度，在刻槽内壁淀积有栅氧化层5；
栅极3，设置于栅氧化层5的内壁；栅极3的上表面覆盖有钝化层2；
源极1，设置于两处P型基区6上表面分别与两处N+型源区4对应，两处源极1共接；
漏极9，位于所述N+型衬底8下表面；
该器件具体可以通过以下步骤制备：
1)在N+型衬底8上表面外延一层宽带隙材料形成N型漂移区7；宽带隙半导体材料采用碳化硅或氮化镓，N型漂移区7的掺杂浓度比N+型衬底8的掺杂浓度小3‐5个数量级；
2)在N+型衬底8下表面形成金属化漏极；
3)在N型漂移区7上表面通过异质外延技术或键合技术生长P型硅外延层；
4)在P型硅外延层的中部区域进行N+型离子注入；
5)在N+型离子注入区域的中部刻槽并延伸入N型漂移区7中，形成P型基区6及N+型源区4，要求刻槽深度大于P型基区6与N型漂移区7之间PN结的深度；
6)采用局部氧化技术在刻槽内壁形成栅氧化层5；
7)在槽中淀积金属形成栅极；
8)在器件表面淀积钝化层；
9)刻蚀接触孔，淀积金属形成覆盖整个P型基区6及钝化层上表面的源极一体结构。
经分析表明，该器件较之传统硅基U‐MOSFET的性能改善，在两种器件漂移区长度相同，漂移区掺杂浓度相同的情况下，该器件的击穿电压较传统硅基U‐MOSFET提高了4‐5倍。
本发明中的U-MOSFET也可以为P型沟道，其结构与N沟道U-MOSFET等同，也应视为属于本申请权利要求的保护范围，在此不再赘述。
Claims (9)
1.一种具有宽带隙材料与硅材料复合的U-MOSFET，其特征在于，包括：
宽带隙半导体材料的N+型衬底(8)；
在所述N+型衬底(8)上表面形成宽带隙半导体材料的N型漂移区(7)，N型漂移区的厚度和浓度根据不同的耐压等级设定；
在所述N型漂移区(7)上表面形成的P型硅外延层；
分别在所述P型硅外延层的左、右两端区域形成的两处P型基区(6)；每一处P型基区(6)中形成N+型源区(4)；在所述P型硅外延层位于两处N+型源区(4)之间的区域刻槽至N型漂移区(7)中，满足刻槽深度大于P型基区(6)与N型漂移区(7)之间PN结的深度，刻槽延伸到宽带隙半导体漂移区中，刻槽的深度根据不同的耐压等级设定，在刻槽内壁淀积有栅氧化层(5)；
栅极(3)，设置于栅氧化层(5)的内壁；栅极(3)的上表面覆盖有钝化层(2)；
源极(1)，设置于两处P型基区(6)上表面分别与两处N+型源区(4)对应，两处源极(1)共接；
漏极(9)，位于所述N+型衬底(8)下表面；
宽带隙材料整体的厚度和掺杂浓度由器件的耐压要求确定，N型漂移区(7)的掺杂浓度低于N+型衬底(8)的掺杂浓度。
2.根据权利要求1所述的具有宽带隙材料与硅材料复合的U-MOSFET，其特征在于：两处源极(1)通过覆盖于钝化层(2)上表面的同材料金属连成一体。
3.根据权利要求1所述的具有宽带隙材料与硅材料复合的U-MOSFET，其特征在于：所述宽带隙半导体材料采用碳化硅或氮化镓。
4.根据权利要求1所述的具有宽带隙材料与硅材料复合的U-MOSFET，其特征在于：所述P型硅外延层是通过异质外延技术或键合技术在N型漂移区(7)上表面形成的。
5.根据权利要求1所述的具有宽带隙材料与硅材料复合的U-MOSFET，其特征在于：N型漂移区(7)的掺杂浓度比N+型衬底(8)的掺杂浓度小3‐5个数量级。
6.根据权利要求1所述的具有宽带隙材料与硅材料复合的U-MOSFET，其特征在于：耐压要求为950V时，N型漂移区的厚度为10微米；耐压要求为570V时，N型漂移区的厚度为5微米。
7.根据权利要求1所述的具有宽带隙材料与硅材料复合的U-MOSFET，其特征在于：所述栅极(3)为多晶硅栅极，所述源极(1)为金属化源极，漏极(9)为金属化漏极。
8.一种制作权利要求1所述的具有宽带隙材料与硅材料复合的U-MOSFET的方法，包括以下步骤：
1)在N+型衬底(8)上表面外延一层宽带隙材料形成N型漂移区(7)；
2)在N+型衬底(8)下表面形成金属化漏极；
3)在N型漂移区(7)上表面通过异质外延技术或键合技术生长P型硅外延层；
4)在P型硅外延层的中部区域进行N+型离子注入；
5)在N+型离子注入区域的中部刻槽并延伸入N型漂移区(7)中，形成P型基区(6)及N+型源区(4)，要求刻槽深度大于P型基区(6)与N型漂移区(7)之间PN结的深度；
6)采用局部氧化技术在刻槽内壁形成栅氧化层(5)；
7)在槽中淀积金属形成栅极；
8)在器件表面淀积钝化层；
9)刻蚀接触孔，淀积金属形成覆盖整个P型基区(6)及钝化层上表面的源极一体结构。
9.根据权利要求8所述的方法，其特征在于：所述宽带隙半导体材料采用碳化硅或氮化镓。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710157392.6A CN107086243A (zh) | 2017-03-16 | 2017-03-16 | 具有宽带隙材料与硅材料复合的u‑mosfet |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710157392.6A CN107086243A (zh) | 2017-03-16 | 2017-03-16 | 具有宽带隙材料与硅材料复合的u‑mosfet |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107086243A true CN107086243A (zh) | 2017-08-22 |
Family
ID=59614997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710157392.6A Pending CN107086243A (zh) | 2017-03-16 | 2017-03-16 | 具有宽带隙材料与硅材料复合的u‑mosfet |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107086243A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108258040A (zh) * | 2017-12-26 | 2018-07-06 | 西安电子科技大学 | 具有宽带隙半导体衬底材料的绝缘栅双极晶体管及其制作方法 |
| CN108598159A (zh) * | 2017-12-26 | 2018-09-28 | 西安电子科技大学 | 具有宽带隙半导体材料/硅半导体材料异质结的绝缘栅双极晶体管及其制作方法 |
| CN110429138A (zh) * | 2019-08-15 | 2019-11-08 | 西安电子科技大学 | 具有部分氮化镓/硅半导体材料异质结的u-mosfet及其制作方法 |
| CN110544723A (zh) * | 2019-08-15 | 2019-12-06 | 西安电子科技大学 | 具有部分碳化硅材料/硅材料异质结的u-mosfet及其制作方法 |
| CN116895699A (zh) * | 2023-09-08 | 2023-10-17 | 成都蓉矽半导体有限公司 | 一种具有异质结的共源共栅沟槽mosfet及制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0726604A2 (en) * | 1995-02-08 | 1996-08-14 | Ngk Insulators, Ltd. | MIS device and method of manufacturing the same |
| US5877515A (en) * | 1995-10-10 | 1999-03-02 | International Rectifier Corporation | SiC semiconductor device |
| EP1835543A1 (en) * | 2006-03-14 | 2007-09-19 | Nissan Motor Co., Ltd. | Method for manufacturing semiconductor device |
| CN101101879B (zh) * | 2006-07-06 | 2010-12-01 | 日产自动车株式会社 | 半导体装置的制造方法 |
-
2017
- 2017-03-16 CN CN201710157392.6A patent/CN107086243A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0726604A2 (en) * | 1995-02-08 | 1996-08-14 | Ngk Insulators, Ltd. | MIS device and method of manufacturing the same |
| US5877515A (en) * | 1995-10-10 | 1999-03-02 | International Rectifier Corporation | SiC semiconductor device |
| EP1835543A1 (en) * | 2006-03-14 | 2007-09-19 | Nissan Motor Co., Ltd. | Method for manufacturing semiconductor device |
| CN101101879B (zh) * | 2006-07-06 | 2010-12-01 | 日产自动车株式会社 | 半导体装置的制造方法 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108258040A (zh) * | 2017-12-26 | 2018-07-06 | 西安电子科技大学 | 具有宽带隙半导体衬底材料的绝缘栅双极晶体管及其制作方法 |
| CN108598159A (zh) * | 2017-12-26 | 2018-09-28 | 西安电子科技大学 | 具有宽带隙半导体材料/硅半导体材料异质结的绝缘栅双极晶体管及其制作方法 |
| CN108258040B (zh) * | 2017-12-26 | 2021-01-01 | 西安电子科技大学 | 具有宽带隙半导体衬底材料的绝缘栅双极晶体管及其制作方法 |
| CN108598159B (zh) * | 2017-12-26 | 2021-01-01 | 西安电子科技大学 | 具有宽带隙半导体材料/硅半导体材料异质结的绝缘栅双极晶体管及其制作方法 |
| CN110429138A (zh) * | 2019-08-15 | 2019-11-08 | 西安电子科技大学 | 具有部分氮化镓/硅半导体材料异质结的u-mosfet及其制作方法 |
| CN110544723A (zh) * | 2019-08-15 | 2019-12-06 | 西安电子科技大学 | 具有部分碳化硅材料/硅材料异质结的u-mosfet及其制作方法 |
| CN110544723B (zh) * | 2019-08-15 | 2022-11-11 | 西安电子科技大学 | 具有部分碳化硅材料/硅材料异质结的u-mosfet及其制作方法 |
| CN110429138B (zh) * | 2019-08-15 | 2023-03-14 | 西安电子科技大学 | 具有部分氮化镓/硅半导体材料异质结的u-mosfet及其制作方法 |
| CN116895699A (zh) * | 2023-09-08 | 2023-10-17 | 成都蓉矽半导体有限公司 | 一种具有异质结的共源共栅沟槽mosfet及制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4068597B2 (ja) | 半導体装置 | |
| CN107086243A (zh) | 具有宽带隙材料与硅材料复合的u‑mosfet | |
| JP2017139499A (ja) | 炭化珪素半導体装置の製造方法 | |
| CN102832247A (zh) | 在基于沟槽的碳化硅功率器件中的分裂栅结构 | |
| CN101861652A (zh) | 含有(110)-取向硅的半导体器件 | |
| CN107123684B (zh) | 一种具有宽带隙材料与硅材料复合垂直双扩散金属氧化物半导体场效应管 | |
| CN108511528A (zh) | 具有深漏区的横向双扩散金属氧化物复合半导体场效应管及其制作方法 | |
| CN107731923B (zh) | 一种低导通电阻、小栅电荷的碳化硅超结mosfet器件与制备方法 | |
| CN102549754A (zh) | 屏蔽栅极mosfet中的屏蔽接触 | |
| CN110544723B (zh) | 具有部分碳化硅材料/硅材料异质结的u-mosfet及其制作方法 | |
| CN103477439A (zh) | 半导体装置及其制造方法 | |
| CN107658340A (zh) | 一种双沟槽的低导通电阻、小栅电荷的碳化硅mosfet器件与制备方法 | |
| CN107093623A (zh) | 一种具有宽带隙衬底材料的垂直双扩散金属氧化物半导体场效应管 | |
| JP2014130986A (ja) | 半導体素子の製造方法 | |
| JP6844228B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| CN107658215A (zh) | 一种碳化硅器件及其制作方法 | |
| CN108538909A (zh) | 具有电荷补偿块的异质结垂直双扩散金属氧化物半导体场效应管及其制作方法 | |
| CN103681817B (zh) | Igbt器件及其制作方法 | |
| JP5607947B2 (ja) | 半導体装置およびその製造方法 | |
| CN110021660A (zh) | AlGaN/GaN异质结垂直型场效应晶体管及其制作方法 | |
| CN110047931A (zh) | 碳化硅平面垂直型场效应晶体管及其制作方法 | |
| CN110429137B (zh) | 具有部分氮化镓/硅半导体材料异质结的vdmos及其制作方法 | |
| CN110518069B (zh) | 具有部分碳化硅/硅半导体材料异质结的vdmos及其制作方法 | |
| CN107785433A (zh) | 一种阶梯高k介质层宽带隙半导体纵向双扩散金属氧化物半导体场效应管 | |
| TWI805267B (zh) | 溝渠式閘極電晶體元件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170822 |