JP2014130986A - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法 Download PDF

Info

Publication number
JP2014130986A
JP2014130986A JP2013026723A JP2013026723A JP2014130986A JP 2014130986 A JP2014130986 A JP 2014130986A JP 2013026723 A JP2013026723 A JP 2013026723A JP 2013026723 A JP2013026723 A JP 2013026723A JP 2014130986 A JP2014130986 A JP 2014130986A
Authority
JP
Japan
Prior art keywords
insulating film
type
epi layer
type epi
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013026723A
Other languages
English (en)
Other versions
JP6189045B2 (ja
Inventor
Dae Hwan Chun
千大煥
Jong Seok Lee
李鍾錫
Kyoung-Kook Hong
洪▲けい▼国
Youngkyun Jung
鄭永均
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hyundai Motor Co
Original Assignee
Hyundai Motor Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Motor Co filed Critical Hyundai Motor Co
Publication of JP2014130986A publication Critical patent/JP2014130986A/ja
Application granted granted Critical
Publication of JP6189045B2 publication Critical patent/JP6189045B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】半導体素子の超接合構造を容易に形成する方法を提供する。
【解決手段】ｎ＋型炭化ケイ素基板１００の第１面の第１部分Ａを露出する第１絶縁膜パターンを形成するステップと、露出したｎ＋型炭化ケイ素基板の第１面の第１部分Ａ上にエピタキシャル成長で第１型エピ層３００を形成するステップと、第１型エピ層および第１絶縁膜パターンの上に第２絶縁膜および第２バリア層を順次に形成するステップと、第２バリア層パターンをマスクとして、第２絶縁膜をエッチングして第２絶縁膜パターンを形成し、第２バリア層パターンをマスクとして、第１絶縁膜パターン２０５をエッチングしてｎ＋型炭化ケイ素基板の第１面の第２部分を露出するステップと、露出したｎ＋型炭化ケイ素基板の第１面の第２部分上にエピタキシャル成長で第２型エピ層を形成するステップとを含み、ｎ＋型炭化ケイ素基板の第１部分と第２部分とは互いに隣接する。
【選択図】図３

Description

本発明は、半導体素子の製造方法に関するものである。
最近、応用機器の大型化、大容量化傾向に伴い、高い降伏電圧と高い電流および高速スイッチング特性を有する電力用半導体素子の必要性が台頭している。
電力用半導体素子の製造時、半導体素子の定格電圧に応じて、使用される原資材のエピ領域またはドリフト領域の濃度と厚さが決定される。
高い降伏電圧のためには、エピ領域またはドリフト領域の濃度が十分に低いか、厚さが十分に長くなければならないが、これは、電力半導体のオン抵抗を増加させる原因であるため、素子の構造的な改善によりこのような関係を克服しようと多様な構造が提案されている。このうち、超接合（ｓｕｐｅｒ ｊｕｎｃｔｉｏｎ）構造は、降伏電圧とオン抵抗を大きく改善させた代表的な構造である。
超接合構造は、エピ領域またはドリフト領域でＰＮ接合が垂直配列された構造であって、超接合構造の電力半導体は、電力半導体のオフ状態における電界最大値、つまり、しきい電界が現れる地点のＰＮ接合が基板と垂直に形成されているため、空乏層が基板との垂直方向だけでなく水平方向にも拡張され、しきい電界は広いＰＮ接合に到達し、基板に垂直な方向にその大きさが一定になる。
そのため、超接合構造を適用した電力半導体は、一般的な電力半導体対比で同級の降伏電圧を維持するためのエピ領域またはドリフト領域の濃度が高く、その厚さが薄く、オン抵抗が低い。
一般的に、超接合構造の形成は、Ｎ型（またはＰ型）半導体をエピタキシャル成長後、またはＮ型（またはＰ型）半導体をトレンチエッチング、つまり、異方性エッチングを行い、Ｐ型（またはＮ型）半導体を蒸着するか、Ｎ型（またはＰ型）半導体をエピタキシャル成長後、またはＮ型（またはＰ型）半導体をトレンチエッチング、つまり、異方性エッチングを行い、Ｐ型（またはＮ型）半導体形成のための不純物をイオン注入により進行する。
また、Ｎ型（またはＰ型）半導体を薄くエピタキシャル成長後、Ｐ型（またはＮ型）半導体形成のための不純物をイオン注入する過程を繰り返し、所望する厚さのエピ領域またはドリフト領域を形成する方法を実施する。
しかし、かかる方法の場合、高アスペクト比（ａｓｐｅｃｔ ｒａｔｉｏ）の異方性エッチングが難しく、エピ領域またはドリフト領域の厚さを所望する厚さに形成しにくかったり、ＰＮ接合が滑らかでなく、屈曲した形態に形成される問題があった。
本発明が解決しようとする課題は、半導体素子の超接合構造を容易に形成する方法を提供することである。
本発明の実施形態にかかる半導体素子の製造方法は、ｎ＋型炭化ケイ素基板の第１面に第１絶縁膜および第１バリア層を順次に形成するステップと、第１バリア層をエッチングして第１バリア層パターンを形成するステップと、第１バリア層パターンをマスクとして、第１絶縁膜をエッチングしてｎ＋型炭化ケイ素基板の第１面の第１部分を露出する第１絶縁膜パターンを形成するステップと、第１バリア層パターンを除去した後、露出したｎ＋型炭化ケイ素基板の第１面の第１部分上に第１エピタキシャル成長で第１型エピ層を形成するステップと、第１型エピ層および第１絶縁膜パターンの上に第２絶縁膜および第２バリア層を順次に形成するステップと、第２バリア層をエッチングして第２バリア層パターンを形成するステップと、第２バリア層パターンをマスクとして、第２絶縁膜をエッチングして第２絶縁膜パターンを形成し、第２バリア層パターンをマスクとして、第１絶縁膜パターンをエッチングしてｎ＋型炭化ケイ素基板の第１面の第２部分を露出するステップと、露出したｎ＋型炭化ケイ素基板の第１面の第２部分上に第２エピタキシャル成長で第２型エピ層を形成するステップとを含み、ｎ＋型炭化ケイ素基板の第１面の第１部分とｎ＋型炭化ケイ素基板の第１面の第２部分とは互いに隣接する。
第１絶縁膜パターン、第１型エピ層および第２型エピ層の厚さは等しくなり得る。
第２絶縁膜パターンは、第１型エピ層上に位置することができる。
第１絶縁膜および第２絶縁膜は、二酸化ケイ素、窒化酸化ケイ素、窒化ケイ素および非晶質炭素のうちのいずれか１つの物質で形成することができる。
第１バリア層および第２バリア層は、非晶質炭素、二酸化ケイ素、窒化ケイ素、窒化物および金属のうちのいずれか１つの物質で形成することができる。
第２型エピ層を形成するステップの後、第２絶縁膜パターンを除去した後、第１型エピ層および第２型エピ層の上にｐ＋領域とｎ＋領域を順次に形成するステップと、ｐ＋領域とｎ＋領域を貫通し、第１型エピ層の一部をエッチングしてトレンチを形成するステップと、トレンチ内にゲート絶縁膜を形成するステップと、ゲート絶縁膜上にゲート電極を形成するステップと、ゲート絶縁膜およびゲート電極の上に酸化膜を形成するステップと、ｎ＋領域および酸化膜の上にソース電極を形成し、ｎ＋型炭化ケイ素基板の第２面にドレイン電極を形成するステップとをさらに含むことができる。
ゲート電極の下に第１型エピ層が位置することができる。
第１型エピ層はｎ型エピ層であり、第２型エピ層はｐ型エピ層であり得る。
第１型エピ層はｐ型エピ層であり、第２型エピ層はｎ型エピ層であり得る。
このように、本発明の実施形態によれば、半導体素子の超接合構造の製造時、絶縁膜はバリア層を用いてエッチングすることにより、高アスペクト比の異方性エッチングが可能であるため、ｎ型エピ層およびｐ型エピ層の厚さを従来に比べてより厚くすることができる。これにより、高電圧用電力半導体の製造に有利である。
また、ｎ型エピ層およびｐ型エピ層をエピタキシャル成長で形成することにより、ＰＮ接合面が屈曲しない。
本発明の一実施形態にかかる半導体素子の製造方法を順に示す図である。 本発明の一実施形態にかかる半導体素子の製造方法を順に示す図である。 本発明の一実施形態にかかる半導体素子の製造方法を順に示す図である。 本発明の一実施形態にかかる半導体素子の製造方法を順に示す図である。 本発明の一実施形態にかかる半導体素子の製造方法を順に示す図である。 本発明の一実施形態にかかる半導体素子の製造方法を順に示す図である。 本発明の一実施形態にかかる半導体素子の製造方法を順に示す図である。 本発明の一実施形態にかかる半導体素子の製造方法を順に示す図である。 本発明の一実施形態にかかる半導体素子の製造方法を順に示す図である。 本発明の一実施形態にかかる半導体素子の製造方法を順に示す図である。 本発明の一実施形態にかかる半導体素子の製造方法を順に示す図である。 本発明の一実施形態にかかる半導体素子の製造方法を順に示す図である。 本発明の他の実施形態にかかる半導体素子の断面を示す図である。 本発明のさらに他の実施形態にかかる半導体素子の断面を示す図である。
添付した図面を参照して、本発明の好ましい実施形態を詳細に説明する。しかし、本発明は、ここで説明される実施形態に限定されず、他の形態で具体化することもできる。むしろ、ここで紹介される実施形態は、開示された内容が徹底して完全になり得るように、そして、当業者に本発明の思想が十分に伝達できるようにするために提供させるものである。
図面において、層および領域の厚さは、明確性を期するために誇張されたものである。また、層が他の層または基板の「上」にあると言及された場合、それは、他の層または基板の上に直接形成されるか、またはそれらの間に第３の層が介在してもよい。明細書全体にわたって同一の参照番号で表示された部分は同一の構成要素を意味する。
以下、図１ないし図１２を参照して、本発明の実施形態にかかる半導体素子の製造方法について詳細に説明する。
図１ないし図１２は、本発明の一実施形態にかかる半導体素子の製造方法を順に示す図である。
図１に示すように、ｎ＋型炭化ケイ素基板１００を準備し、ｎ＋型炭化ケイ素基板１００の第１面に第１絶縁膜２００を形成した後、第１絶縁膜２００上に第１バリア層２１０を形成する。
ここで、第１絶縁膜２００は、二酸化ケイ素（ＳｉＯ２）、窒化酸化ケイ素（ＳｉＯＮ）、窒化ケイ素（ＳｉＮ）および非晶質炭素のうちのいずれか１つの物質で形成することができる。第１バリア層２１０は、非晶質炭素、二酸化ケイ素、窒化ケイ素、窒化物および金属のうちのいずれか１つの物質で形成することができる。
第１バリア層２１０は、第１絶縁膜２００のエッチング時、優れたエッチング選択比を有する。ｎ＋型炭化ケイ素基板１００の第１面は、第１部分Ａと、第１部分Ａに隣接する第２部分Ｂとを含む。
図２に示すように、第１バリア層２１０をエッチングして第１バリア層パターン２１５を形成した後、第１バリア層パターン２１５をマスクとして、第１絶縁膜２００をエッチングして第１絶縁膜パターン２０５を形成する。この時、ｎ＋型炭化ケイ素基板１００の第１面の第１部分Ａが露出する。第１絶縁膜２００は、第１バリア層２１０を用いて高アスペクト比の異方性エッチングが可能である。これにより、第１絶縁膜２００の厚さに制限がない。
図３に示すように、第１バリア層パターン２１５を除去した後、露出したｎ＋型炭化ケイ素基板１００の第１面の第１部分Ａ上に第１エピタキシャル成長でｎ型エピ層３００を形成する。この時、第１絶縁膜パターン２０５が形成された部分にはエピタキシャル成長が行われない。ｎ型エピ層３００は、第１絶縁膜パターン２０５の間に位置し、ｎ型エピ層３００の高さは第１絶縁膜パターン２０５の高さと等しい。
図４に示すように、ｎ型エピ層３００および第１絶縁膜パターン２０５の上に第２絶縁膜２２０および第２バリア層２３０を順次に形成する。
ここで、第２絶縁膜２２０は、二酸化ケイ素（ＳｉＯ２）、窒化酸化ケイ素（ＳｉＯＮ）、窒化ケイ素（ＳｉＮ）および非晶質炭素のうちのいずれか１つの物質で形成することができる。第２バリア層２３０は、非晶質炭素、二酸化ケイ素、窒化ケイ素、窒化物および金属のうちのいずれか１つの物質で形成することができる。
図５および図６に示すように、第２バリア層２３０をエッチングして第２バリア層パターン２３５を形成した後、第２バリア層パターン２３５をマスクとして、第２絶縁膜２２０をエッチングして第２絶縁膜パターン２２５を形成する。また、第２バリア層パターン２３５をマスクとして、第１絶縁膜パターン２０５をエッチングしてｎ＋型炭化ケイ素基板１００の第１面の第２部分Ｂを露出させる。ここで、第２絶縁膜パターン２２５は、ｎ型エピ層３００上に位置する。
図７に示すように、露出したｎ＋型炭化ケイ素基板１００の第１面の第２部分Ｂ上に第２エピタキシャル成長でｐ型エピ層４００を形成する。この時、第２絶縁膜パターン２２５が形成された部分にはエピタキシャル成長が行われない。ｐ型エピ層４００の高さはｎ型エピ層３００の高さと等しく、ｐ型エピ層４００は、ｎ型エピ層３００の間に位置し、ｐ型エピ層４００とｎ型エピ層３００とはＰＮ接合をなす。ｎ型エピ層３００とｐ型エピ層４００をそれぞれ第１および第２エピタキシャル成長で形成するため、ＰＮ接合面が屈曲しない。
図８および図９に示すように、第２絶縁膜パターン２２５を除去した後、ｎ型エピ層３００およびｐ型エピ層４００の上にｐ＋領域５００とｎ＋領域６００を順次に形成する。
図１０および図１１に示すように、ｐ＋領域５００とｎ＋領域６００を貫通し、ｎ型エピ層３００の一部をエッチングしてトレンチ６５０を形成した後、トレンチ６５０内にゲート絶縁膜７００を形成した後、ゲート絶縁膜７００上にゲート電極８００を形成する。ゲート電極８００はトレンチ６５０を満たす。ゲート電極８００の下にｎ型エピ層３００が位置する。
図１２に示すように、ゲート電極８００およびゲート絶縁膜７００の上に酸化膜７１０を形成した後、ｐ＋領域５００の一部、ｎ＋領域６００および酸化膜７１０の上にソース電極９００を形成し、ｎ＋型炭化ケイ素基板１００の第２面にドレイン電極９５０を形成する。
このように、第１絶縁膜２００は、第１バリア層２１０を用いてエッチングすることにより、高アスペクト比の異方性エッチングが可能であるため、第１絶縁膜２００の制限がない。そのため、第１絶縁膜２００の厚さと等しいｎ型エピ層３００およびｐ型エピ層４００の厚さを従来に比べてより厚くすることができる。これにより、高電圧用電力半導体の製造に有利である。
以下、図１３を参照して、本発明の他の実施形態にかかる半導体素子について説明する。
図１３は、本発明の他の実施形態にかかる半導体素子の断面を示す図である。
図１３に示すように、本実施形態にかかる半導体素子は、前述した図１２による半導体素子と比較して、ゲート電極８００の下にｐ型エピ層４００が位置する構造が異なるだけで、他の構造は同一である。
つまり、ｎ＋型炭化ケイ素基板１００の第１面に第２および第１エピタキシャル成長でそれぞれｐ型エピ層４００とｎ型エピ層３００を形成した後、ｎ型エピ層３００およびｐ型エピ層４００の上にｐ＋領域５００とｎ＋領域６００を順次に形成する。
次に、ｐ＋領域５００とｎ＋領域６００を貫通し、ｐ型エピ層４００の一部をエッチングしてトレンチ６５０を形成した後、トレンチ６５０内にゲート絶縁膜７００を形成した後、ゲート絶縁膜７００上にゲート電極８００を形成する。
次に、ゲート電極８００およびゲート絶縁膜７００の上に酸化膜７１０を形成した後、ｐ＋領域５００の一部、ｎ＋領域６００および酸化膜７１０の上にソース電極９００を形成し、ｎ＋型炭化ケイ素基板１００の第２面にドレイン電極９５０を形成する。
以下、図１４を参照して、本発明のさらに他の実施形態にかかる半導体について説明する。
図１４は、本発明のさらに他の実施形態にかかる半導体素子の断面を示す図である。
図１４に示すように、本実施形態にかかる半導体素子は、図１２および図１３による半導体素子とは異なり、トレンチが形成されていない。
ｎ＋型炭化ケイ素基板１００の第１面にｎ型エピ層３００およびｐ型エピ層４００が配置されている。ｎ型エピ層３００およびｐ型エピ層４００は、エピタキシャル成長で形成する。ここで、ｎ型エピ層３００およびｐ型エピ層４００の形成は、前述した実施形態と同様に、絶縁膜およびバリア層を用いて形成する。
ｎ型エピ層３００およびｐ型エピ層４００の上にはｐウェル（ｗｅｌｌ）領域４５０が配置されており、ｐウェル領域４５０上にｎ＋領域６００とｐ＋領域５００が配置されている。
ｎ型エピ層３００、ｐウェル領域４５０およびｎ＋領域６００の一部の上にはゲート絶縁膜７００が配置されており、ゲート絶縁膜７００上にはゲート電極８００が配置されている。
ｎ＋領域６００の一部およびｐ＋領域５００の上にはソース電極９００が配置されており、ｎ＋型炭化ケイ素基板１００の第２面にはドレイン電極９５０が配置されている。
一方、前述した実施形態は、電力半導体のうち、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ、ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）について説明したが、これに限定されず、本発明の超接合構造の製造方法は他の電力半導体にも適用可能である。
つまり、本実施形態にかかる超接合構造の製造方法は、ダイオード（ｄｉｏｄｅ）、バイポーラ接合トランジスタ（ｂｉｐｏｌａｒ ｊｕｎｃｔｉｏｎ ｔｒａｎｓｉｓｔｏｒ、ＢＪＴ）、絶縁ゲートバイポーラトランジスタ（ｉｎｓｕｌａｔｅｄ ｇａｔｅ ｂｉｐｏｌａｒ ｔｒａｎｓｉｓｔｏｒ、ＩＧＢＴ）およびサイリスタ（ｔｈｙｒｉｓｔｏｒ）などにも適用可能である。
これにより、ｎ＋型炭化ケイ素基板だけでなく、ｐ＋型炭化ケイ素基板にも、本実施形態にかかる超接合構造の製造方法を適用することもできる。
また、炭化ケイ素基板だけでなく、ケイ素基板、窒化ガリウム（ＧａＮ）基板にも、本実施形態にかかる超接合構造の製造方法が適用可能である。
以上、本発明の好ましい実施形態について詳細に説明したが、本発明の権利範囲は、これに限定されるものではなく、以下の請求の範囲で定義している本発明の基本概念を利用した当業者の様々な変形および改良形態も本発明の権利範囲に属する。
１００ ｎ＋型炭化ケイ素基板
２００ 第１絶縁膜
２１０ 第１バリア層
２２０ 第２絶縁膜
２３０ 第２バリア層
３００ ｎ型エピ層
４００ ｐ型エピ層
４５０ ｐウェル領域
５００ ｐ＋領域
６００ ｎ＋領域
６５０ トレンチ
７００ ゲート絶縁膜
７１０ 酸化膜
８００ ゲート電極
９００ ソース電極
９５０ ドレイン電極

Claims (9)

  1. ｎ＋型炭化ケイ素基板の第１面に第１絶縁膜および第１バリア層を順次に形成するステップと、
    前記第１バリア層をエッチングして第１バリア層パターンを形成するステップと、
    前記第１バリア層パターンをマスクとして、前記第１絶縁膜をエッチングして前記ｎ＋型炭化ケイ素基板の第１面の第１部分を露出する第１絶縁膜パターンを形成するステップと、
    前記第１バリア層パターンを除去した後、前記露出したｎ＋型炭化ケイ素基板の第１面の前記第１部分上に第１エピタキシャル成長で第１型エピ層を形成するステップと、
    前記第１型エピ層および前記第１絶縁膜パターンの上に第２絶縁膜および第２バリア層を順次に形成するステップと、
    前記第２バリア層をエッチングして第２バリア層パターンを形成するステップと、
    前記第２バリア層パターンをマスクとして、前記第２絶縁膜をエッチングして第２絶縁膜パターンを形成し、前記第２バリア層パターンをマスクとして、前記第１絶縁膜パターンをエッチングして前記ｎ＋型炭化ケイ素基板の第１面の第２部分を露出するステップと、
    前記露出したｎ＋型炭化ケイ素基板の第１面の前記第２部分上に第２エピタキシャル成長で第２型エピ層を形成するステップとを含み、
    前記ｎ＋型炭化ケイ素基板の第１面の前記第１部分と前記ｎ＋型炭化ケイ素基板の第１面の前記第２部分とは互いに隣接することを特徴とする半導体素子の製造方法。
  2. 前記第１絶縁膜パターン、前記第１型エピ層および前記第２型エピ層の厚さは等しいことを特徴とする請求項１記載の半導体素子の製造方法。
  3. 前記第２絶縁膜パターンは、前記第１型エピ層上に位置することを特徴とする請求項２記載の半導体素子の製造方法。
  4. 前記第１絶縁膜および前記第２絶縁膜は、二酸化ケイ素、窒化酸化ケイ素、窒化ケイ素および非晶質炭素のうちのいずれか１つの物質で形成することを特徴とする請求項３記載の半導体素子の製造方法。
  5. 前記第１バリア層および前記第２バリア層は、非晶質炭素、二酸化ケイ素、窒化ケイ素、窒化物および金属のうちのいずれか１つの物質で形成することを特徴とする請求項４記載の半導体素子の製造方法。
  6. 前記第２型エピ層を形成するステップの後、
    前記第２絶縁膜パターンを除去した後、前記第１型エピ層および前記第２型エピ層の上にｐ＋領域とｎ＋領域を順次に形成するステップと、
    前記ｐ＋領域と前記ｎ＋領域を貫通し、前記第１型エピ層の一部をエッチングしてトレンチを形成するステップと、
    前記トレンチ内にゲート絶縁膜を形成するステップと、
    前記ゲート絶縁膜上にゲート電極を形成するステップと、
    前記ゲート絶縁膜および前記ゲート電極の上に酸化膜を形成するステップと、
    前記ｎ＋領域および前記酸化膜の上にソース電極を形成し、前記ｎ＋型炭化ケイ素基板の第２面にドレイン電極を形成するステップとをさらに含むことを特徴とする請求項１記載の半導体素子の製造方法。
  7. 前記ゲート電極の下に前記第１型エピ層が位置することを特徴とする請求項６記載の半導体素子の製造方法。
  8. 前記第１型エピ層はｎ型エピ層であり、前記第２型エピ層はｐ型エピ層であることを特徴とする請求項７記載の半導体素子の製造方法。
  9. 前記第１型エピ層はｐ型エピ層であり、前記第２型エピ層はｎ型エピ層であることを特徴とする請求項７記載の半導体素子の製造方法。
JP2013026723A 2012-12-31 2013-02-14 半導体素子の製造方法 Active JP6189045B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0158603 2012-12-31
KR1020120158603A KR101339265B1 (ko) 2012-12-31 2012-12-31 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
JP2014130986A true JP2014130986A (ja) 2014-07-10
JP6189045B2 JP6189045B2 (ja) 2017-08-30

Family

ID=49987813

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013026723A Active JP6189045B2 (ja) 2012-12-31 2013-02-14 半導体素子の製造方法

Country Status (3)

Country Link
US (1) US8772112B1 (ja)
JP (1) JP6189045B2 (ja)
KR (1) KR101339265B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021027138A (ja) * 2019-08-02 2021-02-22 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101339277B1 (ko) * 2012-12-18 2013-12-09 현대자동차 주식회사 반도체 소자 및 그 제조 방법
KR20140085141A (ko) * 2012-12-27 2014-07-07 현대자동차주식회사 반도체 소자 및 그 제조 방법
KR101360070B1 (ko) * 2012-12-27 2014-02-12 현대자동차 주식회사 반도체 소자 및 그 제조 방법
CN105529262A (zh) * 2014-09-29 2016-04-27 无锡华润华晶微电子有限公司 一种垂直双扩散金属氧化物半导体场效应管及其制作方法
CN104465402B (zh) * 2014-12-25 2018-03-06 中航（重庆）微电子有限公司 一种半导体器件制备工艺
JP6441190B2 (ja) 2015-09-11 2018-12-19 株式会社東芝 半導体装置の製造方法
KR102463180B1 (ko) 2018-05-04 2022-11-03 현대자동차 주식회사 반도체 소자 및 그 제조 방법
CN108922849B (zh) * 2018-07-13 2019-07-12 苏州汉骅半导体有限公司 半导体结构制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49121489A (ja) * 1973-03-20 1974-11-20
JPH07288247A (ja) * 1994-04-19 1995-10-31 Nec Corp 酸化シリコン膜のドライエッチング方法
WO2011108768A1 (ja) * 2010-03-04 2011-09-09 独立行政法人産業技術総合研究所 埋め込みゲート型炭化珪素静電誘導トランジスタおよびその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI401749B (zh) * 2004-12-27 2013-07-11 Third Dimension 3D Sc Inc 用於高電壓超接面終止之方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49121489A (ja) * 1973-03-20 1974-11-20
JPH07288247A (ja) * 1994-04-19 1995-10-31 Nec Corp 酸化シリコン膜のドライエッチング方法
WO2011108768A1 (ja) * 2010-03-04 2011-09-09 独立行政法人産業技術総合研究所 埋め込みゲート型炭化珪素静電誘導トランジスタおよびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021027138A (ja) * 2019-08-02 2021-02-22 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP7263178B2 (ja) 2019-08-02 2023-04-24 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機

Also Published As

Publication number Publication date
US20140187004A1 (en) 2014-07-03
KR101339265B1 (ko) 2013-12-09
JP6189045B2 (ja) 2017-08-30
US8772112B1 (en) 2014-07-08

Similar Documents

Publication Publication Date Title
JP6189045B2 (ja) 半導体素子の製造方法
JP6367760B2 (ja) 絶縁ゲート型スイッチング装置とその製造方法
US8829608B2 (en) Semiconductor device
US7595241B2 (en) Method for fabricating silicon carbide vertical MOSFET devices
JP5433352B2 (ja) 半導体装置の製造方法
JP5476689B2 (ja) 半導体装置の製造方法
JP2017139499A (ja) 炭化珪素半導体装置の製造方法
WO2017145594A1 (ja) 化合物半導体装置の製造方法および化合物半導体装置
JP2017092368A (ja) 半導体装置および半導体装置の製造方法
JP2006024770A (ja) 半導体装置
CN108538717A (zh) 在GaN材料中制造浮置保护环的方法及系统
JP2011124464A (ja) 半導体装置及びその製造方法
JP6802454B2 (ja) 半導体装置およびその製造方法
JP5583846B2 (ja) 半導体装置
KR101802419B1 (ko) 트렌치형 필러 옥사이드를 이용한 탄화규소 슈퍼정션 모스펫 및 그 제조방법
US8017494B2 (en) Termination trench structure for mosgated device and process for its manufacture
JP2013149837A (ja) 炭化珪素半導体装置およびその製造方法
KR101360070B1 (ko) 반도체 소자 및 그 제조 방법
JP2019029501A (ja) 半導体装置および半導体装置の製造方法
JP6448513B2 (ja) 半導体装置
JP2011040431A (ja) 半導体装置およびその製造方法
JP2011071161A (ja) 半導体素子及びその製造方法
JP2020202404A (ja) 半導体装置およびその製造方法
JP2010258387A (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP7534285B2 (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20140811

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140929

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151028

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161025

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20161121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170125

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170601

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170609

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170707

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170802

R150 Certificate of patent or registration of utility model

Ref document number: 6189045

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250