CN108538717A - 在GaN材料中制造浮置保护环的方法及系统 - Google Patents

在GaN材料中制造浮置保护环的方法及系统 Download PDF

Info

Publication number
CN108538717A
CN108538717A CN201810244937.1A CN201810244937A CN108538717A CN 108538717 A CN108538717 A CN 108538717A CN 201810244937 A CN201810244937 A CN 201810244937A CN 108538717 A CN108538717 A CN 108538717A
Authority
CN
China
Prior art keywords
epitaxial layer
edge termination
gan
iii
gan epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810244937.1A
Other languages
English (en)
Other versions
CN108538717B (zh
Inventor
唐纳德·R·迪斯尼
安德鲁·P·爱德华兹
聂辉
理查德·J·布朗
伊舍克·C·克孜勒亚尔勒
大卫·P·布尔
林达·罗马诺
托马斯·R·普朗蒂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Era Power System Co ltd
Original Assignee
A Woji Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by A Woji Co Ltd filed Critical A Woji Co Ltd
Publication of CN108538717A publication Critical patent/CN108538717A/zh
Application granted granted Critical
Publication of CN108538717B publication Critical patent/CN108538717B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/765—Making of isolation regions between components by field effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
    • H01L29/66901—Unipolar field-effect transistors with a PN junction gate, i.e. JFET with a PN homojunction gate
    • H01L29/66909—Vertical transistors, e.g. tecnetrons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及一种在GaN材料中制造浮置保护环的方法及系统，包括：提供具有第一表面和第二表面以及第一导电类型的衬底；形成耦接到衬底的第一表面的第一导电类型的第一GaN外延层；以及形成与第一导电类型相反的第二导电类型的第二GaN外延层。第二GaN外延层耦接到第一GaN外延层。该方法还包括向第二GaN外延层的第一区域注入离子以使第二GaN外延层的第二区域电隔离于第二GaN外延层的第三区域。该方法还包括形成耦接到第二GaN外延层的第二区域的有源器件和形成耦接到第二GaN外延层的第三区域的边缘终端结构。

Description

在GaN材料中制造浮置保护环的方法及系统
本申请是名为“在GaN材料中制造浮置保护环的方法及系统”、申请号为201280063052.2的中国专利申请的分案申请，专利申请201280063052.2是根据专利合作条约于2012年10月31日提交的国际申请(PCT/US2012/062717)进入中国国家阶段的国家申请。
相关申请
本申请要求2011年11月17日提交的美国申请第13/299254号的优先权，将其全部公开内容通过引用并入本文。
技术领域
本申请涉及一种制造垂直功率器件结构的方法。
背景技术
功率电子器件广泛用在各种应用中。功率半导体器件通常用在电路中以调节电能的形式(例如从AC到DC，从一个电压电平到另一个电压电平或者以一些其他方式)。这样的器件可以在宽范围的功率水平(从移动设备中的几毫瓦至高压输电系统中的几百兆瓦)内操作。尽管在功率电子器件中取得了进展，但是在本领域中还对改善的电子系统和操作该改善的电子系统的方法存在需求。主要电流从顶表面垂直向下穿过衬底流动的垂直功率器件常用在需要高电压和/或电流水平的应用中。
发明内容
本发明一般性涉及电子器件。更具体地，本发明涉及利用注入工艺在第III族氮化物半导体材料中形成边缘终端结构(edge termination structure)。仅通过示例的方式，本发明已经应用于通过利用向氮化镓(GaN)基外延层中注入离子以使器件区域电隔离于边缘终端区域来制造半导体器件用保护环的方法及系统。该方法和技术可以应用于各种功率半导体器件(例如肖特基二极管、PN二极管、垂直结型场效应晶体管(JFET)、闸流管(thyristor)，双极型晶体管)和其他器件。
根据本发明的一个实施方案，提供了一种制造边缘终端结构的方法。可以与GaN基材料结合使用的该方法包括提供第一导电类型的衬底。衬底具有第一表面和第二表面。该方法还包括形成耦接到衬底的第一表面的第一导电类型的第一GaN外延层和形成与第一导电类型相反的第二导电类型的第二GaN外延层。第二GaN外延层耦接到第一GaN外延层。衬底、第一GaN外延层和第二GaN外延层可以称作外延结构。该方法还包括：向第二GaN外延层的第一区域注入离子以使第二GaN外延层的第二区域电隔离于第二GaN外延层的第三区域；形成耦接到第二GaN外延层的第二区域的有源器件；以及形成耦接到第二GaN外延层的第三区域的边缘终端结构。
根据本发明的另一实施方案，提供了一种制造结构的方法。该方法包括：通过提供特征在于第一掺杂剂浓度的第一导电类型的第III族氮化物衬底来形成外延结构；形成耦接到第III族氮化物衬底的第一表面的第一导电类型的第一第III族氮化物外延层；以及形成耦接到第一第III族氮化物外延层的第二导电类型的第二第III族氮化物外延层。第二第III族GaN外延层具有与第一第III族氮化物外延层相反的表面。该方法还包括通过向第二外延层的表面注入离子以形成外延结构的注入区域来限定外延结构的区域。注入区域将外延结构的器件区域电隔离于外延结构的边缘终端区域。该方法还包括使用外延结构的至少器件区域形成一个或更多个有源器件和使用外延结构的至少边缘终端区域形成边缘终端结构。
根据本发明的一个具体实施方案，提供了一种半导体结构。该半导体结构包括具有第一表面和与第一表面相反的第二表面的GaN衬底。GaN衬底的特征在于第一导电类型和第一掺杂剂浓度。该半导体结构还包括耦接到GaN衬底的第二表面的第一导电类型的第一GaN外延层。该半导体结构还包括耦接到第一GaN外延层的第二导电类型的第二GaN外延层。第二GaN外延层结构包括有源器件区域、边缘终端区域以及设置在有源器件区域与边缘终端区域之间的注入区域。
通过本发明的方法实现了优于常规技术的许多益处。例如，本发明的实施方案提供了在器件区域与边缘终端区域之间的高度的电隔离。与蚀刻隔离技术(例如蚀穿一个或更多个外延层的至少一部分)相比，本发明提供了完全平面、不含任何被蚀刻的侧壁(其可以是断开状态漏电流的来源)并且制造花费较少的最终结构。结合下文以及附图对本发明的这些实施方案和其他实施方案以及本发明的许多优点和特征进行更详细地描述。
附图说明
图1A-1B为根据本发明的一个实施方案的半导体器件的一部分的简化的横截面图，该简化的横截面图示出边缘终端结构如何提高半导体器件性能；
图2至图7为示出根据本发明的一个实施方案在具有通过向外延层中注入离子而形成的边缘终端结构的氮化镓中制造肖特基二极管的简化的横截面图；
图8A至图10为示出根据本发明的另一实施方案在具有通过向外延层中注入离子而形成的边缘终端结构的GaN中制造PN型二极管的简化的横截面图；
图11为示出根据本发明的另一实施方案的具有边缘终端结构的垂直JFET的简化的横截面图；
图12至图14为示出根据本发明的实施方案的边缘终端结构的不同示例实施方案的简化的顶视图；
图15为示出根据本发明的一个实施方案制造具有通过向外延层中注入离子而形成的边缘终端结构的肖特基二极管的方法的简化的流程图；以及
图16为示出根据本发明的一个实施方案制造具有通过向外延层中注入离子而形成的边缘终端结构的PN二极管的方法的简化的流程图。
在附图中，相似的部件和/或特征可以具有相同的附图标记。此外，同种类型的各部件可以通过在附图标记后面跟有破折号和在相似部件之中进行区分的第二标记来进行区分。如果在说明书中仅使用了第一附图标记，则该描述适用于具有相同第一附图标记的相似部件中的任一个部件而不考虑第二附图标记。
具体实施方式
本发明的实施方案涉及电子器件。更具体地，本发明涉及形成边缘终端结构(例如浮置保护环(floating guard ring))以为半导体器件提供边缘终端。仅通过示例的方式，本发明已经应用于利用向氮化镓(GaN)基外延层中注入离子来制造边缘终端结构的方法及系统。该方法和技术可以应用于形成能够向多种类型的半导体器件(包括但不限于结型场效应晶体管(JFET)、二极管、闸流管、垂直场效应晶体管、闸流管)和其他器件(包括混合PN、肖特基二极管)提供边缘终端的多种类型的边缘终端结构。混合PN、肖特基二极管为例如在2011年10月11日提交的美国专利申请第13/270606号中讨论的那些，其全部公开内容通过引用并入本文。
GaN基电子器件和光电器件正经历快速发展，并且通常有望胜过硅(Si)和碳化硅(SiC)的竞争者。与GaN和相关合金以及异质结构相关的期望性质包括对于可见光发射和紫外光发射的高带隙能量，有利的传输特性(例如，高电子迁移率和饱和速率)，高击穿电场和高热导率。特别地，对于给定的背景掺杂水平N，电子迁移率μ高于竞争材料。这提供了低电阻率ρ，原因是电阻率与电子迁移率成反比，如公式(1)所示：
其中，q是元电荷。
GaN材料(包括块体GaN衬底上的同质外延GaN层)提供的另一优越特性是对于雪崩击穿的高临界电场。高的临界电场使得与具有较低的临界电场的材料相比能够在更小的长度L上支持更大的电压。电流流经更小的长度和较低的电阻率导致比其他材料更低的电阻R，原因是电阻可以通过公式(2)确定；
其中，A是沟道或者电流路径的横截面积。
如在本文中所述，采用边缘终端结构的半导体器件能够利用GaN和相关合金以及异质结构所提供的高临界电场。边缘终端结构(例如，场板和保护环)通过减弱半导体器件的边缘处的高电场来提供合适的边缘终端。在适当地使用时，边缘终端使得半导体器件能够在主结处均匀地击穿而不是在其边缘处不可控地击穿。根据本发明的一些实施方案，将半导体器件的用于传导导通状态下的电流的部分称为有源器件、有源区域或有源器件区域，以将器件的该区域或部分与典型地对正向传导没有帮助的边缘终端区域进行区别。本文中所描述的有源器件的实例包括肖特基二极管、PN二极管、PIN二极管、JFET等。在本发明的范围内，此处所描述的边缘终端结构和方法可以与在GaN衬底(包括但不限于MOSFET、MESFET、PN二极管等)中制造的许多其他类型的有源器件结合。
根据本发明的实施方案，采用不可能使用常规的技术的拟块体GaN衬底上氮化镓(GaN)外延来制造边缘终端结构和/或半导体器件。例如，生长GaN的常规方法包括使用异质衬底(例如碳化硅(SiC))。由于GaN层与异质衬底之间的热膨胀系数和晶格常数上的差异，这会限制生长在异质衬底上的可用GaN层的厚度。在GaN与异质衬底之间的界面处的高缺陷密度进一步使得制造用于各种类型的半导体器件的边缘终端结构的尝试复杂化。
图1A至图1B为根据一个实施方案的半导体器件的一部分的简化的横截面图，示出了本文中所提供的边缘终端结构是如何可以利用边缘终端来提高半导体器件的性能。图1A示出了在可以是外延层的n型半导体衬底10上形成的p型半导体层20之间产生pn结的二极管结构。在该实施例中，金属层30也形成在p型半导体层20上以提供到二极管的电连接。层30可以共用或可以不共用与图1A和图1B中的层20相同的边缘。
因为图1A的二极管没有终端结构，其性能下降。电场40(在图1A中表示为电位线)聚集在二极管的边缘50附近，导致在可能远小于二极管的平行平面击穿电压的电压下发生击穿。这种现象尤其会不利于高压半导体器件的操作。
图1B示出边缘终端结构60可以如何用于减轻聚集在二极管的边缘50附近的电场。可以由与二极管的p型半导体层20相同的p型半导体材料制成的边缘终端结构60放置在二极管附近并且施加电压使得电场40边向延伸超出二极管的边缘50。通过以这种方式扩展电位降并且减小电场，边缘终端结构60有助于使二极管能够在更加接近其平行平面击穿电压的击穿电压下操作。
边缘终端结构60的数量可以变化。在一些实施方案中，单个边缘终端结构可以是足够的。在其他实施方案中，可以使用至少三个终端结构。终端结构的数量也可以影响每个终端结构所偏置的电压。例如，各个终端结构的电压可以随着各个相继的终端结构而降低使得距半导体器件最远的终端结构具有最低的电压。例如，如果p型半导体层20偏置为低于衬底10的电势600V，则边缘终端结构60-1和60-2可以分别浮动至低于衬底10的400V和200V。当然，电压可以根据半导体器件和边缘终端结构60的物理尺寸和构造而变化。然而，确保衬底10与最外边缘的终端结构60-2之间的电势差足够低，使得其边缘处的电场低于半导体的主结处的峰值电场可以有助于确保半导体器件在其平行平面击穿电压下或者在接近其平行平面击穿电压下操作。
在边缘终端结构60之间的间隔70可以变化。根据一些实施方案，边缘终端结构60之间的间隔70的宽度可以随着距半导体结构的距离增加而增加。例如，图1B的实施方案所示，第一边缘终端结构60-1与半导体结构之间的第一间隔70-1的宽度可以小于第二边缘终端结构60-2与第一边缘终端结构60-1之间的第二间隔70-2的宽度。间隔70的宽度可以根据用途而变化。根据一个实施方案，对于所有的边缘终端结构60，边缘终端结构60的宽度可以大约相同，在1μm至5μm范围。在一个实施方案中，边缘终端结构60之间的间隔70的宽度可以对于所有间隔基本上相同，该均一的间隔在0.3μm至5μm的范围内。在另一实施方案中，间隔70的宽度可以随着距半导体器件的距离的增加而增加，在任何地方均在0.3μm至6μm的范围内。在其他实施方案中，采用其他间隔，只要适于具体应用即可。
图2至图7示出了在具有的边缘终端结构的GaN中制造肖特基二极管的过程，所述边缘终端结构利用离子注入形成以将外延层的不同区域相互隔离。参照图2，在具有相同导电类型的GaN衬底200上形成有第一GaN外延层201。如上所示，GaN衬底200可以是其上生长有第一GaN外延层201的拟块体GaN材料或块体GaN材料。GaN衬底200的掺杂剂浓度(例如掺杂密度)可以根据期望的功能性而变化。例如，GaN衬底200可以具有掺杂剂浓度在1×1017cm-3至1×1019cm-3的范围内的n+的导电类型。尽管GaN衬底200示出为包含单一材料组成，也可以提供多层作为衬底的部分。此外，在外延生长过程期间也可以采用粘合层、缓冲层和其他层(未示出)。本领域的一个普通技术人员将认识到许多变化方案、修改方案和替代方案。
第一GaN外延层201的性质也可以根据期望的功能性而变化。第一GaN外延层201可以用作肖特基二极管的漂移区域，并且因此第一GaN外延层201可以是相对低掺杂的材料。例如，第一GaN外延层201可以具有掺杂剂浓度在1×1014cm-3至1×1018cm-3范围内的n-的导电类型。此外，掺杂剂浓度例如作为漂移区域厚度的函数可以是均匀的或者可以变化。
第一GaN外延层201的厚度也可以根据期望的功能性而显著变化。如上所述，同质外延生长可以使第一GaN外延层201能够生长为远厚于使用常规方法形成的层。通常，在一些实施方案中，例如，厚度可以在0.5μm与100μm之间变化。在其他实施方案中，厚度可以大于5μm。得到的肖特基二极管100的平行平面击穿电压可以根据实施方案而变化。一些实施方案提供至少100V、至少300V、至少600V、至少1.2kV、至少1.7kV、至少3.3kV、至少5.5kV、至少13kV、或至少20kV的击穿电压。
图2还示出再生长掩模202的形成。在一个实施方案中，再生长掩模202通过在外延再生长过程期间生长或沉积抑制GaN材料生长的材料层而形成。该材料可以是例如二氧化硅、氮化硅或其他合适的材料。再生长的掩模材料在示出的实施方案中通过利用光刻和蚀刻技术图案化使得再生长掩模202覆盖器件的有源区域的至少一部分(例如肖特基二极管器件的肖特基接触区)，但是再生长掩模不覆盖边缘终端区域。如下文所述，有源区域和边缘终端区域不限于本发明的一些实施方案中的再生长掩模202所提供的限定。
可以使用不同的掺杂剂来制造本文中所公开的n型和p型GaN外延层和结构。例如，n型掺杂剂可以包括硅、氧、硒、碲等。p型掺杂剂可以包括镁、铍、钙、锌等。
图3示出第一GaN外延层201上方的第二GaN外延层301的形成。最终形成边缘终端结构中的部分或全部终端结构的第二GaN外延层301可以具有与第一GaN外延层201的导电类型相反的导电类型。例如，如果第一GaN外延层201由n型GaN材料形成，则第二GaN外延层301将由p型GaN材料形成，反之亦然。用于形成边缘终端结构的元件的第二GaN外延层301生长在第一GaN外延层201的没有被再生长掩模202覆盖的部分之上。在第一GaN外延层201的被再生长掩模202覆盖的部分上没有形成第二GaN外延层301。该技术在本文中称为选择性外延生长。
第二GaN外延层301的厚度可以根据用来形成层和器件设计的工艺而变化。在一些实施方案中，第二GaN外延层301的厚度在0.1μm至5μm之间。在其他实施方案中，第二GaN外延层301的厚度在0.3μm至1μm之间。
第二GaN外延层301可以例如在大约5×1017cm-3至大约1×1019cm-3的范围内高度掺杂。另外，与其他外延层一样，第二GaN外延层301的掺杂剂浓度可以作为厚度的函数是均匀的或者非均匀的。在一些实施方案中，掺杂剂浓度随着厚度而增加使得掺杂剂浓度在靠近第一GaN外延层201处相对低并且随着距第一GaN外延层201距离增加而增加。这样的实施方案在可以在随后形成金属接触的第二GaN外延层301的顶部处提供了更高的掺杂剂浓度。其他实施方案采用高度掺杂接触层(未示出)来形成欧姆接触。
形成第二GaN外延层301以及本文中所描述的其他层的一种方法可以为通过使用原位蚀刻和扩散制备工艺的再生长工艺。在2011年8月4日提交的美国专利申请第13/198666号对这些制备工艺进行了更全面地描述，其全部公开内容通过引用并入本文。
图4示出在GaN衬底200下形成第一金属结构401。第一金属结构401可以是用作与肖特基二极管阴极的欧姆接触的一层或更多层欧姆金属。例如，金属结构401可以包含钛-铝(Ti/Al)金属。可以使用包括但是不限于，铝、镍、金及其组合等的其他金属和/或合金。在一些实施方案中，金属结构401的最外金属可以包含金、钽、钨、钯、银、锡、铝及其组合等。第一金属结构401可以使用各种方法(例如溅射、蒸镀等)中的任何方法形成。形成第一金属结构401之后，可以执行可选的热处理以提高金属和/或金属与GaN衬底200之间接触的特性。例如，可以通过300℃至900℃范围内的温度来执行快速热退火持续1至10分钟。在一些实施方案中，在快速热退火(RTA)期间的周围的环境可以包含氮气、氢气、氧气或这些气体的组合。
图4还示出再生长掩模202的去除。在一个实施方案中，该层通过使用一种或更多种处理技术的湿法蚀刻或干法蚀刻去除。在一些实施方案中，去除工艺选择为使得下面的GaN表面基本上不会被去除工艺劣化，使得下面材料的质量没有显著下降。例如，如果再生长掩模202包含二氧化硅或氮化硅，则可以通过氢氟酸溶液中的湿法蚀刻将其去除。
图5为示出向第二GaN外延层301的一部分中注入离子以形成电隔离区域501-1、501-2和501-3的简化的横截面图，该电隔离区域中的一些或全部可以用在制造边缘终端结构(也称为边缘终端元件)中。如下面更详细地所讨论的，电隔离区域501可以用于形成包括各种结构中的任何结构(例如围绕有源器件(例如肖特基二极管)来提供边缘终端的保护环)的边缘终端结构。另外，如图5所示，第二GaN外延层301的一部分不形成为邻接于第一GaN外延层的一部分(由于上面讨论的选择性外延生长)，使得存在可以随后在其中形成肖特基二极管或其他有源元件的第一GaN外延层201的露出部分510。离子注入通过形成在光刻胶层、二氧化硅层或其他合适的掩模材料层中的掩模开口执行。
本发明的实施方案提供了彼此电隔离的多个区域，例如，注入区域502-1之间的器件区域并且包括电隔离区域501-1与露出部分510。因为电流路径设置为穿过布置在露出部分510下的外延结构，所以该器件区域适用于用在如在本文中所描述的有源器件制造中。除了器件区域之外，示出了包括电隔离区域501-2和501-3的彼此电隔离的其他区域并且这些区域适于用在制造与在器件区域中制造的有源器件匹配的边缘终端结构中。在一些实施方案中，边缘终端结构可以包括在器件区域(例如电隔离区域501-1)中的元件以及包括电隔离区域501-2和501-3的区域中的元件。本领域的一个普通技术人员将认识到许多变化方案、修改方案和替代方案。
图5中所示的离子注入工艺设计为显著减小注入区域502-1、502-2和502-3的导电性，有效地使这些注入区域电绝缘。这些电绝缘注入区域502使第二GaN外延层301的部分或区域电隔离于该层的其他部分或区域(例如，501-1与501-2和501-2与501-3)。注入的离子种类可以是氩、氮、氦、氢或产生电绝缘注入区域502的其他合适的种类。可以通过相同的掩模开口执行多次注入，每次注入以不同能量执行，使得注入分布垂直更深地延伸，无需使用高温驱使进入工艺(drive-in process)来使掺杂剂扩散。因此，尽管在图5中注入区域示出为同质材料，但这不是本发明所要求的并且注入剂量可以作为第二GaN外延层厚度的函数变化，以及在第二GaN外延层的平面内变化。
在一个实施方案中，可以分别用约20keV至60keV的第一注入能量，约100keV至200keV的第二注入能量，和约300keV至500keV的第三注入能量执行三次氮注入。这些氮注入剂量可以在5×1012cm-2至1×1016cm-2的范围内。在另一实施方案中，可以用1×1012cm-2至5×1016cm-2范围内的剂量注入氩。在图5示出的实施方案中，注入区域的垂直深度大于或等于第二GaN外延层301的垂直厚度。因而，在一些实施方案中，离子注入区域以预定距离扩展到第一GaN外延层中。离子注入工艺之后，可以执行可选的高温退火来活化注入的离子和/或修复由离子注入引入的GaN材料中的损伤。
图6示出耦接到第一GaN外延层201的露出部分510的第二金属结构601的形成。第二金属结构601可以是用于与第一GaN外延层201创建肖特基势垒的一层或更多层金属和/或合金，并且第二金属结构601还可以交叠最近的电隔离区域501-1的部分(其可以形成边缘终端结构的第一元件)。第二金属结构601可以使用可以根据使用的金属而变化的各种技术(包括剥离和/或沉积与随后的蚀刻)形成。在一些实施方案中，接触金属结构601可以包括镍、铂、钯、银、金等。
图7示出了耦接到金属结构601和还可以提供一定钝化功能性的介电层702的金属场板701-2的形成。可以在沉积并图案化介电层702之后形成金属场板701-2。图案可以使用蚀刻掩模(未示出，但是图案化以露出金属结构601)的受控蚀刻形成。在可替代的实施方案中，金属场板701-2可以位于形成边缘终端结构中所使用的一个或多个电隔离区域501上或上方。本领域的一个普通技术人员将认识到许多变化方案、修改方案和替代方案。
尽管在GaN衬底和GaN外延层方面讨论了一些实施方案，但是本发明不限于这些特定的二元第III-V族材料而是适用于更广类型的第III-V族材料，特别是第III族氮化物材料。此外，尽管在图2中示出了GaN衬底，本发明的实施方案不限于GaN衬底。其他第III-V族材料，特别是第III族氮化物材料，包括在本发明的范围内并且不仅可以替代所示的GaN衬底，而且可以替代本文中所描述的其他基于GaN的层和结构。作为实例，二元第III-V族(例如，第III族氮化物)材料、三元第III-V族(例如，第III族氮化物)材料(例如InGaN和AIGaN)、四元第III族氮化物材料(例如AIInGaN)、这些材料的掺杂形式等包括在本发明的范围内。
图2至图7中示出的制造工艺利用了使用n型衬底生长n型漂移层的工艺流程。然而，本发明不限于该特定构造。在其他实施方案中，利用p型掺杂的衬底。另外，实施方案可以使用具有相反导电类型的材料以提供具有不同功能性的器件。因此，尽管一些实施例涉及掺杂有硅的n型GaN外延层的生长，在其他实施方案中，本文中所述的技术适用于生长高度掺杂或轻度掺杂的材料、p型材料，掺杂有包括硅的掺杂剂或硅以外的掺杂剂(例如Mg、Ca、Be、Ge、Se、S、O、Te等)的材料。本文中所讨论的衬底可以包括单材料系统或包括多层的复合结构的多材料系统。本领域的一个普通技术人员应当认识到许多变化方案、修改方案和替代方案。
图8A至图10示出用于在具有使用离子注入以隔离外延层的不同区域而形成的边缘终端结构的GaN中制造PN二极管的工艺。该工艺可以与提供GaN衬底200和第一GaN外延层201的相同步骤开始。如图8A中所示，第二GaN外延层301形成在第一GaN外延层201的整个顶表面上并且第一金属结构401形成在衬底200底部上。根据期望的功能性，结构特性(例如掺杂剂浓度和厚度)可以不同于肖特基二极管的结构特性。
图8B示出向第二GaN外延层301的一部分中(并且在一些实施方案中向第一GaN外延层201的一部分中)注入离子以形成配置为给随后制造的PN二极管提供边缘终端的边缘终端结构801-1和801-2。另外，如图8B所示，第二GaN外延层301的至少一部分未注入，形成在制造PN二极管中所使用的器件区域810。例如，在一个实施方案中，器件区域810可以具有p+导电类型，第一GaN外延层201可以具有n-导电类型，并且GaN衬底200可以具有n+导电类型，形成PN二极管的PN层。以上参照图5所讨论的离子注入的细节对于图8B是适用的。如关于图5所讨论的，注入区域802-1、802-2和802-3将来自第二GaN外延层的部分或区域电隔离于其他部分。
图9示出电耦接到器件区域810的至少一部分的第二金属结构901(除金属结构401之外)的形成。第二金属结构901电耦接到器件区域810并且可以用作PN二极管的电接触(例如阳极)。在一个实施方案中，第二金属结构901由与用来形成第一金属结构401的那些材料不同的材料形成。例如，用于第二金属结构901的材料可以选择为优化与器件区域810中p型材料的欧姆接触，同时用于第一金属结构401的材料可以选择为优化与衬底200的欧姆接触。在形成第二金属结构901之后，可以执行可选的热处理以提高金属和/或金属与器件区域810之间的接触特性。例如，可以利用300℃至900℃范围的温度执行快速热退火持续一至十分钟。在一些实施方案中，RTA期间的外界环境可以包含氮气、氢气、氧气或这些气体的组合。
虽然该实施方案对PN型二极管方面进行了描述，但是可以以类似的方式形成PIN(P型、本征、N型)二极管。通过示例的方式，PN二极管可以包括第一GaN外延层中的N型掺杂和第二GaN外延层中的P型掺杂。PIN二极管可以包括高阻抗第一GaN外延层(即轻度掺杂的N型或P型GaN，电阻率与本征或未掺杂的GaN几乎相同)和P型第二GaN外延层。
图10示出耦接到金属结构901和介电层1001的金属场板1002的形成。可以在沉积并图案化介电层1001之后形成金属场板1002。图案可以使用蚀刻掩模(未示出，但是图案化以露出金属结构901)的受控蚀刻形成。在可替代的实施方案中，金属场板1002可以位于利用电隔离区域801-1和801-2形成的一个或多个边缘终端结构上或上方。本领域的一个普通技术人员将认识到许多变化方案、修改方案和替代方案。
图11为具有如本文中所述可以使用外延再生长和离子注入形成的边缘终端结构101的垂直JFET的简化的横截面图。与之前讨论的结构中的那些类似，垂直JFET可以包括GaN衬底200、第一GaN外延层201和第一金属结构401。在此，第一金属结构401可以用作垂直JFET的漏极接触。另外，JFET可以包括具有相同的导电类型的可以通过外延再生长形成并且具有与第一GaN外延层201相似的低掺杂剂浓度的沟道区1110。此外，源极区1120可以由与沟道区1110和第一GaN外延层201具有相同导电类型的外延层形成。栅极区1130可以由与边缘终端结构1101相同的外延生长或再生长形成，所述边缘终端结构1101具有与第一GaN外延层201相反的导电类型。边缘终端结构1101彼此电隔离并且通过离子注入区域1102电隔离于栅极区1130。最终，可以在栅极区1130和源极区1120上分别设置欧姆金属接触1140和欧姆金属接触1150以提供栅极接触和源极接触。
例如，在一些实施方案中，GaN衬底200可以具有掺杂剂浓度在1×1017cm-3至1×1019cm-3范围内的n+导电类型，并且第一GaN外延层201可以具有掺杂剂浓度在1×1014cm-3至1×1018cm-3范围内的n-导电类型。第一GaN外延层201的厚度可以根据期望的功能性和击穿电压为0.5μm至100μm或超过100μm的任意厚度。沟道区1110的厚度可以是0.1μm至10μm之间的任意厚度，并且对于常断型垂直JFET，沟道区1110的宽度(即栅极区1130之间的距离)可以在0.5μm至10μm之间，所述沟道区1110可以具有掺杂剂浓度与第一GaN外延层201相似的n-导电类型。对于常通型垂直JFET，沟道区1110的宽度可以更大。源极区1120可以具有在至5μm之间的厚度和掺杂剂浓度等于或大于1×1018cm-3的n型导电性。栅极区1130和边缘终端结构1101-1、1101-2、和1101-3可以为0.1μm至5μm厚并且具有掺杂剂浓度约1×1017cm-3至1×1019cm-3范围内的p+的导电类型。
如上所述，本文中所述的边缘终端结构可以向各种类型的半导体器件提供边缘终端。图12至图14为提供一些示例性实施方案的简化的顶视图示例。
图12示出具有包括三个边缘终端元件(例如保护环1220)的边缘终端结构的晶体管结构的实施方案的顶视图。在该实施方案中，保护环1220和栅极结构1240可以由形成在包括n-GaN外延层的下方漂移区(未示出)上的p+GaN外延材料制成。多个源极区1230可以由形成在位于栅极之间的n-GaN外延沟道区上的n+GaN外延材料制成。保护环1220和栅极结构1340可以包括相同的p型外延层。栅极结构1240和各个保护环1220可以通过注入区域1204进行电隔离。
图13示出具有设置有三个保护环1320的边缘终端的晶体管结构的另一实施方案。与图12中示出的实施方案相似，保护环1320和栅极结构1340可以由形成在包括n-GaN外延层的下方漂移区(未示出)上的p+GaN外延材料制成。源极区1330可以由形成在位于由形成在栅极结构1340形成的栅极之间的n-GaN外延沟道区上的n+GaN外延材料制成。栅极结构1340和各个保护环1320可以通过注入区域1304进行电隔离。
图14示出与图13中示出的实施方案类似的晶体管结构的又一实施方案，示出了边缘终端结构(例如保护环1420)可以如何不同地成型以适应不同的成型的半导体结构。同样，保护环1420和栅极结构1440可以由形成在包括n-GaN外延层(未示出)的漂移区1410上的p+GaN外延材料制成。源极区1430可以由在位于由栅极结构1440形成的栅极之间的n-GaN外延沟道区上的n+GaN外延材料制成。栅极结构1440和各个保护环1420可以通过注入区域1404进行电隔离。
图15为示出根据本发明的实施方案在第III族氮化物材料中制造具有边缘终端结构的肖特基二极管的方法的简化的流程图。参照图15，提供特征为第一导电类型和第一掺杂剂浓度的第III族氮化物衬底(1510)。在实施方案中，第III族氮化物为具有n+导电类型的GaN衬底。该方法还包括形成耦接到第III族氮化物衬底的第一第III族氮化物外延层(例如n型GaN外延层)(1520)。第III族氮化物衬底和第一第III族氮化物外延层的特征在于第一导电类型(例如n型导电性)，并且第一第III族氮化物外延层的特征在于小于第一掺杂剂浓度的第二掺杂剂浓度。使用本文中所述的同质外延技术，第一第III族氮化物外延材料的厚度可以比使用常规技术获得的外延层的厚度更厚，例如在约3μm至约100μm之间。
该方法还包括选择性形成耦接到第一第III族氮化物外延层的第二III族氮化物外延层(1530)。第二第III族氮化物外延层(例如p+导电类型的GaN外延层)的特征在于与第一导电类型相反的第二导电类型。第二第III族氮化物外延层没有形成在第一第III族氮化物外延层的整个表面上，而是仅形成在小于整个表面的一部分上，因此具有露出的第一第III族氮化物外延层部分。该方法还包括向第二第III族氮化物外延层的至少一部分注入离子以将第二第III族氮化物外延层的其他部分彼此电隔离(1540)。正本文中所描述的，第二第III族氮化物外延层的一些电隔离部分用于形成至少一个边缘终端结构。如图12至图14所示和本文中其他地方所讨论的，可以形成在1至7之间的任意数目或更多的边缘终端元件来提供用于肖特基二极管或其他有源器件的边缘终端。此外，根据肖特基二极管或其他有源器件的物理特征和其他考虑，可以以各种方式中的任何方式成形边缘终端结构。
另外，该方法包括在金属结构与形成漂移层的第一第III族氮化物外延层之间形成电耦接到第一第III族氮化物外延层的金属结构以产生的肖特基接触(1550)。金属结构还可以经沉积和图案化以交叠第一(即最近的)边缘终端结构。提供耦接到至少一个终端结构(1560)的可选金属场板以根据期望的功能性改变或增强边缘终端。此外，如图7所示，背面欧姆金属可以形成在第III族氮化物衬底的第一表面上(该表面与耦接到第一III族氮化物外延层的第III族氮化物衬底的表面相反)，提供用于肖特基二极管的阴极。用于形成肖特基二极管和边缘终端结构的各种外延层在掺杂剂浓度上作为厚度的函数不一定是均匀的，而是可以采用各种掺杂分布，只要适合于具体应用即可。
应该理解的是图15中示出的具体步骤提供了根据本发明的实施方案的制造具有边缘终端结构的肖特基二极管的特定方法。根据替代的实施方案也可以执行其他步骤顺序。例如，本发明的替代实施方案可以以不同顺序执行以上所列的步骤。此外，图15所示的单个步骤可以包括对于单个步骤可以以各种适当的次序进行的多个子步骤。此外，根据具体的应用，可以增加或去除附加步骤。本领域的一个普通技术人员应当认识到许多变化方案、修改方案以及替代方案。
图16为示出根据本发明的实施方案在第III族氮化物材料中制造具有边缘终端结构的PIN或PN二极管的方法的简化流程图。与图15中所示出的方法相似，提供具有第一导电类型和第一掺杂剂浓度的第III族氮化物衬底(1610)。该方法还包括形成耦接到第III族氮化物衬底的第一III族氮化物外延层(例如n型GaN外延层)(1620)。在一个实施方案中，可以以与图15的肖特基二极管类似的方式掺杂第一III族氮化物外延层以制成PN二极管。在另一实施方案中，第一III族氮化物外延层可以是本征的或者是非常轻度掺杂的层以用作PIN二极管的本征区。
该方法还包括形成耦接到第一III族氮化物外延层的第二III族氮化物外延层(1630)。第二III族氮化物外延层(例如p+导电类型的GaN外延层)的特征在于第二导电类型。根据第二III族氮化物的导电类型，该器件结构形成PN二极管的P区或N区。在本文中所讨论的衬底和外延层可以称为外延结构。
该方法另外包括向第二第III族氮化物外延层的至少一部分注入离子以将外延结构的器件区域电隔离于外延结构的边缘终端区域(1640)。在器件区域中可以制造一个或更多个有源器件并且在边缘终端区域可以制造一个或更多个边缘终端结构。因而，利用本发明的实施方案，可以使用外延结构的至少器件区域形成一个或更多个有源器件，并且可以使用外延结构的至少边缘终端区域来形成边缘终端结构。
该方法包括形成电耦接到器件结构的金属结构(1650)以产生PN二极管的欧姆接触。另外，可以将金属场板耦接到至少一个终端结构(1660)以根据期望的功能性来改变或增强边缘终端。此外，与产生肖特基二极管的方法类似，该方法可以包括形成耦接到第III族氮化物衬底的背面欧姆金属。用于形成PN二极管和边缘终端结构的各种外延层在掺杂剂浓度上作为厚度的函数不一定是均匀的，而是可以采用各种掺杂分布，只要适合于具体应用即可。
应该理解的是图16中示出的特定步骤提供了根据本发明的实施方案制造具有边缘终端结构的PN二极管的特定方法。根据可选择的实施方案也可以执行其他步骤顺序。例如，本发明的替代实施方案可以以不同顺序执行以上所列的步骤。此外，图16所示的单个步骤可以包括对于单个步骤可以以各种适当的次序进行的多个子步骤。此外，根据具体的应用，可以增加或去除附加步骤。本领域的一个普通技术人员应当认识到许多变化方案、修改方案以及替代方案。
如本文中所示，根据边缘终端结构提供边缘终端的半导体器件的物理特征，边缘终端结构可以设置为各种形状和形式中的任意形状和形式。例如，在某些的实施方案中，边缘终端结构可以不围绕半导体器件。另外地或可替代地，本文中所提供的实施例的导电类型根据期望的功能性可以是相反的(例如用p型材料代替n型半导体材料，反之亦然)。此外，本文中提供的使用GaN的实施方案可以除GaN之外还使用其他第III族氮化物材料，或者使用其他第III族氮化物材料取代GaN。考虑其他变化方案、更改方案、修改方案和替代方案。
还应该理解的是，本文中所述的实施例和实施方案仅仅是为了示例的目的并且鉴于此的各种修改或变型将启发本领域的技术人员并且将包括在该应用的精神和范围以及所附权利要求书的范围内。
本发明至少还提供以下技术方案：
方案1.一种制造边缘终端结构的方法，所述方法包括：
提供第一导电类型的衬底，所述衬底具有第一表面和第二表面；
形成耦接到所述衬底的所述第一表面的所述第一导电类型的第一GaN外延层；
形成与所述第一导电类型相反的第二导电类型的第二GaN外延层，所述第二GaN外延层耦接到所述第一GaN外延层；
向所述第二GaN外延层的第一区域注入离子以使所述第二GaN外延层的第二区域电隔离于所述第二GaN外延层的第三区域；
形成耦接到所述第二GaN外延层的所述第二区域的有源器件；以及
形成耦接到所述第二GaN外延层的所述第三区域的所述边缘终端结构。
方案2.根据方案1所述的方法，还包括形成电耦接到所述衬底的所述第二表面的第一金属结构。
方案3.根据方案2所述的方法，还包括形成电耦接到所述第二GaN外延层的所述第二区域的一部分的第二金属结构，其中所述第二金属结构包括与所述第二GaN外延层的所述第二区域的所述一部分的欧姆接触。
方案4.根据方案3所述的方法，其中所述第二金属结构还电耦接到所述边缘终端结构。
方案5.根据方案4所述的方法，其中在形成所述第二金属结构之前执行所述第一金属结构的形成。
方案6.根据方案1所述的方法，其中所述衬底的特征在于第一n型掺杂剂浓度，所述第一GaN外延层的特征在于小于所述第一n型掺杂剂浓度的第二n型掺杂剂浓度，并且所述第二GaN外延层的特征在于大于所述第二n型掺杂剂浓度并小于所述第一n型掺杂剂浓度的p型掺杂剂浓度。
方案7.根据方案1所述的方法，还包括形成电耦接到所述第一GaN外延层的一部分的金属结构，其中所述金属结构包括与所述第一GaN外延层的所述一部分的肖特基接触。
方案8.根据方案7所述的方法，还包括：
形成耦接到所述边缘终端结构和所述金属结构的介电层；
去除所述介电层的一部分以露出所述金属结构的一部分；以及
形成耦接到所述金属结构的露出部分的场板。
方案9.根据方案1所述的方法，还包括形成耦接到所述边缘终端结构的金属场板。
方案10.根据方案1所述的方法，其中所述的边缘终端结构围绕所述有源器件。
方案11.一种制造垂直功率器件结构的方法，所述方法包括：
通过以下步骤形成外延结构：
提供特征在于第一掺杂剂浓度的第一导电类型的第III族氮化物衬底；
形成耦接到所述第III族氮化物衬底的第一表面的所述第一导电类型的第一第III族氮化物外延层；以及
形成耦接到所述第一第III族氮化物外延层的第二导电类型的第二第III族氮化物外延层，其中所述第二第III族氮化物外延层具有与所述第一第III族氮化物外延层相反的表面；
通过向所述第二外延层的所述表面注入离子以形成所述外延结构的注入区域来限定所述外延结构的区域，其中所述注入区域将所述外延结构的器件区域电隔离于所述外延结构的边缘终端区域；
利用所述外延结构的至少所述器件区域形成一个或更多个有源器件；以及
利用所述外延结构的至少所述边缘终端区域形成边缘终端结构。
方案12.根据方案11所述的方法，还包括形成耦接到所述第一外延层的肖特基金属结构。
方案13.根据方案12所述的方法，其中所述金属结构还耦接到所述边缘终端结构。
方案14.根据方案11所述的方法，还包括形成耦接到所述边缘终端结构的金属场板。
方案15.根据方案11所述的方法，其中所述边缘终端结构围绕所述一个或更多个有源器件。
方案16.根据方案11所述的方法，其中所述第一第III族氮化物外延层的特征在于小于所述第一掺杂剂浓度的第二掺杂剂浓度。
方案17.根据方案11所述的方法，其中形成所述边缘终端结构包括形成三个或更多个边缘终端元件，其中所述三个或更多个边缘终端元件的各个边缘终端元件之间具有预定间隔，其中：
所述预定间隔中的第一间隔位于比所述预定间隔中的第二间隔更靠近所述一个或更多个有源器件；并且
所述第一间隔的宽度小于所述第二间隔的宽度。
方案18.一种半导体结构，包括：
具有第一表面和与所述第一表面相反的第二表面的GaN衬底，其中，所述GaN衬底的特征在于第一导电类型和第一掺杂剂浓度；
耦接到所述GaN衬底的所述第二表面的所述第一导电类型的第一GaN外延层；以及
耦接到所述第一GaN外延层的第二导电类型的第二GaN外延层，其中所述第二GaN外延层包括：
有源器件区域；
边缘终端区域；以及
设置在所述有源器件区域与所述边缘终端区域之间的注入区域，所述注入区域使所述有源器件区域电隔离于所述边缘终端区域。
方案19.根据方案18所述的半导体结构，还包括电耦接到所述GaN衬底的所述第一表面的金属结构。
方案20.根据方案18所述的半导体结构，还包括电耦接到所述有源器件区域的肖特基接触。
方案21.根据方案20所述的半导体结构，其中所述有源器件区域还包括：
所述第一GaN外延层的露出部分；以及
电耦接到所述第一GaN外延层的所述露出部分的肖特基接触。
方案22.根据方案20中所述的半导体结构，还包括：
耦接到所述肖特基接触并且在所述边缘终端区域的至少一部分之上边向延伸的金属场板；以及
使所述边缘终端区域电隔离于所述金属场板的介电层。
方案23.根据方案18所述的半导体结构，其中所述有源器件区域包括PN型二极管的至少一部分，所述PN型二极管包括所述第一GaN外延层的至少一部分和所述第二GaN外延层的至少一部分。
方案24.根据方案18所述的半导体结构，其中所述有源器件区域包括JFET的一个或更多个元件。
方案25.根据方案18所述的半导体结构，其中所述有源器件包括垂直肖特基二极管的至少一部分。
方案26.根据方案18所述的半导体结构，还包括耦接到所述边缘终端区域的金属场板。
27.根据方案18所述的半导体结构，其中所述边缘终端区域围绕所述有源器件区域。
28.根据方案18所述的半导体结构，其中所述边缘终端区域包括三个或更多个边缘终端元件，在各个所述边缘终端元件之间具有多个间隔，各个所述边缘终端元件通过至少一个附加注入区域电隔离于至少一个其他边缘终端元件。

Claims (7)

1.一种制造垂直功率器件结构的方法，所述方法包括：
通过以下步骤形成外延结构：
提供特征在于第一掺杂剂浓度的第一导电类型的第III族氮化物衬底；
形成耦接到所述第III族氮化物衬底的第一表面的所述第一导电类型的第一第III族氮化物外延层；以及
形成耦接到所述第一第III族氮化物外延层的第二导电类型的第二第III族氮化物外延层，其中所述第二第III族氮化物外延层具有与所述第一第III族氮化物外延层相反的表面；
通过向所述第二第III族外延层的所述表面注入离子以形成所述外延结构的注入区域来限定所述外延结构的区域，其中所述注入区域将所述外延结构的器件区域电隔离于所述外延结构的边缘终端区域；
利用所述外延结构的至少所述器件区域形成一个或更多个有源器件；以及
利用所述外延结构的至少所述边缘终端区域形成边缘终端结构。
2.根据权利要求1所述的方法，还包括形成耦接到所述第一外延层的肖特基金属结构。
3.根据权利要求2所述的方法，其中所述肖特基金属结构还耦接到所述边缘终端结构。
4.根据权利要求1所述的方法，还包括形成耦接到所述边缘终端结构的金属场板。
5.根据权利要求1所述的方法，其中所述边缘终端结构围绕所述一个或更多个有源器件。
6.根据权利要求1所述的方法，其中所述第一第III族氮化物外延层的特征在于小于所述第一掺杂剂浓度的第二掺杂剂浓度。
7.根据权利要求1所述的方法，其中形成所述边缘终端结构包括形成三个或更多个边缘终端元件，其中所述三个或更多个边缘终端元件的各个边缘终端元件之间具有预定间隔，其中：
所述预定间隔中的第一间隔位于比所述预定间隔中的第二间隔更靠近所述一个或更多个有源器件；并且
所述第一间隔的宽度小于所述第二间隔的宽度。
CN201810244937.1A 2011-11-17 2012-10-31 在GaN材料中制造浮置保护环的方法及系统 Active CN108538717B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US13/299,254 US8749015B2 (en) 2011-11-17 2011-11-17 Method and system for fabricating floating guard rings in GaN materials
US13/299,254 2011-11-17
PCT/US2012/062717 WO2013074291A1 (en) 2011-11-17 2012-10-31 Method and system fabricating floating guard rings in gan materials
CN201280063052.2A CN104011865B (zh) 2011-11-17 2012-10-31 在GaN材料中制造浮置保护环的方法及系统

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201280063052.2A Division CN104011865B (zh) 2011-11-17 2012-10-31 在GaN材料中制造浮置保护环的方法及系统

Publications (2)

Publication Number Publication Date
CN108538717A true CN108538717A (zh) 2018-09-14
CN108538717B CN108538717B (zh) 2022-07-12

Family

ID=48425947

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201280063052.2A Active CN104011865B (zh) 2011-11-17 2012-10-31 在GaN材料中制造浮置保护环的方法及系统
CN201810244937.1A Active CN108538717B (zh) 2011-11-17 2012-10-31 在GaN材料中制造浮置保护环的方法及系统

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201280063052.2A Active CN104011865B (zh) 2011-11-17 2012-10-31 在GaN材料中制造浮置保护环的方法及系统

Country Status (3)

Country Link
US (2) US8749015B2 (zh)
CN (2) CN104011865B (zh)
WO (1) WO2013074291A1 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8749015B2 (en) 2011-11-17 2014-06-10 Avogy, Inc. Method and system for fabricating floating guard rings in GaN materials
US8822311B2 (en) 2011-12-22 2014-09-02 Avogy, Inc. Method of fabricating a GaN P-i-N diode using implantation
US8698164B2 (en) 2011-12-09 2014-04-15 Avogy, Inc. Vertical GaN JFET with gate source electrodes on regrown gate
US8927999B2 (en) * 2011-11-21 2015-01-06 Avogy, Inc. Edge termination by ion implantation in GaN
US8716716B2 (en) 2011-12-22 2014-05-06 Avogy, Inc. Method and system for junction termination in GaN materials using conductivity modulation
US9105579B2 (en) 2012-07-18 2015-08-11 Avogy, Inc. GaN power device with solderable back metal
US9123533B2 (en) * 2012-08-10 2015-09-01 Avogy, Inc. Method and system for in-situ etch and regrowth in gallium nitride based devices
US8916871B2 (en) * 2012-09-12 2014-12-23 Avogy, Inc. Bondable top metal contacts for gallium nitride power devices
US8866148B2 (en) 2012-12-20 2014-10-21 Avogy, Inc. Vertical GaN power device with breakdown voltage control
US8937317B2 (en) 2012-12-28 2015-01-20 Avogy, Inc. Method and system for co-packaging gallium nitride electronics
US9324645B2 (en) 2013-05-23 2016-04-26 Avogy, Inc. Method and system for co-packaging vertical gallium nitride power devices
US9064738B2 (en) * 2013-07-19 2015-06-23 Cree, Inc. Methods of forming junction termination extension edge terminations for high power semiconductor devices and related semiconductor devices
US9362389B2 (en) * 2013-08-27 2016-06-07 University Of Notre Dame Du Lac Polarization induced doped transistor
US9324809B2 (en) 2013-11-18 2016-04-26 Avogy, Inc. Method and system for interleaved boost converter with co-packaged gallium nitride power devices
JP6363540B2 (ja) * 2015-03-16 2018-07-25 株式会社東芝 半導体装置
US9601482B1 (en) * 2015-12-08 2017-03-21 International Business Machines Corporation Economical and environmentally friendly chemical mechanical polishing for III-V compound semiconductor device fabrication
CN106601798A (zh) * 2016-12-30 2017-04-26 中国科学院微电子研究所 氮化镓基功率开关器件及其制作方法
JP7279587B2 (ja) * 2018-09-25 2023-05-23 豊田合成株式会社 半導体装置の製造方法
CN111668163B (zh) * 2019-03-07 2021-12-07 世界先进积体电路股份有限公司 半导体结构
US10692786B1 (en) * 2019-03-28 2020-06-23 Vanguard International Semiconductor Corporation Semiconductor structures
CN110364575A (zh) * 2019-07-23 2019-10-22 中国科学院长春光学精密机械与物理研究所 一种具有浮动场环终端结构的结势垒肖特基二极管及其制备方法
CN110534583B (zh) * 2019-08-01 2023-03-28 山东天岳电子科技有限公司 一种肖特基二极管及其制备方法
EP3780115A1 (en) 2019-08-13 2021-02-17 Infineon Technologies Austria AG Enhancement mode group iii nitride-based transistor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070228505A1 (en) * 2006-04-04 2007-10-04 Mazzola Michael S Junction barrier schottky rectifiers having epitaxially grown p+-n junctions and methods of making
CN102084487A (zh) * 2008-05-21 2011-06-01 克里公司 具有电流浪涌能力的结势垒肖特基二极管
CN102122675A (zh) * 2010-01-08 2011-07-13 台湾积体电路制造股份有限公司 光电装置及其制造方法
CN102187433A (zh) * 2008-10-24 2011-09-14 住友电气工业株式会社 Ⅲ族氮化物半导体电子器件、制作ⅲ族氮化物半导体电子器件的方法以及ⅲ族氮化物半导体外延片

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL268758A (zh) 1960-09-20
US4982260A (en) 1989-10-02 1991-01-01 General Electric Company Power rectifier with trenches
US5967795A (en) * 1995-08-30 1999-10-19 Asea Brown Boveri Ab SiC semiconductor device comprising a pn junction with a voltage absorbing edge
FR2769924B1 (fr) 1997-10-20 2000-03-10 Centre Nat Rech Scient Procede de realisation d'une couche epitaxiale de nitrure de gallium, couche epitaxiale de nitrure de gallium et composant optoelectronique muni d'une telle couche
SE0004377D0 (sv) 2000-11-29 2000-11-29 Abb Research Ltd A semiconductor device and a method for production thereof
US6611002B2 (en) 2001-02-23 2003-08-26 Nitronex Corporation Gallium nitride material devices and methods including backside vias
US6844251B2 (en) 2001-03-23 2005-01-18 Krishna Shenai Method of forming a semiconductor device with a junction termination layer
US20050067630A1 (en) 2003-09-25 2005-03-31 Zhao Jian H. Vertical junction field effect power transistor
WO2007001316A2 (en) 2004-07-08 2007-01-04 Semisouth Laboratories, Inc. Monolithic vertical junction field effect transistor and schottky barrier diode fabricated from silicon carbide and method for fabricating the same
WO2006058216A2 (en) 2004-11-24 2006-06-01 Microsemi Corporation Junction terminations structures for wide-bandgap power devices
US7355223B2 (en) 2005-03-04 2008-04-08 Cree, Inc. Vertical junction field effect transistor having an epitaxial gate
US8901699B2 (en) * 2005-05-11 2014-12-02 Cree, Inc. Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection
US20070029573A1 (en) 2005-08-08 2007-02-08 Lin Cheng Vertical-channel junction field-effect transistors having buried gates and methods of making
JP2009130266A (ja) 2007-11-27 2009-06-11 Toshiba Corp 半導体基板および半導体装置、半導体装置の製造方法
WO2009102651A2 (en) 2008-02-14 2009-08-20 Maxpower Semiconductor Inc. Edge termination with improved breakdown voltage
CN101981713B (zh) 2009-03-11 2013-11-20 松下电器产业株式会社 氮化物系半导体元件及其制造方法
US8193848B2 (en) * 2009-06-02 2012-06-05 Cree, Inc. Power switching devices having controllable surge current capabilities
US9184305B2 (en) 2011-08-04 2015-11-10 Avogy, Inc. Method and system for a GAN vertical JFET utilizing a regrown gate
US8749015B2 (en) 2011-11-17 2014-06-10 Avogy, Inc. Method and system for fabricating floating guard rings in GaN materials
US9224828B2 (en) * 2011-10-11 2015-12-29 Avogy, Inc. Method and system for floating guard rings in gallium nitride materials

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070228505A1 (en) * 2006-04-04 2007-10-04 Mazzola Michael S Junction barrier schottky rectifiers having epitaxially grown p+-n junctions and methods of making
CN102084487A (zh) * 2008-05-21 2011-06-01 克里公司 具有电流浪涌能力的结势垒肖特基二极管
CN102187433A (zh) * 2008-10-24 2011-09-14 住友电气工业株式会社 Ⅲ族氮化物半导体电子器件、制作ⅲ族氮化物半导体电子器件的方法以及ⅲ族氮化物半导体外延片
CN102122675A (zh) * 2010-01-08 2011-07-13 台湾积体电路制造股份有限公司 光电装置及其制造方法

Also Published As

Publication number Publication date
US9171751B2 (en) 2015-10-27
US8749015B2 (en) 2014-06-10
CN108538717B (zh) 2022-07-12
WO2013074291A1 (en) 2013-05-23
US20130126885A1 (en) 2013-05-23
US20140235030A1 (en) 2014-08-21
CN104011865A (zh) 2014-08-27
CN104011865B (zh) 2018-04-24

Similar Documents

Publication Publication Date Title
CN104011865B (zh) 在GaN材料中制造浮置保护环的方法及系统
US10600674B2 (en) Semiconductor devices with back surface isolation
US8969180B2 (en) Method and system for junction termination in GaN materials using conductivity modulation
US11626477B2 (en) Silicon carbide field-effect transistor including shielding areas
JP2017139499A (ja) 炭化珪素半導体装置の製造方法
CN104094417A (zh) 利用注入制造氮化镓p-i-n二极管的方法
CN111149213B (zh) 碳化硅半导体装置及其制造方法
US8741707B2 (en) Method and system for fabricating edge termination structures in GaN materials
WO2013085748A1 (en) VERTICAL GaN JFET WITH GATE AND SOURCE ELECTRODES ON REGROWN GATE
JP6189045B2 (ja) 半導体素子の製造方法
US20160276497A1 (en) Semiconductor device and manufacturing method thereof
KR102100863B1 (ko) SiC MOSFET 전력 반도체 소자
CN111276533A (zh) 一种选择区域凹槽栅GaN电流孔径垂直结构晶体管结构及实现方法
JP2009054659A (ja) 窒化ガリウム半導体装置の製造方法
KR102067596B1 (ko) 질화물 반도체 소자 및 그 제조 방법
US9728599B1 (en) Semiconductor device
JP7319501B2 (ja) 基板の製造方法、半導体装置の製造方法、基板及び半導体装置
US20230307529A1 (en) Support shield structures for trenched semiconductor devices
KR102100862B1 (ko) SiC 전력 반도체 소자 및 그 제조방법
EP0890183B1 (en) A FIELD EFFECT TRANSISTOR OF SiC AND A METHOD FOR PRODUCTION THEREOF
KR101731344B1 (ko) 질화물계 반도체 소자 및 그 제조 방법
JP2022156627A (ja) ダイオードとその製造方法
KR101730368B1 (ko) 질화물계 반도체 소자 및 그 제조 방법
KR20140016105A (ko) 질화물 반도체 소자 및 이의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20190102

Address after: California, USA

Applicant after: Avoji (ABC) Co.,Ltd.

Address before: California, USA

Applicant before: AVOGY, Inc.

Effective date of registration: 20190102

Address after: California, USA

Applicant after: New Era Power System Co.,Ltd.

Address before: California, USA

Applicant before: Avoji (ABC) Co.,Ltd.

GR01 Patent grant
GR01 Patent grant