CN106601798A - 氮化镓基功率开关器件及其制作方法 - Google Patents

氮化镓基功率开关器件及其制作方法 Download PDF

Info

Publication number
CN106601798A
CN106601798A CN201611260109.4A CN201611260109A CN106601798A CN 106601798 A CN106601798 A CN 106601798A CN 201611260109 A CN201611260109 A CN 201611260109A CN 106601798 A CN106601798 A CN 106601798A
Authority
CN
China
Prior art keywords
gallium nitride
type
epitaxial layer
type epitaxial
lightly doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611260109.4A
Other languages
English (en)
Inventor
康玄武
刘新宇
黄森
王鑫华
魏珂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201611260109.4A priority Critical patent/CN106601798A/zh
Publication of CN106601798A publication Critical patent/CN106601798A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/6631Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02579P-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • H01L29/732Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明提供一种氮化镓基功率开关器件及其制作方法,在轻掺杂N型氮化镓外延片上方生长P型氮化镓外延层;对所述P型氮化镓外延层和所述轻掺杂N型氮化镓外延片进行刻蚀,以形成贯穿于所述P型氮化镓外延层或贯穿于所述P型氮化镓外延层并伸入所述轻掺杂N型氮化镓外延片中的场环结构;在含有所述场环结构的P型氮化镓外延层上方生长轻掺杂N型氮化镓外延层;其中,所述场环结构包括至少一个槽形结构。本发明通过采用外延法替代离子注入法来形成氮化镓基功率开关器件中的P型掺杂结构,杂质有效激活率高,避免了依靠退火技术来提高离子注入中杂质有效激活率的问题,降低了工艺实现的难度。

Description

氮化镓基功率开关器件及其制作方法
技术领域
本发明涉及半导体器件技术领域,尤其涉及一种氮化镓基功率开关器件及其制作方法。
背景技术
随着人们对半导体器件要求的提高,氮化镓基功率开关器件以其独特的能带特点和优异的电学、光学性质受到了越来越多的关注,而提高击穿电压和降低泄漏电流一直是功率开关器件面临的重要挑战。对于硅基功率开关器件或碳化硅基功率开关器件来说,良好的场环设计可以提高功率开关器件的击穿电压并降低泄漏电流,考虑到杂质的有效激活率,场环设计需依靠离子注入来实现P型掺杂。但对于氮化镓基功率开关器件来说,尚未存在场环设计,原因之一是采用离子注入方式容易导致氮化镓基功率开关器件的杂质有效激活率低,离子注入后必须用退火技术提高杂质的有效激活率。
在实现本发明的过程中,发明人发现现有技术中至少存在如下技术问题:氮化镓基功率开关器件的场环设计难以依靠离子注入的方式实现P型掺杂。
发明内容
本发明提供的氮化镓基功率开关器件及其制作方法,采用外延法替代离子注入法来形成氮化镓基功率开关器件中的P型掺杂结构,杂质有效激活率高,避免了依靠退火技术来提高离子注入中杂质有效激活率的问题,降低了工艺实现的难度。
第一方面,本发明提供一种氮化镓基功率开关器件的制作方法,包括:
在轻掺杂N型氮化镓外延片上方生长P型氮化镓外延层;
对所述P型氮化镓外延层和所述轻掺杂N型氮化镓外延片进行刻蚀,以形成贯穿于所述P型氮化镓外延层或贯穿于所述P型氮化镓外延层并伸入所述轻掺杂N型氮化镓外延片中的场环结构;
在含有所述场环结构的P型氮化镓外延层上方生长轻掺杂N型氮化镓外延层;
其中,所述场环结构包括至少一个槽形结构。
可选地,所述在轻掺杂N型氮化镓外延片上方生长P型氮化镓外延层包括:
利用金属有机化合物化学气相沉积法、分子束外延法或者氢化物气相外延法在所述轻掺杂N型氮化镓外延片上方生长所述P型氮化镓外延层。
可选地,在所述对所述P型氮化镓外延层和所述轻掺杂N型氮化镓外延片进行刻蚀之前,还包括:
在所述P型氮化镓外延层的表面覆盖阻挡层。
可选地,所述P型氮化镓外延层的厚度小于所述轻掺杂N型氮化镓外延片的厚度。
可选地,所述阻挡层为氧化硅或者氮化硅。
第二方面,本发明提供一种氮化镓基功率开关器件,包括:轻掺杂N型氮化镓外延片、所述轻掺杂N型氮化镓外延片上方生长出的P型氮化镓外延层、所述P型氮化镓外延层上方生长出的轻掺杂N型氮化镓外延层以及贯穿于所述P型氮化镓外延层或贯穿于所述P型氮化镓外延层并伸入所述轻掺杂N型氮化镓外延片中的场环结构,其中,所述场环结构包括至少一个槽形结构。
可选地,所述轻掺杂N型氮化镓外延片上方生长出的P型氮化镓外延层是利用金属有机化合物化学气相沉积法、分子束外延法或者氢化物气相外延法形成的。
可选地,所述P型氮化镓外延层的表面覆盖有阻挡层。
可选地,所述P型氮化镓外延层的厚度小于所述轻掺杂N型氮化镓外延片的厚度。
可选地,所述阻挡层为氧化硅或者氮化硅。
本发明实施例提供的氮化镓基功率开关器件及其制作方法,在轻掺杂N型氮化镓外延片上方生长P型氮化镓外延层;对所述P型氮化镓外延层和所述轻掺杂N型氮化镓外延片进行刻蚀,以形成贯穿于所述P型氮化镓外延层或贯穿于所述P型氮化镓外延层并伸入所述轻掺杂N型氮化镓外延片中的场环结构;在含有所述场环结构的P型氮化镓外延层上方生长轻掺杂N型氮化镓外延层;其中,所述场环结构包括至少一个槽形结构。与现有技术相比,本发明通过采用外延法替代离子注入法来形成氮化镓基功率开关器件中的P型掺杂结构,杂质有效激活率高,避免了依靠退火技术来提高离子注入中杂质有效激活率的问题,降低了工艺实现的难度。
附图说明
图1为本发明一实施例氮化镓基功率开关器件的制作方法的流程图;
图2为本发明另一实施例氮化镓基功率开关器件的制作方法的流程图;
图3为本发明一实施例氮化镓基功率开关器件的结构示意图;
图4为本发明另一实施例氮化镓基功率开关器件的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明提供一种氮化镓基功率开关器件的制作方法,如图1所示,本实施例是以形成贯穿于所述P型氮化镓外延层的场环结构为例进行说明的,所述方法包括:
S11、在轻掺杂N型氮化镓外延片101上方生长P型氮化镓外延层102。
可选地,所述在轻掺杂N型氮化镓外延片101上方生长P型氮化镓外延层102包括:
利用金属有机化合物化学气相沉积法、分子束外延法或者氢化物气相外延法在所述轻掺杂N型氮化镓外延片101上方生长所述P型氮化镓外延层102。
可选地,所述P型氮化镓外延层102的厚度小于所述轻掺杂N型氮化镓外延片101的厚度。
S12、对所述P型氮化镓外延层102和所述轻掺杂N型氮化镓外延片101进行刻蚀,以形成贯穿于所述P型氮化镓外延层102的场环结构104。
其中,所述场环结构104包括至少一个槽形结构,且每个槽形结构间的距离可以不相等。
S13、在含有所述场环结构104的P型氮化镓外延层102上方生长轻掺杂N型氮化镓外延层103。
本发明实施例提供的氮化镓基功率开关器件的制作方法,与现有技术相比,本发明通过采用外延法替代离子注入法来形成氮化镓基功率开关器件中的P型掺杂结构,杂质有效激活率高,避免了依靠退火技术来提高离子注入中杂质有效激活率的问题,降低了工艺实现的难度。
如图2所示,本发明实施例提供一种氮化镓基功率开关器件的制作方法,本实施例是以形成贯穿于所述P型氮化镓外延层并伸入所述轻掺杂N型氮化镓外延片中的场环结构为例进行说明的,所述方法包括:
S21、在轻掺杂N型氮化镓外延片101上方生长P型氮化镓外延层102。
S22、在所述P型氮化镓外延层102的表面覆盖阻挡层105。
其中,所述阻挡层105为氧化硅或者氮化硅。
在所述P型氮化镓外延层102的表面覆盖了阻挡层105,则可以有效地防止所述P型氮化镓外延层中非刻蚀区域被所述轻掺杂N型氮化镓外延层103中和。
S23、对所述P型氮化镓外延层102和所述轻掺杂N型氮化镓外延片101进行刻蚀,以形成贯穿于所述P型氮化镓外延层102并伸入所述轻掺杂N型氮化镓外延片101中的104。
S24、在含有所述场环结构104的P型氮化镓外延层102上方生长轻掺杂N型氮化镓外延层103。
本发明实施例提供的氮化镓基功率开关器件的制作方法,与现有技术相比,本发明通过采用外延法替代离子注入法来形成氮化镓基功率开关器件中的P型掺杂结构,杂质有效激活率高,避免了依靠退火技术来提高离子注入中杂质有效激活率的问题,降低了工艺实现的难度。
本发明实施例还提供一种氮化镓基功率开关器件,这里以形成贯穿于所述P型氮化镓外延层的场环结构为例进行说明,如图3所示,所述器件包括轻掺杂N型氮化镓外延片101、所述轻掺杂N型氮化镓外延片101上方生长出的P型氮化镓外延层102、所述P型氮化镓外延层102上方生长出的轻掺杂N型氮化镓外延层103以及贯穿于所述P型氮化镓外延层102的场环结构104,其中,所述场环结构104包括至少一个槽形结构,且每个槽形结构间的距离可以不相等。
本发明实施例提供的氮化镓基功率开关器件,与现有技术相比,本发明通过采用外延法替代离子注入法来形成氮化镓基功率开关器件中的P型掺杂结构,杂质有效激活率高,避免了依靠退火技术来提高离子注入中杂质有效激活率的问题,降低了工艺实现的难度。
可选地,所述轻掺杂N型氮化镓外延片101上方生长出的P型氮化镓外延层102是利用金属有机化合物化学气相沉积法、分子束外延法或者氢化物气相外延法形成的。
可选地,所述P型氮化镓外延层102的厚度小于所述轻掺杂N型氮化镓外延片101的厚度。
本发明实施例还提供一种氮化镓基功率开关器件,这里以形成贯穿于所述P型氮化镓外延层并伸入所述轻掺杂N型氮化镓外延片中的场环结构为例进行说明,如图4所示,所述器件包括轻掺杂N型氮化镓外延片101、所述轻掺杂N型氮化镓外延片101上方生长出的P型氮化镓外延层102、所述P型氮化镓外延层102上方生长出的轻掺杂N型氮化镓外延层103以及贯穿于所述P型氮化镓外延层102并伸入所述轻掺杂N型氮化镓外延片103中的场环结构104,其中,所述场环结构104包括至少一个槽形结构,且每个槽形结构间的距离可以不相等。
而且,所述P型氮化镓外延层102的表面覆盖有阻挡层105,其中,所述阻挡层105为氧化硅或者氮化硅。
在所述P型氮化镓外延层102的表面覆盖了阻挡层105,则可以有效地防止所述P型氮化镓外延层中非刻蚀区域被所述轻掺杂N型氮化镓外延层103中和,但是在含有所述场环结构104的P型氮化镓外延层102上方生长轻掺杂N型氮化镓外延层103之前,需先将所述阻挡层105去除。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应该以权利要求的保护范围为准。

Claims (10)

1.一种氮化镓基功率开关器件的制作方法,其特征在于,包括:
在轻掺杂N型氮化镓外延片上方生长P型氮化镓外延层;
对所述P型氮化镓外延层和所述轻掺杂N型氮化镓外延片进行刻蚀,以形成贯穿于所述P型氮化镓外延层或贯穿于所述P型氮化镓外延层并伸入所述轻掺杂N型氮化镓外延片中的场环结构;
在含有所述场环结构的P型氮化镓外延层上方生长轻掺杂N型氮化镓外延层;
其中,所述场环结构包括至少一个槽形结构。
2.根据权利要求1所述的方法,其特征在于,所述在轻掺杂N型氮化镓外延片上方生长P型氮化镓外延层包括:
利用金属有机化合物化学气相沉积法、分子束外延法或者氢化物气相外延法在所述轻掺杂N型氮化镓外延片上方生长所述P型氮化镓外延层。
3.根据权利要求1所述的方法,其特征在于,在所述对所述P型氮化镓外延层和所述轻掺杂N型氮化镓外延片进行刻蚀之前,还包括:
在所述P型氮化镓外延层的表面覆盖阻挡层。
4.根据权利要求1所述的方法,其特征在于,所述P型氮化镓外延层的厚度小于所述轻掺杂N型氮化镓外延片的厚度。
5.根据权利要求3所述的方法,其特征在于,所述阻挡层为氧化硅或者氮化硅。
6.一种氮化镓基功率开关器件,其特征在于,包括:轻掺杂N型氮化镓外延片、所述轻掺杂N型氮化镓外延片上方生长出的P型氮化镓外延层、所述P型氮化镓外延层上方生长出的轻掺杂N型氮化镓外延层以及贯穿于所述P型氮化镓外延层或贯穿于所述P型氮化镓外延层并伸入所述轻掺杂N型氮化镓外延片的场环结构,其中,所述场环结构包括至少一个槽形结构。
7.根据权利要求6所述的器件,其特征在于,所述轻掺杂N型氮化镓外延片上方生长出的P型氮化镓外延层是利用金属有机化合物化学气相沉积法、分子束外延法或者氢化物气相外延法形成的。
8.根据权利要求6所述的器件,其特征在于,所述P型氮化镓外延层的表面覆盖有阻挡层。
9.根据权利要求6所述的器件,其特征在于,所述P型氮化镓外延层的厚度小于所述轻掺杂N型氮化镓外延片的厚度。
10.根据权利要求8所述的器件,其特征在于,所述阻挡层为氧化硅或者氮化硅。
CN201611260109.4A 2016-12-30 2016-12-30 氮化镓基功率开关器件及其制作方法 Pending CN106601798A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611260109.4A CN106601798A (zh) 2016-12-30 2016-12-30 氮化镓基功率开关器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611260109.4A CN106601798A (zh) 2016-12-30 2016-12-30 氮化镓基功率开关器件及其制作方法

Publications (1)

Publication Number Publication Date
CN106601798A true CN106601798A (zh) 2017-04-26

Family

ID=58582825

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611260109.4A Pending CN106601798A (zh) 2016-12-30 2016-12-30 氮化镓基功率开关器件及其制作方法

Country Status (1)

Country Link
CN (1) CN106601798A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130087879A1 (en) * 2011-10-11 2013-04-11 Epowersoft, Inc. Schottky diode with buried layer in gan materials
CN104011865A (zh) * 2011-11-17 2014-08-27 阿沃吉有限公司 在GaN材料中制造浮置保护环的方法及系统
US20140291691A1 (en) * 2011-10-11 2014-10-02 Avogy, Inc. Vertical gallium nitride jfet with gate and source electrodes on regrown gate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130087879A1 (en) * 2011-10-11 2013-04-11 Epowersoft, Inc. Schottky diode with buried layer in gan materials
US20140291691A1 (en) * 2011-10-11 2014-10-02 Avogy, Inc. Vertical gallium nitride jfet with gate and source electrodes on regrown gate
CN104011865A (zh) * 2011-11-17 2014-08-27 阿沃吉有限公司 在GaN材料中制造浮置保护环的方法及系统

Similar Documents

Publication Publication Date Title
US11888052B2 (en) Semiconductor device and manufacturing method thereof employing an etching transition layer
CN100555659C (zh) 外延基底和半导体元件
JP4463448B2 (ja) SiC基板及びSiC半導体素子の製造方法
CN111033752B (zh) p型半导体的制造方法、增强型器件及其制造方法
US9240476B2 (en) Field effect transistor devices with buried well regions and epitaxial layers
CN107731974B (zh) 一种GaN基发光二极管外延片及其生长方法
US10134908B2 (en) Semiconductor device and manufacturing method thereof
JP2015135946A (ja) 窒化物半導体素子及びその製造方法
US9590047B2 (en) SiC bipolar junction transistor with reduced carrier lifetime in collector and a defect termination layer
CN109545842A (zh) 碳化硅器件终端结构及其制作方法
KR20150091706A (ko) 질화물 반도체 소자 및 그 제조 방법
JP2000340512A (ja) 半導体膜の成長方法及び半導体装置の製造方法
KR20150091705A (ko) 질화물 반도체 소자 및 그 제조 방법
JP2016174032A (ja) 半導体装置及びその製造方法
US20130153921A1 (en) Nitride semiconductor device using selective growth and manufacturing method thereof
CN105826195B (zh) 一种超结功率器件及其制作方法
CN106601798A (zh) 氮化镓基功率开关器件及其制作方法
KR20140103255A (ko) 반도체 장치 및 그 제조 방법
JP2009054659A (ja) 窒化ガリウム半導体装置の製造方法
JP2015002329A (ja) エピタキシャルウェハおよびその製造方法並びに窒化物半導体装置
CA3093906C (en) Semiconductor device and manufacturing method thereof
CN210837767U (zh) 一种GaN基HEMT器件
CN106783612A (zh) 增强型GaN基功率晶体管器件及其制作方法
KR20140020575A (ko) 질화물 반도체 소자 및 이의 제조 방법
CN106601825B (zh) 氮化镓基功率二极管及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170426