CN106783612A - 增强型GaN基功率晶体管器件及其制作方法 - Google Patents
增强型GaN基功率晶体管器件及其制作方法 Download PDFInfo
- Publication number
- CN106783612A CN106783612A CN201611161073.4A CN201611161073A CN106783612A CN 106783612 A CN106783612 A CN 106783612A CN 201611161073 A CN201611161073 A CN 201611161073A CN 106783612 A CN106783612 A CN 106783612A
- Authority
- CN
- China
- Prior art keywords
- type gan
- epitaxial layer
- gan epitaxial
- layer
- lightly doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 13
- 229910052733 gallium Inorganic materials 0.000 claims abstract description 98
- 229910052738 indium Inorganic materials 0.000 claims abstract description 96
- 230000004888 barrier function Effects 0.000 claims abstract description 82
- 238000000034 method Methods 0.000 claims abstract description 78
- 238000002161 passivation Methods 0.000 claims abstract description 75
- 238000005036 potential barrier Methods 0.000 claims abstract description 53
- 238000000151 deposition Methods 0.000 claims abstract description 20
- 230000026267 regulation of growth Effects 0.000 claims abstract description 17
- 238000000407 epitaxy Methods 0.000 claims abstract description 7
- 238000005530 etching Methods 0.000 claims description 33
- 229910052751 metal Inorganic materials 0.000 claims description 26
- 239000002184 metal Substances 0.000 claims description 26
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims description 22
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 19
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 claims description 18
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 239000012212 insulator Substances 0.000 claims description 14
- 229910002704 AlGaN Inorganic materials 0.000 claims description 9
- 229910017083 AlN Inorganic materials 0.000 claims description 8
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 claims description 8
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052804 chromium Inorganic materials 0.000 claims description 8
- 239000011651 chromium Substances 0.000 claims description 8
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 239000000377 silicon dioxide Substances 0.000 claims description 8
- 229910002058 ternary alloy Inorganic materials 0.000 claims description 8
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 claims description 7
- 238000000231 atomic layer deposition Methods 0.000 claims description 7
- 229910052711 selenium Inorganic materials 0.000 claims description 7
- 239000011669 selenium Substances 0.000 claims description 7
- 229910002601 GaN Inorganic materials 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- 239000013078 crystal Substances 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 230000002708 enhancing effect Effects 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- 238000004062 sedimentation Methods 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims 1
- 230000008021 deposition Effects 0.000 abstract description 8
- 238000005516 engineering process Methods 0.000 abstract description 8
- 230000005533 two-dimensional electron gas Effects 0.000 abstract description 7
- 229910002059 quaternary alloy Inorganic materials 0.000 description 6
- 230000001965 increasing effect Effects 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 150000002894 organic compounds Chemical class 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 125000003748 selenium group Chemical group *[Se]* 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7788—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Nanotechnology (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明提供一种增强型GaN基功率晶体管器件及其制作方法。所述方法包括：在衬底上生长第一轻掺杂N型GaN外延层；在第一轻掺杂N型GaN外延层上生长P型GaN外延层；对P型GaN外延层和第一轻掺杂N型GaN外延层刻蚀，形成贯穿P型GaN外延层或贯穿P型GaN外延层并伸入第一轻掺杂N型GaN外延层的刻蚀图形；在所述P型GaN外延层上生长第二轻掺杂N型GaN外延层；在第二轻掺杂N型GaN外延层上生长Al(In，Ga)N薄势垒层，形成薄势垒Al(In，Ga)N/GaN异质结构；在薄势垒异质结构上生长钝化层。采用外延技术形成薄势垒异质结构，避免了采用槽栅刻蚀技术来减小势垒层厚度的问题，在薄势垒层表面淀积钝化层，有效提高了薄势垒异质结构势垒栅极区域以外的二维电子气密度。
Description
技术领域
本发明涉及半导体器件技术领域，尤其涉及一种增强型GaN基功率晶体管器件及其制作方法。
背景技术
随着人们对半导体器件要求的提高，GaN基功率晶体管器件以其独特的能带特点和优异的电学、光学性质受到了越来越多的关注。GaN基功率晶体管器件通常利用AlGaN/GaN异质结中的二维电子气工作，这样器件具有导通电阻小和开关速度快等优点，但在这种结构不利于增强型GaN基功率晶体管器件的实现。
常用的实现增强型GaN基功率晶体管器件的方法是采用栅槽刻蚀技术，将薄势垒层厚度(20nm左右)减小到5nm以下，使栅极以下区域中二维电子气耗尽，从而实现增强型功率晶体管器件。但栅槽刻蚀技术重复性较差，且刻蚀深度难以精确控制。
在实现本发明的过程中，发明人发现现有技术中至少存在如下技术问题：由于GaN基功率晶体管器件的薄势垒层较厚，借助于槽栅刻蚀技术减小薄势垒层厚度时，工艺重复性差，且难以精确控制对薄势垒层的刻蚀深度。
发明内容
本发明提供的增强型GaN基功率晶体管器件及其制作方法，采用外延技术形成了5nm以下的Al(In，Ga)N薄势垒异质结构，避免了采用槽栅刻蚀技术来减小势垒层厚度的问题，且在薄势垒层表面淀积钝化层，有效提高了薄势垒Al(In，Ga)N/GaN异质结构势垒栅极区域以外的二维电子气密度。
第一方面，本发明提供一种增强型GaN基功率晶体管器件的制作方法，包括：
在重掺杂N型GaN衬底上方生长第一轻掺杂N型GaN外延层；
在所述第一轻掺杂N型GaN外延层上方生长P型GaN外延层；
对所述P型GaN外延层和所述第一轻掺杂N型GaN外延层进行刻蚀，以形成贯穿于所述P型GaN外延层或贯穿于所述P型GaN外延层并伸入所述第一轻掺杂N型GaN外延层的刻蚀图形；
在含有所述刻蚀图形的P型GaN外延层上方生长第二轻掺杂N型GaN外延层；
在所述第二轻掺杂N型GaN外延层上方生长Al(In，Ga)N薄势垒层，所述Al(In，Ga)N薄势垒层同所述第二轻掺杂N型GaN外延层形成了薄势垒Al(In，Ga)N/GaN异质结构；
在所述薄势垒Al(In，Ga)N/GaN异质结构上方生长钝化层；
制作栅极、源极和漏极，以形成所述增强型GaN基功率晶体管器件。
可选地，在所述第二轻掺杂N型GaN外延层上方生长Al(In，Ga)N薄势垒层包括：
利用金属有机化合物化学气相沉积法、分子束外延法或者氢化物气相外延法在所述第二轻掺杂N型GaN外延层上方生长Al(In，Ga)N薄势垒层；
其中所述Al(In，Ga)N薄势垒层为AlGaN、AlInN或者InGaN三元合金层，或者AlInGaN四元合金层，所述Al(In，Ga)N薄势垒层的厚度为0.5nm至5nm。
可选地，所述在第一轻掺杂N型GaN外延层上方生长P型GaN外延层包括：
利用金属有机化合物化学气相沉积法、分子束外延法或者氢化物气相外延法在所述第一轻掺杂N型GaN外延层上方生长所述P型GaN外延层。
可选地，所述在含有所述刻蚀图形的P型GaN外延层上方生长第二轻掺杂N型GaN外延层包括：
利用金属有机化合物化学气相沉积法、分子束外延法或者氢化物气相外延法在含有所述刻蚀图形的P型GaN外延层上方生长第二轻掺杂N型GaN外延层。
可选地，所述在所述薄势垒Al(In，Ga)N/GaN异质结构上方生长钝化层包括：
利用金属有机化合物化学气相沉积法、低压力化学气相沉积法、等离子体增强化学气相沉积法或原子层沉积法在所述薄势垒Al(In，Ga)N/GaN异质结构上方生长钝化层；
其中，所述钝化层为氮化硅、二氧化硅、氮化铝或GaN。
可选地，所述制作栅极、源极和漏极包括：
对所述钝化层的中间位置进行刻蚀以形成贯穿于所述钝化层的栅极区域，在所述栅极区域的表面覆盖栅极绝缘层，并在所述栅极绝缘层上方沉积接触金属作为所述增强型GaN基功率晶体管器件的栅极；
对所述钝化层、所述薄势垒Al(In，Ga)N/GaN异质结构和所述第二轻掺杂N型GaN外延层的两端位置进行刻蚀以形成贯穿于所述钝化层和所述Al(In，Ga)N薄势垒层并伸入所述第二轻掺杂N型GaN外延层中的源极区域或者贯穿于所述钝化层和所述薄势垒Al(In，Ga)N/GaN异质结构的源极区域，并在所述源极区域沉积接触金属作为所述增强型GaN基功率晶体管器件的源极，其中，所述源极既可以通过注入硅、铬或硒形成高掺杂层与所述P型GaN外延层相连，也可以通过刻蚀使所述源极与所述P型GaN外延层直接相连；
在所述重掺杂N型GaN衬底下方沉积接触金属作为所述增强型GaN基功率晶体管器件的漏极。
第二方面，本发明提供一种增强型GaN基功率晶体管器件，包括：重掺杂N型GaN衬底、所述重掺杂N型GaN衬底上方生长出的第一轻掺杂N型GaN外延层、所述第一轻掺杂N型GaN外延层上方生长出的P型GaN外延层、所述P型GaN外延层上方生长出的第二轻掺杂N型GaN外延层、贯穿于所述P型GaN外延层或贯穿于所述P型GaN外延层并伸入所述第一轻掺杂N型GaN外延层中的刻蚀图形、所述第二轻掺杂N型GaN外延层上方生长出的Al(In，Ga)N薄势垒层、所述Al(In，Ga)N薄势垒层同所述第二轻掺杂N型GaN外延层形成的薄势垒Al(In，Ga)N/GaN异质结构、所述薄势垒Al(In，Ga)N/GaN异质结构上方生长出的钝化层以及栅极、源极和漏极。
可选地，在所述第二轻掺杂N型GaN外延层上方生长Al(In，Ga)N薄势垒层包括：
利用金属有机化合物化学气相沉积法、分子束外延法或者氢化物气相外延法在所述第二轻掺杂N型GaN外延层上方生长Al(In，Ga)N薄势垒层；
其中所述Al(In，Ga)N薄势垒层为AlGaN、AlInN或者InGaN三元合金层，或者AlInGaN四元合金层，所述Al(In，Ga)N薄势垒层的厚度为0.5nm至5nm。
可选地，所述薄势垒Al(In，Ga)N/GaN异质结构上方生长出的钝化层是利用金属有机化合物化学气相沉积法、低压力化学气相沉积法、等离子体增强化学气相沉积法或原子层沉积法形成的；
其中，所述钝化层为氮化硅、二氧化硅、氮化铝或GaN。
可选地，所述栅极的形成方式为：
对所述钝化层的中间位置进行刻蚀以形成贯穿于所述钝化层的栅极区域，在所述栅极区域的表面覆盖栅极绝缘层，并在所述栅极绝缘层上方沉积接触金属作为所述增强型GaN基功率晶体管器件的栅极；
所述源极的形成方式为：
对所述钝化层、所述薄势垒Al(In，Ga)N/GaN异质结构和所述第二轻掺杂N型GaN外延层的两端位置进行刻蚀以形成贯穿于所述钝化层和所述Al(In，Ga)N薄势垒层并伸入所述第二轻掺杂N型GaN外延层中的源极区域或者贯穿于所述钝化层和所述薄势垒Al(In，Ga)N/GaN异质结构的源极区域，并在所述源极区域沉积接触金属作为所述增强型GaN基功率晶体管器件的源极，其中，所述源极既可以通过注入硅、铬或硒形成高掺杂层与所述P型GaN外延层相连，也可以通过刻蚀使所述源极与所述P型GaN外延层直接相连；
所述漏极的形成方式为：
在所述重掺杂N型GaN衬底下方沉积接触金属作为所述增强型GaN基功率晶体管器件的漏极。
附图说明
图1为本发明一实施例增强型GaN基功率晶体管器件的制作方法的流程图；
图2为本发明另一实施例增强型GaN基功率晶体管器件的制作方法的流程图；
图3为本发明一实施例增强型GaN基功率晶体管器件的结构示意图；
图4为本发明另一实施例增强型GaN基功率晶体管器件的的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明提供一种增强型GaN基功率晶体管器件的制作方法，如图1所示，本实施例是以形成贯穿于所述P型GaN外延层的刻蚀图形，以及形成贯穿于所述钝化层和所述Al(In，Ga)N薄势垒层并伸入所述第二轻掺杂N型GaN外延层中的源极区域为例进行说明的，所述方法包括：
S11、在重掺杂N型GaN衬底101上方生长第一轻掺杂N型GaN外延层102。
S12、在所述第一轻掺杂N型GaN外延层102上方生长P型GaN外延层103。
可选地，所述P型GaN外延层103的厚度小于所述第一轻掺杂N型GaN外延层的厚度。
可选地，所述在第一轻掺杂N型GaN外延层102上方生长P型GaN外延层103包括：
利用金属有机化合物化学气相沉积法、分子束外延法或者氢化物气相外延法在所述第一轻掺杂N型GaN外延层102上方生长所述P型GaN外延层103。
S13、对所述P型GaN外延层103和所述第一轻掺杂N型GaN外延层102进行刻蚀，以形成贯穿于所述P型GaN外延层103的刻蚀图形。
S14、在含有所述刻蚀图形的P型GaN外延层103上方生长第二轻掺杂N型GaN外延层104。
可选地，所述在含有所述刻蚀图形的P型GaN外延层103上方生长第二轻掺杂N型GaN外延层104包括：
利用金属有机化合物化学气相沉积法、分子束外延法或者氢化物气相外延法在含有所述刻蚀图形的P型GaN外延层103上方生长第二轻掺杂N型GaN外延层104。
S15、在所述第二轻掺杂N型GaN外延层104上方生长Al(In，Ga)N薄势垒层105，所述Al(In，Ga)N薄势垒层105同所述第二轻掺杂N型GaN外延层104形成了薄势垒Al(In，Ga)N/GaN异质结构。
可选地，在所述第二轻掺杂N型GaN外延层104上方生长Al(In，Ga)N薄势垒层105包括：
利用金属有机化合物化学气相沉积法、分子束外延法或者氢化物气相外延法在所述第二轻掺杂N型GaN外延层104上方生长Al(In，Ga)N薄势垒层105；
其中所述Al(In，Ga)N薄势垒层105为AlGaN、AlInN或者InGaN三元合金层，或者AlInGaN四元合金层，所述Al(In，Ga)N薄势垒层105的厚度为0.5nm至5nm。
S16、在所述薄势垒Al(In，Ga)N/GaN异质结构上方生长钝化层106。
可选地，所述在所述薄势垒Al(In，Ga)N/GaN异质结构上方生长钝化层106包括：
利用金属有机化合物化学气相沉积法、低压力化学气相沉积法、等离子体增强化学气相沉积法或原子层沉积法在所述薄势垒Al(In，Ga)N/GaN异质结构上方生长钝化层106；
其中，所述钝化层106为氮化硅、二氧化硅、氮化铝或GaN。
S17、制作栅极107、源极108和漏极109，以形成所述增强型GaN基功率晶体管器件。
可选地，所述制作栅极107、源极108和漏极109包括：
对所述钝化层106的中间位置进行刻蚀以形成贯穿于所述钝化层106的栅极107区域，在所述栅极107区域的表面覆盖栅极绝缘层110，并在所述栅极107绝缘层110上方沉积接触金属作为所述增强型GaN基功率晶体管器件的栅极107；
对所述钝化层106、所述薄势垒Al(In，Ga)N/GaN异质结构和所述第二轻掺杂N型GaN外延层104的两端位置进行刻蚀以形成贯穿于所述钝化层106和所述Al(In，Ga)N薄势垒层并伸入所述第二轻掺杂N型GaN外延层104中的源极108区域，并在所述源极108区域沉积接触金属作为所述增强型GaN基功率晶体管器件的源极108，其中，所述源极108既可以通过注入硅、铬或硒形成高掺杂层与所述P型GaN外延层103相连，也可以通过刻蚀使所述源极108与所述P型GaN外延层103直接相连；
在所述重掺杂N型GaN衬底101下方沉积接触金属作为所述增强型GaN基功率晶体管器件的漏极109。
本发明实施例提供的增强型GaN基功率晶体管器件的制作方法，采用外延技术形成了5nm以下的Al(In，Ga)N薄势垒异质结构，避免了采用槽栅刻蚀技术来减小势垒层厚度的问题，同时通过在Al(In，Ga)N薄势垒层表面淀积钝化层，有效提高了薄势垒Al(In，Ga)N/GaN异质结构势垒栅极区域以外的二维电子气密度。
如图2所示，本发明实施例提供一种增强型GaN基功率晶体管器件的制作方法，本实施例是以形成贯穿于所述P型GaN外延层并伸入所述第一轻掺杂N型GaN外延层的刻蚀图形，以及贯穿于所述钝化层和所述薄势垒Al(In，Ga)N/GaN异质结构的源极区域为例进行说明的，所述方法包括：
S21、在重掺杂N型GaN衬底101上方生长第一轻掺杂N型GaN外延层102。
S22、在所述第一轻掺杂N型GaN外延层102上方生长P型GaN外延层103。
可选地，所述P型GaN外延层103的厚度小于所述第一轻掺杂N型GaN外延层102的厚度。
可选地，所述在第一轻掺杂N型GaN外延层102上方生长P型GaN外延层103包括：
利用金属有机化合物化学气相沉积法、分子束外延法或者氢化物气相外延法在所述第一轻掺杂N型GaN外延层102上方生长所述P型GaN外延层103。
S23、对所述P型GaN外延层103和所述第一轻掺杂N型GaN外延层102进行刻蚀，以形成贯穿于所述P型GaN外延层并伸入所述第一轻掺杂N型GaN外延层103的刻蚀图形。
S24、在含有所述刻蚀图形的P型GaN外延层103上方生长第二轻掺杂N型GaN外延层104。
可选地，所述在含有所述刻蚀图形的P型GaN外延层103上方生长第二轻掺杂N型GaN外延层104包括：
利用金属有机化合物化学气相沉积法、分子束外延法或者氢化物气相外延法在含有所述刻蚀图形的P型GaN外延层103上方生长第二轻掺杂N型GaN外延层104。
S25、在所述第二轻掺杂N型GaN外延层104上方生长Al(In，Ga)N薄势垒层105，所述Al(In，Ga)N薄势垒层105同所述第二轻掺杂N型GaN外延层104形成了薄势垒Al(In，Ga)N/GaN异质结构。
可选地，在所述第二轻掺杂N型GaN外延层104上方生长Al(In，Ga)N薄势垒层105包括：
利用金属有机化合物化学气相沉积法、分子束外延法或者氢化物气相外延法在所述第二轻掺杂N型GaN外延层104上方生长Al(In，Ga)N薄势垒层105；
其中所述Al(In，Ga)N薄势垒层105为AlGaN、AlInN或者InGaN三元合金层，或者AlInGaN四元合金层，所述Al(In，Ga)N薄势垒层105的厚度为0.5nm至5nm。
S26、在所述薄势垒Al(In，Ga)N/GaN异质结构上方生长钝化层106。
可选地，所述在所述薄势垒Al(In，Ga)N/GaN异质结构上方生长钝化层106包括：
利用金属有机化合物化学气相沉积法、低压力化学气相沉积法、等离子体增强化学气相沉积法或原子层沉积法在所述薄势垒Al(In，Ga)N/GaN异质结构上方生长钝化层106；
其中，所述钝化层106为氮化硅、二氧化硅、氮化铝或GaN。
S27、制作栅极107、源极108和漏极109，以形成所述增强型GaN基功率晶体管器件。
可选地，所述制作栅极107、源极108和漏极109包括：
对所述钝化层106的中间位置进行刻蚀以形成贯穿于所述钝化层106的栅极107区域，在所述栅极107区域的表面覆盖栅极绝缘层110，并在所述栅极107绝缘层110上方沉积接触金属作为所述增强型GaN基功率晶体管器件的栅极108；
对所述钝化层106、所述薄势垒Al(In，Ga)N/GaN异质结构层105和所述第二轻掺杂N型GaN外延层104的两端位置进行刻蚀以形成贯穿于所述钝化层106和所述薄势垒Al(In，Ga)N/GaN异质结构的源极108区域，并在所述源极108区域沉积接触金属作为所述增强型GaN基功率晶体管器件的源极108，
其中，所述器件源极108区域在贯穿所述钝化层106、所述薄势垒层105和所述第二轻掺杂N型GaN外延层104后，通过注入硅、铬或硒形成高掺杂层与所述P型GaN外延层103相连，也可以通过刻蚀使源极108金属使其与所述P型GaN外延层103直接相连。
在所述重掺杂N型GaN衬底下方101沉积接触金属作为所述增强型GaN基功率晶体管器件的漏极109。
本发明实施例提供的增强型GaN基功率晶体管器件的制作方法，采用外延技术形成了5nm以下的Al(In，Ga)N薄势垒异质结构，避免了采用槽栅刻蚀技术来减小势垒层厚度的问题，同时通过在Al(In，Ga)N薄势垒层表面淀积钝化层，有效提高了薄势垒Al(In，Ga)N/GaN异质结构势垒栅极区域以外的二维电子气密度。
本发明实施例还提供一种增强型GaN基功率晶体管器件，这里以形成贯穿于所述P型GaN外延层的刻蚀图形，以及形成贯穿于所述钝化层和所述Al(In，Ga)N薄势垒层并伸入所述第二轻掺杂N型GaN外延层中的源极区域为例进行说明如图3所示，所述器件包括：
重掺杂N型GaN衬底101、所述重掺杂N型GaN衬底101上方生长出的第一轻掺杂N型GaN外延层102、所述第一轻掺杂N型GaN外延层102上方生长出的P型GaN外延层103、所述P型GaN外延层103上方生长出的第二轻掺杂N型GaN外延层104、贯穿于所述P型GaN外延层103的刻蚀图形、所述第二轻掺杂N型GaN外延层104上方生长出的Al(In，Ga)N薄势垒层105、所述Al(In，Ga)N薄势垒层105同所述第二轻掺杂N型GaN外延层104形成的薄势垒Al(In，Ga)N/GaN异质结构、所述薄势垒Al(In，Ga)N/GaN异质结构上方生长出的钝化层106以及栅极107、源极108和漏极109。
本发明实施例提供的增强型GaN基功率晶体管器件，采用外延技术形成了5nm以下的Al(In，Ga)N薄势垒异质结构，避免了采用槽栅刻蚀技术来减小势垒层厚度的问题，同时通过在Al(In，Ga)N薄势垒层表面淀积钝化层，有效提高了薄势垒Al(In，Ga)N/GaN异质结构势垒栅极区域以外的二维电子气密度。
可选地，在所述第二轻掺杂N型GaN外延层104上方生长Al(In，Ga)N薄势垒层105包括：
利用金属有机化合物化学气相沉积法、分子束外延法或者氢化物气相外延法在所述第二轻掺杂N型GaN外延层104上方生长Al(In，Ga)N薄势垒层105；
其中所述Al(In，Ga)N薄势垒层105为AlGaN、AlInN或者InGaN三元合金层，或者AlInGaN四元合金层，所述Al(In，Ga)N薄势垒层105的厚度为0.5nm至5nm。
可选地，所述第一轻掺杂N型GaN外延层102上方生长出P型GaN外延层103是利用金属有机化合物化学气相沉积法、分子束外延法或者氢化物气相外延法形成的。
可选地，所述第二轻掺杂N型GaN外延层104上方生长出的Al(In，Ga)N薄势垒层105是利用金属有机化合物化学气相沉积法、分子束外延法或者氢化物气相外延法形成的。
可选地，所述P型GaN外延层103的厚度小于所述第一轻掺杂N型GaN外延层102的厚度。
可选地，所述薄势垒Al(In，Ga)N/GaN异质结构上方生长出的钝化层106是利用金属有机化合物化学气相沉积法、低压力化学气相沉积法、等离子体增强化学气相沉积法或原子层沉积法形成的；
其中，所述钝化层106为多晶氮化硅、多晶二氧化硅或极性氮化铝。
可选地，所述栅极107的形成方式为：
对所述钝化层106的中间位置进行刻蚀以形成贯穿于所述钝化层106的栅极107区域，在所述栅极107区域的表面覆盖栅极绝缘层110，并在所述栅极绝缘层110上方沉积接触金属作为所述增强型GaN基功率晶体管器件的栅极107；
所述源极108的形成方式为：
对所述钝化层106、所述薄势垒Al(In，Ga)N/GaN异质结构和所述第二轻掺杂N型GaN外延层104的两端位置进行刻蚀以形成贯穿于所述钝化层106和所述Al(In，Ga)N薄势垒层105并伸入所述第二轻掺杂N型GaN外延层104中的源极108区域，并在所述源极108区域沉积接触金属作为所述增强型GaN基功率晶体管器件的源极108，其中，所述源极108既可以通过注入硅、铬或硒形成高掺杂层与所述P型GaN外延层103相连，也可以通过刻蚀使所述源极108与所述P型GaN外延层103直接相连；
所述漏极109的形成方式为：
在所述重掺杂N型GaN衬底101下方沉积接触金属作为所述增强型GaN基功率晶体管器件的漏极109。
本发明实施例还提供一种增强型GaN基功率晶体管器件，这里以形成贯穿于所述P型GaN外延层并伸入所述第一轻掺杂N型GaN外延层的刻蚀图形以及形成贯穿于所述钝化层和所述薄势垒Al(In，Ga)N/GaN异质结构的源极区域为例进行说明如图4所示，所述器件包括：
重掺杂N型GaN衬底101、所述重掺杂N型GaN衬底101上方生长出的第一轻掺杂N型GaN外延层102、所述第一轻掺杂N型GaN外延层102上方生长出的P型GaN外延层103、所述P型GaN外延层103上方生长出的第二轻掺杂N型GaN外延层104、贯穿于所述P型GaN外延层103并伸入所述第一轻掺杂N型GaN外延层102中的刻蚀图形、所述第二轻掺杂N型GaN外延层104上方生长出的Al(In，Ga)N薄势垒层105、所述Al(In，Ga)N薄势垒层105同所述第二轻掺杂N型GaN外延层104形成的薄势垒Al(In，Ga)N/GaN异质结构、所述薄势垒Al(In，Ga)N/GaN异质结构上方生长出的钝化层106以及栅极107、源极108和漏极109。
可选地，在所述第二轻掺杂N型GaN外延层104上方生长Al(In，Ga)N薄势垒层105包括：
利用金属有机化合物化学气相沉积法、分子束外延法或者氢化物气相外延法在所述第二轻掺杂N型GaN外延层104上方生长Al(In，Ga)N薄势垒层105；
其中所述Al(In，Ga)N薄势垒层105为AlGaN、AlInN或者InGaN三元合金层，或者AlInGaN四元合金层，所述Al(In，Ga)N薄势垒层105的厚度为0.5nm至5nm。
可选地，所述薄势垒Al(In，Ga)N/GaN异质结构上方生长出的钝化层106是利用金属有机化合物化学气相沉积法、低压力化学气相沉积法、等离子体增强化学气相沉积法或原子层沉积法形成的；
其中，所述钝化层106为多晶氮化硅、多晶二氧化硅或极性氮化铝。
可选地，所述栅极107的形成方式为：
对所述钝化层106的中间位置进行刻蚀以形成贯穿于所述钝化层106的栅极107区域，在所述栅极107区域的表面覆盖栅极绝缘层110，并在所述栅极绝缘层110上方沉积接触金属作为所述增强型GaN基功率晶体管器件的栅极107；
所述源极108的形成方式为：
对所述钝化层106、所述薄势垒Al(In，Ga)N/GaN异质结构和所述第二轻掺杂N型GaN外延层104的两端位置进行刻蚀以形成贯穿于所述钝化层106和所述薄势垒Al(In，Ga)N/GaN异质结构的源极108区域，并在所述源极108区域沉积接触金属作为所述增强型GaN基功率晶体管器件的源极108，其中，所述源极既可以通过注入硅、铬或硒形成高掺杂层与所述P型GaN外延层相连，也可以通过刻蚀使所述源极与所述P型GaN外延层直接相连；
所述漏极109的形成方式为：
在所述重掺杂N型GaN衬底101下方沉积接触金属作为所述增强型GaN基功率晶体管器件的漏极109。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。
Claims (10)
1.一种增强型GaN基功率晶体管器件的制作方法，其特征在于，包括：
在重掺杂N型GaN衬底上方生长第一轻掺杂N型GaN外延层；
在所述第一轻掺杂N型GaN外延层上方生长P型GaN外延层；
对所述P型GaN外延层和所述第一轻掺杂N型GaN外延层进行刻蚀，以形成贯穿于所述P型GaN外延层或贯穿于所述P型GaN外延层并伸入所述第一轻掺杂N型GaN外延层的刻蚀图形；
在含有所述刻蚀图形的P型GaN外延层上方生长第二轻掺杂N型GaN外延层；
在所述第二轻掺杂N型GaN外延层上方生长Al(In，Ga)N薄势垒层，所述Al(In，Ga)N薄势垒层同所述第二轻掺杂N型GaN外延层形成了薄势垒Al(In，Ga)N/GaN异质结构；
在所述薄势垒Al(In，Ga)N/GaN异质结构上方生长钝化层；
制作栅极、源极和漏极，以形成所述增强型GaN基功率晶体管器件。
2.根据权利要求1所述的方法，其特征在于，在所述第二轻掺杂N型GaN外延层上方生长Al(In，Ga)N薄势垒层包括：
利用金属有机化合物化学气相沉积法、分子束外延法或者氢化物气相外延法在所述第二轻掺杂N型GaN外延层上方生长Al(In，Ga)N薄势垒层；
其中所述Al(In，Ga)N薄势垒层为AlGaN、AlInN或者InGaN三元合金层，或者AlInGaN四元合金层，所述Al(In，Ga)N薄势垒层的厚度为0.5nm至5nm。
3.根据权利要求1所述的方法，其特征在于，所述在第一轻掺杂N型GaN外延层上方生长P型GaN外延层包括：
利用金属有机化合物化学气相沉积法、分子束外延法或者氢化物气相外延法在所述第一轻掺杂N型GaN外延层上方生长所述P型GaN外延层。
4.根据权利要求1所述的方法，其特征在于，所述在含有所述刻蚀图形的P型GaN外延层上方生长第二轻掺杂N型GaN外延层包括：
利用金属有机化合物化学气相沉积法、分子束外延法或者氢化物气相外延法在含有所述刻蚀图形的P型GaN外延层上方生长第二轻掺杂N型GaN外延层。
5.根据权利要求1所述的方法，其特征在于，所述在所述薄势垒Al(In，Ga)N/GaN异质结构上方生长钝化层包括：
利用金属有机化合物化学气相沉积法、低压力化学气相沉积法、等离子体增强化学气相沉积法或原子层沉积法在所述薄势垒Al(In，Ga)N/GaN异质结构上方生长钝化层；
其中，所述钝化层为氮化硅、二氧化硅、氮化铝或GaN。
6.根据权利要求1所述的方法，其特征在于，所述制作栅极、源极和漏极包括：
对所述钝化层的中间位置进行刻蚀以形成贯穿于所述钝化层的栅极区域，在所述栅极区域的表面覆盖栅极绝缘层，并在所述栅极绝缘层上方沉积接触金属作为所述增强型GaN基功率晶体管器件的栅极；
对所述钝化层、所述薄势垒Al(In，Ga)N/GaN异质结构和所述第二轻掺杂N型GaN外延层的两端位置进行刻蚀以形成贯穿于所述钝化层和所述Al(In，Ga)N薄势垒层并伸入所述第二轻掺杂N型GaN外延层中的源极区域或者贯穿于所述钝化层和所述薄势垒Al(In，Ga)N/GaN异质结构的源极区域，并在所述源极区域沉积接触金属作为所述增强型GaN基功率晶体管器件的源极，其中，所述源极既可以通过注入硅、铬或硒形成高掺杂层与所述P型GaN外延层相连，也可以通过刻蚀使所述源极与所述P型GaN外延层直接相连；
在所述重掺杂N型GaN衬底下方沉积接触金属作为所述增强型GaN基功率晶体管器件的漏极。
7.一种增强型GaN基功率晶体管器件，其特征在于，包括：重掺杂N型GaN衬底、所述重掺杂N型GaN衬底上方生长出的第一轻掺杂N型GaN外延层、所述第一轻掺杂N型GaN外延层上方生长出的P型GaN外延层、所述P型GaN外延层上方生长出的第二轻掺杂N型GaN外延层、贯穿于所述P型GaN外延层或贯穿于所述P型GaN外延层并伸入所述第一轻掺杂N型GaN外延层中的刻蚀图形、所述第二轻掺杂N型GaN外延层上方生长出的Al(In，Ga)N薄势垒层、所述Al(In，Ga)N薄势垒层同所述第二轻掺杂N型GaN外延层形成的薄势垒Al(In，Ga)N/GaN异质结构、所述薄势垒Al(In，Ga)N/GaN异质结构上方生长出的钝化层以及栅极、源极和漏极。
8.根据权利要求7所述的器件，其特征在于，在所述第二轻掺杂N型GaN外延层上方生长Al(In，Ga)N薄势垒层包括：
利用金属有机化合物化学气相沉积法、分子束外延法或者氢化物气相外延法在所述第二轻掺杂N型GaN外延层上方生长Al(In，Ga)N薄势垒层；
其中所述Al(In，Ga)N薄势垒层为AlGaN、AlInN或者InGaN三元合金层，或者AlInGaN四元合金层，所述Al(In，Ga)N薄势垒层的厚度为0.5nm至5nm。
9.根据权利要求7所述的器件，其特征在于，所述薄势垒Al(In，Ga)N/GaN异质结构上方生长出的钝化层是利用金属有机化合物化学气相沉积法、低压力化学气相沉积法、等离子体增强化学气相沉积法或原子层沉积法形成的；
其中，所述钝化层为氮化硅、二氧化硅、氮化铝或GaN。
10.根据权利要求7所述的器件，其特征在于，
所述栅极的形成方式为：
对所述钝化层的中间位置进行刻蚀以形成贯穿于所述钝化层的栅极区域，在所述栅极区域的表面覆盖栅极绝缘层，并在所述栅极绝缘层上方沉积接触金属作为所述增强型GaN基功率晶体管器件的栅极；
所述源极的形成方式为：
对所述钝化层、所述薄势垒Al(In，Ga)N/GaN异质结构和所述第二轻掺杂N型GaN外延层的两端位置进行刻蚀以形成贯穿于所述钝化层和所述Al(In，Ga)N薄势垒层并伸入所述第二轻掺杂N型GaN外延层中的源极区域或者贯穿于所述钝化层和所述薄势垒Al(In，Ga)N/GaN异质结构的源极区域，并在所述源极区域沉积接触金属作为所述增强型GaN基功率晶体管器件的源极，其中，所述源极既可以通过注入硅、铬或硒形成高掺杂层与所述P型GaN外延层相连，也可以通过刻蚀使所述源极与所述P型GaN外延层直接相连；
所述漏极的形成方式为：
在所述重掺杂N型GaN衬底下方沉积接触金属作为所述增强型GaN基功率晶体管器件的漏极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611161073.4A CN106783612A (zh) | 2016-12-15 | 2016-12-15 | 增强型GaN基功率晶体管器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611161073.4A CN106783612A (zh) | 2016-12-15 | 2016-12-15 | 增强型GaN基功率晶体管器件及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106783612A true CN106783612A (zh) | 2017-05-31 |
Family
ID=58887646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611161073.4A Pending CN106783612A (zh) | 2016-12-15 | 2016-12-15 | 增强型GaN基功率晶体管器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106783612A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108807542A (zh) * | 2018-05-28 | 2018-11-13 | 捷捷半导体有限公司 | GaN基垂直型功率晶体管器件及其制作方法 |
| CN109817523A (zh) * | 2018-12-27 | 2019-05-28 | 泉州三安半导体科技有限公司 | 电荷平衡结构、具有电荷平衡结构的功率器件及制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009032873A (ja) * | 2007-07-26 | 2009-02-12 | Toyota Central R&D Labs Inc | 窒化物半導体装置とその製造方法 |
| CN103035707A (zh) * | 2013-01-04 | 2013-04-10 | 电子科技大学 | 一种超结垂直氮化镓基异质结场效应晶体管 |
| CN105355555A (zh) * | 2015-10-28 | 2016-02-24 | 中国科学院微电子研究所 | 一种GaN基增强型功率电子器件及其制备方法 |
| CN105428412A (zh) * | 2015-12-22 | 2016-03-23 | 工业和信息化部电子第五研究所 | AlGaN/GaN异质结场效应晶体管及其制备方法 |
-
2016
- 2016-12-15 CN CN201611161073.4A patent/CN106783612A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009032873A (ja) * | 2007-07-26 | 2009-02-12 | Toyota Central R&D Labs Inc | 窒化物半導体装置とその製造方法 |
| CN103035707A (zh) * | 2013-01-04 | 2013-04-10 | 电子科技大学 | 一种超结垂直氮化镓基异质结场效应晶体管 |
| CN105355555A (zh) * | 2015-10-28 | 2016-02-24 | 中国科学院微电子研究所 | 一种GaN基增强型功率电子器件及其制备方法 |
| CN105428412A (zh) * | 2015-12-22 | 2016-03-23 | 工业和信息化部电子第五研究所 | AlGaN/GaN异质结场效应晶体管及其制备方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108807542A (zh) * | 2018-05-28 | 2018-11-13 | 捷捷半导体有限公司 | GaN基垂直型功率晶体管器件及其制作方法 |
| CN109817523A (zh) * | 2018-12-27 | 2019-05-28 | 泉州三安半导体科技有限公司 | 电荷平衡结构、具有电荷平衡结构的功率器件及制作方法 |
| CN109817523B (zh) * | 2018-12-27 | 2021-11-09 | 泉州三安半导体科技有限公司 | 电荷平衡结构、具有电荷平衡结构的功率器件及制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA3087469C (en) | Group iii nitride enhancement-mode hemt based on composite barrier layer structure and manufacturing method thereof | |
| US8569800B2 (en) | Field effect transistor | |
| CN110190116B (zh) | 一种高阈值电压常关型高电子迁移率晶体管及其制备方法 | |
| US9368584B2 (en) | Gallium nitride power semiconductor device having a vertical structure | |
| CN105932041B (zh) | N面GaN基鳍式高电子迁移率晶体管及制作方法 | |
| CN103137446A (zh) | 硅衬底上氮化镓生长方法 | |
| KR102080745B1 (ko) | 질화물 반도체 소자 및 그 제조 방법 | |
| JP7013710B2 (ja) | 窒化物半導体トランジスタの製造方法 | |
| CN106711212B (zh) | 基于Si衬底AlGaN/GaN异质结基的增强型HEMT器件及其制造方法 | |
| CN106684151A (zh) | 一种GaN侧墙绝缘栅鳍式高电子迁移率晶体管及其制造方法 | |
| CN109285883A (zh) | T栅N面GaN/AlGaN鳍式高电子迁移率晶体管 | |
| CN103377926A (zh) | 一种常闭型氮化镓场效应晶体管的制造方法 | |
| CN106783612A (zh) | 增强型GaN基功率晶体管器件及其制作方法 | |
| CN110676167A (zh) | 多沟道鳍式结构的AlInN/GaN高电子迁移率晶体管及制作方法 | |
| JP2007103727A (ja) | 炭化珪素半導体装置及びその製造方法 | |
| KR101951421B1 (ko) | 질화물 반도체 소자 및 이의 제조 방법 | |
| CN109727863A (zh) | 一种基于自对准工艺的AlGan/GaN HEMT器件结构及制作方法 | |
| TWI740457B (zh) | 半導體結構以及半導體裝置 | |
| KR101364029B1 (ko) | 질화물 반도체 소자 및 이의 제조 방법 | |
| CN209119111U (zh) | GaN基垂直型功率晶体管器件 | |
| KR101427279B1 (ko) | 질화물 반도체 소자 및 이의 제조 방법 | |
| CN108807542A (zh) | GaN基垂直型功率晶体管器件及其制作方法 | |
| CN111129139B (zh) | 一种基于悬浮场板的自对准栅氮化镓增强型垂直功率器件 | |
| KR20140016106A (ko) | 인헨스먼트 질화물 반도체 소자 및 이의 제조 방법 | |
| CN113540230A (zh) | 半导体器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170531 |
|
| RJ01 | Rejection of invention patent application after publication |