CN111129139B - 一种基于悬浮场板的自对准栅氮化镓增强型垂直功率器件 - Google Patents
一种基于悬浮场板的自对准栅氮化镓增强型垂直功率器件 Download PDFInfo
- Publication number
- CN111129139B CN111129139B CN201811296733.9A CN201811296733A CN111129139B CN 111129139 B CN111129139 B CN 111129139B CN 201811296733 A CN201811296733 A CN 201811296733A CN 111129139 B CN111129139 B CN 111129139B
- Authority
- CN
- China
- Prior art keywords
- type gan
- layer
- field plate
- dielectric layer
- self
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910002601 GaN Inorganic materials 0.000 title claims abstract description 160
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 title claims abstract description 42
- 239000000725 suspension Substances 0.000 title claims abstract description 24
- 230000007704 transition Effects 0.000 claims abstract description 35
- 239000000463 material Substances 0.000 claims abstract description 21
- 229910052751 metal Inorganic materials 0.000 claims description 22
- 239000002184 metal Substances 0.000 claims description 22
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 3
- 229910052593 corundum Inorganic materials 0.000 claims description 3
- 229910001845 yogo sapphire Inorganic materials 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 18
- 238000005530 etching Methods 0.000 description 39
- 238000000034 method Methods 0.000 description 26
- 238000001704 evaporation Methods 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 9
- 230000008020 evaporation Effects 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000009616 inductively coupled plasma Methods 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 238000005566 electron beam evaporation Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 229910002704 AlGaN Inorganic materials 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 239000002131 composite material Substances 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7788—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明涉及一种基于悬浮场板的自对准栅氮化镓增强型垂直功率器件，包括：漏极；自支撑Si掺杂GaN衬底，位于漏极上；n型GaN层，位于自支撑Si掺杂GaN衬底上；n型GaN渡越层，位于n型GaN层上；n型GaN沟道层，位于n型GaN渡越层上；第一介质层，位于n型GaN渡越层上；栅极，位于n型GaN渡越层上；第二介质层，位于n型GaN渡越层上；悬浮场板，位于第二介质层上；n型GaN接触层，位于n型GaN沟道层上；源极，位于n型GaN接触层上。本发明实施例通过采用环形自对准栅结构、悬浮场板与n型掺杂材料的有机结合，实现了高击穿电压、低导通电阻和高可靠性的垂直功率器件。
Description
技术领域
本发明属于半导体技术领域，具体涉及一种基于悬浮场板的自对准栅氮化镓增强型垂直功率器件。
背景技术
近年来以SiC和GaN为代表的第三代宽禁带半导体以其禁带宽度大、击穿电场高、热导率高、饱和电子速度大等特性，使其受到广泛关注。
目前对于GaN功率器件的研究主要是基于AlGaN/GaN HEMT，该结构的功率器件普遍击穿场强较低。2000年，美国UCSB的Naiqian Zhang采用栅场板结构，获得了570V击穿电压的AlGaN/GaN HEMT。之后松下公司采用 AlN钝化、场板技术、通孔技术等多项技术，在栅漏间距为125μm的情况下，击穿电压高达10400V。由此可见，若想获得较高的击穿电压，AlGaN/GaN HEMT需要牺牲有源区面积作为代价，其击穿场强相较于GaN本征击穿场强相距较大。
为此，采用GaN垂直结构是GaN基功率器件发展的趋势。2016年，松下公司利用再生长p型GaN层制备了GaN基垂直功率器件，击穿电压达到1.7kV，特征导通电阻达到1.0mΩ·cm2；垂直结构器件若想实现增强型需要采用p型 GaN材料再生长技术，通常实现p型GaN通常需要进行Mg掺杂，而镁的激活能较高，不易形成较高的空穴浓度，因此采用p型GaN的垂直结构器件制作成本较高，同时成品率与稳定性难以保证。因此，实现高击穿场强、低导通电阻、可靠性高的GaN基功率器件是目前GaN功率器件亟需解决的难题。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种基于悬浮场板的自对准栅氮化镓增强型垂直功率器件。本发明要解决的技术问题通过以下技术方案实现：
本发明实施例提供了一种基于悬浮场板的自对准栅氮化镓增强型垂直功率器件，包括：
漏极；
自支撑Si掺杂GaN衬底，位于所述漏极上；
n型GaN层，位于所述自支撑Si掺杂GaN衬底上；
n型GaN渡越层，位于所述n型GaN层上；
n型GaN沟道层，位于所述n型GaN渡越层上；
第一介质层，位于所述n型GaN渡越层上；
栅极，位于所述n型GaN渡越层上；
第二介质层，位于所述n型GaN渡越层上；
悬浮场板，位于所述第二介质层上；
n型GaN接触层，位于所述n型GaN沟道层上；
源极，位于所述n型GaN接触层上。
在本发明的一个实施例中，所述n型GaN层的厚度为100～300nm，掺杂元素为Si，掺杂浓度为1×1018cm-3～1×1019cm-3。
在本发明的一个实施例中，所述n型GaN渡越层的厚度为1～3μm，掺杂元素为Si，掺杂浓度为1×1015cm-3～1×1017cm-3。
在本发明的一个实施例中，所述n型GaN沟道层为垂直结构的方形岛状沟道层，所述第一介质层覆盖在所述n型GaN沟道层的四周，所述栅极覆盖在所述第一介质层的四周，所述第二介质层环绕于所述栅极的四周。
在本发明的一个实施例中，所述n型GaN沟道层的厚度为5～7μm，宽度为200～400nm，掺杂元素为Si，掺杂浓度为1×1015cm-3～1×1017cm-3。
在本发明的一个实施例中，所述第二介质层与所述第一介质层的材料均包括Al2O3，厚度均为10～20nm。
在本发明的一个实施例中，所述栅极为自对准栅极结构。
在本发明的一个实施例中，所述第二介质层与所述栅极之间的距离为0 ＜L≤1μm。
在本发明的一个实施例中，所述n型GaN接触层的厚度为200～400nm，掺杂元素为Si，掺杂浓度为1×1018cm-3～1×1019cm-3。
在本发明的一个实施例中，基于悬浮场板的自对准栅氮化镓增强型垂直功率器件还包括：
第三介质层，位于所述n型GaN渡越层、所述第一介质层、所述栅极和所述悬浮场板上；
互连引线，与所述栅极相接触。
与现有技术相比，本发明的有益效果：
1、本发明的氮化镓增强型垂直功率器件在环形栅极附近设置介质层，在介质层上设置场板以形成悬浮场板，悬浮场板可以有效降低栅极边缘的峰值电场，解决了高击穿电压与低导通电阻难以兼顾的技术难点，从而实现高击穿电压、低导通电阻、高可靠性的垂直功率器件。
2、本发明的氮化镓增强型垂直功率器件仅采用n型氮化镓材料，避免了p型GaN材料带来的缺陷，材料生长成本降低，材料生长质量提高；同时，氮化镓增强型垂直功率器件由于没有pn异质结复合电流的影响，降低了器件导通电阻与寄生电容，从而有效提升开关转换效率。
3、本发明氮化镓增强型垂直功率器件采用自对准栅结构，减少了栅极光刻带来的偏差，有效提高了器件的成品率与可靠性，降低了器件的制作成本与工艺复杂度，工艺兼容性高。
附图说明
图1为本发明实施例提供的一种基于悬浮场板的自对准栅氮化镓增强型垂直功率器件的结构示意图；
图2为本发明实施例提供的一种基于悬浮场板的自对准栅氮化镓增强型垂直功率器件的三维结构示意图(未包括第三介质层)；
图3a-图3l为本发明实施例提供的一种基于悬浮场板的自对准栅氮化镓增强型垂直功率器件制备方法的流程示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1和图2，图1为本发明实施例提供的一种基于悬浮场板的自对准栅氮化镓增强型垂直功率器件的结构示意图，图2为本发明实施例提供的一种基于悬浮场板的自对准栅氮化镓增强型垂直功率器件的三维结构示意图(未包括第三介质层)。该基于悬浮场板的自对准栅氮化镓增强型垂直功率器件包括：自支撑Si掺杂GaN衬底1；漏极5，位于自支撑Si掺杂 GaN衬底1的下方；n型GaN层2，位于自支撑Si掺杂GaN衬底1上；n 型GaN渡越层6，位于n型GaN层2上；n型GaN沟道层7，位于n型GaN 渡越层6上；第一介质层10，位于n型GaN渡越层6上；栅极12，位于n 型GaN渡越层6上；第二介质层11，位于n型GaN渡越层6上；悬浮场板9，位于第二介质层11上；n型GaN接触层4，位于n型GaN沟道层7 上；源极14，位于n型GaN接触层4上；第三介质层13，位于n型GaN 渡越层6、第一介质层10、栅极12、悬浮场板9上；互连引线15，与栅极 121相接触。
在一个具体实施例中，漏极采用金属Ti/Al/Ni/Au，其中，Ti厚度为20nm， Al厚度为120nm，Ni厚度为45nm，Au厚度为100nm。
在一个具体实施例中，n型GaN层2的厚度为100～300nm，掺杂元素为Si，掺杂浓度为1×1018cm-3～1×1019cm-3。
在一个具体实施例中，n型GaN渡越层6和n型GaN沟道层7的材料是相同的，均为Si掺杂GaN，掺杂浓度均为1×1015cm-3～1×1017cm-3，n型 GaN渡越层6和n型GaN沟道层7为一层6～8μm厚的Si掺杂GaN经过优化的高深宽比刻蚀得到的，高深宽比刻蚀的深度为5～7μm，因此，n型GaN 渡越层6的厚度为1～3μm，n型GaN沟道层7的厚度即高深比刻蚀的深度，为5～7μm，n型GaN沟道层7的宽度为200～400nm；n型GaN沟道层7为垂直结构的方形岛状沟道层，其剖面形状为长度为5～7μm、宽度为 200～400nm的长方形，其俯视形状为长宽均为200～400nm的正方形，需要说明的是，剖面图长方形的长度是指n型GaN沟道层7的厚度，宽度是指沿器件水平方向n型GaN沟道层7的宽度，俯视图正方形的长宽与剖面图长方形的宽度一致。
本发明实施例的对Si掺杂GaN进行高深宽比刻蚀需要保证Si掺杂GaN 具有良好的刻蚀形貌，高深宽比刻蚀具有较大的各向异性刻蚀速率比和更高的刻蚀速率，通过优化的高深宽比刻蚀可以降低刻蚀引起的缺陷密度。
在一个具体实施例中，第一介质层10和第二介质层11的材料均包括 Al2O3，厚度均为10～20nm。需要说明的是，第一介质层10和第二介质层 11的厚度均指沿材料生长方向上的厚度，由于第一介质层10和第二介质层 11为一体生长经刻蚀后得到的，因此第一介质层10的厚度指沿器件水平方向的厚度，第二介质层11的厚度是指沿器件竖直方向的厚度。另外，第一介质层10环绕在n型GaN沟道层7的四周并覆盖在n型GaN沟道层7的四个侧壁上。
在一个具体实施例中，栅极12材料采用金属Ni/Au，其中，Ni厚度为 20nm，Au厚度为200nm；栅极12是在没有光刻工艺的前提下通过对栅极金属的各向异性刻蚀形成的，故为自对准栅结构；栅极12为环形栅，环形栅环绕在第一介质层10的四周并覆盖在第一介质层10的四个侧壁上；第二介质层11环绕在栅极12的周围，与栅极12之间的距离L为0＜L≤1μm。
本发明实施例的栅结构采用自对准栅结构，减少了栅极光刻带来的偏差，有效提高了器件的成品率与可靠性，降低了器件的制作成本与工艺复杂度，工艺兼容性高。
自对准栅结构是通过自对准刻蚀工艺来实现的，自对准刻蚀是本发明实施例的关键工艺，该工艺需要保证刻蚀的精确度、均匀性和良好的各向异性，对栅金属进行自对准刻蚀可以降低工艺的复杂度，提高工艺兼容性。
本发明实施例采用环形栅结构，环形栅不仅可以通过MIS作用耗尽沟道电子，而且可以降低栅极泄漏电流；另外，采用环形栅使得器件在零栅压下可实现沟道电子完全耗尽，形成增强型器件。
在一个具体实施例中，悬浮场板9采用金属Au，金属Au的厚度为 200nm。由于悬浮场板位于第二介质层11上，因此悬浮场板9环绕在栅极12的四周，与栅极之间的距离为0＜L≤1μm。
本发明实施例的场板与n型GaN渡越层6之间设置有第二介质层11，不与GaN材料直接接触，因此称为悬浮场板；悬浮场板可以有效降低栅极边缘的峰值电场，解决了高击穿电压与低导通电阻难以兼顾的技术难点，从而实现击穿电压高、低导通电阻、高可靠性的垂直功率器件。
在一个具体实施例中，n型GaN接触层4的厚度为200～400nm，掺杂元素为Si，掺杂浓度为1×1018cm-3～1×1019cm-3。
在一个具体实施例中，源极13采用金属Ti/Al/Ni/Au，其中Ti厚度为 20nm，Al厚度为120nm，Ni厚度为45nm，Au厚度为100nm。
在一个具体实施例中，第三介质层13的材料包括SiN，厚度为 100～300nm；第三介质层覆盖在整个器件的表面，对器件起到保护的作用。
在一个具体实施例中，互连引线15的材料包括金属Ti/Au，其中，金属Ti厚度为20nm，Au厚度为200nm；互连引线的目的是引出栅极，为了方便实际操作，互连引线设置在器件的侧面。
本发明实施例的氮化镓增强型垂直功率器件仅采用n型氮化镓材料，避免了p型GaN材料带来的缺陷，材料生长成本降低，材料生长质量提高；同时，氮化镓增强型垂直功率器件由于没有pn异质结复合电流的影响，降低了器件导通电阻与寄生电容，从而有效提升开关转换效率。
本发明实施例的氮化镓增强型垂直功率器件通过采用环形自对准栅结构、悬浮场板与n型掺杂材料的有机结合，解决了高击穿电压与低导通电阻难以兼顾的技术难点，从而实现击穿电压高、低导通电阻和高可靠性的垂直功率器件。
实施例二
请参见图3a-图3l，图3a-图3l为本发明实施例提供的一种基于悬浮场板的自对准栅氮化镓增强型垂直功率器件制备方法的流程示意图，包括步骤：
S1、利用分子束外延技术(Molecular Beam Epitaxy，简称MBE)工艺，在自支撑Si掺杂GaN衬底1上生长n型GaN材料，请参见图3a；包括：
S11、在自支撑Si掺杂GaN衬底1上生长重掺杂的n型GaN层2，其中，n型GaN层2的厚度为100～300nm，掺杂元素为Si，掺杂浓度为 1×1018cm-3～1×1019cm-3；
S12、在n型GaN层2上生长低掺杂的n型GaN层3，其中，n型GaN 层3的厚度为6～8μm，掺杂元素为Si，掺杂浓度为1×1015cm-3～1×1017cm-3；
S13、在n型GaN层3上生长n型GaN接触层4，其中n型GaN接触层4的厚度为200～400nm，掺杂元素为Si，掺杂浓度为1×1018cm-3～1×1019 cm-3。
S2、在自支撑Si掺杂GaN衬底1下方制作漏极5，请参见图3b；包括：
S21、利用减薄机将自支撑Si掺杂GaN衬底1减薄，减薄到厚度为200 μm；
S22、采用Ohmiker-50电子束蒸发台以0.1nm/s的蒸发速率依次蒸发漏极金属Ti/Al/Ni/Au，形成漏极5；其中，Ti厚度为20nm，Al厚度为120nm， Ni厚度为45nm，Au厚度为100nm。
S3、刻蚀n型GaN层3，形成n型GaN渡越层6和n型GaN沟道层7；具体步骤为：利用感应耦合等离子体刻蚀(Inductively Coupled Plasma，简称 ICP)工艺，对n型GaN层3进行高深宽比刻蚀(High Aspect Ratio Etching，简称HARE)，刻蚀深度为5～7μm，形成n型GaN渡越层6和n型GaN沟道层7，其中n型GaN沟道层7的宽度为200～400nm；n型GaN沟道层7 为垂直结构的方形岛状沟道层，方形岛状沟道层的剖面图形状为长方形，长度为5～7μm、宽度为200～400nm，请参见图3c，俯视图的形状为正方形，长宽均为200～400nm，请参见图2。
S4、在n型GaN接触层4、n型GaN渡越层6和n型GaN沟道层7的表面制作介质层8，请参见图3d；具体步骤为：利用原子沉积设备(ALD设备)在n型GaN渡越层6和n型GaN沟道层7的表面沉积Al2O3，形成介质层8，介质层8的厚度为10～20nm。
S5、制作悬浮场板9；包括：
S51、利用E-beam蒸发台在介质层8上蒸镀金属Au，并剥离场板区域外的金属Au，形成悬浮场板9，请参见图3e；
S52、利用等离子体刻蚀工艺，刻蚀去除n型GaN接触层4表面的Al2O3和n型GaN渡越层6表面的部分Al2O3，形成第一介质层10和第二介质层 11，请参见图3f，其中，刻蚀去除的部分Al2O3是指位于第一介质层10和悬浮场板9之间、以及悬浮场板9外侧的Al2O3。
S6、在n型GaN渡越层6上制作栅极12；包括：
S61、采用Ohmiker-50电子束蒸发台以0.1nm/s的蒸发速率依次蒸发栅金属Ni/Au，使其覆盖整个器件表面，请参见图3g，其中，Ni厚度为20nm， Au厚度为200nm；
S62、采用ICP刻蚀工艺对栅金属Ni/Au进行自对准栅极刻蚀，刻蚀栅极区域外的金属，自对准栅极刻蚀条件：Cl2+Ar作为刻蚀气体，其中Cl2流量为40sccm，Ar流量为20sccm，腔室压强为5mTorr，刻蚀温度为20℃， ICP源功率为100W，偏压源功率为10W，得到栅极12，请参见图3h，栅极12环绕并覆盖在第一介质层10的四周，并且与第二介质层11之间的距离L为0＜L≤1μm。
S7、在n型GaN接触层4制备第三介质层13；
S71、利用PECVD在器件表面沉积100～300nm的SiN，请参见图3i；
S72、利用ICP刻蚀工艺刻蚀SiN，去除n型GaN接触层4表面的SiN，形成第三介质层13，请参见图3j。
S8、在n型GaN接触层4上制作源极14，请参见图3k；具体步骤为：采用Ohmiker-50电子束蒸发台以0.1nm/s的蒸发速率在n型GaN接触层4 依次蒸发源极金属Ti/Al/Ni/Au，形成源极13，其中，其中Ti厚度为20nm， Al厚度为120nm，Ni厚度为45nm，Au厚度为100nm。
S9、制作互连引线15，请参见图3l；具体包括：
S91、采用感应耦合等离子体刻蚀机在CF4等离子体中以0.5nm/s的刻蚀速率刻蚀去除栅极区域的SiN层，形成互连开孔；需要说明的是，制作互连引线的目的是引出栅极12，因此，互连开孔的位置只要能与栅极连通即可，优选的互连开孔位于器件的侧面，请参见图3l；
S92、在栅极互连开孔区域采用Ohmiker-50电子束蒸发台以0.3nm/s的蒸发速率在制作好掩模的基片上蒸发金属Ti/Au，蒸发完成后剥离互联开孔以外的金属，形成互连引线15；其中，金属Ti厚度为20nm，Au厚度为200nm。
本发明实施例对自支撑Si掺杂GaN衬底进行高深宽比的GaN刻蚀，形成垂直结构的方形岛状沟道层，然后在沟道层上淀积介质层，最后在介质层四周覆盖环形的自对准栅极结构。自对准栅极结构的关键点在于：高深比的GaN刻蚀、介质层的保形覆盖和精确可控的自对准栅金属刻蚀；其中，高深比的GaN刻蚀需要保证Si掺杂GaN具有良好的刻蚀形貌，通过优化的高深宽比刻蚀可以降低刻蚀引起的缺陷密度；保形覆盖的介质层沉积需要保证介质层的沉积质量，同时对GaN刻蚀沟道具有良好的覆盖；自对准栅金属刻蚀需要保证刻蚀的精确度、均匀性及良好的各向异性，从而降低工艺复杂度。
本发明实施例的氮化镓增强型垂直功率器件通过采用环形自对准栅结构、悬浮场板与n型掺杂材料的有机结合，解决了高击穿电压与低导通电阻难以兼顾的技术难点，从而实现击穿电压高、低导通电阻和高可靠性的垂直功率器件。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (7)
1.一种基于悬浮场板的自对准栅氮化镓增强型垂直功率器件，其特征在于，包括：
漏极(5)；
自支撑Si掺杂GaN衬底(1)，位于所述漏极(5)上；
n型GaN层(2)，位于所述自支撑Si掺杂GaN衬底(1)上，所述n型GaN层(2)的厚度为100～300nm，掺杂元素为Si，掺杂浓度为1×1018cm-3～1×1019cm-3；
n型GaN渡越层(6)，位于所述n型GaN层(2)上，所述n型GaN渡越层(6)的厚度为1～3μm，掺杂元素为Si，掺杂浓度为1×1015cm-3～1×1017cm-3；
n型GaN沟道层(7)，位于所述n型GaN渡越层(6)上，所述n型GaN沟道层(7)的厚度为5～7μm，宽度为200～400nm，掺杂元素为Si，掺杂浓度为1×1015cm-3～1×1017cm-3；
第一介质层(10)，位于所述n型GaN渡越层(6)上；
栅极(12)，位于所述n型GaN渡越层(6)上，且与所述n型GaN渡越层(6)直接接触，所述栅极(12)与所述n型GaN沟道层(7)之间间隔有所述第一介质层(10)，所述栅极(12)金属为Ni/Au，Ni厚度为20nm，Au厚度为200nm；
第二介质层(11)，位于所述n型GaN渡越层(6)上；
悬浮场板(9)，位于所述第二介质层(11)上；
n型GaN接触层(4)，位于所述n型GaN沟道层(7)上；
源极(14)，位于所述n型GaN接触层(4)上。
2.如权利要求1所述的基于悬浮场板的自对准栅氮化镓增强型垂直功率器件，其特征在于，所述n型GaN沟道层(7)为垂直结构的方形岛状沟道层，所述第一介质层(10)覆盖在所述n型GaN沟道层(7)的四周，所述栅极(12)覆盖在所述第一介质层(10)的四周，所述第二介质层(11)环绕于所述栅极(12)的四周。
3.如权利要求1所述的基于悬浮场板的自对准栅氮化镓增强型垂直功率器件，其特征在于，所述第二介质层(10)与所述第一介质层(11)的材料均包括Al2O3，厚度均为10～20nm。
4.如权利要求1所述的基于悬浮场板的自对准栅氮化镓增强型垂直功率器件，其特征在于，所述栅极(12)为自对准栅极结构。
5.如权利要求1所述的基于悬浮场板的自对准栅氮化镓增强型垂直功率器件，其特征在于，所述第二介质层(11)与所述栅极(12)之间的距离为0＜L≤1μm。
6.如权利要求1所述的基于悬浮场板的自对准栅氮化镓增强型垂直功率器件，其特征在于，所述n型GaN接触层(4)的厚度为200～400nm，掺杂元素为Si，掺杂浓度为1×1018cm-3～1×1019cm-3。
7.如权利要求1所述的基于悬浮场板的自对准栅氮化镓增强型垂直功率器件，其特征在于，还包括：
第三介质层(13)，位于所述n型GaN渡越层(6)、所述第一介质层(10)、所述栅极(12)和所述悬浮场板(9)上；
互连引线(15)，与所述栅极(12)相接触。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811296733.9A CN111129139B (zh) | 2018-11-01 | 2018-11-01 | 一种基于悬浮场板的自对准栅氮化镓增强型垂直功率器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811296733.9A CN111129139B (zh) | 2018-11-01 | 2018-11-01 | 一种基于悬浮场板的自对准栅氮化镓增强型垂直功率器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111129139A CN111129139A (zh) | 2020-05-08 |
| CN111129139B true CN111129139B (zh) | 2021-03-30 |
Family
ID=70494963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811296733.9A Active CN111129139B (zh) | 2018-11-01 | 2018-11-01 | 一种基于悬浮场板的自对准栅氮化镓增强型垂直功率器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111129139B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101317271A (zh) * | 2004-12-01 | 2008-12-03 | 半南实验室公司 | 宽能带隙半导体横向沟槽场效应晶体管及制造方法 |
| CN104282746A (zh) * | 2013-07-11 | 2015-01-14 | 首尔半导体株式会社 | 具有p型氮化镓电流势垒层的垂直型晶体管及其制造方法 |
| CN106611781A (zh) * | 2015-10-27 | 2017-05-03 | 上海新昇半导体科技有限公司 | 量子阱器件及其形成方法 |
| CN108470767A (zh) * | 2017-02-15 | 2018-08-31 | 丰田自动车株式会社 | 氮化物半导体器件 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013026035A1 (en) * | 2011-08-17 | 2013-02-21 | Ramgoss, Inc. | Vertical field effect transistor on oxide semiconductor substrate and method of manufacturing the same |
-
2018
- 2018-11-01 CN CN201811296733.9A patent/CN111129139B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101317271A (zh) * | 2004-12-01 | 2008-12-03 | 半南实验室公司 | 宽能带隙半导体横向沟槽场效应晶体管及制造方法 |
| CN104282746A (zh) * | 2013-07-11 | 2015-01-14 | 首尔半导体株式会社 | 具有p型氮化镓电流势垒层的垂直型晶体管及其制造方法 |
| CN106611781A (zh) * | 2015-10-27 | 2017-05-03 | 上海新昇半导体科技有限公司 | 量子阱器件及其形成方法 |
| CN108470767A (zh) * | 2017-02-15 | 2018-08-31 | 丰田自动车株式会社 | 氮化物半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111129139A (zh) | 2020-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4737471B2 (ja) | 半導体装置およびその製造方法 | |
| JP5003813B2 (ja) | 半導体装置およびその製造方法 | |
| CN102148157A (zh) | 制作带有自对准场板的增强型hemt的方法 | |
| WO2012063578A1 (ja) | 半導体装置およびその製造方法 | |
| CN106033724A (zh) | Iii族氮化物增强型hemt及其制备方法 | |
| CN105762078A (zh) | GaN基纳米沟道高电子迁移率晶体管及制作方法 | |
| CN105914232A (zh) | T栅N面GaN/AlGaN鳍式高电子迁移率晶体管 | |
| CN112420850B (zh) | 一种半导体器件及其制备方法 | |
| CN110429127B (zh) | 一种氮化镓晶体管结构及其制备方法 | |
| WO2012169019A1 (ja) | 半導体装置およびその製造方法 | |
| CN115084260A (zh) | 基于范德华外延的氮化镓高电子迁移率晶体管器件及其制备方法 | |
| WO2020181548A1 (zh) | GaN基超结型垂直功率晶体管及其制作方法 | |
| CN110085674B (zh) | 一种垂直功率器件及其制作方法 | |
| CN114883407B (zh) | 基于Fin-FET栅结构HEMT及其制作方法 | |
| CN111129139B (zh) | 一种基于悬浮场板的自对准栅氮化镓增强型垂直功率器件 | |
| JP5569321B2 (ja) | 半導体装置およびその製造方法 | |
| CN111129138B (zh) | 基于自对准场板结构的氮化镓增强型垂直功率晶体管 | |
| CN109888012B (zh) | GaN基超结型垂直功率晶体管及其制作方法 | |
| JP5386810B2 (ja) | Ｍｉｓ型ｆｅｔ及びその製造方法 | |
| CN115274845B (zh) | 一种凹陷式Fin-MESFET栅结构HEMT及制作方法 | |
| WO2022204913A1 (en) | Iii nitride semiconductor devices on patterned substrates | |
| WO2024108491A1 (en) | Nitride-based semiconductor device and method for manufacturing the same | |
| WO2024060220A1 (en) | Nitride-based semiconductor device and method for manufacturing thereof | |
| JP5429012B2 (ja) | 半導体装置およびその製造方法 | |
| WO2024108490A1 (en) | Nitride-based semiconductor device and method for manufacturing thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |