CN111129138B - 基于自对准场板结构的氮化镓增强型垂直功率晶体管 - Google Patents
基于自对准场板结构的氮化镓增强型垂直功率晶体管 Download PDFInfo
- Publication number
- CN111129138B CN111129138B CN201811296708.0A CN201811296708A CN111129138B CN 111129138 B CN111129138 B CN 111129138B CN 201811296708 A CN201811296708 A CN 201811296708A CN 111129138 B CN111129138 B CN 111129138B
- Authority
- CN
- China
- Prior art keywords
- type gan
- layer
- field plate
- self
- power transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910002601 GaN Inorganic materials 0.000 title claims abstract description 177
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 title claims abstract description 39
- 230000007704 transition Effects 0.000 claims abstract description 33
- 239000000463 material Substances 0.000 claims description 26
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 3
- 229910052593 corundum Inorganic materials 0.000 claims description 3
- 229910001845 yogo sapphire Inorganic materials 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 20
- 238000005530 etching Methods 0.000 description 47
- 238000000034 method Methods 0.000 description 28
- 229910052751 metal Inorganic materials 0.000 description 26
- 239000002184 metal Substances 0.000 description 26
- 230000008569 process Effects 0.000 description 17
- 238000001704 evaporation Methods 0.000 description 10
- 238000009616 inductively coupled plasma Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000000151 deposition Methods 0.000 description 6
- 230000008020 evaporation Effects 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000005566 electron beam evaporation Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000011777 magnesium Substances 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 229910002704 AlGaN Inorganic materials 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Abstract
本发明涉及一种基于自对准场板结构的氮化镓增强型垂直功率晶体管，包括：漏极；自支撑Si掺杂GaN衬底，位于漏极上；n型GaN层，位于自支撑Si掺杂GaN衬底上；n型GaN渡越层，位于n型GaN层上；n型GaN沟道层，位于n型GaN渡越层上；第一介质层，位于n型GaN渡越层上；栅极，位于第一介质层上；第一场板，位于n型GaN渡越层上；第二场板，位于第一介质层上；n型GaN接触层，位于n型GaN沟道层上；源极，位于n型GaN接触层上。本发明实施例的基于自对准场板结构的氮化镓增强型垂直功率晶体管解决了高击穿电压与低导通电阻难以兼顾的技术难点，从而得到高击穿电压、低导通电阻、高可靠性的垂直功率器件。
Description
技术领域
本发明属于半导体技术领域，具体涉及一种基于自对准场板结构的氮化镓增强型垂直功率晶体管。
背景技术
近年来以SiC和GaN为代表的第三代宽禁带半导体以其禁带宽度大、击穿电场高、热导率高、饱和电子速度大等特性，使其受到广泛关注。
目前对于GaN功率器件的研究主要是基于AlGaN/GaN HEMT，该结构的功率器件普遍击穿场强较低。2000年，美国UCSB的Naiqian Zhang采用栅场板结构，获得了570V击穿电压的AlGaN/GaN HEMT。之后松下公司采用AlN钝化、场板技术、通孔技术等多项技术，在栅漏间距为125μm的情况下，击穿电压高达10400V。由此可见，若想获得较高的击穿电压，AlGaN/GaNHEMT需要牺牲有源区面积作为代价，其击穿场强相较于GaN本征击穿场强相距较大。
为此，采用GaN垂直结构是GaN基功率器件发展的趋势。2016年，松下公司利用再生长p型GaN层制备了GaN基垂直功率器件，击穿电压达到1.7kV，特征导通电阻达到1.0mΩ·cm2；垂直结构器件若想实现增强型需要采用p型GaN材料再生长技术，通常实现p型GaN通常需要进行Mg掺杂，而镁的激活能较高，不易形成较高的空穴浓度，而且采用p型GaN的垂直结构器件制作成本较高，同时成品率与稳定性难以保证。因此，实现高击穿场强、低导通电阻、可靠性高的GaN基功率器件是目前GaN功率器件亟需解决的难题。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种基于自对准场板结构的氮化镓增强型垂直功率晶体管。本发明要解决的技术问题通过以下技术方案实现：
本发明实施例提供了一种基于自对准场板结构的氮化镓增强型垂直功率晶体管，包括：
漏极；
自支撑Si掺杂GaN衬底，位于所述漏极上；
n型GaN层，位于所述自支撑Si掺杂GaN衬底上；
n型GaN渡越层，位于所述n型GaN层上；
n型GaN沟道层，位于所述n型GaN渡越层上；
第一介质层，位于所述n型GaN渡越层上；
栅极，位于所述第一介质层上；
第一场板，位于所述n型GaN渡越层上；
第二场板，位于所述第一介质层上；
n型GaN接触层，位于所述n型GaN沟道层上；
源极，位于所述n型GaN接触层上。
在本发明的一个实施例中，所述n型GaN层的厚度为100～300nm，掺杂元素为Si，掺杂浓度为1×1018cm-3～1×1019cm-3。
在本发明的一个实施例中，所述n型GaN渡越层的厚度为1～3μm，掺杂元素为Si，掺杂浓度为1×1015cm-3～1×1017cm-3。
在本发明的一个实施例中，所述n型GaN沟道层为垂直结构的方形岛状沟道层，所述第一介质层覆盖在所述n型GaN沟道层的四周，所述栅极覆盖在所述第一介质层的四周，所述第一场板覆盖在所述栅极和所述第一介质层的四周，所述第二场板覆盖在所述n型GaN沟道层的四周。
在本发明的一个实施例中，所述n型GaN沟道层的厚度为5～7μm，宽度为200～400nm，掺杂元素为Si，掺杂浓度为1×1015cm-3～1×1017cm-3。
在本发明的一个实施例中，所述第一介质层的材料包括Al2O3，厚度为10～20nm。
在本发明的一个实施例中，所述栅极为自对准栅结构。
在本发明的一个实施例中，所述第二场板为自对准场板结构。
在本发明的一个实施例中，所述n型GaN接触层的厚度为200～400nm，掺杂元素为Si，掺杂浓度为1×1018cm-3～1×1019cm-3。
在本发明的一个实施例中，还包括：
第二介质层，位于所述n型GaN渡越层、所述第一介质层、所述栅极、所述第一场板和所述第二场板上；
互连引线，与所述第一场板相接触。
与现有技术相比，本发明的有益效果：
1、本发明的氮化镓增强型垂直功率晶体管在介质层上靠近漏极一侧设置自对准场板，可以有效降低栅极边缘的峰值电场，解决了高击穿电压与低导通电阻难以兼顾的技术难点，从而得到高击穿电压、低导通电阻、高可靠性的垂直功率器件。
2、本发明的氮化镓增强型垂直功率晶体管仅采用n型氮化镓材料，避免了p型GaN材料带来的缺陷，材料生长成本降低，材料生长质量提高；同时，氮化镓增强型垂直功率器件由于没有pn异质结复合电流的影响，降低了器件导通电阻与寄生电容，从而有效提升开关转换效率。
附图说明
图1为本发明实施例提供的一种基于自对准场板结构的氮化镓增强型垂直功率晶体管的结构示意图；
图2为本发明实施例提供的一种基于自对准场板结构的氮化镓增强型垂直功率晶体管的三维结构示意图(未包括第二介质层)；
图3a-图3m为本发明实施例提供的一种基于自对准场板结构的氮化镓增强型垂直功率晶体管制备方法的流程示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1和图2，图1为本发明实施例提供的一种基于自对准场板结构的氮化镓增强型垂直功率晶体管的结构示意图，图2为本发明实施例提供的一种基于自对准场板结构的氮化镓增强型垂直功率晶体管的三维结构示意图(未包括第二介质层)。该基于自对准场板结构的氮化镓增强型垂直功率晶体管包括：自支撑Si掺杂GaN衬底1；漏极5，位于自支撑Si掺杂GaN衬底1的下方；n型GaN层2，位于自支撑Si掺杂GaN衬底1上；n型GaN渡越层6，位于n型GaN层2上；n型GaN沟道层7，位于n型GaN渡越层6上；第一介质层11，位于n型GaN沟道层7上；栅极10，位于第一介质层11上；第一场板13，位于n型GaN渡越层6上；第二场板14，位于第一介质层11上；n型GaN接触层4，位于n型GaN沟道层7上；源极17，位于n型GaN接触层4上；第二介质层16，位于n型GaN渡越层6、第一介质层11、栅极10、第一场板13、第二场板14上；互连引线18，与第一场板13相接触。
在一个具体实施例中，自支撑Si掺杂GaN衬底1的厚度为200μm。
在一个具体实施例中，漏极采用金属Ti/Al/Ni/Au，其中，Ti厚度为20nm，Al厚度为120nm，Ni厚度为45nm，Au厚度为100nm。
在一个具体实施例中，n型GaN层2的厚度为100～300nm，掺杂元素为Si，掺杂浓度为1×1018cm-3～1×1019cm-3。
在一个具体实施例中，n型GaN渡越层6和n型GaN沟道层7的材料是相同的，均为Si掺杂GaN，掺杂浓度均为1×1015cm-3～1×1017cm-3，n型GaN渡越层6和n型GaN沟道层7为一层6～8μm厚的Si掺杂GaN经过优化的高深宽比刻蚀得到的，高深宽比刻蚀的深度为5～7μm，因此，n型GaN渡越层6的厚度为1～3μm，n型GaN沟道层7的厚度即高深宽比刻蚀的深度，为5～7μm，n型GaN沟道层7的宽度为200～400nm；n型GaN沟道层7为垂直结构的方形岛状沟道层，其剖面形状为长度为5～7μm、宽度为200～400nm的长方形，其俯视形状为长宽均为200～400nm的正方形，需要说明的是，剖面图长方形的长度是指n型GaN沟道层7的厚度，宽度是指沿器件水平方向n型GaN沟道层7的宽度，俯视图正方形的长宽与剖面图长方形的宽度一致。
在传统氮化镓垂直功率晶体管中，通常采用Mg掺杂的p型GaN材料来制备增强型器件，但是，Mg的激活能比较高，不易形成较高的空穴浓度，而且采用p型GaN的垂直结构器件制作成本较高，同时在制备的过程中成品率与稳定性难以保证。而本发明实施例中，n型GaN层、n型GaN渡越层、n型GaN沟道层和n型GaN接触层的材料均采用Si掺杂的n型GaN材料，避免使用Mg掺杂的p型GaN材料，避免了p型GaN材料带来的缺陷，并且采用Si掺杂的n型GaN材料成本较低，相比p型GaN材料其易于生长，生长的质量也较好；由于本发明实施例的垂直功率晶体管仅采用n型GaN材料，器件中无pn异质结复合电流的影响，其导通电阻和寄生电容也比较低，器件的开关转换效率从而得以提升。
本发明实施例的对Si掺杂GaN进行高深宽比刻蚀需要保证Si掺杂GaN具有良好的刻蚀形貌，高深宽比刻蚀具有较大的各向异性刻蚀速率比和更高的刻蚀速率，通过优化的高深宽比刻蚀可以降低刻蚀引起的缺陷密度。
在一个具体实施例中，第一介质层11位于n型GaN渡越层6上并且环绕覆盖在n型GaN沟道层7的四周，在剖面图上，其形状为L型，L型介质层的底部位于n型GaN渡越层6上并且环绕于n型GaN沟道层7的四周、侧面，L型介质层的侧面部分环绕并覆盖在n型GaN沟道层7的四周。第一介质层11的材料为Al2O3，厚度为10～20nm。需要说明的是，第一介质层11的厚度为10～20nm是指，L型介质层底部沿垂直方向的厚度为10～20nm，L型介质层侧面部分沿水平方向的厚度为10～20nm。
在一个具体实施例中，栅极10为环形栅，位于第一介质层11上并且环绕覆盖在第一介质层11的四周。栅极10是在没有光刻工艺的前提下通过对栅极金属的各向异性刻蚀形成的，故为自对准栅结构。栅极10材料采用金属Ni/Au，其中，Ni厚度为20nm，Au厚度为200nm。
本发明实施例的栅结构采用自对准栅结构，减少了栅极光刻带来的偏差，有效提高了器件的成品率与可靠性，降低了器件的制作成本与工艺复杂度，工艺兼容性高。
自对准栅结构是通过自对准刻蚀(在没有光刻工艺的前提下对金属进行各向异性刻蚀)工艺来实现的，自对准刻蚀是本发明实施例的关键工艺，该工艺需要保证刻蚀的精确度、均匀性和良好的各向异性，对栅金属进行自对准刻蚀可以降低工艺的复杂度，提高工艺兼容性。
本发明实施例采用环形栅结构，环形栅不仅可以通过MIS作用耗尽沟道电子，而且可以降低栅极泄漏电流；另外，采用环形栅使得器件在零栅压下可实现沟道电子完全耗尽，形成增强型器件。
在一个具体实施例中，第一场板13位于n型GaN渡越层6上并且环绕覆盖在栅极10和第一介质层11的四周，第二场板14位于第一介质层11上并且环绕覆盖在n型GaN沟道层7的四周。第一场板13和第二场板14的材料均为Au，厚度均为200nm，其中，第一场板13的厚度是指沿水平方向的厚度，第二场板14的厚度是指沿垂直方向的厚度。第一场板13和第二场板14是在没有光刻的前提下通过对场板金属的各向异性刻蚀形成的，故第一场板13与第二场板14均为自对准场板结构；而由于第一场板13与栅极10接触并未发挥场板的作用，因此，在器件工作时第二场板14起到调制电场的作用。
本发明实施例在介质层上靠近漏极一侧设置自对准结构的第二场板，可以有效降低栅极边缘的峰值电场，使电场分布更加均匀，提高器件的击穿电压，从而解决高击穿电压与低导通电阻难以兼顾的技术难点，得到高击穿电压、低导通电阻、高可靠性的垂直功率器件。
本发明实施例的第二场板采用自对准场板结构，减少了光刻带来的偏差，提高了器件的成品率和可靠性，降低了器件的制备成本和工艺复杂度。
在一个具体实施例中，n型GaN接触层4的厚度为200～400nm，掺杂元素为Si，掺杂浓度为1×1018cm-3～1×1019cm-3。
在一个具体实施例中，源极13采用金属Ti/Al/Ni/Au，其中Ti厚度为20nm，Al厚度为120nm，Ni厚度为45nm，Au厚度为100nm。
在一个具体实施例中，第二介质层16的材料包括SiN，厚度为100～300nm。
在一个具体实施例中，互连引线15的材料包括金属Ti/Au，其中，金属Ti厚度为20nm，Au厚度为200nm；互连引线的目的是引出栅极，为了方便实际操作，互连引线设置在器件的侧面。在本发明实施例中，由于第一场板与栅极接触，因此互连引线与第一场板接触即可。
本发明实施例的氮化镓增强型垂直功率晶体管仅采用n型氮化镓材料，避免了p型GaN材料带来的缺陷，材料生长成本降低，材料生长质量提高；同时，氮化镓增强型垂直功率器件由于没有pn异质结复合电流的影响，降低了器件导通电阻与寄生电容，从而有效提升开关转换效率。
本发明实施例的氮化镓增强型垂直功率晶体管过自对准场板结构、自对准栅结构与n型掺杂GaN材料的有机结合，解决了高击穿电压与低导通电阻难以兼顾的技术难点，从而得到击穿电压高、低导通电阻和高可靠性的垂直功率器件。
实施例二
请参见图3a-图3m，图3a-图3m为本发明实施例提供的一种基于自对准场板结构的氮化镓增强型垂直功率晶体管制备方法的流程示意图，包括步骤：
S1、利用分子束外延技术(Molecular Beam Epitaxy，简称MBE)工艺，在自支撑Si掺杂GaN衬底1上生长n型GaN材料，请参见图3a；包括：
S11、在自支撑Si掺杂GaN衬底1上生长重掺杂的n型GaN层2，其中，n型GaN层2的厚度为100～300nm，掺杂元素为Si，掺杂浓度为1×1018cm-3～1×1019cm-3；
S12、在n型GaN层2上生长低掺杂的n型GaN层3，其中，n型GaN层3的厚度为6～8μm，掺杂元素为Si，掺杂浓度为1×1015cm-3～1×1017cm-3；
S13、在n型GaN层3上生长n型GaN接触层4，其中n型GaN接触层4的厚度为200～400nm，掺杂元素为Si，掺杂浓度为1×1018cm-3～1×1019cm-3。
S2、在自支撑Si掺杂GaN衬底1下方制作漏极5，请参见图3b；包括：
S21、利用减薄机将自支撑Si掺杂GaN衬底1减薄，减薄到厚度为200μm；
S22、采用Ohmiker-50电子束蒸发台以0.1nm/s的蒸发速率依次蒸发漏极金属Ti/Al/Ni/Au，形成漏极5；其中，Ti厚度为20nm，Al厚度为120nm，Ni厚度为45nm，Au厚度为100nm。
S3、刻蚀n型GaN层3，形成n型GaN渡越层6和n型GaN沟道层7；具体步骤为：利用感应耦合等离子体刻蚀(Inductively Coupled Plasma，简称ICP)工艺，对n型GaN层3进行高深宽比刻蚀(High Aspect Ratio Etching，简称HARE)，刻蚀深度为5～7μm，形成n型GaN渡越层6和n型GaN沟道层7，其中n型GaN沟道层7的宽度为200～400nm；n型GaN沟道层7为垂直结构的方形岛状沟道层，方形岛状沟道层的剖面图形状为长方形，长度为5～7μm、宽度为200～400nm，请参见图3c，俯视图的形状为正方形，长宽均为200～400nm，请参见图2。
S4、在n型GaN接触层4、n型GaN渡越层6和n型GaN沟道层7的表面制作介质层8，请参见图3d；具体步骤为：利用原子沉积设备(ALD设备)在n型GaN渡越层6和n型GaN沟道层7的表面沉积Al2O3，形成介质层8，介质层8的厚度为10～20nm。
S5、在介质层8上制作栅极10，包括：
S51、采用Ohmiker-50电子束蒸发台以0.1nm/s的蒸发速率依次蒸发栅金属9，栅金属9采用Ni/Au，使栅金属9覆盖整个器件表面，请参见图3e，其中，Ni厚度为20nm，Au厚度为200nm；
S52、采用ICP刻蚀工艺对栅金属Ni/Au进行自对准栅极刻蚀，刻蚀栅极区域外的金属Au，自对准栅极刻蚀条件：Cl2+Ar作为刻蚀气体，其中Cl2流量为40sccm，Ar流量为20sccm，腔室压强为5mTorr，刻蚀温度为20℃，ICP源功率为100W，偏压源功率为10W，得到栅极10，请参见图3f，栅极10位于介质层8上，并且环绕覆盖在介质层8的周围。栅极10是在没有光刻工艺的前提下通过对栅极金属的各向异性刻蚀形成的，故为自对准栅结构。
S6、制作第一介质层11，包括：采用ICP刻蚀工艺刻蚀n型GaN接触层4表面和侧面的Al2O3、n型GaN沟道层7外侧的部分Al2O3和n型GaN渡越层6上的Al2O3，形成第一介质层11，使得栅极位于第一介质层11上并且环绕覆盖在第一介质层11的周围，请参见图3g，图3g中栅极10的上表面与第一介质层11的上表面在同一水平线上，栅极10的侧面与第一介质层11的侧面位于同一垂直线上。
S7、制作第一场板13和第二场板14；包括：
S71、利用E-beam蒸发台在整个器件(n型GaN渡越层6、栅极10、第一介质层11、n型GaN接触层4)的表面蒸镀场板金属12，请参见图3h，场板金属12为Au，厚度为200nm；
S72、利用ICP刻蚀工艺进行自对准刻蚀，刻蚀掉指定区域的场板金属12，形成第一场板13和第二场板14，请参见图3i，其中，指定区域是指n型GaN接触层4表面、n型GaN渡越层6表面、栅极10表面、第一介质层11部分表面和n型GaN沟道层7外侧的部分区域，第一场板13位于n型GaN渡越层6上并环绕覆盖在栅极10和第一介质层11的周围，第二场板14位于第一介质层11上并环绕覆盖在n型GaN沟道层7的周围。
S8、制作第二介质层16；包括：
S81、利用PECVD在器件表面沉积100～300nm的SiN材料15，请参见图3j；
S82、利用ICP刻蚀工艺刻蚀SiN材料15，去除n型GaN接触层4表面的SiN，形成第二介质层16，请参见图3k。
S9、在n型GaN接触层4上制作源极17，请参见图3l；具体步骤为：采用Ohmiker-50电子束蒸发台以0.1nm/s的蒸发速率在n型GaN接触层4依次蒸发源极金属Ti/Al/Ni/Au，形成源极17，其中，其中Ti厚度为20nm，Al厚度为120nm，Ni厚度为45nm，Au厚度为100nm。
S10、制作互连引线18，请参见图3m；具体包括：
S101、采用感应耦合等离子体刻蚀机在CF4等离子体中以0.5nm/s的刻蚀速率刻蚀去除栅极区域的SiN层，形成互连开孔；需要说明的是，制作互连引线的目的是引出栅极10，因此，互连开孔的位置只要能与栅极连通即可，优选的互连开孔位于器件的侧面，请参见图3m；
S102、在栅极互连开孔区域采用Ohmiker-50电子束蒸发台以0.3nm/s的蒸发速率在制作好掩模的基片上蒸发金属Ti/Au，蒸发完成后剥离互联开孔以外的金属，形成互连引线18；其中，金属Ti厚度为20nm，Au厚度为200nm。
本发明实施例对基于自支撑Si掺杂GaN衬底进行高深宽比的GaN刻蚀，形成纳米级垂直的沟道层，然后在沟道层进行介质层的沉积，最后制作位于第一介质层上并环绕覆盖于第一介质层周围的自对准栅极结构和位于第一介质层上并环绕覆盖于沟道层周围的场板结构。自对准栅极结构的关键点在于：高深宽比的GaN刻蚀、介质层的保形覆盖及精确可控的自对准金属刻蚀；其中，高深宽比的GaN刻蚀需要保证Si掺杂GaN具有良好的刻蚀形貌，通过优化的高深宽比刻蚀可以降低刻蚀引起的缺陷密度；保形覆盖的介质层沉积需要保证介质层的沉积质量，同时对GaN刻蚀沟道具有良好的覆盖；自对准栅金属刻蚀需要保证刻蚀的精确度、均匀性及良好的各向异性，从而降低工艺复杂度。
本发明实施例氮化镓增强型垂直功率晶体管在零栅压下可实现沟道电子完全耗尽，形成增强型器件。
本发明实施例的氮化镓增强型垂直功率晶体管过自对准场板结构、自对准栅结构与n型掺杂GaN材料的有机结合，解决了高击穿电压与低导通电阻难以兼顾的技术难点，从而得到击穿电压高、低导通电阻和高可靠性的垂直功率器件。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (9)
1.一种基于自对准场板结构的氮化镓增强型垂直功率晶体管，其特征在于，包括：
漏极(5)；
自支撑Si掺杂GaN衬底(1)，位于所述漏极(5)上；
n型GaN层(2)，位于所述自支撑Si掺杂GaN衬底(1)上；
n型GaN渡越层(6)，位于所述n型GaN层(2)上；
n型GaN沟道层(7)，位于所述n型GaN渡越层(6)上，所述n型GaN沟道层(7)为垂直结构的方形岛状沟道层；所述n型GaN沟道层(7)的宽度为200～400nm；
第一介质层(11)，位于所述n型GaN渡越层(6)上，且覆盖在所述n型GaN沟道层(7)的四周；
栅极(10)，位于所述第一介质层(11)上且覆盖在所述第一介质层(11)的四周，所述栅极(10)为环形栅；
第一场板(13)，位于所述n型GaN渡越层(6)上，且覆盖在所述栅极(10)和所述第一介质层(11)的四周；
第二场板(14)，位于所述第一介质层(11 )上，且覆盖在所述n型GaN沟道层(7)的四周；
n型GaN接触层(4)，位于所述n型GaN沟道层(7)上；
源极(17)，位于所述n型GaN接触层(4)上。
2.如权利要求1所述的基于自对准场板结构的氮化镓增强型垂直功率晶体管，其特征在于，所述n型GaN层(2)的厚度为100～300nm，掺杂元素为Si，掺杂浓度为1×1018cm-3～1×1019cm-3。
3.如权利要求1所述的基于自对准场板结构的氮化镓增强型垂直功率晶体管，其特征在于，所述n型GaN渡越层(6)的厚度为1～3μm，掺杂元素为Si，掺杂浓度为1×1015cm-3～1×1017cm-3。
4.如权利要求1所述的基于自对准场板结构的氮化镓增强型垂直功率晶体管，其特征在于，所述n型GaN沟道层(7)的厚度为5～7μm，掺杂元素为Si，掺杂浓度为1×1015cm-3～1×1017cm-3。
5.如权利要求1所述的基于自对准场板结构的氮化镓增强型垂直功率晶体管，其特征在于，所述第一介质层(11)的材料包括Al2O3，厚度为10～20nm。
6.如权利要求1所述的基于自对准场板结构的氮化镓增强型垂直功率晶体管，其特征在于，所述栅极(10)为自对准栅结构。
7.如权利要求1所述的基于自对准场板结构的氮化镓增强型垂直功率晶体管，其特征在于，所述第二场板(14)为自对准场板结构。
8.如权利要求1所述的基于自对准场板结构的氮化镓增强型垂直功率晶体管，其特征在于，所述n型GaN接触层(4)的厚度为200～400nm，掺杂元素为Si，掺杂浓度为1×1018cm-3～1×1019cm-3。
9.如权利要求1所述的基于自对准场板结构的氮化镓增强型垂直功率晶体管，其特征在于，还包括：
第二介质层(16)，位于所述n型GaN渡越层(6)、所述第一介质层(11)、所述栅极(10)、所述第一场板(13)和所述第二场板(14)上；
互连引线(18)，与所述第一场板(13)相接触。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811296708.0A CN111129138B (zh) | 2018-11-01 | 2018-11-01 | 基于自对准场板结构的氮化镓增强型垂直功率晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811296708.0A CN111129138B (zh) | 2018-11-01 | 2018-11-01 | 基于自对准场板结构的氮化镓增强型垂直功率晶体管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111129138A CN111129138A (zh) | 2020-05-08 |
| CN111129138B true CN111129138B (zh) | 2022-02-18 |
Family
ID=70494907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811296708.0A Active CN111129138B (zh) | 2018-11-01 | 2018-11-01 | 基于自对准场板结构的氮化镓增强型垂直功率晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111129138B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140295652A1 (en) * | 2012-06-21 | 2014-10-02 | Avogy, Inc. | Gan vertical superjunction device structures and fabrication methods |
| CN104241351A (zh) * | 2014-09-05 | 2014-12-24 | 电子科技大学 | 具有体内复合场板结构的氮化镓基异质结场效应管 |
| US20150255582A1 (en) * | 2011-12-14 | 2015-09-10 | Avogy, Inc. | Ingan ohmic source contacts for vertical power devices |
| CN105977209A (zh) * | 2010-10-20 | 2016-09-28 | 富士通株式会社 | 半导体装置及其制造方法 |
| CN107146812A (zh) * | 2017-03-29 | 2017-09-08 | 西安电子科技大学 | 增强型栅场板GaN基电流孔径异质结场效应器件及其制作方法 |
| CN108598163A (zh) * | 2018-05-14 | 2018-09-28 | 电子科技大学 | 一种GaN异质结纵向功率器件 |
-
2018
- 2018-11-01 CN CN201811296708.0A patent/CN111129138B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105977209A (zh) * | 2010-10-20 | 2016-09-28 | 富士通株式会社 | 半导体装置及其制造方法 |
| US20150255582A1 (en) * | 2011-12-14 | 2015-09-10 | Avogy, Inc. | Ingan ohmic source contacts for vertical power devices |
| US20140295652A1 (en) * | 2012-06-21 | 2014-10-02 | Avogy, Inc. | Gan vertical superjunction device structures and fabrication methods |
| CN104241351A (zh) * | 2014-09-05 | 2014-12-24 | 电子科技大学 | 具有体内复合场板结构的氮化镓基异质结场效应管 |
| CN107146812A (zh) * | 2017-03-29 | 2017-09-08 | 西安电子科技大学 | 增强型栅场板GaN基电流孔径异质结场效应器件及其制作方法 |
| CN108598163A (zh) * | 2018-05-14 | 2018-09-28 | 电子科技大学 | 一种GaN异质结纵向功率器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111129138A (zh) | 2020-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2011043110A1 (ja) | 半導体装置およびその製造方法 | |
| JP5003813B2 (ja) | 半導体装置およびその製造方法 | |
| JP6035721B2 (ja) | 半導体装置の製造方法 | |
| WO2012063578A1 (ja) | 半導体装置およびその製造方法 | |
| CN106033724A (zh) | Iii族氮化物增强型hemt及其制备方法 | |
| CN105914232A (zh) | T栅N面GaN/AlGaN鳍式高电子迁移率晶体管 | |
| CN105762078A (zh) | GaN基纳米沟道高电子迁移率晶体管及制作方法 | |
| CN112635544B (zh) | 具有偶极子层的增强型AlGaN-GaN垂直型超结HEMT及其制备方法 | |
| JP2007142243A (ja) | 窒化物半導体電界効果トランジスタ及びその製造方法 | |
| CN109950323B (zh) | 极化超结的ⅲ族氮化物二极管器件及其制作方法 | |
| CN103022122A (zh) | 化合物半导体器件及其制造方法 | |
| CN112018176A (zh) | 一种半导体器件及其制造方法 | |
| CN110429127B (zh) | 一种氮化镓晶体管结构及其制备方法 | |
| WO2020181548A1 (zh) | GaN基超结型垂直功率晶体管及其制作方法 | |
| CN110085674B (zh) | 一种垂直功率器件及其制作方法 | |
| CN114883407B (zh) | 基于Fin-FET栅结构HEMT及其制作方法 | |
| CN116230750A (zh) | 一种垂直阶梯场板高压GaN基二极管及其制作方法 | |
| CN111129138B (zh) | 基于自对准场板结构的氮化镓增强型垂直功率晶体管 | |
| CN111129139B (zh) | 一种基于悬浮场板的自对准栅氮化镓增强型垂直功率器件 | |
| JP5569321B2 (ja) | 半導体装置およびその製造方法 | |
| CN115084260A (zh) | 基于范德华外延的氮化镓高电子迁移率晶体管器件及其制备方法 | |
| CN115274845B (zh) | 一种凹陷式Fin-MESFET栅结构HEMT及制作方法 | |
| CN110676166A (zh) | P-GaN帽层的FinFET增强型器件及制作方法 | |
| CN112768508B (zh) | 背栅全控型AlGaN/GaN异质结增强型功率HEMT器件及制备方法 | |
| CN117133806B (zh) | 一种天然超结GaN HEMT器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |