CN105977209A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN105977209A
CN105977209A CN201610509548.8A CN201610509548A CN105977209A CN 105977209 A CN105977209 A CN 105977209A CN 201610509548 A CN201610509548 A CN 201610509548A CN 105977209 A CN105977209 A CN 105977209A
Authority
CN
China
Prior art keywords
layer
gan layer
semiconductor device
type gan
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610509548.8A
Other languages
English (en)
Other versions
CN105977209B (zh
Inventor
冈本直哉
美浓浦优
美浓浦优一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to CN201610509548.8A priority Critical patent/CN105977209B/zh
Publication of CN105977209A publication Critical patent/CN105977209A/zh
Application granted granted Critical
Publication of CN105977209B publication Critical patent/CN105977209B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明的半导体装置设有：GaN层(2)、与GaN层(2)的Ga面形成肖特基接合的阳极电极(4)以及位于阳极电极(4)的至少一部分与GaN层(2)之间的InGaN层(3)。

Description

半导体装置及其制造方法
本申请是申请号为201080069639.5、申请日为2010年10月20日、发明名称为“半导体装置及其制造方法”的发明申请的分案申请。
技术领域
本发明涉及半导体装置及其制造方法。
背景技术
GaN系肖特基势垒二极管(GaN-SBD：Schottky barrier diode)因其物性特征而备受期待作为高耐压且能够高速动作的设备应用于服务器系统等。为了在GaN-SBD中降低能量损失，重要的是降低通态电阻和正向电压。对于通态电阻和正向电压的降低，有效的是降低阳极电极(肖特基电极)的功函数。另一方面，阳极电极的功函数与反向耐压是制衡的关系。因此，如果为了降低通态电阻和正向电压而降低阳极电极的功函数，则反向耐压降低。
因此，为了高耐压化，提出了在阳极电极的外周部与肖特基接合该阳极电极的n型GaN层之间设有掺杂了Mg的p型GaN层的结构。为了得到该结构，需要在n型GaN层上形成p型GaN层，通过对p型GaN层进行干式蚀刻而图案化从而使n型GaN层的表面(肖特基面)露出，在肖特基面上形成阳极电极。
然而，Mg的活化困难，即使在1000℃以上进行活化退火也仅活化所掺杂的量的1％左右。因此，形成p型GaN层时，为了充分确保活化的Mg，需要掺杂1×1019cm-3以上的大量的Mg，并在1000℃以上进行活化退火。如果掺杂大量的Mg，则p型GaN层的结晶性容易降低。另外，在将这样的p型GaN层图案化后露出的n型GaN层的肖特基面也容易变得粗糙，成品率容易降低。此外，干式蚀刻时p型GaN层本身容易变得粗糙。因此，设有掺杂了Mg的p型GaN层的结构的实用化极其困难。
专利文献1：日本特开2008-177369号公报
专利文献2：日本特开2010-40698号公报
发明内容
本发明的目的在于提供一种能够提高肖特基势垒二极管的反向耐压的半导体装置及其制造方法。
在半导体装置的一个方式中，设有：GaN层、与上述GaN层的Ga面形成肖特基接合的阳极电极、以及位于上述阳极电极的至少一部分与上述GaN层之间的InGaN层。
在半导体装置的另一个方式中，设有：GaN层、与上述GaN层的N面形成肖特基接合的阳极电极，以及位于上述阳极电极的至少一部分与上述GaN层之间、带隙大于GaN且含有Al的氮化物半导体层。
在半导体装置的制造方法的一个方式中，在GaN层的Ga面上局部地形成InGaN层，将与上述GaN层进行肖特基接合的阳极电极以上述InGaN层位于该阳极电极的至少一部分与上述GaN层之间的方式形成。
在半导体装置的制造方法的另一个方式中，在GaN层的N面局部地形成带隙大于GaN且含有Al的氮化物半导体层，将与上述氮化物半导体层进行肖特基接合的阳极电极以上述氮化物半导体层位于该阳极电极的至少一部分与上述GaN层之间的方式形成。
根据上述的半导体装置等，利用InGaN层或含有Al的氮化物半导体层，GaN层的Ga面或N面的能带电位(band potential)提高，能够提高反向耐压。
附图说明
图1A是表示第1实施方式涉及的半导体装置的结构的俯视图。
图1B是沿图1A中的I-I线的截面图。
图2是表示能带电位的变化的图。
图3是表示电流-电压特性的变化的图。
图4A是表示制造第1实施方式涉及的半导体装置的方法的截面图。
图4B是表示接着图4A、制造半导体装置的方法的截面图。
图4C是表示接着图4B、制造半导体装置的方法的截面图。
图4D是表示接着图4C、制造半导体装置的方法的截面图。
图4E是表示接着图4D、制造半导体装置的方法的截面图。
图4F是表示接着图4E、制造半导体装置的方法的截面图。
图4G是表示接着图4F、制造半导体装置的方法的截面图。
图4H是表示接着图4G、制造半导体装置的方法的截面图。
图4I是表示接着图4H、制造半导体装置的方法的截面图。
图4J是表示接着图4I、制造半导体装置的方法的截面图。
图4K是表示接着图4J、制造半导体装置的方法的截面图。
图5是表示第2实施方式涉及的半导体装置的结构的截面图。
图6是表示第3实施方式涉及的半导体装置的结构的截面图。
图7是表示第4实施方式涉及的半导体装置的结构的截面图。
图8A是表示制造第4实施方式涉及的半导体装置的方法的截面图。
图8B是表示接着图8A、制造半导体装置的方法的截面图。
图8C是表示接着图8B、制造半导体装置的方法的截面图。
图9是表示第5实施方式涉及的半导体装置的结构的截面图。
图10A是表示制造第5实施方式涉及的半导体装置的方法的截面图。
图10B是表示接着图10A、制造半导体装置的方法的截面图。
图10C是表示接着图10B、制造半导体装置的方法的截面图。
图11是表示第6实施方式涉及的半导体装置的结构的截面图。
图12是表示第7实施方式涉及的半导体装置的结构的截面图。
图13A是表示制造第7实施方式涉及的半导体装置的方法的截面图。
图13B是表示接着图13A、制造半导体装置的方法的截面图。
图13C是表示接着图13B、制造半导体装置的方法的截面图。
图14是表示第8实施方式涉及的半导体装置的结构的截面图。
图15A是表示制造第8实施方式涉及的半导体装置的方法的截面图。
图15B是表示接着图15A、制造半导体装置的方法的截面图。
图15C是表示接着图15B、制造半导体装置的方法的截面图。
图15D是表示接着图15C、制造半导体装置的方法的截面图。
图15E是表示接着图15D、制造半导体装置的方法的截面图。
图16A是表示第9实施方式涉及的半导体装置的结构的俯视图。
图16B是沿图16A中的II-II线的截面图。
图17是表示能带电位的变化的图。
图18是表示电流-电压特性的变化的图。
图19A是表示制造第9实施方式涉及的半导体装置的方法的截面图。
图19B是表示接着图19A、制造半导体装置的方法的截面图。
图19C是表示接着图19B、制造半导体装置的方法的截面图。
图19D是表示接着图19C、制造半导体装置的方法的截面图。
图19E是表示接着图19D、制造半导体装置的方法的截面图。
图19F是表示接着图19E、制造半导体装置的方法的截面图。
图19G是表示接着图19F、制造半导体装置的方法的截面图。
图19H是表示接着图19G、制造半导体装置的方法的截面图。
图19I是表示接着图19H、制造半导体装置的方法的截面图。
图19J是表示接着图19I、制造半导体装置的方法的截面图。
图19K是表示接着图19J、制造半导体装置的方法的截面图。
图20是表示第10实施方式涉及的半导体装置的结构的截面图。
图21是表示第11实施方式涉及的半导体装置的结构的截面图。
图22是表示第12实施方式涉及的半导体装置的结构的截面图。
图23是表示第13实施方式涉及的半导体装置的结构的截面图。
图24A是表示制造第13实施方式涉及的半导体装置的方法的截面图。
图24B是表示接着图24A、制造半导体装置的方法的截面图。
图24C是表示接着图24B、制造半导体装置的方法的截面图。
图25是表示第14实施方式涉及的半导体装置的结构的截面图。
图26A是表示制造第14实施方式涉及的半导体装置的方法的截面图。
图26B是表示接着图26A、制造半导体装置的方法的截面图。
图26C是表示接着图26B、制造半导体装置的方法的截面图。
图27是表示第15实施方式涉及的半导体装置的结构的截面图。
图28A是表示制造第15实施方式涉及的半导体装置的方法的截面图。
图28B是表示接着图28A、制造半导体装置的方法的截面图。
图28C是表示接着图28B、制造半导体装置的方法的截面图。
图29是表示第16实施方式涉及的半导体装置的结构的截面图。
图30A是表示制造第16实施方式涉及的半导体装置的方法的截面图。
图30B是表示接着图30A、制造半导体装置的方法的截面图。
图30C是表示接着图30B、制造半导体装置的方法的截面图。
图30D是表示接着图30C、制造半导体装置的方法的截面图。
图30E是表示接着图30D、制造半导体装置的方法的截面图。
图30F是表示接着图30E、制造半导体装置的方法的截面图。
图31是表示用于第17实施方式的GaN系SBD的结构的截面图。
图32是表示包含图31中示出的GaN系SBD的SBD封装的图。
图33是表示包含图32中示出的SBD封装的PFC电路的图。
图34是表示包含图33中示出的PFC电路的服务器电源的图。
具体实施方式
以下，参照附图对实施方式进行具体说明。
(第1实施方式)
首先，对第1实施方式进行说明。图1A是表示第1实施方式涉及的半导体装置(肖特基势垒二极管)的结构的俯视图，图1B是沿图1A中的I-I线的截面图。
在第1实施方式中，如图1A和图1B所示，在蓝宝石基板1上形成有AlN成核层1a，在AlN成核层1a上形成有n型GaN层2。AlN成核层1a上的n型GaN层2的表面为Ga面(以密勒指数表示为(0001)面)。在n型GaN层2上形成有环状的InGaN层3作为护环。并且，在InGaN层3的内侧形成有与n型GaN层2形成肖特基接合的阳极电极(肖特基电极)4。阳极电极4比InGaN层3厚，阳极电极4的外周部与InGaN层3的上表面接触。另外，在与InGaN层3分离的位置形成有与n型GaN层2形成欧姆接合的阴极电极(欧姆电极)5。此外，在阳极电极4与阴极电极5之间形成有覆盖n型GaN层2和InGaN层3的钝化膜6。钝化膜6从上方覆盖阳极电极4的一部分和阴极电极5的一部分。应予说明，在图1A中省略钝化膜6。
在此，对InGaN层3的作用进行说明。图2是表示关于能带电位的变化的模拟结果的图。图2中示出了仅是表面为Ga面的n型GaN层的结构体(实线)、表面为Ga面的n型GaN层和在其上形成的InGaN层的结构体(单点划线)、以及表面为Ga面的n型GaN层和在其上形成的p型GaN层的结构体(双点划线)的各能带电位。应予说明，n型GaN层的活化的n型杂质的浓度为5×1017cm-3。InGaN层的In组成为6％，厚度为20nm。p型GaN层的活化的p型杂质的浓度为5×1017cm-3，厚度为200nm。图2的横轴表示距离n型GaN层的表面的深度，负值表示从n型GaN层与InGaN层或p型GaN层的界面(深度：0nm)到InGaN层或p型GaN层中的位置的距离。
如图2所示，对于n型GaN层和p型GaN层的结构体(双点划线)，在n型GaN层与p型GaN层的界面的能带电位高于仅为n型GaN层的结构体(实线)的能带电位。在现有的设有p型GaN层的结构中因这样的作用而反向耐压提高。
同样，对于n型GaN层和InGaN层的结构体(单点划线)，在n型GaN层与InGaN层的界面的能带电位高于仅为n型GaN层的结构体(实线)的能带电位。这是由于在C轴方向生长于Ga面上的InGaN层与n型GaN层的界面，通过由自发极化和压电极化产生的负的固定电荷而能带电位上升。因此，与n型GaN层和p型GaN层的结构体同样，反向耐压提高。
图3是表示关于电流-电压特性的变化的模拟结果的图。图3中示出仅是表面为Ga面的n型GaN层的结构体(实线)、表面为Ga面的n型GaN层和在其上形成的InGaN层的结构体(单点划线)、以及表面为Ga面的n型GaN层和在其上形成的p型GaN层的结构体(双点划线)的各电流-电压特性。应予说明，n型GaN层的活化的n型杂质的浓度为1×1016cm-3。在n型GaN层和InGaN层的结构体(单点划线)中，使In组成为5％，使InGaN层的厚度为20nm，使InGaN层的与n型GaN层的界面附近存在-4.59×1012cm-2的负的固定电荷。在n型GaN层和p型GaN层的结构体(双点划线)中，使p型GaN层的厚度为20nm，使受主的浓度为2×1017cm-3。
如图3所示，仅为n型GaN层的结构体(实线)的反向耐压为-36.1V，与此相对，n型GaN层和p型GaN层的结构体(双点划线)的反向耐压高达-42.7V。另外，n型GaN层和InGaN层的结构体(单点划线)的反向耐压的绝对值为44.8V以上，高于n型GaN层和p型GaN层的结构体(双点划线)的反向耐压。
从这些模拟结果可知，根据第1实施方式，可得到比不存在InGaN层3的GaN系SBD和使用p型GaN层作为护环的GaN系SBD高的反向耐压。
接下来，对制造第1实施方式涉及的半导体装置的方法进行说明。图4A～图4K是按工序顺序表示制造第1实施方式涉及的半导体装置的方法的截面图。
首先，如图4A所示，在蓝宝石基板1上利用例如有机金属气相生长(MOVPE：metal-organic vapor phase epitaxy)法形成AlN成核层1a、n型GaN层2以及InGaN层3。由于在n型GaN层2的形成前在蓝宝石基板1上形成AlN成核层1a，所以n型GaN层2的生长方向的表面为Ga面。另外，例如n型GaN层2的厚度为1μm左右，掺杂4×1017cm-3左右的Si作为n型杂质。例如InGaN层3的厚度为20nm左右，In组成为5％～7％左右。例如n型GaN层2的生长温度为1000℃左右，InGaN层3的生长温度为780℃左右。
接着，如图4B所示，在InGaN层3上形成将形成阴极电极5的预定的区域开口的抗蚀图案11。抗蚀图案11利用光刻法形成。
其后，如图4C所示，将抗蚀图案11用作蚀刻掩模对InGaN层3进行蚀刻，在形成阴极电极5的预定的区域中，使n型GaN层2的表面露出。作为InGaN层3的蚀刻，例如进行使用氯系气体的干式蚀刻。InGaN层3的蚀刻速率例如为10nm/min。在该蚀刻中，优选进行过度蚀刻，蚀刻时间例如为4分钟。因为如果InGaN层3在形成阴极电极5的预定的区域残留，则有时因势垒而产生欧姆接合不良。
接下来，如图4D所示，除去抗蚀图案11，在n型GaN层2上利用例如剥离(lift-off)法形成阴极电极5。作为阴极电极5，例如形成厚度为30nm左右的Ti膜与位于其上的厚度为300nm左右的Al膜的层叠体。Ti膜和Al膜的成膜例如利用蒸镀法进行。接着，在600℃左右进行快速热处理(RTA：rapid thermal annealing)。
其后，如图4E所示，形成覆盖阴极电极5且覆盖使InGaN层3作为环状的护环残留的部分的抗蚀图案12。抗蚀图案12利用光刻法形成。
接下来，如图4F所示，将抗蚀图案12用作蚀刻掩模对InGaN层3进行蚀刻，在设置肖特基接合面的区域和将阳极电极4与阴极电极5绝缘分离的区域中，使n型GaN层2的表面露出。作为InGaN层3的蚀刻，例如进行使用氯系气体的干式蚀刻。InGaN层3的蚀刻速率例如为10nm/min。在该蚀刻中也优选进行过度蚀刻，蚀刻时间例如为3分钟。因为如果InGaN层3在设置肖特基接合面的区域残留，则有时因势垒而正向电压变高。与使形成阴极电极5的预定的区域的n型GaN层2的表面露出时相比缩短蚀刻时间是由于设置肖特基接合面的区域的过度蚀刻的量越多，在阳极电极4的下端部，其侧面与n型GaN层2接触的面积越大，容易发生损坏。
接着，如图4G所示，除去抗蚀图案12，形成将形成阳极电极4的预定的区域开口的抗蚀图案13。抗蚀图案13利用光刻法形成。此时，抗蚀图案13的开口部与InGaN层3的一部分交叠。
其后，如图4H所示，使用抗蚀图案13作为成膜掩模，利用剥离法形成阳极电极4。作为阳极电极4，例如形成厚度为100nm左右的TaN膜与位于其上的厚度为300nm左右的Cu膜的层叠体。TaN膜和Cu膜的成膜例如利用溅射法进行。
接下来，如图4I所示，在蓝宝石基板1的表面侧形成覆盖n型GaN层2、InGaN层3、阳极电极4以及阴极电极5的钝化膜6。作为钝化膜6，例如利用等离子体化学气相沉积(CVD：chemical vapordeposition)法形成厚度为200nm左右的氮化硅膜。
接着，如图4J所示，在钝化膜6上形成将形成阳极电极4的接触部的预定的区域和形成阴极电极5的接触部的预定的区域开口的抗蚀图案14。抗蚀图案14利用光刻法形成。
其后，如图4K所示，使用抗蚀图案14作为蚀刻掩模对钝化膜6进行蚀刻，将阳极电极4的一部分和阴极电极5的一部分作为接触部而露出。作为钝化膜6的蚀刻，例如进行使用SF6气体和CHF3气体的混合气体的干式蚀刻。此时，例如使上部电极功率为500W，使下部电极功率为50W。钝化膜6为氮化硅膜时，其蚀刻速率为0.24μm/min左右。然后，除去抗蚀图案14。
由此，能够制造第1实施方式涉及的半导体装置。
由此，在第1实施方式中，无需形成含有大量的Mg的p型GaN层。因此，能够避免结晶性的降低和伴随着干式蚀刻的肖特基面的粗糙，并且能够提高反向耐压。
应予说明，可以使用表面为Ga面的GaN基板代替蓝宝石基板1。此时，不形成AlN成核层1a而在GaN基板上形成n型GaN层2。
在GaN层上形成AlGaN层时，如果GaN层的表面为Ga面，则因自发极化和压电极化而在GaN层的与AlGaN层的界面附近容易形成2DEG。另一方面，如果GaN层的表面为N面，则因自发极化和压电极化而在GaN层的与AlGaN层的界面附近容易诱发2DHG。这样的现象在“O.Ambacher et al.J.Appl.Phys.Vol.85(1999)3222”中也有记载。
另外，对于用等离子体辅助分子束外延(PAMBE)法在蓝宝石基板的C面上生长的GaN层而言，直接生长于蓝宝石基板上的GaN层的表面为N面。另一方面，介由AlN成核层生长的GaN层的表面为Ga面。这样的现象在“M.Park et al.J.Appl.Phys.Vol.93(2003)9542”和“W.-C.Yang et al.,J.Appl.Phys.Vol.94(2003)5720”中也有记载。另外，直接生长于表面为C(碳)面的SiC基板上的GaN层的表面为N面。这样的现象在“M.H.Wong et al.,J.Appl.Phys.Vol 04(2008)093710”中也有记载。直接生长于表面为N面的GaN基板上的GaN层的表面也为N面。
只要考虑这些性质来使GaN层等生长即可。
另外，无需向InGaN层3掺杂杂质，但优选以不对结晶性带来不良影响的程度的量来掺杂p型杂质。这是由于能够进一步提高在与n型GaN层2的界面的能带电位。作为p型杂质，例如可以使用Mg，不对结晶性带来不良影响的程度的掺杂量例如为1018cm-3级。如果Mg的活化率为1％左右，则1016cm-3级的Mg活化。
(第2实施方式)
接下来，对第2实施方式进行说明。图5是表示第2实施方式涉及的半导体装置(肖特基势垒二极管)的结构的截面图。
在第2实施方式中，如图5所示，在AlN成核层1a上形成以高于n型GaN层2的浓度掺杂了n型杂质的n+GaN层7。并且，n型GaN层2仅在InGaN层3和阳极电极4的正下方、在InGaN层3和阳极电极4与n+GaN层7之间形成，阴极电极5不与n型GaN层2而与n+GaN层7形成欧姆接合。其它构成与第1实施方式相同。
对于这样的台面结构的肖特基势垒二极管，也可得到与第1实施方式同样的效果。另外，由于n型杂质的浓度高的n+GaN层7与阴极电极5连接，所以能够更进一步降低欧姆电阻。
(第3实施方式)
接下来，对第3实施方式进行说明。图6是表示第3实施方式涉及的半导体装置(肖特基势垒二极管)的结构的截面图。
在第3实施方式中，使用导电性的n型GaN基板1b代替蓝宝石基板1。并且，如图6所示，不是阴极电极5在n型GaN层2上形成，而是阴极电极21在n型GaN基板1b的背面上形成。其它构成与第1实施方式相同。
对于这样的纵型结构的肖特基势垒二极管，也可得到与第1实施方式同样的效果。另外，能够节省面积。此外，由于阴极电极21能够不考虑阳极电极4等的位置地形成，所以也能够简化制造工艺。
(第4实施方式)
接下来，对第4实施方式进行说明。如果像第1～第3实施方式那样利用干式蚀刻进行InGaN层3的加工，则难以在InGaN层3与n型GaN层2的界面将蚀刻中断。并且，如果InGaN层3残留，则因势垒而正向电压变高，如果过分进行过度蚀刻，则有时容易引起损坏。另外，干式蚀刻时的InGaN层3的蚀刻速率也存在面内分布。因此，即使进行过度蚀刻，也可能存在InGaN层3的残渣、或过度蚀刻变得略微过量而二极管特性产生面内分布。如果二极管特性产生面内分布，则有时成品率降低。另外，伴随着干式蚀刻时的损伤，耐压的绝对值也可能降低。在第4实施方式中，通过进行光电化学(PEC：photo electrochemical)蚀刻来代替干式蚀刻，从而消除这样的担忧。图7是表示第4实施方式涉及的半导体装置(肖特基势垒二极管)的结构的截面图。
在第4实施方式中，如图7所示，在InGaN层3上形成有金属膜22，阳极电极4比InGaN层3和金属膜22的层叠体厚，阳极电极4的外周部与金属膜22的上表面接触。详细内容如后所述，金属膜22是PEC时用作遮光掩模的膜。其它构成与第1实施方式相同。
根据第4实施方式也可得到与第1实施方式同样的效果。另外，使用Ni膜作为InGaN层3上的金属膜22时，由于Ni的功函数较高，所以能够在InGaN层3附近更进一步抑制电场集中。
接下来，对制造第4实施方式涉及的半导体装置的方法进行说明。图8A～图8C是按工序顺序表示制造第4实施方式涉及的半导体装置的方法的截面图。
首先，与第1实施方式同样地进行直至阴极电极5的形成为止的处理(图4A～图4D)。接着，如图8A所示，在InGaN层3上形成覆盖InGaN层3的作为环状的护环而残留的部分的金属膜22。作为金属膜22，例如利用剥离法形成厚度为100nm左右的Ni膜。Ni膜的成膜例如利用蒸镀法进行。
其后，如图8B所示，利用将金属膜22用作遮光掩模的光电化学蚀刻(PEC)对InGaN层3进行加工，在设置肖特基接合面的区域和将阳极电极4与阴极电极5绝缘分离的区域中，使n型GaN层2的表面露出。该PEC中，例如，将蓝宝石基板1和在其上形成的n型GaN层2等浸渍在KOH溶液中，在KOH溶液中加入Pt电极，使电极23与阴极电极5接触。然后，将Pt电极与直流电源的负极连接，将电极23与直流电源的正极连接，在阴极电极5与Pt电极之间施加偏压，同时对InGaN层3照射波长比n型GaN层2的带隙(3.4eV)的波长(365nm)长、且比InGaN层3的带隙(3.2eV)的波长(387nm)短的紫外光。如果对InGaN层3照射这样的紫外光，则在InGaN层3中生成有助于蚀刻的空穴，InGaN层3的蚀刻进行。但是，由于被金属膜22覆盖的部分未生成空穴，所以该部分未被蚀刻。另外，如果n型GaN层2的表面露出，则虽然对n型GaN层2照射紫外光，但其波长比n型GaN层2的带隙的波长长，因此在n型GaN层2中无法生成有助于蚀刻的空穴。因此，n型GaN层2未被蚀刻。因此，即使不进行过度蚀刻也能够可靠地除去InGaN层3。
接下来，如图8C所示，与第1实施方式同样地形成阳极电极4。阳极电极4与金属膜22电连接。
接着，与第1实施方式同样地进行钝化膜6的形成以后的处理(图4I～图4K)。由此，得到图7中示出的结构。
在第4实施方式中，由于利用PEC进行InGaN层3的加工，所以能够消除上述的担忧。换言之，在第4实施方式中，由于能够在InGaN层3与n型GaN层2的界面将蚀刻中断，所以即使InGaN层3的蚀刻速率存在面内分布也能够防止InGaN层3的残渣的产生，并且能够使阳极电极4的侧面不与n型GaN层2接触。另外，与干式蚀刻比较，极不易发生损伤，耐压的绝对值不易降低。
应予说明，形成p型GaN层代替InGaN层3时，极难进行利用光电化学蚀刻(PEC)的湿式蚀刻。是由于p型GaN层作为对n型GaN层的蚀刻阻挡层发挥功能。
(第5实施方式)
接下来，对第5实施方式进行说明。在第1～第4实施方式中，由于InGaN层3的正下方的耗尽层的扩展，所以与没有InGaN层3的情况比较，薄层电阻变高，通态电阻仅增加该部分的量。如果增加n型GaN层2的载流子浓度，则能够降低通态电阻，但反向耐压降低。在第5实施方式中，通过使用二维电子气体(2DEG)，从而实现高反向耐压和低通态电阻。图9是表示第5实施方式涉及的半导体装置(肖特基势垒二极管)的结构的截面图。
在第5实施方式中，如图9所示，InGaN层3扩展至阴极电极5的下方而形成。并且，在InGaN层3与阴极电极5之间形成有AlGaN层31。AlGaN层31的Al组成为30％左右。钝化膜6也覆盖AlGaN层31。其它构成与第1实施方式相同。
在这样的第5实施方式中，如图9所示，在InGaN层3的与AlGaN层31的界面附近存在高浓度的2DEG。因此，与第1～第4实施方式比较，能够显著降低薄层电阻。因此，能够使n型GaN层2的载流子浓度低于第1～第4实施方式的载流子浓度，能够更进一步提高反向耐压。
接下来，对制造第5实施方式涉及的半导体装置的方法进行说明。图10A～图10C是按工序顺序表示制造第5实施方式涉及的半导体装置的方法的截面图。
首先，如图10A所示，在蓝宝石基板1上利用例如MOVPE法形成AlN成核层1a、n型GaN层2、InGaN层3以及AlGaN层31。例如n型GaN层2的厚度为1μm左右，掺杂1×1017cm-3左右的Si作为n型杂质。换言之，使载流子浓度低于第1实施方式。另外，例如InGaN层3的厚度为10nm左右，In组成为5％～7％左右。另外，例如AlGaN层31的厚度为20nm左右，Al组成为30％左右。例如n型GaN层2的生长温度为1000℃左右，InGaN层3的生长温度为780℃左右，AlGaN层31的生长温度为1000℃左右。接着，利用剥离法在AlGaN层31上形成阴极电极5。其后，在AlGaN层31上和阴极电极5上形成覆盖AlGaN层31的残留部分的抗蚀图案15。抗蚀图案15利用光刻法形成。
接下来，如图10B所示，使用抗蚀图案15作为蚀刻掩模对AlGaN层31进行蚀刻，使InGaN层3的表面的一部分露出。AlGaN层31的蚀刻速率为10nm/min，蚀刻时间例如为2.5分钟。换言之，进行少许过度蚀刻。
接着，如图10C所示，在InGaN层3、AlGaN层31上以及阴极电极5上形成将形成阳极电极4的预定的区域开口的抗蚀图案16。抗蚀图案16利用光刻法形成。其后，使用抗蚀图案16作为蚀刻掩模对InGaN层3进行蚀刻，在形成阳极电极4的预定的区域中，使n型GaN层2的表面露出。接下来，除去抗蚀图案16，与第1实施方式同样地进行利用剥离法形成阳极电极4以后的处理。由此，得到图9中示出的结构。
(第6实施方式)
接下来，对第6实施方式进行说明。图11是表示第6实施方式涉及的半导体装置(肖特基势垒二极管)的结构的截面图。
在第6实施方式中，如图11所示，InGaN层3也残留在阳极电极4的下方，在AlGaN层31的内侧与AlGaN层31分离地形成有AlGaN层31a。AlGaN层31a具备与AlGaN层31同样的厚度和Al组成。并且，以从上方和侧方覆盖AlGaN层31a的方式形成有阳极电极4。其它构成与第5实施方式相同。
根据第6实施方式也可得到与第5实施方式同样的效果。另外，由于无需对InGaN层3进行蚀刻，所以能够简化制造工艺。
应予说明，在第5、第6实施方式中，使用InAlN层或InAlGaN层等代替AlGaN层31也能够产生2DEG而得到同样的效果。
(第7实施方式)
接下来，对第7实施方式进行说明。图12是表示第7实施方式涉及的半导体装置(肖特基势垒二极管)的结构的截面图。
在第7实施方式中，如图12所示，在InGaN层3与阴极电极5之间形成有1个或2个以上的环状的InGaN层3a。InGaN层3a具备与InGaN层3同样的厚度和In组成。钝化膜6也覆盖InGaN层3a。其它构成与第1实施方式相同。
根据这样的第7实施方式也能够得到与第1实施方式同样的效果。另外，由于形成有1个或2个以上的环状的InGaN层3a，换言之，由于采用多重护环结构，所以能够得到更高的反向耐压。
接下来，对制造第7实施方式涉及的半导体装置的方法进行说明。图13A～图13C是按工序顺序表示制造第7实施方式涉及的半导体装置的方法的截面图。
首先，与第1实施方式同样地进行直至阴极电极5的形成为止的处理(图4A～图4D)。接着，如图13A所示，形成覆盖阴极电极5且覆盖InGaN层3的作为环状的多重护环而残留的部分的抗蚀图案12a。抗蚀图案12a利用光刻法形成。
接着，如图13B所示，使用抗蚀图案12a作为蚀刻掩模对InGaN层3进行蚀刻，在设置肖特基接合面的区域和将阳极电极4与阴极电极5绝缘分离的区域中，使n型GaN层2的表面露出。此时，在将阳极电极4与阴极电极5绝缘分离的区域，使n型GaN层2的表面呈多个环状地露出。
其后，如图13C所示，除去抗蚀图案12a，与第1实施方式同样地形成将形成阳极电极4的预定的区域开口的抗蚀图案13。
并且，与第1实施方式同样地进行阳极电极4的形成以后的处理(图4H～图4K)。由此，得到图12中示出的结构。
(第8实施方式)
接下来，对第8实施方式进行说明。在第8实施方式中，GaN系SBD和高电子迁移率晶体管(HEMT：high electron mobility transistor)设置在同一基板上。图14是表示第8实施方式涉及的半导体装置的结构的截面图。
第8实施方式中，如图14所示，隔着元件分离区域71c设有SBD区域71a和HEMT区域71b。在SBD区域71a、HEMT区域71b以及元件分离区域71c的任一个中，均在蓝宝石基板51上形成有AlN成核层51a，在AlN成核层51a上形成有GaN层52，在GaN层52上形成有n型AlGaN层57。没有进行杂质向GaN层52的有意的导入。AlN成核层51a上的GaN层52的表面为Ga面。在元件分离区域71c，在n型AlGaN层57和GaN层52的表层部形成有元件分离部58。因此，在SBD区域71a和HEMT区域71b中，虽在GaN层52的与n型AlGaN层57的界面附近诱发二维电子气体(2DEG)，但在元件分离区域71c不存在2DEG。元件分离部58通过例如硼离子等的掺杂或台面形成等形成。
在SBD区域71a中，在n型AlGaN层57上形成有环状的InGaN层53作为护环。并且，在InGaN层53的内侧形成有与n型AlGaN层57形成肖特基接合的阳极电极(肖特基电极)54。阳极电极54比InGaN层53厚，阳极电极54的外周部与InGaN层53的上表面接触。另外，在与InGaN层53分离的位置形成有与n型AlGaN层57形成欧姆接合的阴极电极(欧姆电极)55。此外，在阳极电极54与阴极电极55之间形成有覆盖n型AlGaN层57和InGaN层53的钝化膜56。钝化膜56也从上方覆盖阳极电极54的一部分和阴极电极55的一部分。应予说明，InGaN层53的下方不存在2DEG。
在HEMT区域71b中，在n型AlGaN层57上形成有栅电极59g。此外，以俯视中将栅电极59g夹在中间的方式在n型AlGaN层57上也形成源电极59s和漏电极59d。并且，钝化膜56在栅电极59g与源电极59s之间和栅电极59g与漏电极59d之间覆盖n型AlGaN层57。钝化膜56也从上方覆盖栅电极59g的一部分、源电极59s的一部分以及漏电极59d的一部分。n型AlGaN层57作为电子供给层发挥功能，GaN层52作为电子渡越层发挥功能。
根据这样的第8实施方式，能够实现GaN系SBD和HEMT的集成化。
接下来，对制造第8实施方式涉及的半导体装置的方法进行说明。图15A～图15E是按工序顺序表示制造第8实施方式涉及的半导体装置的方法的截面图。
首先，如图15A所示，在蓝宝石基板51上利用例如MOVPE法形成AlN成核层51a、GaN层52、n型AlGaN层57以及InGaN层53。由于在GaN层52形成前在蓝宝石基板51上形成AlN成核层51a，所以GaN层52的生长方向的表面为Ga面。另外，例如GaN层52的厚度为2μm左右。例如n型AlGaN层57的厚度为20nm，掺杂1×1018cm-3左右的Si作为n型杂质。例如InGaN层53的厚度为20nm左右，In组成为5％～7％左右。
接着，在InGaN层53上形成抗蚀图案61，该抗蚀图案61覆盖SBD区域71a和HEMT区域71b且将元件分离区域71c开口。抗蚀图案61利用光刻法形成。其后，在InGaN层53、n型AlGaN层57以及GaN层52的表层部进行硼离子的注入，形成元件分离部58。可以利用台面形成等来形成元件分离部58。
接下来，如图15B所示，除去抗蚀图案61，形成覆盖使InGaN层53作为环状的护环而残留的部分的抗蚀图案62。抗蚀图案62利用光刻法形成。
接着，如图15C所示，使用抗蚀图案62作为蚀刻掩模对InGaN层53进行蚀刻。其结果，在HEMT区域71b和元件分离区域71c中，InGaN层53消失。应予说明，作为InGaN层53的蚀刻，例如进行使用氯系气体的干式蚀刻。InGaN层53的蚀刻速率例如为10nm/min。
其后，如图15D所示，除去抗蚀图案62，在n型AlGaN层57上例如利用剥离法形成阴极电极55、源电极59s以及漏电极59d。作为阴极电极55、源电极59s以及漏电极59d，例如形成厚度为30nm左右的Ti膜与位于其上的厚度为300nm左右的Al膜的层叠体。Ti膜和Al膜的成膜例如利用蒸镀法进行。接下来，在600℃左右进行RTA。
接着，如图15E所示，例如利用剥离法形成阳极电极54和栅电极59g。其结果，InGaN层53的下方的2DEG消失。作为阳极电极54和栅电极59g，例如形成厚度为100nm左右的Ni膜与位于其上的厚度为300nm左右的Au膜的层叠体。Ni膜和Au膜的成膜例如利用蒸镀法进行。
其后，与第1实施方式中的钝化膜6的形成同样地形成钝化膜56。由此，得到图14中示出的结构。
(第9实施方式)
接下来，对第9实施方式进行说明。图16A是表示第9实施方式涉及的半导体装置(肖特基势垒二极管)的结构的俯视图，图16B是沿图16A中的II-II线的截面图。
在第9实施方式中，如图16A和图16B所示，在蓝宝石基板101上形成有n型GaN层102。n型GaN层102的表面为N面(以密勒指数表示为(000-1)面)。在n型GaN层102上形成有环状的AlGaN层103作为护环。然后，在AlGaN层103的内侧形成有与n型GaN层102形成肖特基接合的阳极电极(肖特基电极)104。阳极电极104比AlGaN层103厚，阳极电极104的外周部与AlGaN层103的上表面接触。另外，在与AlGaN层103分离的位置形成有与n型GaN层102形成欧姆接合的阴极电极(欧姆电极)105。此外，在阳极电极104与阴极电极105之间形成有覆盖n型GaN层102和AlGaN层103的钝化膜106。钝化膜106也从上方覆盖阳极电极104的一部分和阴极电极105的一部分。应予说明，在图16A中省略钝化膜106。
在此，对AlGaN层103的作用进行说明。图17是表示关于能带电位的变化的模拟结果的图。图17中表示仅是表面为Ga面的n型GaN层的结构体(实线)、表面为N面的n型GaN层和在其上形成的AlGaN层的结构体(单点划线)、以及表面为Ga面的n型GaN层和在其上形成的p型GaN层的结构体(双点划线)的各能带电位。应予说明，n型GaN层的活化的n型杂质的浓度为5×1017cm-3。AlGaN层的Al组成为30％，厚度为20nm。p型GaN层的活化的p型杂质的浓度为5×1017cm-3，厚度为200nm。图17的横轴表示距离n型GaN层的表面的深度，负值表示从n型GaN层与AlGaN层或p型GaN层的界面(深度：0nm)到AlGaN层或p型GaN层中的位置的距离。
如图17所示，对于n型GaN层和p型GaN层的结构体(双点划线)，n型GaN层与p型GaN层的界面的能带电位高于仅为n型GaN层的结构体(实线)的能带电位。对于现有的设有p型GaN层的结构，因这样的作用而反向耐压提高。
同样，对于n型GaN层和AlGaN层的结构体(单点划线)，n型GaN层与AlGaN层的界面的能带电位高于仅为n型GaN层的结构体(实线)的能带电位。这是由于在C轴方向生长于N面上的AlGaN层与n型GaN层的界面，通过由自发极化和压电极化产生的负的固定电荷而能带电位上升。因此，与n型GaN层和p型GaN层的结构体同样，反向耐压提高。另外，如果与第1实施方式比较，则由于AlGaN的带隙大于InGaN的带隙，所以不易发生碰撞离子化。
图18是表示关于电流-电压特性的变化的模拟结果的图。图18中除了图3中示出的结果以外，还表示表面为N面的n型GaN层和在其上形成的AlGaN层的结构体(虚线)的电流-电压特性。应予说明，对于n型GaN层和AlGaN层的结构体(虚线)，使Al组成为25％，使AlGaN层的厚度为20nm，使在AlGaN层的与n型GaN层的界面附近存在-1.39×1013cm-2的负的固定电荷。
如图18所示，n型GaN层和AlGaN层的结构体(虚线)的反向耐压的绝对值为70V以上，预测至少高于n型GaN层和p型GaN层的结构体(双点划线)的反向耐压且高于n型GaN层和InGaN层的结构体(单点划线)的反向耐压。
由这些模拟结果可知，根据第9实施方式，可得到比不存在AlGaN层103的GaN系SBD和将p型GaN层用作护环的GaN系SBD高的反向耐压。
接下来，对制造第9实施方式涉及的半导体装置的方法进行说明。图19A～图19K是按工序顺序表示制造第9实施方式涉及的半导体装置的方法的截面图。
首先，如图19A所示，在蓝宝石基板101上利用例如等离子体辅助分子束外延(PAMBE：plasma assist molecular beam epitaxy)法形成n型GaN层102和AlGaN层103。由于在蓝宝石基板101上直接形成n型GaN层102，所以n型GaN层102的生长方向的表面为N面。另外，例如n型GaN层102的厚度为1μm左右，掺杂1×1017cm-3左右的Si作为n型杂质。例如AlGaN层103的厚度为20nm左右，Al组成为25％～30％左右。例如它们的生长温度为720℃左右。
接着，如图19B所示，在AlGaN层103上形成将形成阴极电极105的预定的区域开口的抗蚀图案111。抗蚀图案111利用光刻法形成。
其后，如图19C所示，使用抗蚀图案111作为蚀刻掩模对AlGaN层103进行蚀刻，在形成阴极电极105的预定的区域中使n型GaN层102的表面露出。作为AlGaN层103的蚀刻，例如进行使用氯系气体的干式蚀刻。AlGaN层103的蚀刻速率例如为10nm/min。对于该蚀刻，优选进行过度蚀刻。因为如果AlGaN层103残留于形成阴极电极105的预定的区域，则有时因势垒而产生欧姆接合不良。
接下来，如图19D所示，除去抗蚀图案111，在n型GaN层102上利用例如剥离法与第1实施方式中的阴极电极5同样地形成阴极电极105。接着，在600℃左右进行RTA。
其后，如图19E所示，形成覆盖阴极电极105且覆盖使AlGaN层103作为环状的护环而残留的部分的抗蚀图案112。抗蚀图案112利用光刻法形成。
接下来，如图19F所示，使用抗蚀图案112作为蚀刻掩模对AlGaN层103进行蚀刻，在设置肖特基接合面的区域和将阳极电极104与阴极电极105绝缘分离的区域中，使n型GaN层102的表面露出。作为AlGaN层103的蚀刻，例如进行使用氯系气体的干式蚀刻。AlGaN层103的蚀刻速率例如为10nm/min。该蚀刻也优选进行过度蚀刻。因为如果AlGaN层103残留于设置肖特基接合面的区域，则有时因势垒而正向电压变高。
接着，如图19G所示，除去抗蚀图案112，形成将形成阳极电极104的预定的区域开口的抗蚀图案113。抗蚀图案113利用光刻法形成。此时，抗蚀图案113的开口部与AlGaN层103的一部分交叠。
其后，如图19H所示，使用抗蚀图案113作为成膜掩模，利用剥离法与第1实施方式中的阳极电极4同样地形成阳极电极104。
接下来，如图19I所示，与第1实施方式中的钝化膜6同样地形成覆盖n型GaN层102、AlGaN层103、阳极电极104以及阴极电极105的钝化膜106。
接着，如图19J所示，在钝化膜106上形成将形成阳极电极104的接触部的预定的区域和形成阴极电极105的接触部的预定的区域开口的抗蚀图案114。抗蚀图案114利用光刻法形成。
其后，如图19K所示，与第1实施方式中的钝化膜6同样地对钝化膜106进行蚀刻，使阳极电极104的一部分和阴极电极105的一部分作为接触部露出。然后，除去抗蚀图案114。
由此，能够制造第9实施方式涉及的半导体装置。
由此，第9实施方式也无需形成含有大量的Mg的p型GaN层。因此，能够避免结晶性的降低和伴随着干式蚀刻的肖特基面的粗糙，并且能够提高反向耐压。
应予说明，可以使用表面为N面的GaN基板或表面为C(碳)面的SiC基板代替蓝宝石基板1。换言之，只要考虑第1实施方式中说明的生长面，能够使表面为N面的GaN层生长就可以使用各种基板。例如也可以使用AlN基板和Si基板等。另外，也能够如下地制作，即，使表面为Ga面的半导体层在基板上生长后，从基板剥离该半导体层，使半导体层的表面和背面反转。
另外，虽无需向AlGaN层103掺杂杂质，但优选以不对结晶性带来不良影响的程度的量来掺杂p型杂质。因为能够进一步提高在与n型GaN层102的界面的能带电位。作为p型杂质，例如可以使用Mg，不对结晶性带来不良影响的程度的掺杂量例如为1018cm-3级。如果Mg的活化率为1％左右，则1016cm-3级的Mg活化。
(第10实施方式)
接下来，对第10实施方式进行说明。图20是表示第10实施方式涉及的半导体装置(肖特基势垒二极管)的结构的截面图。
在第10实施方式中，如图20所示，在蓝宝石基板101上形成有以高于n型GaN层102的浓度掺杂了n型杂质的n+GaN层107。并且，仅在AlGaN层103和阳极电极104的正下方、在AlGaN层103和阳极电极104与n+GaN层107之间形成有n型GaN层102，阴极电极105不与n型GaN层102而与n+GaN层107形成欧姆接合。其它构成与第9实施方式相同。
即使在这样的台面结构的肖特基势垒二极管中也可得到与第9实施方式同样的效果。另外，由于阴极电极105与n型杂质的浓度高的n+GaN层107连接，所以能够更进一步降低欧姆电阻。
(第11实施方式)
接下来，对第11实施方式进行说明。图21是表示第11实施方式涉及的半导体装置(肖特基势垒二极管)的结构的截面图。
在第11实施方式中，形成InAlN层108代替AlGaN层103。其它构成与第9实施方式相同。
根据第11实施方式也能够得到与第9实施方式同样的效果。另外，与AlGaN比较，InAlN具备自发极化强、带隙大的特性，所以能够得到比第9实施方式高的反向耐压。应予说明，使用InAlGaN层代替InAlN层108也能够得到与第11实施方式同样的效果。
(第12实施方式)
接下来，对第12实施方式进行说明。图22是表示第12实施方式涉及的半导体装置(肖特基势垒二极管)的结构的截面图。
在第12实施方式中，使用导电性的n型GaN基板101b代替蓝宝石基板101。并且，如图22所示，不是在n型GaN层102上形成阴极电极105而是在n型GaN基板101b的背面上形成阴极电极121。另外，n型GaN层102被台面蚀刻。其它构成与第9实施方式相同。
在这样的纵型结构的肖特基势垒二极管中也可得到与第9实施方式同样的效果。另外，能够节省面积。此外，由于阴极电极121能够不考虑阳极电极104等的位置地形成，所以也能够简化制造工艺。
(第13实施方式)
接下来，对第13实施方式进行说明。在第9～第12实施方式中，由于AlGaN层103的正下方的耗尽层的扩展，所以与没有AlGaN层103的情况比较，薄层电阻变高，通态电阻仅增加该部分的量。在第13实施方式中，通过使用2DEG来实现高反向耐压和低通态电阻。图23是表示第13实施方式涉及的半导体装置(肖特基势垒二极管)的结构的截面图。
在第13实施方式中，如图23所示，在蓝宝石基板101与n型GaN层102之间形成有AlGaN层109。另外，n型GaN层102被台面蚀刻。其它构成与第9实施方式相同。
在这样的第13实施方式中，如图23所示，在阴极电极105的下方，在n型GaN层102的与AlGaN层109的界面附近存在高浓度的2DEG。因此，与第9～第12实施方式比较，能够显著降低薄层电阻。因此，能够使n型GaN层102的载流子浓度低于第9～第12实施方式的载流子浓度而更进一步提高反向耐压。
接下来，对制造第13实施方式涉及的半导体装置的方法进行说明。图24A～图24C是按工序顺序表示制造第13实施方式涉及的半导体装置的方法的截面图。
首先，如图24A所示，在蓝宝石基板101上利用例如PAMBE法形成AlGaN层109、n型GaN层102以及AlGaN层103。例如AlGaN层109的厚度为0.5μm左右，Al组成为10％左右。例如n型GaN层102的厚度为1μm左右，掺杂1×1017cm-3左右的Si作为n型杂质。另外，例如AlGaN层103的厚度为20nm左右，Al组成为25％～30％左右。它们的生长温度为720℃左右。其结果，通过伴随着极化产生的固定电荷，在n型GaN层102的与AlGaN层109的界面附近诱发2DEG，在n型GaN层102的与AlGaN层103的界面附近诱发二维空穴气体(2DHG)。
接着，如图24B所示，在AlGaN层103上形成抗蚀图案115，该抗蚀图案115覆盖形成n型GaN层102的台面部的预定的区域。抗蚀图案115利用光刻法形成。其后，使用抗蚀图案115作为蚀刻掩模对AlGaN层103和n型GaN层102进行蚀刻。此时，使n型GaN层102以0.3μm左右的厚度残留。接下来，除去抗蚀图案115，与第9实施方式同样地利用剥离法形成阴极电极105。
接着，如图24C所示，形成将n型GaN层102的肖特基接合面开口的抗蚀图案116。抗蚀图案116利用光刻法形成。其后，使用抗蚀图案116作为蚀刻掩模对AlGaN层103进行蚀刻，在设置肖特基接合面的区域中，使n型GaN层102的表面露出。
接下来，除去抗蚀图案116，与第9实施方式同样地进行阳极电极104的形成以后的处理(图19H～图19K)。由此，得到图23中示出的结构。
(第14实施方式)
接下来，对第14实施方式进行说明。在第14实施方式中，通过使用2DEG，从而实现高反向耐压和低通态电阻。图25是表示第14实施方式涉及的半导体装置(肖特基势垒二极管)的结构的截面图。
在第14实施方式中，如图25所示，在AlGaN层103上与阳极电极104分离地形成有n型GaN层110。并且，钝化膜106也覆盖n型GaN层110。其它构成与第9实施方式相同。
在这样的第14实施方式中，如图25所示，在n型GaN层110的与AlGaN层103的界面附近存在高浓度的2DEG。因此，与第9～第12实施方式比较，能够显著降低薄层电阻。因此，能够使n型GaN层102的载流子浓度低于第9～第12实施方式的载流子浓度而更进一步提高反向耐压。
接下来，对制造第14实施方式涉及的半导体装置的方法进行说明。图26A～图26C是按工序顺序表示制造第14实施方式涉及的半导体装置的方法的截面图。
首先，如图26A所示，在蓝宝石基板101上利用例如PAMBE法形成n型GaN层102、AlGaN层103以及n型GaN层110。例如n型GaN层102的厚度为1μm左右，掺杂1×1017cm-3左右的Si作为n型杂质。例如AlGaN层103的厚度为20nm左右，Al组成为25％～30％左右。n型GaN层110的厚度为0.1μm左右，掺杂1×1017cm-3左右的Si作为n型杂质。它们的生长温度为720℃左右。其结果，通过伴随着极化产生的固定电荷，在n型GaN层102的与AlGaN层103的界面附近诱发2DHG，在n型GaN层110的与AlGaN层103的界面附近诱发2DEG。
接着，如图26B所示，与第9实施方式同样地在形成阴极电极105的预定的区域中使n型GaN层102的表面露出，在此形成阴极电极105。
其后，使用抗蚀图案作为蚀刻掩模来进行n型GaN层110的蚀刻，如图26C所示，在n型GaN层110形成使AlGaN层103的中央部露出的开口部。接下来，除去抗蚀图案，使用新的抗蚀图案作为蚀刻掩模来进行AlGaN层103的蚀刻，如图26C所示，在AlGaN层103形成使n型GaN层102的肖特基接合面露出的开口部。
接着，与第9实施方式同样地进行阳极电极104的形成以后的处理(图19G～图19K)。由此，得到图25中示出的结构。
(第15实施方式)
接下来，对第15实施方式进行说明。图27是表示第15实施方式涉及的半导体装置(肖特基势垒二极管)的结构的截面图。
在第15实施方式中，如图27所示，在AlGaN层103与阴极电极105之间形成有1个或2个以上的环状的AlGaN层103a。AlGaN层103a具备与AlGaN层103同样的厚度和Al组成。钝化膜106也覆盖AlGaN层103a。其它构成与第9实施方式相同。
根据这样的第15实施方式也能够得到与第9实施方式同样的效果。另外，由于形成1个或2个以上的环状的AlGaN层103a，换言之，由于采用多重护环结构，所以能够得到更高的反向耐压。
接下来，对制造第15实施方式涉及的半导体装置的方法进行说明。图28A～图28C是按工序顺序表示制造第15实施方式涉及的半导体装置的方法的截面图。
首先，与第9实施方式同样地进行直至阴极电极105的形成为止的处理(图19A～图19D)。接着，如图28A所示，形成覆盖阴极电极105且覆盖使AlGaN层103的作为环状的多重护环而残留的部分的抗蚀图案112a。抗蚀图案112a利用光刻法形成。
接着，如图28B所示，使用抗蚀图案112a作为蚀刻掩模对AlGaN层103进行蚀刻，在设置肖特基接合面的区域和将阳极电极104与阴极电极105绝缘分离的区域中，使n型GaN层102的表面露出。此时，在将阳极电极104与阴极电极105绝缘分离的区域，使n型GaN层102的表面呈多个环状地露出。
其后，如图28C所示，除去抗蚀图案112a，与第9实施方式同样地形成将形成阳极电极104的预定的区域开口的抗蚀图案113。
并且，与第9实施方式同样地进行阳极电极104的形成以后的处理(图19H～图19K)。由此，得到图27中示出的结构。
(第16实施方式)
接下来，对第16实施方式进行说明。在第16实施方式中，GaN系SBD和HEMT被设置在同一基板上。图29是表示第16实施方式涉及的半导体装置的结构的截面图。
第16实施方式中，如图29所示，隔着元件分离区域171c设有SBD区域171a和HEMT区域171b。在SBD区域171a中，在蓝宝石基板151上形成有GaN层157，在GaN层157上形成有n型AlGaN层158。在HEMT区域171b和元件分离区域171c中，在蓝宝石基板151上形成有AlN成核层151a，在AlN成核层151a上形成有GaN层157，在GaN层157上形成有n型AlGaN层158。应予说明，可以不在元件分离区域171c形成AlN成核层151a。没有进行杂质向GaN层15的有意的导入。在SBD区域171a中，蓝宝石基板151上的GaN层157的表面为N面。另一方面，在HEMT区域171b，AlN成核层151a上的GaN层157的表面为Ga面。在元件分离区域171c，在n型AlGaN层158和GaN层157的表层部形成有元件分离部159。因此，在SBD区域171a，在GaN层157的与n型AlGaN层158的界面附近诱发2DHG，在HEMT区域171b中，在GaN层157的与n型AlGaN层158的界面附近诱发2DEG，但在元件分离区域171c不存在2DHG和2DEG。元件分离部159利用例如硼离子等的掺杂或台面形成等形成。
在SBD区域171a，在n型AlGaN层158上形成有n型GaN层152。在n型GaN层152的与n型AlGaN层158的界面附近诱发2DEG。另外，在n型AlGaN层152上形成有环状的AlGaN层153作为护环。在n型GaN层152的与n型AlGaN层153的界面附近诱发2DHG。并且，在AlGaN层153的内侧形成有与n型GaN层152形成肖特基接合的阳极电极(肖特基电极)154。阳极电极154比AlGaN层153厚，阳极电极154的外周部与AlGaN层153的上表面接触。另外，在与AlGaN层153分离的位置形成有与n型GaN层152形成欧姆接合的阴极电极(欧姆电极)155。此外，在阳极电极154与阴极电极155之间形成有覆盖n型GaN层152和AlGaN层153的钝化膜156。钝化膜156也从上方覆盖阳极电极154的一部分和阴极电极155的一部分。
在HEMT区域171b，在n型AlGaN层158上形成有栅电极160g。此外，以俯视中将栅电极160g夹在中间的方式在n型AlGaN层158上也形成源电极160s和漏电极160d。然后，钝化膜156在栅电极160g与源电极160s之间和栅电极160g与漏电极160d之间覆盖n型AlGaN层158。钝化膜156也从上方覆盖栅电极160g的一部分、源电极160s的一部分以及漏电极160d的一部分。n型AlGaN层158作为电子供给层发挥功能，GaN层157作为电子渡越层发挥功能。
根据这样的第16实施方式，能够实现GaN系SBD和HEMT的集成化。
接下来，对制造第16实施方式涉及的半导体装置的方法进行说明。图30A～图30F是按工序顺序表示制造第16实施方式涉及的半导体装置的方法的截面图。
首先，如图30A所示，在蓝宝石基板151上利用例如PAMBE法形成AlN成核层151a。例如AlN成核层151a的厚度为25nm左右，生长温度为720℃左右。接着，通过使用KOH溶液的湿式蚀刻、使用氯系气体的干式蚀刻、或氩离子铣等来除去AlN成核层151a的SBD区域171a内的部分。其后，在蓝宝石基板151和AlN成核层151a上利用例如PAMBE法形成GaN层157、n型AlGaN层158、n型GaN层152以及AlGaN层153。在HEMT区域171b中，由于在GaN层157的形成前在蓝宝石基板151上形成有AlN成核层151a，所以GaN层157的生长方向的表面为Ga面。因此，在HEMT区域171b中，在GaN层157的与n型AlGaN层158的界面附近诱发2DEG。另一方面，在SBD区域171a中，由于除去AlN成核层151a，所以GaN层157的生长方向的表面为N面。因此，在SBD区域171a中，在GaN层157的与n型AlGaN层158的界面附近诱发2DHG。另外，例如GaN层157的厚度为1μm左右。例如n型AlGaN层158的厚度为20nm，掺杂1×1018cm-3左右的Si作为n型杂质，Al组成为25％～30％左右。例如n型GaN层152的厚度为1μm左右，掺杂1×1017cm-3左右的Si作为n型杂质。例如AlGaN层153的厚度为20nm左右，Al组成为25％～30％左右。
接下来，如图30B所示，在AlGaN层153上形成抗蚀图案161，该抗蚀图案161覆盖SBD区域171a且将HEMT区域171b和元件分离区域171c开口。抗蚀图案161利用光刻法形成。接着，用抗蚀图案161作为蚀刻掩模对AlGaN层153和n型GaN层152进行干式蚀刻。其结果，在HEMT区域171b和元件分离区域171c，AlGaN层153和n型GaN层152消失。
其后，如图30C所示，除去抗蚀图案161，在AlGaN层153和n型AlGaN层158上形成抗蚀图案162，该抗蚀图案162覆盖SBD区域171a和HEMT区域171b且将元件分离区域171c开口。抗蚀图案162利用光刻法形成。其后，在n型AlGaN层158和GaN层157的表层部进行硼离子的注入，形成元件分离部159。可以利用台面形成等来形成元件分离部159。
接下来，如图30D所示，除去抗蚀图案162，形成覆盖使AlGaN层153作为环状的护环而残留的部分的抗蚀图案163。抗蚀图案163利用光刻法形成。接着，将抗蚀图案163用作蚀刻掩模，对AlGaN层153进行干式蚀刻。
接着，如图30E所示，除去抗蚀图案163，利用例如剥离法在SBD区域171a中在n型GaN层152上形成阴极电极155，在HEMT区域171b中，在n型AlGaN层158上形成源电极160s和漏电极160d。作为阴极电极155、源电极160s以及漏电极160d，例如形成厚度为30nm左右的Ti膜与位于其上的厚度为300nm左右的Al膜的层叠体。Ti膜和Al膜的成膜例如利用蒸镀法进行。接下来，在600℃左右进行RTA。
其后，如图30F所示，利用例如剥离法形成阳极电极154和栅电极160g。作为阳极电极154和栅电极160g，例如形成厚度为100nm左右的Ni膜与位于其上的厚度为300nm左右的Au膜的层叠体。Ni膜和Au膜的成膜例如利用蒸镀法进行。
其后，与第9实施方式中的钝化膜106的形成同样地形成钝化膜156。由此，得到图29中示出的结构。
(第17实施方式)
接下来，对第17实施方式进行说明。第17实施方式是具备GaN系SBD的服务器电源等的装置。图31是表示第17实施方式中使用的GaN系SBD的结构的截面图。图32是表示包含图31中示出的GaN系SBD的SBD封装的图。图33是表示包含图32中示出的SBD封装的PFC(power factor correction)电路的图。图34是表示包含图33中示出的PFC电路的服务器电源的图。
如图31所示，第17实施方式中使用的GaN系SBD70具备集合了图22中示出的第12实施方式涉及的半导体装置的结构。即，在导电性的n型GaN基板71上形成有n型GaN层72，在n型GaN层72上形成有AlGaN层73和阳极电极74。另外，也形成有钝化膜76，其上形成有层间绝缘膜77。并且，在层间绝缘膜77上形成介由层间绝缘膜77的接触孔与各阳极电极74连接的配线78。另外，在n型GaN基板71的背面上形成阴极电极75。
在包含GaN系SBD70的SBD封装80中，如图32所示，GaN系SBD70的阴极电极75使用软钎料等安装材料82固定于封装电极台板81。导线81a与封装电极台板81连接。另外，与GaN系SBD70的阳极电极74连接的配线78通过使用Al线84的焊接而与其它导线83连接。并且，它们被模制树脂85密封。
在包含SBD封装80的PFC电路90中，如图33所示，扼流圈93的一个端子和开关元件94的一个端子与连接于GaN系SBD70的阳极电极74的导线83连接，电容器95的一个端子与连接于阴极电极75的导线81a连接。电容器92与扼流圈93的另一个端子连接。并且，电容器92的另一个端子、开关元件94的另一个端子以及电容器95的另一个端子接地。另外，交流电源(AC)介由二极管电桥91与电容器92连接。另外，从电容器95的两端子间取出直流电源(DC)。
并且，如图34所示，PFC电路90组装于服务器电源100等来使用。
也能够构筑与这样的服务器电源100同样的、信赖度更高的电源装置。
产业上的可利用性
根据这些半导体装置等，利用InGaN层等提高GaN层的上表面的能带电位，能够提高反向耐压。

Claims (9)

1.一种半导体装置，其特征在于，具有：
GaN层，
与所述GaN层的N面形成肖特基接合的阳极电极，以及
位于所述阳极电极的至少一部分与所述GaN层之间、带隙大于GaN且含有Al的氮化物半导体层。
2.根据权利要求1所述的半导体装置，其特征在于，所述氮化物半导体层为AlGaN层、InAlN层或InAlGaN层。
3.根据权利要求1所述的半导体装置，其特征在于，所述氮化物半导体层在俯视中位于所述阳极电极的外周端的下方。
4.根据权利要求1所述的半导体装置，其特征在于，具有：
与所述GaN层形成欧姆接合的阴极电极，和
俯视中在所述阳极电极与所述阴极电极之间、形成在所述氮化物半导体层上方的第二GaN层。
5.根据权利要求1所述的半导体装置，其特征在于，具有：
与所述GaN层形成欧姆接合的阴极电极，和
俯视中在所述阳极电极与所述阴极电极之间与所述氮化物半导体层同层地形成、带隙大于GaN且含有Al的第二氮化物半导体层。
6.根据权利要求1所述的半导体装置，其特征在于，进一步具有使用所述GaN层作为电子渡越层的晶体管。
7.根据权利要求1所述的半导体装置，其特征在于，具有：
含有浓度高于所述GaN层的n型杂质且位于所述GaN层的下方的第三GaN层，和
与所述第三GaN层形成欧姆接合的阴极电极。
8.根据权利要求1所述的半导体装置，其特征在于，具有设于所述GaN层的下方的阴极电极。
9.一种半导体装置的制造方法，其特征在于，具有：
在GaN层的N面局部地形成带隙大于GaN且含有Al的氮化物半导体层的工序，和
将与所述氮化物半导体层进行肖特基接合的阳极电极以所述氮化物半导体层位于该阳极电极的至少一部分与所述GaN层之间的方式形成的工序。
CN201610509548.8A 2010-10-20 2010-10-20 半导体装置及其制造方法 Active CN105977209B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610509548.8A CN105977209B (zh) 2010-10-20 2010-10-20 半导体装置及其制造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201080069639.5A CN103168362B (zh) 2010-10-20 2010-10-20 半导体装置及其制造方法
PCT/JP2010/068466 WO2012053071A1 (ja) 2010-10-20 2010-10-20 半導体装置及びその製造方法
CN201610509548.8A CN105977209B (zh) 2010-10-20 2010-10-20 半导体装置及其制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201080069639.5A Division CN103168362B (zh) 2010-10-20 2010-10-20 半导体装置及其制造方法

Publications (2)

Publication Number Publication Date
CN105977209A true CN105977209A (zh) 2016-09-28
CN105977209B CN105977209B (zh) 2019-03-19

Family

ID=45974807

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201610509548.8A Active CN105977209B (zh) 2010-10-20 2010-10-20 半导体装置及其制造方法
CN201080069639.5A Active CN103168362B (zh) 2010-10-20 2010-10-20 半导体装置及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201080069639.5A Active CN103168362B (zh) 2010-10-20 2010-10-20 半导体装置及其制造方法

Country Status (5)

Country Link
US (1) US8969921B2 (zh)
EP (1) EP2631950A4 (zh)
JP (1) JP5561371B2 (zh)
CN (2) CN105977209B (zh)
WO (1) WO2012053071A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108511531A (zh) * 2017-02-27 2018-09-07 苏州晶湛半导体有限公司 一种肖特基二极管制作工艺及肖特基二极管
CN110518074A (zh) * 2019-07-23 2019-11-29 西安电子科技大学 阴阳极交替的大电流GaN肖特基二极管及其制作方法
CN111129138A (zh) * 2018-11-01 2020-05-08 西安电子科技大学 基于自对准场板结构的氮化镓增强型垂直功率晶体管

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8823012B2 (en) * 2009-04-08 2014-09-02 Efficient Power Conversion Corporation Enhancement mode GaN HEMT device with gate spacer and method for fabricating the same
US8946724B1 (en) * 2010-06-02 2015-02-03 Hrl Laboratories, Llc Monolithically integrated self-aligned GaN-HEMTs and Schottky diodes and method of fabricating the same
WO2012098635A1 (ja) * 2011-01-17 2012-07-26 富士通株式会社 半導体装置及びその製造方法
EP2667415B1 (en) * 2012-05-22 2021-02-17 Nexperia B.V. Heterojunction semiconductor device and manufacturing method
JP5995234B2 (ja) * 2012-08-14 2016-09-21 株式会社レーザーシステム ダイオード、電力伝送システムおよび電源線用無線接続コネクタ
JP6176064B2 (ja) * 2013-11-08 2017-08-09 住友電気工業株式会社 Ｉｉｉ族窒化物半導体デバイス
KR102182016B1 (ko) 2013-12-02 2020-11-23 엘지이노텍 주식회사 반도체 소자 및 이를 포함하는 반도체 회로
JP6305137B2 (ja) * 2014-03-18 2018-04-04 住友化学株式会社 窒化物半導体積層物および半導体装置
KR101588577B1 (ko) * 2014-06-11 2016-01-28 한국표준과학연구원 대면적의 수직 정렬된 갈륨비소 반도체 나노선 어레이 제작 공정
US10468406B2 (en) * 2014-10-08 2019-11-05 Northrop Grumman Systems Corporation Integrated enhancement mode and depletion mode device structure and method of making the same
JP6447166B2 (ja) * 2015-01-22 2019-01-09 富士通株式会社 化合物半導体装置及びその製造方法
JP6685278B2 (ja) * 2015-03-11 2020-04-22 パナソニック株式会社 窒化物半導体装置
JP6494361B2 (ja) * 2015-03-25 2019-04-03 ローム株式会社 窒化物半導体デバイス
US10062630B2 (en) * 2015-12-31 2018-08-28 Infineon Technologies Austria Ag Water and ion barrier for the periphery of III-V semiconductor dies
CN105914232B (zh) * 2016-05-06 2020-02-21 西安电子科技大学 T栅N面GaN/AlGaN鳍式高电子迁移率晶体管
US10170611B1 (en) 2016-06-24 2019-01-01 Hrl Laboratories, Llc T-gate field effect transistor with non-linear channel layer and/or gate foot face
US10936756B2 (en) 2017-01-20 2021-03-02 Northrop Grumman Systems Corporation Methodology for forming a resistive element in a superconducting structure
US11121229B2 (en) 2017-12-28 2021-09-14 Vanguard International Semiconductor Corporation Methods of fabricating semiconductor structures and high electron mobility transistors

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030098462A1 (en) * 2001-11-27 2003-05-29 The Furukawa Electric Co., Ltd. III-V nitride semiconductor device, and protection element and power conversion apparatus using the same
CN101385132A (zh) * 2006-02-10 2009-03-11 日本电气株式会社 半导体器件

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4875660B2 (ja) * 2002-04-30 2012-02-15 古河電気工業株式会社 Ｉｉｉ−ｖ族窒化物半導体装置
JP4413472B2 (ja) * 2002-07-02 2010-02-10 富士通株式会社 化合物半導体装置及びその製造方法
JP2007048783A (ja) * 2005-08-05 2007-02-22 Matsushita Electric Ind Co Ltd ショットキーダイオード及びその製造方法
JP5056753B2 (ja) * 2006-03-10 2012-10-24 富士通株式会社 化合物半導体装置の製造方法及びエッチング液
JP5082392B2 (ja) * 2006-11-06 2012-11-28 住友電気工業株式会社 ショットキバリアダイオード
JP2008177369A (ja) 2007-01-18 2008-07-31 Sumitomo Electric Ind Ltd ショットキバリアダイオード
JP4876927B2 (ja) * 2007-01-22 2012-02-15 住友電気工業株式会社 半導体デバイスを形成する方法
JP2009177028A (ja) * 2008-01-25 2009-08-06 Toshiba Corp 半導体装置
JP5056658B2 (ja) * 2008-08-04 2012-10-24 住友電気工業株式会社 ガードリング構造，その形成方法および半導体デバイス
JP2010087274A (ja) * 2008-09-30 2010-04-15 Sanken Electric Co Ltd 半導体装置
US8703623B2 (en) * 2009-06-01 2014-04-22 Massachusetts Institute Of Technology Fabrication technique for gallium nitride substrates
JP4700125B2 (ja) * 2009-07-30 2011-06-15 住友電気工業株式会社 半導体装置およびその製造方法
US8390000B2 (en) * 2009-08-28 2013-03-05 Transphorm Inc. Semiconductor devices with field plates
US20120007097A1 (en) * 2010-07-08 2012-01-12 Intersil Americas Inc. Schottky diode with combined field plate and guard ring
KR20120032258A (ko) * 2010-09-28 2012-04-05 삼성엘이디 주식회사 질화갈륨계 반도체소자 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030098462A1 (en) * 2001-11-27 2003-05-29 The Furukawa Electric Co., Ltd. III-V nitride semiconductor device, and protection element and power conversion apparatus using the same
CN101385132A (zh) * 2006-02-10 2009-03-11 日本电气株式会社 半导体器件

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
O. AMBACHER，ET AL: "Two-dimensional electron gases induced by spontaneous and piezoelectric polarization charges in N- and Ga-face AlGaN/GaN heterostructures", 《JOURNAL OF APPLIED PHYSICS》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108511531A (zh) * 2017-02-27 2018-09-07 苏州晶湛半导体有限公司 一种肖特基二极管制作工艺及肖特基二极管
CN111129138A (zh) * 2018-11-01 2020-05-08 西安电子科技大学 基于自对准场板结构的氮化镓增强型垂直功率晶体管
CN111129138B (zh) * 2018-11-01 2022-02-18 西安电子科技大学 基于自对准场板结构的氮化镓增强型垂直功率晶体管
CN110518074A (zh) * 2019-07-23 2019-11-29 西安电子科技大学 阴阳极交替的大电流GaN肖特基二极管及其制作方法

Also Published As

Publication number Publication date
EP2631950A1 (en) 2013-08-28
CN105977209B (zh) 2019-03-19
CN103168362A (zh) 2013-06-19
CN103168362B (zh) 2016-10-12
WO2012053071A1 (ja) 2012-04-26
EP2631950A4 (en) 2015-10-21
JP5561371B2 (ja) 2014-07-30
US20130214287A1 (en) 2013-08-22
US8969921B2 (en) 2015-03-03
JPWO2012053071A1 (ja) 2014-02-24

Similar Documents

Publication Publication Date Title
CN103168362B (zh) 半导体装置及其制造方法
CN110809826B (zh) 氧化物半导体装置以及氧化物半导体装置的制造方法
CN104779140B (zh) 化合物半导体器件及其制造方法以及电源
US20120007097A1 (en) Schottky diode with combined field plate and guard ring
CN103329273B (zh) 半导体装置及其制造方法
TW201001669A (en) Assembly, method and system of integrated HEMT and lateral field-effect rectifier
JP5731687B2 (ja) 窒化物半導体素子及びその製造方法
JP2008193123A (ja) 半導体装置
TW201205681A (en) Power devices with integrated protection devices: structures and methods
JP2010087274A (ja) 半導体装置
JP5817833B2 (ja) 半導体装置及びその製造方法、電源装置
US7553747B2 (en) Schottky diode having a nitride semiconductor material and method for fabricating the same
CN104617142B (zh) 半导体器件和用于生产其的方法
CN109860290A (zh) 一种高电子迁移率晶体管及其制作方法
JP4800239B2 (ja) 半導体装置の製造方法
JP5757746B2 (ja) 窒化物半導体装置
WO2012098636A1 (ja) 半導体装置及びその製造方法
CN109786442A (zh) 一种高电子迁移率晶体管及其制作方法
CN109786455A (zh) 一种高电子迁移率晶体管及其制作方法
JP2009004566A (ja) 半導体装置および半導体装置の製造方法
JP2015073002A (ja) 化合物半導体装置及びその製造方法
US11810910B2 (en) Group III nitride transistor structure capable of reducing leakage current and fabricating method thereof
CN114420748A (zh) 基于p-InGaN/GaN超晶格结构的增强型GaN器件及其制备方法
CN114420742A (zh) 基于GaN基增强型器件的单片集成反相器及其制备方法
CN118335787A (zh) 一种横向增强型氧化镓晶体管及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant