JP6494361B2 - 窒化物半導体デバイス - Google Patents

窒化物半導体デバイス Download PDF

Info

Publication number
JP6494361B2
JP6494361B2 JP2015063257A JP2015063257A JP6494361B2 JP 6494361 B2 JP6494361 B2 JP 6494361B2 JP 2015063257 A JP2015063257 A JP 2015063257A JP 2015063257 A JP2015063257 A JP 2015063257A JP 6494361 B2 JP6494361 B2 JP 6494361B2
Authority
JP
Japan
Prior art keywords
nitride semiconductor
layer
semiconductor layer
substrate
concentration distribution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015063257A
Other languages
English (en)
Other versions
JP2016184613A5 (ja
JP2016184613A (ja
Inventor
岳利 田中
岳利 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2015063257A priority Critical patent/JP6494361B2/ja
Priority to US15/080,403 priority patent/US9911868B2/en
Publication of JP2016184613A publication Critical patent/JP2016184613A/ja
Publication of JP2016184613A5 publication Critical patent/JP2016184613A5/ja
Application granted granted Critical
Publication of JP6494361B2 publication Critical patent/JP6494361B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)

Description

本発明は、窒化物半導体デバイスに関する。
たとえば、特許文献１は、ＨＥＭＴを開示している。このＨＥＭＴは、基板上に、ＧａＮからなる低温バッファ層と、ＧａＮからなるバッファ層と、ＧａＮからなる電子走行層と、ＡｌＧａＮからなる電子供給層とをこの順に積層して形成されたヘテロ接合構造を有している。また、ＨＥＭＴは、電子供給層上にソース電極、ゲート電極およびドレイン電極を備えている。
当該ＨＥＭＴでは、電子供給層は電子走行層に比べてバンドギャップエネルギーが大きく、この２つの層のヘテロ接合界面下に二次元電子ガス層が形成される。二次元電子ガス層が、キャリアとして利用される。すなわち、ソース電極とドレイン電極とを作動させた場合、電子走行層に供給された電子が二次元電子ガス層中を高速走行してドレイン電極まで移動する。このとき、ゲート電極に加える電圧を制御してゲート電極下の空乏層の厚さを変化させることで、ソース電極からドレイン電極へ移動する電子、すなわちドレイン電流を制御することができる。
特許第５０６４８２４号公報
上記のようなＨＥＭＴにおいて、基板−ドレイン間の容量を低減するために、基板をドレイン電位に接続することができる。しかしながら、基板の接続対象電位を単にドレイン電位に変更するだけでは、絶縁破壊耐圧が低下する場合がある。
本発明の一実施形態は、耐圧の低下を抑制しながら、基板−ドレイン間容量を低減することができる窒化物半導体デバイスを提供する。
本発明の一実施形態は、導電性の基板と、前記基板上のＧａまたはＡｌを含む第１窒化物半導体層と、前記第１窒化物半導体層上に接し、その界面において前記第１窒化物半導体層と組成が異なる第２窒化物半導体からなる電子供給層と、前記基板の上面側に形成された、ソース、ゲートおよびドレイン、またはアノードおよびカソードとを含み、前記第１窒化物半導体層は、下記式（１）〜（３）を満たすｗ以上の膜厚、深いアクセプタ濃度分布ＮＤＡ（ｚ）、および浅いアクセプタ濃度分布ＮＡ（ｚ）を有する、窒化物半導体デバイスを提供する。
（ただし、下記式において、ｑは素電荷量を示し、ε０は真空の誘電率を示し、εは前記第１窒化物半導体層の比誘電率を示し、Ｖｂはデバイスの絶縁破壊耐圧を示し、Ｅｃ（ｘ）は前記第１窒化物半導体層の底面における絶縁破壊電界を示している。式（１）において、Ｚ軸は前記第１窒化物半導体層の底面を原点とした膜厚方向の軸を示している。式（２）中、ｘは前記第１窒化物半導体層の底面におけるＧａとＡｌの元素比率であり、ｘ＝Ｇａ／（Ｇａ＋Ａｌ）を示している。式（３）において、ｗはＥ（ｗ）＝０となる値を示している。）
Figure 0006494361
Figure 0006494361
Figure 0006494361
本発明の一実施形態は、導電性の基板と、前記基板上のＧａまたはＡｌを含む第１窒化物半導体層と、前記第１窒化物半導体層上に接し、その界面において前記第１窒化物半導体層と組成が異なる第２窒化物半導体からなる電子供給層と、前記基板の上面側に形成された、ソース、ゲートおよびドレイン、またはアノードおよびカソードとを含み、前記第１窒化物半導体層は、下記式（４）〜（６）を満たすｗ以上の膜厚、深いアクセプタ濃度分布ＮＤＡ（ｚ）、深いドナー濃度分布ＮＤＤ（ｚ）、浅いアクセプタ濃度分布ＮＡ（ｚ）、および浅いドナー濃度分布ＮＤ（ｚ）を有する、窒化物半導体デバイスを提供する。
（ただし、下記式において、ｑは素電荷量を示し、ε０は真空の誘電率を示し、εは前記第１窒化物半導体層の比誘電率を示し、Ｖｂはデバイスの絶縁破壊耐圧を示し、Ｅｃ（ｘ）は前記第１窒化物半導体層の底面における絶縁破壊電界を示している。式（４）において、Ｚ軸は前記第１窒化物半導体層の底面を原点とした膜厚方向の軸を示している。式（５）中、ｘは前記第１窒化物半導体層の底面におけるＧａとＡｌの元素比率であり、ｘ＝Ｇａ／（Ｇａ＋Ａｌ）を示している。式（６）において、ｗはＥ（ｗ）＝０となる値を示している。）
Figure 0006494361
Figure 0006494361
Figure 0006494361
本発明の一実施形態では、前記第１窒化物半導体層には、Ｃ、Ｂｅ、Ｃｄ、Ｃａ、Ｃｕ、Ａｇ、Ａｕ、Ｓｒ、Ｂａ、Ｌｉ、Ｎａ、Ｋ、Ｓｃ、Ｚｒ、Ｆｅ、Ｃｏ、Ｎｉ、Ｍｇ、ＡｒおよびＨｅからなる群から選択される少なくとも一種の不純物がドープされることによって深いアクセプタ準位が形成されていてもよい。
本発明の一実施形態では、前記第１窒化物半導体層のＡｌ組成は、前記第１窒化物半導体層の底面で最も高く、前記電子供給層に近づくにつれて減少していてもよい。
本発明の一実施形態では、前記第１窒化物半導体層は、その底面に、窒化アルミニウム（ＡｌＮ）で構成されたバッファ層を含んでいてもよい。
本発明の一実施形態は、前記基板に電気的に接続された電極を含んでいてもよい。
本発明の一実施形態では、前記電極は、前記ドレインまたは前記カソードと同電位であってもよい。
本発明の一実施形態では、前記第１窒化物半導体層は、ＮＤＡ（ｚ）＋ＮＡ（ｚ）−ＮＤＤ（ｚ）−ＮＤ（ｚ）の値が互いに異なる３つの層の積層構造を含み、当該積層構造の中央層のＮＤＡ（ｚ）＋ＮＡ（ｚ）−ＮＤＤ（ｚ）−ＮＤ（ｚ）の値が他の２つの層の値よりも大きくてもよい。
本発明の一実施形態では、前記第１窒化物半導体層の前記中央層のＮＤＡ（ｚ）＋ＮＡ（ｚ）−ＮＤＤ（ｚ）−ＮＤ（ｚ）の値が、１×１０１７ｃｍ−３以上であってもよい。
本発明の一実施形態では、前記第１窒化物半導体層は、ＮＤＡ（ｚ）＋ＮＡ（ｚ）−ＮＤＤ（ｚ）−ＮＤ（ｚ）の値が全ての領域で正の値であってもよい。
本発明の一実施形態では、前記電極は、前記電子供給層および前記第１窒化物半導体層を貫通して前記基板に達して前記基板に接続された貫通電極を含んでいてもよい。
本発明の一実施形態は、半絶縁層に電気的に接続された電極に電圧を印加し、電流が増加し始める電圧値から、前記半絶縁層に含まれる（ＮＤＡ（ｚ）＋ＮＡ（ｚ）−ＮＤＤ（ｚ）−ＮＤ（ｚ））を算出する測定方法を提供する。
（ただし、上記式において、ＮＤＡ（ｚ）は深いアクセプタ濃度分布を示し、ＮＡ（ｚ）は浅いアクセプタ濃度分布を示し、ＮＤＤ（ｚ）は、深いドナー濃度分布を示し、ＮＤ（ｚ）は浅いドナー濃度分布を示している。）
本発明の一実施形態によれば、第１窒化物半導体層が、上記式（１）〜（３）または式（４）〜（６）を満たすｗ以上の膜厚、深いアクセプタ濃度分布ＮＤＡ（ｚ）、深いドナー濃度分布ＮＤＤ（ｚ）、浅いアクセプタ濃度分布ＮＡ（ｚ）、および浅いドナー濃度分布ＮＤ（ｚ）を有しているので、導電性基板がドレイン電位であっても、耐圧の低下を抑制することができる。さらに、基板電位がドレイン電位であるから、基板−ドレイン間容量を低減することもできる。
図１は、本発明の一実施形態に係る窒化物半導体デバイスを備える半導体パッケージの外観図である。 図２は、前記窒化物半導体デバイスの模式的な断面図である。 図３は、電流のトラップ濃度依存性を説明するための図である。 図４Ａ〜図４Ｃは、電流が流れ出すまでの電子の動きを経時的に示すエネルギーバンド図である。 図５は、窒化物半導体デバイスの電界強度分布を示すグラフである。 図６は、参考例に係る窒化物半導体デバイスの模式的な断面図である。

図７は、参考例に係る窒化物半導体デバイスのトラップ濃度分布を示すグラフである。 図８は、参考例に係る窒化物半導体デバイスの電界強度分布を示すグラフである。 図９は、参考例に係る窒化物半導体デバイスの電位分布を示すグラフである。 図１０は、参考例に係る窒化物半導体デバイスの電界強度分布を示すシミュレーション結果である。 図１１は、他の参考例に係る窒化物半導体デバイスの電界強度分布を示すシミュレーション結果である。 図１２は、本実施形態に係る窒化物半導体デバイスのトラップ濃度分布を示すグラフである。 図１３は、本実施形態に係る窒化物半導体デバイスの電界強度分布を示すグラフである。 図１４は、本実施形態に係る窒化物半導体デバイスの電位分布を示すグラフである。 図１５は、本実施形態の変形例に係る窒化物半導体デバイスの模式的な断面図である。
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の一実施形態に係る窒化物半導体デバイス３を備える半導体パッケージ１の外観図である。
半導体パッケージ１は、端子フレーム２と、窒化物半導体デバイス３（チップ）と、樹脂パッケージ４とを含む。
端子フレーム２は、金属製の板状である。端子フレーム２は、窒化物半導体デバイス３を支持するベース部５（アイランド）と、ドレイン端子６と、ソース端子７と、ゲート端子８とを含む。ドレイン端子６は、ベース部５と一体的に形成されている。ドレイン端子６、ソース端子７およびゲート端子８は、それぞれ、ボンディングワイヤ９〜１１によって、窒化物半導体デバイス３のドレイン、ソースおよびゲートに電気的に接続されている。ソース端子７およびゲート端子８は、中央のドレイン端子６を挟むように配置されている。
樹脂パッケージ４は、たとえば、エポキシ樹脂など公知のモールド樹脂からなり、窒化物半導体デバイス３を封止している。樹脂パッケージ４は、窒化物半導体デバイス３と共に端子フレーム２のベース部５およびボンディングワイヤ９〜１１を覆っている。３本の端子６〜８の一部は、樹脂パッケージ４から露出している。
図２は、窒化物半導体デバイス３の模式的な断面図である。なお、図２は、図１の特定の位置での切断面を示しているものではなく、本実施形態の説明に必要と考えられる要素の集合体を一つの断面を示している。
窒化物半導体デバイス３は、基板１２と、基板１２の表面に形成されたバッファ層１３と、バッファ層１３上にエピタキシャル成長された電子走行層１４と、電子走行層１４上にエピタキシャル成長された電子供給層１５とを含む。さらに、電子供給層１５にオーミック接触しているオーミック電極としてのソース電極１６およびドレイン電極１７とを含む。ソース電極１６およびドレイン電極１７は、間隔を開けて配置されており、それらの間に、ゲート電極１８が配置されている。ゲート電極１８は、たとえばゲート絶縁膜（図示せず）を介して電子供給層１５に対向している。
基板１２は、たとえば、導電性のシリコン基板であってもよい。導電性シリコン基板は、たとえば、１×１０１７ｃｍ−３〜１×１０２０ｃｍ−３（より具体的には１×１０１８ｃｍ−３程度）の不純物濃度を有していてもよい。また、基板１２は、導電性のシリコン基板の他、導電性のＧａＮ基板、導電性のＳｉＣ基板等であってもよい。
バッファ層１３は、たとえば、ＡｌＮの単膜で構成されており、その膜厚は、たとえば０．２μｍ程度であってもよい。また、バッファ層１３は、複数の窒化物半導体膜を積層した多層バッファ層であってもよい。たとえば、基板１２の表面に接するＡｌＮ膜からなる第１バッファ層と、この第１バッファ層の表面（基板１２とは反対側の表面）に積層されたＡｌＧａＮ膜からなる第２バッファ層とを含む多層バッファ層であってもよい。
電子走行層１４と電子供給層１５とは、Ａｌ組成の異なるIII族窒化物半導体（以下単に「窒化物半導体」と呼ぶ。）からなっている。たとえば、電子走行層１４は、ＧａＮ層からなっていてもよく、その厚さは、０．５μｍ程度であってもよい。電子供給層１５は、本実施形態では、ＡｌxＧａ1-xＮ層（０＜ｘ＜１）からなっており、その厚さは、たとえば５ｎｍ〜３０ｎｍ（より具体的には２０ｎｍ程度）である。また、電子走行層１４のＡｌ組成は、基板１２側から電子供給層１５に近づくにつれて減少していてもよい。たとえば、基板１２をドレイン電位に接続しているときには、基板１２近辺の電界強度が大きくなるので、基板１２に近い側においてＡｌ組成が相対的に高い膜があると耐圧を向上できる。
このように、電子走行層１４と電子供給層１５とは、Ａｌ組成の異なる窒化物半導体からなっていて、ヘテロ接合を形成していると共に、それらの間には格子不整合が生じている。そして、ヘテロ接合およびの格子不整合に起因する分極のために、電子走行層１４と電子供給層１５との界面に近い位置（たとえば界面から数Å程度の距離の位置）には、二次元電子ガス１９が広がっている。
電子走行層１４には、そのエネルギーバンド構造に関して、浅いドナー準位ＥＤ、深いドナー準位ＥＤＤ、浅いアクセプタ準位ＥＡ、深いアクセプタ準位ＥＤＡが形成されていてもよい。
浅いドナー準位ＥＤは、たとえば、電子走行層１４の伝導帯の下端（底）のエネルギ準位ＥＣから０．０２５ｅＶ以下の離れた位置でのエネルギ準位であり、深いドナー準位ＥＤＤと区別できるのであれば、単に「ドナー準位ＥＤ」と呼んでもよい。通常、この位置にドーピングされたドナーの電子は、室温（熱エネルギｋＴ＝０．０２５ｅＶ程度）でも伝導帯に励起されて自由電子となっている。浅いドナー準位ＥＤを形成する不純物としては、たとえば、Ｓｉ、Ｏからなる群から選択される少なくとも一種が挙げられる。これらは、電子走行層１４のエピタキシャル成長中に膜中に取り込まれてもよいし、意図的にドーピングしてもよい。たとえば、酸素（Ｏ）は、原料ガスやキャリヤガスから取り込まれてもよい。
一方、深いドナー準位ＥＤＤは、たとえば、電子走行層１４の伝導帯の下端（底）のエネルギ準位ＥＣから０．０２５ｅＶ以上の離れた位置でのエネルギ準位である。つまり、深いドナー準位ＥＤＤは、励起に必要なイオン化エネルギが室温の熱エネルギよりも大きいドナーのドーピングによって形成されるものである。したがって、通常、この位置にドーピングされたドナーの電子は、室温において伝導帯に励起されず、ドナーに捉えられた状態となっている。深いドナー準位ＥＤＤは、たとえば、電子走行層１４のエピタキシャル成長中にＧａＮに自然に生じる結晶欠陥に起因するものであってもよい。
浅いアクセプタ準位ＥＡは、たとえば、電子走行層１４の価電子の上端（頂上）のエネルギ準位ＥＶから０．０２５ｅＶ以下の離れた位置でのエネルギ準位であり、深いアクセプタ準位ＥＤＡと区別できるのであれば、単に「アクセプタ準位ＥＡ」と呼んでもよい。通常、この位置にドーピングされたアクセプタの正孔は、室温（熱エネルギｋＴ＝０．０２５ｅＶ程度）でも価電子帯に励起されて自由正孔となっている。
一方、深いアクセプタ準位ＥＤＡは、たとえば、電子走行層１４の価電子の上端（頂上）のエネルギ準位ＥＶから０．０２５ｅＶ以上の離れた位置でのエネルギ準位である。つまり、深いアクセプタ準位ＥＤＡは、励起に必要なイオン化エネルギが室温の熱エネルギよりも大きいアクセプタのドーピングによって形成されるものである。したがって、通常、この位置にドーピングされたアクセプタの正孔は、室温において価電子帯に励起されず、アクセプタに捉えられた状態となっている。室温において、正孔を発生する不純物としてはＭｇが知られているが、その活性化率（ドープした量に対して発生した正孔の割合）は１／１０以下であり、Ｍｇは浅いアクセプタとも深いアクセプタとも解釈できるが、本発明ではＮＡ＋ＮＤＡが重要な値となるため、どちらで解釈しても差し支えない。深いアクセプタ準位ＥＤＡを形成するためにＧａＮからなる電子走行層１４にドーピングする不純物としては、たとえば、Ｃ、Ｂｅ、Ｃｄ、Ｃａ、Ｃｕ、Ａｇ、Ａｕ、Ｓｒ、Ｂａ、Ｌｉ、Ｎａ、Ｋ、Ｓｃ、Ｚｒ、Ｆｅ、Ｃｏ、Ｎｉ、Ｍｇ、ＡｒおよびＨｅからなる群から選択される少なくとも一種が挙げられる。
そして、本実施形態では、上記説明した浅いドナー準位ＥＤ、深いドナー準位ＥＤＤ、浅いアクセプタ準位ＥＡおよび深いアクセプタ準位ＥＤＡを形成する不純物（ドーパント）の濃度を、それぞれ、浅いドナー濃度ＮＤ、深いドナー濃度ＮＤＤ、浅いアクセプタ濃度ＮＡ、深いアクセプタ濃度ＮＤＡと呼ぶことにする。たとえば、深いアクセプタ準位ＥＤＡを形成する不純物として、Ｃ（カーボン）のみが０．５×１０１６ｃｍ−３の濃度で電子走行層１４にドーピングされている場合、このカーボン濃度が深いアクセプタ濃度ＮＤＡと定義される。これらの濃度ＮＤ、ＮＤＤ、ＮＡおよびＮＤＡは、たとえば、ＳＩＭＳ（Secondary Ion Mass Spectrometry：二次イオン質量分析法）で測定することができる。
電子走行層１４の全体としての不純物濃度は、ＮＡ＋ＮＤＡ−ＮＤ−ＮＤＤ＞０であることが好ましい。この不等式は、電子を放出し得るドナー原子の不純物濃度の総和（ＮＤ＋ＮＤＤであり、以下、この総和をドナー濃度Ｎｄと呼ぶことがある。）よりも、当該放出された電子を捕獲し得るアクセプタ原子の不純物濃度の総和（ＮＡ＋ＮＤＡであり、以下、この総和をトラップ濃度Ｎｔと呼ぶことがある。）が大きいことを意味している。つまり、電子走行層１４においては、浅いドナー原子および深いドナー原子から放出された電子のほぼ全部が伝導帯に励起されずに浅いアクセプタ原子もしくは深いアクセプタ原子で捕獲されるため、電子走行層１４が半絶縁のｉ型ＧａＮになっている。
電子供給層１５は、電子走行層１４上に、数原子厚程度（５ｎｍ以下。好ましくは１ｎｍ〜５ｎｍ、より好ましくは１ｎｍ〜３ｎｍ）の厚さのＡｌＮ層を有していてもよい。このようなＡｌＮ層は、電子の散乱を抑制して、電子移動度の向上に寄与する。
ゲート電極１８は、ゲート絶縁膜（図示せず）に接する下層と、この下層上に積層される上層とを有する積層電極膜からなっていてもよい。下層はＮｉ、Ｐｔ、Ｍｏ、ＷまたはＴｉＮからなっていてもよく、上層はＡｕまたはＡｌからなっていてもよい。ゲート電極１８は、ソース電極１６寄りに偏って配置され、これにより、ゲート−ソース間距離よりもゲート−ドレイン間距離の方を長くした非対称構造となっている。この非対称構造は、ゲート−ドレイン間に生じる高電界を緩和して耐圧向上に寄与する。
ソース電極１６およびドレイン電極１７は、たとえば、ＴｉおよびＡｌを含むオーミック電極であり、電子供給層１５を介して二次元電子ガス１９に電気的に接続されている。
ドレイン電極１７、ソース電極１６およびゲート電極１８に、それぞれ、図１で示したボンディングワイヤ９〜１１が接続されている。基板１２の裏面には、裏面電極２０が形成されており、この裏面電極２０および接合材２１を介して、基板１２がベース部５に接続されている。したがって、本実施形態では、基板１２は、ボンディングワイヤ９を介してドレイン電極１７と電気的に接続されてドレイン電位となる。
窒化物半導体デバイス３では、電子走行層１４上にＡｌ組成の異なる電子供給層１５が形成されてヘテロ接合が形成されている。これにより、電子走行層１４と電子供給層１５との界面付近の電子走行層１４内に二次元電子ガス１９が形成され、この二次元電子ガス１９をチャネルとして利用したＨＥＭＴが形成されている。ゲート電極１８は、ゲート絶縁膜（図示せず）を挟んで電子供給層１５に対向している。ゲート電極１８に適切な負値の電圧を印加すると、二次元電子ガス１９で形成されたチャネルを遮断できる。したがって、ゲート電極１８に制御電圧を印加することによって、ソース−ドレイン間をオン／オフできる。
使用に際しては、たとえば、ソース電極１６とドレイン電極１７との間に、ドレイン電極１７側が正となる所定の電圧（たとえば２００Ｖ〜６００Ｖ）が印加される。その状態で、ゲート電極１８に対して、ソース電極１６を基準電位（０Ｖ）として、オフ電圧（たとえば−５Ｖ）またはオン電圧（たとえば０Ｖ）が印加される。
このように動作する窒化物半導体デバイス３において、耐圧の向上を図るため、電子走行層１４は、下記式（１）〜（３）または式（４）〜（６）を満たすｗ以上の膜厚、深いアクセプタ濃度分布ＮＤＡ（ｚ）、深いドナー濃度分布ＮＤＤ（ｚ）、浅いアクセプタ濃度分布ＮＡ（ｚ）、および浅いドナー濃度分布ＮＤ（ｚ）を有している。
Figure 0006494361
Figure 0006494361
Figure 0006494361
Figure 0006494361
Figure 0006494361
Figure 0006494361
（ただし、上記式において、ｑは素電荷量を示し、ε０は真空の誘電率を示し、εは電子走行層１４の比誘電率を示し、Ｖｂはデバイスの絶縁破壊耐圧を示し、Ｅｃ（ｘ）は電子走行層１４の底面における絶縁破壊電界を示している。式（１）および（４）において、Ｚ軸は電子走行層１４の底面を原点とした膜厚方向の軸を示している。式（２）および（５）中、ｘは電子走行層１４の底面におけるＧａとＡｌの元素比率であり、ｘ＝Ｇａ／（Ｇａ＋Ａｌ）を示している。式（３）および（６）において、ｗはＥ（ｗ）＝０となる値を示している。）
ここで、上記式（１）および（４）の左辺は、電子走行層１４の厚さ方向に電流が流れ始める電圧（つまり、電子走行層１４の厚さ方向にパンチスルーが発生するときの電圧）を示している。つまり、上記式（１）および（４）は、当該電圧がデバイスの絶縁破壊耐圧Ｖｂよりも高いので、窒化物半導体デバイス３が十分な耐圧を有しているということを示している。
上記式（１）および（４）の左辺について、図３および図４Ａ〜図４Ｃを参照して説明する。図３に示すように、シミュレーションのためのサンプル構成として、厚さＷ＝５μｍ、浅いドナー濃度ＮＤ＝０．５×１０１６ｃｍ−３、深いアクセプタ準位ＥＤＡ＝０．７ｅＶのＧａＮ層を設定する。そして、ＧａＮ層の表裏面の両電極間の電圧（バイアス）を増加させていったときに、電流の立ち上がりが深いアクセプタ濃度ＮＤＡによってどのように変化するかを検証した。そうすると、図３のグラフから明らかなように、立ち上がり電圧は異なるものの、ほぼ同じ波形のグラフが得られた。つまり、図３から、ＧａＮにおいて電流が流れ始めるときの電圧は、トラップ濃度（このシミュレーションでは、深いアクセプタ濃度ＮＤＡ）に依存することが分かった。
より具体的に図示すると、まず、図４Ａに示すように、両電極間に電圧が印加されていないとき（無バイアス時）には、アクセプタおよび深いアクセプタが、ドナーおよび深いドナーが放出する電子を捕獲する。このとき、電子を放出したドナーおよび深いドナーによる正電荷と、電子を捕獲したアクセプタおよび深いアクセプタによる負電荷の数が等しいため、ＧａＮ層全体としては電気的に中性となる。
次に、図４Ｂに示すように電圧を印加していくと、正バイアス側で価電子帯（ＥＶ）から深いアクセプタへ電子捕獲が起こり、負に帯電する。電圧の印加によって発生した電束は、この負帯電領域によって打ち消されるため、電子走行層の伝導帯ＥＣへの電子注入は起こらず、流れる電流は極めて微小である。
そして、図４Ｃに示すように、ある一定以上の電圧を印加すると全ての領域の深いアクセプタで電子捕獲が起きる。これ以上の電圧が印加されても電子捕獲が起こらず、電束を打ち消しきれないため、ソース電極から伝導帯ＥＣへ電子が注入されて電流が流れ出す。このときの電圧Ｖを含む式が、ポアソン方程式からＮＡ＋ＮＤＡ−ＮＤ−ＮＤＤ＝２Ｖε０ε／ｑＷ２と導かれ、結果として、Ｖ＝ｑ（ＮＡ＋ＮＤＡ−ＮＤ−ＮＤＤ)・Ｗ２／２ε０εが得られる。
ここで、デバイスで絶縁破壊電界が起きたときの電界強度分布を図で示すと、図５のようになる。図５において、たとえば、基板１２の表面（基板界面）から厚さ方向ｚの任意の位置ｄでの電界強度は、基板界面における電界強度Ｅｃ（ｘ）から、基板界面から位置ｄまでに含まれる空間電荷の総量による電界の打ち消し量を引いたものであり、下記式（７）で表される。
Figure 0006494361
電界強度がゼロ（０）になる位置がｗである場合には、上記式（７）のｄがｗに置き換えられ、下記式（６）が導かれる。
Figure 0006494361
この式は、電界を表しており、電界を積分したものが電圧となることから、上記式（６）をさらに積分することによって、上記式（４）の左辺である下記式（８）が導かれる。この式（８）が、基板１２がドレイン電位に接続されているときに印加できる電圧になる。
Figure 0006494361
以上をまとめると、上記式（４）の左辺（式（８）に相当）は、基板１２がドレイン電位に接続されているときに印加可能なドレイン電圧の上限で、この値を、所望の耐圧値Ｖｂ以上になるように設計すればよい。なお、式（１）の左辺は、式（４）の（ＮＡ（ｚ）＋ＮＤＡ（ｚ）−ＮＤ（ｚ）−ＮＤＤ（ｚ）)が（ＮＡ（ｚ）＋ＮＤＡ（ｚ）)になっている点で式（４）と異なっているが、ＮＡ（ｚ）＋ＮＤＡ（ｚ）は電束を打ち消すために最低限必要な量であり、式（１）の左辺を満たせば十分であるが、ＧａＮ中に残留ドナーが存在していることを考慮して、式（４）のＮＡ（ｚ）＋ＮＤＡ（ｚ）−ＮＤ（ｚ）−ＮＤＤ（ｚ）を満たすとさらによい。
次に、上記式（１）〜（３）または式（４）〜（６）を満たすデバイスと満たさないデバイスについて、電界強度分布および電位分布をシミュレーションによって求めた。
まず、参考例に係るデバイスを検証する。参考例に係るデバイスでは、電子走行層１４は、図６および図７に示すように、Ｎｔ−Ｎｄ（ＮＤＡ（ｚ）＋ＮＡ（ｚ）−ＮＤＤ（ｚ）−ＮＤ（ｚ）で表してもよい）で示されるトラップ濃度の値が互いに異なる２つの領域２２，２３を有しており、相対的にトラップ濃度が高い第１領域（トラップ濃度＝１×１０１８ｃｍ−３）２２が、基板１２に接して形成されている。第１領域２２に比べて相対的にトラップ濃度が低い第２領域（トラップ濃度＝１×１０１６ｃｍ−３）２３は、第１領域２２に積層して形成され、電子供給層１５との界面を形成している。そして、この構成のデバイスについて、基板電位をドレイン電位とし、電界強度分布および電位分布をシミュレーションした結果、図８〜図１０に示す結果が得られた。図８および図１０に示すように、トラップ濃度を基板１２側から高／低とすると、基板１２と電子走行層１４との界面付近（つまり、第１領域２２）に電界が集中し、耐圧を２７Ｖしか確保できない結果となった。耐圧の計算に当たっては、ＧａＮの絶縁破壊電界を３．３ＭＶ／ｃｍとした。
このように、上記の参考例に係るデバイスの構成では、基板電位がドレイン電位であるとき、ゲートのオフに伴って電界集中が発生し、耐圧が低下することがわかった。なお、このような構成であっても基板電位がソース電位である場合には、図１１に示すように基板１２と電子走行層１４との界面付近での電界集中を回避できる。しかしながら、基板電位がソース電位であると、二次元電子ガス１９（ドレイン）と基板１２との間の容量が増加してしまう。また、半導体パッケージ１における端子フレーム２のベース部５およびそれから延びる中央の端子をソース端子にしなければならないため、従来、中央の端子としてドレイン端子を使用してきたピン配列（端子配列）の変更を余儀なくされる。そのため、デバイスの実装の自由度が狭まるおそれがある。
次に、本実施形態に係るデバイスを検証する。本実施形態に係るデバイスでは、電子走行層１４は、図２および図１２に示すように、Ｎｔ−Ｎｄ（ＮＤＡ（ｚ）＋ＮＡ（ｚ）−ＮＤＤ（ｚ）−ＮＤ（ｚ）で表してもよい）で示されるトラップ濃度の値が互いに異なる少なくとも３つの領域を有する積層構造を含んでいる。当該積層構造では、３つの領域の中央の領域のＮＤＡ（ｚ）＋ＮＡ（ｚ）−ＮＤＤ（ｚ）−ＮＤ（ｚ）の値が他の２つの領域の値に比べて大きくてもよい。たとえば、中央の領域のＮＤＡ（ｚ）＋ＮＡ（ｚ）−ＮＤＤ（ｚ）−ＮＤ（ｚ）の値は、１×１０１７ｃｍ−３以上であることが好ましい。これにより、より薄い電子走行層１４の厚さで所望の耐圧を実現することができる。本実施形態では、当該積層構造は、２つの領域２４〜２６を有しており、相対的にトラップ濃度が高い第１領域（トラップ濃度＝１×１０１８ｃｍ−３）２４が中央に形成され、その厚さ方向側に、それぞれ、第１領域２４に比べて相対的にトラップ濃度が低い第２領域（トラップ濃度＝１×１０１６ｃｍ−３）２５および第３領域（トラップ濃度＝１×１０１６ｃｍ−３）２６が形成されている。たとえば、３００Ｖの耐圧を実現する場合に、トラップ濃度が１×１０１６ｃｍ−３の層単独では５μｍもの膜厚の電子走行層１４が必要であるが、トラップ濃度が高い層が存在していると、電子走行層１４の膜厚が１μｍ程度で済む。第２領域２５は、基板１２と第１領域２４との間に形成され、基板１２に接している。第３領域２６は、第１領域２４と電子供給層１５との間に形成され、電子供給層１５との界面を形成している。なお、第２領域２５および第３領域２６は、上記のようにトラップ濃度が互いに同じであってもよいし、互いに異なっていてもよい。また、各領域２４〜２６は、基板１２の表面にほぼ平行な層として形成されていてもよい。
また、電子走行層１４におけるトラップ濃度は、図１２に破線で示すように、基板１２の表面から厚さ方向に連続的に増加し、第１領域２４をピークに、その後は連続的に減少していてもよい。つまり、電子走行層１４におけるトラップ濃度は、厚さ方向に向かって連続して増減していてもよい。
そして、この構成のデバイスについて、基板電位をドレイン電位とし、電界強度分布および電位分布をシミュレーションした結果、図１３および図１４に示す結果が得られた。図２および図１２に示すように、トラップ濃度を基板１２側から低／高／低とすると、基板１２と電子走行層１４との界面付近への電界集中が緩和され、耐圧を３３０Ｖも確保できる結果となった。耐圧の計算に当たっては、ＧａＮの絶縁破壊電界を３．３ＭＶ／ｃｍとした。
このように、本実施形態に係るデバイスの構成では、基板電位がドレイン電位であっても、ゲートのオフに伴って電界集中が発生することがなく、耐圧の低下を抑制できることがわかった。さらに、基板電位がドレイン電位であるから、基板−ドレイン間容量を低減することもできる。また、半導体パッケージ１における端子フレーム２のピン配列（単糸配列）を変更する必要もないので、デバイスの実装の自由度を広く維持することができる。
以上、本発明の実施形態について説明したが、本発明は、さらに他の形態で実施することも可能である。
たとえば、前述の実施形態では、基板１２の裏面へのコンタクトによって基板１２をドレイン電位としたが、図１５に示すように、基板１２の表面側から電子供給層１５および電子走行層１４を貫通して基板１２に達するコンタクト（貫通コンタクト２７）を形成し、電子供給層１５上に形成された回路において当該貫通コンタクト２７とドレイン電極１７とを電気的に接続してもよい。
また、前述の実施形態では、電子供給層１５上にソース電極１６、ドレイン電極１７およびゲート電極１８が設けられた構成を示したが、本発明は、電子供給層１５上にアノード電極およびカソード電極が設けられたショットキーバリアダイオード（ＳＢＤ）に適用することもできる。この場合、図１および図２に示す端子フレーム２のベース部は、カソード端子に一体的に接続されるものであることが好ましい。
また、図示は省略したが、ゲート電極１８は、基板１２上の領域をドレイン電極１７に向かって延びたフィールドプレートを有していてもよい。
また、前述の実施形態では、電子走行層１４がＧａＮ層からなり、電子供給層１５がＡｌＧａＮからなる例について説明したが、電子走行層１４と電子供給層１５とはＡｌ組成が異なっていればよく、他の組み合わせも可能である。電子供給層／電子走行層の組み合わせは、ＡｌＧａＮ層／ＧａＮ層、ＡｌＧａＮ層／ＡｌＧａＮ層（ただしＡｌ組成が異なるもの）、ＡｌＩｎＮ層／ＡｌＧａＮ層、ＡｌＩｎＮ層／ＧａＮ層、ＡｌＮ層／ＧａＮ層、ＡｌＮ層／ＡｌＧａＮ層のうちのいずれかであってもよい。より一般化すれば、電子供給層は、組成中にＡｌおよびＮを含む。電子走行層は、組成中にＧａおよびＮを含み、Ａｌ組成が電子供給層とは異なる。電子供給層と電子走行層とでＡｌ組成が異なることにより、それらの間の格子不整合が生じ、それによって、分極に起因するキャリアが二次元電子ガスの形成に寄与する。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
３ 窒化物半導体デバイス
１２ 基板
１３ バッファ層
１４ 電子走行層
１５ 電子供給層
１６ ソース電極
１７ ドレイン電極
１８ ゲート電極
１９ 二次元電子ガス
２０ 裏面電極
２４ 第１領域
２５ 第２領域
２６ 第３領域
２７ 貫通コンタクト

Claims (12)

  1. 導電性の基板と、
    前記基板上のＧａまたはＡｌを含む第１窒化物半導体層と、
    前記第１窒化物半導体層上に接し、その界面において前記第１窒化物半導体層と組成が異なる第２窒化物半導体からなる電子供給層と、
    前記基板の上面側に形成された、ソース、ゲートおよびドレイン、またはアノードおよびカソードとを含み、
    前記第１窒化物半導体層は、下記式（１）〜（３）を満たすｗ以上の膜厚、深いアクセプタ濃度分布ＮＤＡ（ｚ）、および浅いアクセプタ濃度分布ＮＡ（ｚ）を有する、窒化物半導体デバイス。
    （ただし、下記式において、ｑは素電荷量を示し、ε０は真空の誘電率を示し、εは前記第１窒化物半導体層の比誘電率を示し、Ｖｂはデバイスの絶縁破壊耐圧を示し、Ｅｃ（ｘ）は前記第１窒化物半導体層の底面における絶縁破壊電界を示している。式（１）において、Ｚ軸は前記第１窒化物半導体層の底面を原点とした膜厚方向の軸を示している。式（２）中、ｘは前記第１窒化物半導体層の底面におけるＧａとＡｌの元素比率であり、ｘ＝Ｇａ／（Ｇａ＋Ａｌ）を示している。式（３）において、ｗはＥ（ｗ）＝０となる値を示している。）
    Figure 0006494361
    Figure 0006494361
    Figure 0006494361
  2. 導電性の基板と、
    前記基板上のＧａまたはＡｌを含む第１窒化物半導体層と、
    前記第１窒化物半導体層上に接し、その界面において前記第１窒化物半導体層と組成が異なる第２窒化物半導体からなる電子供給層と、
    前記基板の上面側に形成された、ソース、ゲートおよびドレイン、またはアノードおよびカソードとを含み、
    前記第１窒化物半導体層は、下記式（４）〜（６）を満たすｗ以上の膜厚、深いアクセプタ濃度分布ＮＤＡ（ｚ）、深いドナー濃度分布ＮＤＤ（ｚ）、浅いアクセプタ濃度分布ＮＡ（ｚ）、および浅いドナー濃度分布ＮＤ（ｚ）を有する、窒化物半導体デバイス。
    （ただし、下記式において、ｑは素電荷量を示し、ε０は真空の誘電率を示し、εは前記第１窒化物半導体層の比誘電率を示し、Ｖｂはデバイスの絶縁破壊耐圧を示し、Ｅｃ（ｘ）は前記第１窒化物半導体層の底面における絶縁破壊電界を示している。式（４）において、Ｚ軸は前記第１窒化物半導体層の底面を原点とした膜厚方向の軸を示している。式（５）中、ｘは前記第１窒化物半導体層の底面におけるＧａとＡｌの元素比率であり、ｘ＝Ｇａ／（Ｇａ＋Ａｌ）を示している。式（６）において、ｗはＥ（ｗ）＝０となる値を示している。）
    Figure 0006494361
    Figure 0006494361
    Figure 0006494361
  3. 前記第１窒化物半導体層には、Ｃ、Ｂｅ、Ｃｄ、Ｃａ、Ｃｕ、Ａｇ、Ａｕ、Ｓｒ、Ｂａ、Ｌｉ、Ｎａ、Ｋ、Ｓｃ、Ｚｒ、Ｆｅ、Ｃｏ、Ｎｉ、Ｍｇ、ＡｒおよびＨｅからなる群から選択される少なくとも一種の不純物がドープされることによって深いアクセプタ準位が形成されている、請求項１または２に記載の窒化物半導体デバイス。
  4. 前記第１窒化物半導体層のＡｌ組成は、前記第１窒化物半導体層の底面で最も高く、前記電子供給層に近づくにつれて減少している、請求項１〜３のいずれか一項に記載の窒化物半導体デバイス。
  5. 前記第１窒化物半導体層は、その底面に、窒化アルミニウム（ＡｌＮ）で構成されたバッファ層を含む、請求項１〜４のいずれか一項に記載の窒化物半導体デバイス。
  6. 前記基板に電気的に接続された電極を含む、請求項１〜５のいずれか一項に記載の窒化物半導体デバイス。
  7. 前記電極は、前記ドレインまたは前記カソードと同電位である、請求項６に記載の窒化物半導体デバイス。
  8. 前記第１窒化物半導体層は、ＮＤＡ（ｚ）＋ＮＡ（ｚ）−ＮＤＤ（ｚ）−ＮＤ（ｚ）の値が互いに異なる３つの層の積層構造を含み、当該積層構造の中央層のＮＤＡ（ｚ）＋ＮＡ（ｚ）−ＮＤＤ（ｚ）−ＮＤ（ｚ）の値が他の２つの層の値よりも大きい、請求項２に記載の窒化物半導体デバイス。
  9. 前記第１窒化物半導体層の前記中央層のＮＤＡ（ｚ）＋ＮＡ（ｚ）−ＮＤＤ（ｚ）−ＮＤ（ｚ）の値が、１×１０１７ｃｍ−３以上である、請求項８に記載の窒化物半導体デバイス。
  10. 前記第１窒化物半導体層は、ＮＤＡ（ｚ）＋ＮＡ（ｚ）−ＮＤＤ（ｚ）−ＮＤ（ｚ）の値が全ての領域で正の値である、請求項２、８および９のいずれか一項に記載の窒化物半導体デバイス。
  11. 前記電極は、前記電子供給層および前記第１窒化物半導体層を貫通して前記基板に達して前記基板に接続された貫通電極を含む、請求項７に記載の窒化物半導体デバイス。
  12. 半絶縁層に電気的に接続された電極に電圧を印加し、電流が増加し始める電圧値から、前記半絶縁層に含まれる（ＮＤＡ（ｚ）＋ＮＡ（ｚ）−ＮＤＤ（ｚ）−ＮＤ（ｚ））を算出する測定方法。
    （ただし、上記式において、ＮＤＡ（ｚ）は深いアクセプタ濃度分布を示し、ＮＡ（ｚ）は浅いアクセプタ濃度分布を示し、ＮＤＤ（ｚ）は、深いドナー濃度分布を示し、ＮＤ（ｚ）は浅いドナー濃度分布を示している。）
JP2015063257A 2015-03-25 2015-03-25 窒化物半導体デバイス Active JP6494361B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015063257A JP6494361B2 (ja) 2015-03-25 2015-03-25 窒化物半導体デバイス
US15/080,403 US9911868B2 (en) 2015-03-25 2016-03-24 Nitride semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015063257A JP6494361B2 (ja) 2015-03-25 2015-03-25 窒化物半導体デバイス

Publications (3)

Publication Number Publication Date
JP2016184613A JP2016184613A (ja) 2016-10-20
JP2016184613A5 JP2016184613A5 (ja) 2017-08-31
JP6494361B2 true JP6494361B2 (ja) 2019-04-03

Family

ID=56976563

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015063257A Active JP6494361B2 (ja) 2015-03-25 2015-03-25 窒化物半導体デバイス

Country Status (2)

Country Link
US (1) US9911868B2 (ja)
JP (1) JP6494361B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7260224B2 (ja) 2019-01-18 2023-04-18 ローム株式会社 半導体装置
US10950750B2 (en) * 2019-03-06 2021-03-16 Bolb Inc. Heterostructure and light-emitting device employing the same
US11101378B2 (en) 2019-04-09 2021-08-24 Raytheon Company Semiconductor structure having both enhancement mode group III-N high electron mobility transistors and depletion mode group III-N high electron mobility transistors
JP2021009886A (ja) * 2019-06-28 2021-01-28 株式会社東芝 半導体装置
US11545566B2 (en) * 2019-12-26 2023-01-03 Raytheon Company Gallium nitride high electron mobility transistors (HEMTs) having reduced current collapse and power added efficiency enhancement
US11362190B2 (en) 2020-05-22 2022-06-14 Raytheon Company Depletion mode high electron mobility field effect transistor (HEMT) semiconductor device having beryllium doped Schottky contact layers
US12015075B2 (en) 2021-05-20 2024-06-18 Macom Technology Solutions Holdings, Inc. Methods of manufacturing high electron mobility transistors having a modified interface region
US12009417B2 (en) * 2021-05-20 2024-06-11 Macom Technology Solutions Holdings, Inc. High electron mobility transistors having improved performance

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4449467B2 (ja) * 2004-01-28 2010-04-14 サンケン電気株式会社 半導体装置
CN101288179B (zh) * 2005-07-27 2010-05-26 英飞凌科技奥地利股份公司 具有漂移区和漂移控制区的半导体器件
JP5064824B2 (ja) * 2006-02-20 2012-10-31 古河電気工業株式会社 半導体素子
JP2009038270A (ja) * 2007-08-03 2009-02-19 Sansha Electric Mfg Co Ltd Ｐｉｎダイオード
JP4677499B2 (ja) * 2008-12-15 2011-04-27 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
JP5697012B2 (ja) * 2009-03-31 2015-04-08 古河電気工業株式会社 溝の形成方法、および電界効果トランジスタの製造方法
WO2012053071A1 (ja) * 2010-10-20 2012-04-26 富士通株式会社 半導体装置及びその製造方法
JP2013197357A (ja) * 2012-03-21 2013-09-30 Hitachi Cable Ltd 窒化物半導体デバイス及びその製造方法
JP2013235873A (ja) * 2012-05-02 2013-11-21 Renesas Electronics Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20160282289A1 (en) 2016-09-29
US9911868B2 (en) 2018-03-06
JP2016184613A (ja) 2016-10-20

Similar Documents

Publication Publication Date Title
JP6494361B2 (ja) 窒化物半導体デバイス
US10636884B2 (en) Nitride semiconductor device
US10043896B2 (en) III-Nitride transistor including a III-N depleting layer
TWI793076B (zh) 半導體元件
US8933461B2 (en) III-nitride enhancement mode transistors with tunable and high gate-source voltage rating
JP4968747B2 (ja) Ｉｉｉ−ｖ族化合物半導体素子
US8519439B2 (en) Nitride semiconductor element with N-face semiconductor crystal layer
WO2017210323A1 (en) Iii-nitride devices including a graded depleting layer
US10038070B2 (en) Nitride semiconductor device
US11769825B2 (en) Nitride semiconductor device and nitride semiconductor package
JP5779284B2 (ja) スイッチング素子
US9871108B2 (en) Nitride semiconductor device
JP6225584B2 (ja) 半導体装置の評価方法、並びに半導体装置およびその製造方法
JP5647986B2 (ja) 半導体装置、電界効果トランジスタおよび電子装置
JP2009246247A (ja) 窒化物半導体トランジスタ
JP6126354B2 (ja) 半導体装置及びその製造方法
JP2018157177A (ja) 窒化物半導体デバイスおよび窒化物半導体パッケージ
CN109346521B (zh) 氮化物半导体元件
JP2019033122A (ja) 化合物半導体装置、化合物半導体装置の製造方法、電源装置、及び高周波増幅器
JP6654957B2 (ja) 窒化物半導体デバイス
JP2015149360A (ja) 化合物半導体ｆｅｔ
JP2020043357A (ja) 窒化物半導体デバイス
CN113594242A (zh) 半导体结构以及半导体装置
JP2016134563A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170718

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190305

R150 Certificate of patent or registration of utility model

Ref document number: 6494361

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250