JP4677499B2 - 電子デバイス用エピタキシャル基板およびその製造方法 - Google Patents

電子デバイス用エピタキシャル基板およびその製造方法 Download PDF

Info

Publication number
JP4677499B2
JP4677499B2 JP2009280860A JP2009280860A JP4677499B2 JP 4677499 B2 JP4677499 B2 JP 4677499B2 JP 2009280860 A JP2009280860 A JP 2009280860A JP 2009280860 A JP2009280860 A JP 2009280860A JP 4677499 B2 JP4677499 B2 JP 4677499B2
Authority
JP
Japan
Prior art keywords
layer
single crystal
substrate
buffer
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009280860A
Other languages
English (en)
Other versions
JP2010245504A (ja
Inventor
哲也 生田
成 清水
智彦 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dowa Electronics Materials Co Ltd
Original Assignee
Dowa Electronics Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2009280860A priority Critical patent/JP4677499B2/ja
Application filed by Dowa Electronics Materials Co Ltd filed Critical Dowa Electronics Materials Co Ltd
Priority to EP09833171.3A priority patent/EP2360719B1/en
Priority to KR1020117014783A priority patent/KR101273040B1/ko
Priority to CN2009801568052A priority patent/CN102318049B/zh
Priority to PCT/JP2009/006840 priority patent/WO2010070863A1/ja
Priority to US13/139,428 priority patent/US8410472B2/en
Priority to TW099115374A priority patent/TWI462286B/zh
Publication of JP2010245504A publication Critical patent/JP2010245504A/ja
Application granted granted Critical
Publication of JP4677499B2 publication Critical patent/JP4677499B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/81—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
    • H10D62/815—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW]
    • H10D62/8161—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices
    • H10D62/8162—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices having quantum effects only in the vertical direction, i.e. layered structures having quantum effects solely resulting from vertical potential variation
    • H10D62/8164—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices having quantum effects only in the vertical direction, i.e. layered structures having quantum effects solely resulting from vertical potential variation comprising only semiconductor materials 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3216—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3251—Layer structure consisting of three or more layers
    • H10P14/3252—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3416—Nitrides

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本発明は、電子デバイス用エピタキシャル基板およびその製造方法、特に、HEMT用エピタキシャル基板およびその製造方法に関する。
近年、IC用デバイス等の高速化に伴い、高速の電界効果トランジスタ(FET: Field effect transistor)として、高電子移動度トランジスタ(HEMT: High electron mobility transistor)が広く用いられるようになっている。このような電界効果型のトランジスタは、例えば図１に模式的に示されるように、基板２１上にチャネル層２２および電子供給層２３を積層し、この電子供給層２３の表面にソース電極２４、ドレイン電極２５およびゲート電極２６を配設することにより形成され、デバイスの動作時には、ソース電極２４、電子供給層２３、チャネル層２２、電子供給層２３およびドレイン電極２５の順に電子が移動して、横方向を電流導通方向とし、この横方向の電子の移動は、ゲート電極２６に印加される電圧により制御される。HEMTにおいて、バンドギャップの異なる電子供給層２３およびチャネル層２２の接合界面に生じる電子は、通常の半導体内と比較して高速で移動することができる。
このように、横方向の電子の移動、すなわち電流は、ゲート電圧によって制御されるが、一般に、ゲート電圧をOFFにしても電流が０になることはない。このゲート電圧OFF時に流れる電流のことをリーク電流といい、リーク電流が増えると消費電力が増大し、その結果、発熱などの問題が生じることになる。このリーク電流は、一般に、横方向リーク電流と縦方向リーク電流とに分けられ、横方向リーク電流とは、電子供給層２３側表面に配置した２電極間(たとえば、ソース電極２４とドレイン電極２５間)に流れるリーク電流のことをいい、縦方向リーク電流とは、電子供給層２３側表面と基板２１側表面にそれぞれ配置した２電極間に流れるリーク電流のことをいう。
特許文献１には、基板上に、バッファ層、炭素濃度遷移層、チャネル層および電子供給層を具えるHEMTにおいて、チャネル層からバッファ層へ向かって炭素濃度が増加するように形成することにより、バッファ層および炭素濃度遷移層中に発生する横方向リーク電流を低減すると共に、横方向の耐圧を向上させる技術が開示されている。
また、特許文献２には、基板上に超格子バッファ層、チャネル層および電子供給層を具える半導体デバイスにおいて、超格子バッファ層に炭素を含有させることにより、半導体電子デバイスの横方向リーク電流を抑止し、横方向耐圧を向上させる技術が開示されている。
さらに、特許文献３には、単結晶基板上に形成された第１のIII族窒化物下地層と、この第１のIII族窒化物下地層上に形成された第２のIII族窒化物下地層との界面に、アクセプタ不純物を含み、このアクセプタ不純物の濃度を、上記界面から第２のIII族窒化物下地層の厚さ方向において減少させることにより、半導体電子デバイスの横方向リーク電流を抑止する技術が開示されている。
ところで、HEMTを高周波数で動作させる場合には、前記リーク電流を低減させた上で、かつ高周波信号印加時の損失を低減する必要がある。この損失は、基板またはその上のエピタキシャル膜に電荷が存在する場合に、空乏層が効率的に広がらず、基板表面に配置した電極と容量性あるいは誘導性の相互作用を起こすことにより生じるものである。
そこで、特許文献４には、Si単結晶基板の比抵抗を高くして不純物の混入を防ぐことにより、キャリアを低減させ、高周波領域での半導体電子デバイスの損失を抑制する技術が開示されている。
しかしながら、特許文献１に記載された発明においては、基板上にIII族窒化物層を成長する際、GaN系低温バッファ層を用いるため、基板にSiを用いる場合にGaとの反応によるピット等の貫通欠陥を発生し、縦方向耐圧を悪化させるという問題があった。また、特許文献２に記載された発明は、超格子バッファ層内のリークは抑制できるものの、チャネル層と超格子バッファ層界面でのリークを十分に抑制できず、結果として、縦方向および横方向耐圧を共に劣化させる原因となっていた。さらに、特許文献３、４は縦方向耐圧について考慮しておらず、バッファ層の耐圧に対する検討は全くされていないため、Si基板のような半導体基板に適応した場合、縦方向耐圧を確保することができなかった。
特開２００７−２５１１４４号公報 特開２００５−８５８５２号公報 特開２００３−２８２５９８号公報 特表２００８−５２２４４７号公報
本発明の目的は、横方向リーク電流の低減および横方向耐圧特性を良好に両立させ、かつ縦方向耐圧を向上させることができる電子デバイス用エピタキシャル基板およびその製造方法を提供することにある。
上記目的を達成するため、本発明の要旨構成は以下のとおりである。
（１）Si単結晶基板と、該Si単結晶基板上に形成した絶縁層としてのバッファと、該バッファ上に複数層のIII族窒化物層をエピタキシャル成長させて形成した主積層体とを具え、横方向を電流導通方向とする電子デバイス用エピタキシャル基板であって、前記バッファは、前記Si単結晶基板と接する初期成長層および該初期成長層上の超格子多層構造からなる超格子積層体を少なくとも有し、前記初期成長層はAlN材料からなり、かつ前記超格子積層体はAlN材料からなる第１層および該第１層とはバンドギャップの異なるAl b2 Ga c2 N(0＜b2≦0.5，0.5≦c2＜1, b2+c2=1)材料からなる第２層を交互に積層してなり、前記超格子積層体と、前記主積層体の前記バッファ側の部分は、ともにC濃度が1×10 18 /cm 3 以上であることを特徴とする電子デバイス用エピタキシャル基板。
（２）前記Si単結晶基板は、比抵抗が1000Ω・cm以上で、前記初期成長層から0.1μmの深さまでのIII族原子の合計の最大濃度が1×1016/cm3以下であり、かつ前記初期成長層から0.3μmの深さの位置でのIII族原子の合計濃度が1×1015/cm3以下である上記（１）に記載の電子デバイス用エピタキシャル基板。
（３）Si単結晶基板上に、絶縁層としてのバッファと、該バッファ上に複数層のIII族窒化物層をエピタキシャル成長させた主積層体とを順に形成した、横方向を電流導通方向とする電子デバイス用エピタキシャル基板の製造方法であって、前記バッファは、前記Si単結晶基板と接する初期成長層および該初期成長層上の超格子多層構造からなる超格子積層体を少なくとも有し、前記初期成長層はAlN材料からなり、かつ前記超格子積層体はAlN材料からなる第１層および該第１層とはバンドギャップの異なるAl b2 Ga c2 N(0＜b2≦0.5，0.5≦c2＜1, b2+c2=1)材料からなる第２層を交互に積層してなり、前記超格子積層体と、前記主積層体の前記バッファ側の部分は、ともにC濃度が10 18 /cm 3 以上となるよう形成されることを特徴とする電子デバイス用エピタキシャル基板の製造方法。
（４）前記Si単結晶基板は、比抵抗が1000Ω・cm以上で、前記初期成長層から0.1μmの深さまでのIII族原子の合計の最大濃度が1×1016/cm3以下であり、かつ前記初期成長層から0.3μmの深さの位置でのIII族原子の合計濃度が1×1015/cm3以下となるよう形成される上記（３）に記載の電子デバイス用エピタキシャル基板の製造方法。
本発明の電子デバイス用エピタキシャル基板は、AlN材料からなる初期成長層および所定の超格子積層体を有するバッファならびに所定の主積層体を具え、これら超格子積層体と主積層体のバッファ側の部分とが、ともに1×10 18 /cm 3 以上のC濃度を有することにより、横方向リーク電流の低減および横方向耐圧特性を良好に両立させるのみでなく、縦方向耐圧を向上させることができる。
また、本発明は、AlN材料からなる初期成長層および所定の超格子積層体を有するバッファならびに所定の主積層体を具え、これら超格子積層体と主積層体のバッファ側の部分とが、ともに1×1018/cm3以上のC濃度を有することにより、横方向リーク電流の低減および横方向耐圧特性を良好に両立させるのみでなく、縦方向耐圧を向上させることができる電子デバイス用エピタキシャル基板を製造することができる。
さらに、本発明の電子デバイス用エピタキシャル基板は、Si単結晶基板が1000Ω・cm以上の比抵抗を有し、初期成長層から0.1μmの深さまでのIII族原子の合計の最大濃度を1×1016/cm3以下とし、かつ初期成長層から0.3μmの深さの位置でのIII族原子の合計濃度を1×1015/cm3以下とすることにより、上述した効果に加え、高周波動作時の損失を低減することができる。
また、本発明は、Si単結晶基板を、比抵抗が1000Ω・cm以上で、前記初期成長層から0.1μmの深さまでのIII族原子の合計の最大濃度が1×1016/cm3以下であり、かつ初期成長層から0.3μmの深さの位置でのIII族原子の合計濃度が1×1015/cm3以下となるよう形成することにより、上述した効果に加え、高周波動作時の損失を低減することができる電子デバイス用エピタキシャル基板を製造することができる。
一般的な電界効果トランジスタを示す模式的断面図である。 本発明に従う電子デバイス用エピタキシャル基板の模式的断面図である。 (a),(b),(c)は、横方向耐圧、横方向リーク電流および縦方向耐圧の測定結果をそれぞれ示したグラフである。 (a),(b),(c)は、横方向耐圧、横方向リーク電流および縦方向耐圧の測定結果をそれぞれ示したグラフである。 (a),(b)は、SIMSの結果およびCV測定の結果をそれぞれ示したグラフである。 (a),(b)は、SIMSの結果およびCV測定の結果をそれぞれ示したグラフである。 (a),(b)は、SIMSの結果およびCV測定の結果をそれぞれ示したグラフである。
次に、本発明の電子デバイス用エピタキシャル基板の実施形態について図面を参照しながら説明する。図２は、本発明に従う電子デバイス用エピタキシャル基板の断面構造を模式的に示したものである。なお、図２は、説明の便宜上、厚さ方向を誇張して描いたものである。
図２に示すように、本発明の電子デバイス用エピタキシャル基板１は、横方向を電流導通方向とする電子デバイス用エピタキシャル基板であって、Si単結晶基板２と、Si単結晶基板２上に形成した絶縁層としてのバッファ３と、バッファ３上に複数層のIII族窒化物層をエピタキシャル成長させて形成した主積層体４とを具え、バッファ３は、Si単結晶基板２と接する初期成長層５および初期成長層５上の超格子多層構造からなる超格子積層体６を少なくとも有し、初期成長層５はAlN材料からなり、かつ超格子積層体６はAlN材料からなる第１層６ａおよび該第１層６ａとはバンドギャップの異なるAl b2 Ga c2 N(0＜b2≦0.5，0.5≦c2＜1, b2+c2=1)材料からなる第２層６ｂを交互に積層してなり、超格子積層体６と主積層体４のバッファ３側の部分４´とは、ともにC濃度が1×10 18 /cm 3 以上であることを特徴とし、かかる構成を有することにより、横方向リーク電流の低減および横方向耐圧特性を良好に両立させのみでなく、縦方向耐圧を向上させることができるものである。
Si単結晶基板２の面方位は特に指定されず、(111),(100),(110)面等を使用することができるが、III族窒化物の(0001)面を表面平坦性よく成長させるためには、(111)面を使用することが望ましい。また、ｐ型、ｎ型いずれの伝導型としてもよい。Si単結晶基板２の導電性については、10000Ω・cm以上の絶縁性の高い高比抵抗基板から、0.001Ω・cm程度までの低比抵抗基板まで、用途に応じて適宜使用することができる。このSi単結晶基板２の製法としては、CZ法・FZ法等各種方法を用いることができ、基板表面にSi、SiC等をエピタキシャル成長することもできる。また、基板表面に酸化膜・窒化膜・炭化膜からなる薄膜が形成されているものを用いることも可能である。
特に、高周波特性の優れた電子デバイス用エピタキシャル基板を作成する際には、1000Ω・cm以上の比抵抗を持つ基板を使用するのが好ましい。このような基板は、Si結晶の高純度化が容易なFZ法で作製することが望ましい。
また、初期成長層５をAlN材料で形成することにより、Si単結晶基板２との反応を抑制し、縦方向耐圧の向上を可能とする。これは、初期成長層５をGa, Inを含むIII族窒化物材料で形成した場合、Ga, Inが基板のSiと反応して欠陥を発生させ、エピタキシャル膜内に貫通欠陥を誘起することによる、縦方向耐圧の低下の抑制を目的としている。ただし、ここでいうAlN材料は、意図したもの意図しないものに関わらず、1%以下の微量不純物を含んでいてもよく、たとえば、上記Ga, Inを始めとして、Si, H, O, C, B, Mg, As, Pなどの不純物を含むことができる。
特に、高周波特性の優れた電子デバイス用エピタキシャル基板を作製する際には、Si単結晶基板が1000Ω・cm以上の比抵抗を有し、初期成長層から0.1μmの深さまでのIII族原子の合計の最大濃度を1×1016/cm3以下とし、かつ初期成長層から0.3μmの深さの位置でのIII族原子の合計濃度を1×1015/cm3以下とするのが好ましい。高比抵抗の基板を使用することにより、空乏層を有効に広げることができ、基板表面に形成されるキャリアと、基板に存在する電荷の容量性あるいは誘導性の結合による電子デバイスの高周波動作時の損失を抑制できる。特に、Si単結晶基板の比抵抗値が5000Ω・cm以上の場合が好ましく、高周波動作時の損失が飽和傾向となる。また、III族原子は、Si単結晶基板内でp型不純物として機能するため、上記の濃度範囲とすることにより、基板表面に形成される電極と、前記p型不純物の容量性あるいは誘導性の結合による電子デバイスの高周波動作時の損失を抑制できる。なお、不純物濃度は、SIMS分析を用いて測定する。この場合、裏面側（基板側）からエッチングしながら、深さ方向の不純物濃度分布を測定する。この際、Alの不純物濃度がGaの不純物濃度より小さいことが望ましい。AlはGaよりも活性化エネルギーが小さく、よりp型キャリアを発生しやすいからである。
このように、高周波特性の優れた電子デバイス用エピタキシャル基板を作製する目的で、エピタキシャル成長時、Si単結晶基板に不純物の混入を防ぐには、
１）成膜温度を下げること、および
２）初期成長層AlNの島状成長を抑制し、二次元成長を促進すること
が重要となる。上記２）を実現するためには、Si多結晶基板表面の過度な窒化を抑制し、窒化膜厚を1nmより小さくするか、または窒化しないことが望ましい。Si単結晶基板表面を過度に窒化してしまうと、基板最表面での原料拡散速度が速くなり、AlNが島状成長してしまう結果、初期成長時の基板露出部分より、Al,GaといったIII族原料が拡散してしまうと推測されるからである。
超格子積層体６のC濃度を1×1018/cm3以上とすることにより、縦方向耐圧を向上させ、主積層体４のバッファ５側の部分４´のC濃度を1×1018/cm3以上とすることにより、横方向耐圧を向上させることができるとともに、横方向リーク電流を抑制することができる。なお、不純物を増加させすぎることによるピットの発生を防止するため、これらのC濃度は1×1020/cm3未満とするのが好ましい。その他の不純物量については、特に指定されるものではないが、比較的不純物準位の浅いドナー不純物(Si，O，Ge)の混入は抑制することが好ましいものの、こうしたドナー準位を補償できる程度Cが含有されていれば、ある程度の混入は許容される。なお、不純物濃度は、SIMS分析を用いて、表面側からエッチングしながら、深さ方向の不純物濃度分布を測定した。
ここで、「横方向を電流導通方向とする」とは、図１で示したように、ソース電極２４からドレイン電極２５へ、主に積層体の幅方向に電流が流れることを意味し、例えば半導体を一対の電極で挟んだ構造のように、主に縦方向すなわち積層体の厚さ方向に電流が流れるものとは異なることを意味する。
また、ここで、超格子積層体を交互に積層とは、第１層６ａと第２層６ｂを周期的に含むように積層することを意味する。第１層６ａと第２層６ｂ以外の層(たとえば組成遷移層)を含むことは可能である。
主積層体４のバッファ３側の部分４´のC濃度は、超格子積層体６のC濃度よりも高くするのが好ましい。部分４´においては、バッファ３と主積層体４との格子定数の違いによる影響により、転位が横あるいは斜め方向に屈曲する現象が見られ、リーク電流が流れやすいパスが形成される。従って、部分４´はバッファ層３よりもリーク電流が流れやすく、このリーク電流を抑制するため、上記のようなC濃度にすることが望ましい。また、この主積層体４のバッファ３側の部分４´の厚さを0.1μm未満とすると、C濃度が少ない部分でも転位の屈曲が顕著に存在するおそれがあるため、0.1μm以上の厚さに設定することが好ましい。部分４´の厚さの上限は耐圧の向上、リーク電流の低減という観点では、特に指定されるものではなく、基板の反り・クラックの抑制の観点から適宜設定する。この際、部分４´のみIII族元素の組成を変化させたり、部分４´からチャネル層４ａのバッファ層とは反対側の部分のCの濃度あるいはIII族元素の組成を変化させたりする場合には、急峻に変化させることもできるし、連続的に変化させることもできる。
第１層６ａと第２層６ｂのバンドギャップ差が縦方向耐圧を向上するため、組成差をできるだけ大きくし、バンドギャップ差をできるだけ大きくとることが好ましい。III族窒化物半導体材料で混晶を作る場合、最もバンドギャップ差が大きいのは、AlN(6.2eV)とGaN(3.5eV)であるため、AlGaN材料で超格子構造をつくることが好ましい。組成差の下限については、0.5より小さくなると、Si単結晶とIII族窒化物の格子定数差による応力緩和が不十分になり、クラックが発生するため、組成差は0.5以上とする。また、組成差の上限については、組成差は大きいほうが望ましいが、AlGaN層自身の絶縁化が進み耐圧を向上させるため、バンドギャップの小さい第２層はAlが少なくとも含まれるようにし、Alの組成差は１より小さくする。Alが少なくとも含まれるようにした場合、Cをより効率的に取り込むことができるからである。超格子のペア数は、少なくとも40ペア以上とすると、耐圧のばらつきを低減することができるため好ましい。
各層の厚みに関しては、耐圧の向上という観点から考えると、バンドギャップの大きい第１層６ａの厚みは、トンネル電流が抑制できる程度の厚み以上でかつ、クラックの発生しない膜厚以下とすることが好ましい。たとえば、AlNを用いた場合には、2〜10nmに設定することが好ましい。第２層６ｂの厚みに関しては、クラックの抑制・反りの制御の観点から適宜設定するが、超格子積層構造の歪緩衝効果を有効に発揮し、クラックの発生を抑制するために、バンドギャップの小さい層の厚みは、バンドギャップの大きい層よりも厚く、40nm以下とするのが好ましい。また、超格子積層体内で必ずしもすべて同じ膜厚、同じ組成で積層させる必要はない。
電子デバイス用エピタキシャル基板１は、HEMTに用いるのが好ましい。図２に示すエピタキシャル基板１の主積層体４は、Ba3Alb3Gac3Ind3N(0≦a3≦1, 0≦b3≦1, 0≦c3≦1, 0≦d3≦1, a3+b3+c3+d3=1)材料からなるチャネル層４ａおよびチャネル層４ａよりバンドギャップの大きいBa4Alb4Gac4Ind4N(0≦a4≦1, 0≦b4≦1, 0≦c4≦1, 0≦d4≦1, a4+b4+c4+d4=1)材料からなる電子供給層４ｂを有することができる。この際、両層とも単一もしくは複数の組成から構成することができる。特に、合金散乱をさけ、電流導通部分の比抵抗を下げるためには、チャネル層４ａの少なくとも電子供給層４ｂと接する部分はGaN材料とすることが好ましい。
チャネル層４ａのバッファ層とは反対側の部分は、C濃度が低いことが好ましく、4×1016/cm3以下に設定することが好ましい。この部分は、電子デバイスの電流導通部分に相当するため、導電性を阻害したり、電流コラプスを発生させたりする不純物は含まないほうが望ましいからである。また、n型不純物による残留キャリアによるリークを抑制するため、１×1015/cm3以上存在することが望ましい。
次に、本発明の電子デバイス用エピタキシャル基板の製造方法の実施形態について図面を参照しながら説明する。
図２に示すように、Si単結晶基板２上に、絶縁層としてのバッファ３と、バッファ３上に複数層のIII族窒化物層をエピタキシャル成長させたHEMT構造の主積層体４とを順に形成した、横方向を電流導通方向とする電子デバイス用エピタキシャル基板１の製造方法であって、バッファ３は、Si単結晶基板２と接する初期成長層５および初期成長層５上の超格子多層構造からなる超格子積層体６を有し、初期成長層５はAlN材料からなり、かつ超格子積層体６はAlN材料からなる第１層６ａおよび第１層６ａとはバンドギャップの異なるAl b2 Ga c2 N(0＜b2≦0.5，0.5≦c2＜1, b2+c2=1)材料からなる第２層６ｂを交互に積層してなり、超格子積層体６と主積層体４のバッファ３側の部分４´とは、ともにC濃度が10 18 /cm 3 以上となるよう形成されることを特徴とし、かかる構成を有することにより、縦方向耐圧特性および横方向耐圧特性を良好に両立させ、かつ横方向リーク電流を低減させることができる電子デバイス用エピタキシャル基板を製造することができるものである。
超格子積層体６と主積層体４のバッファ３側の部分４´に添加されるCは、CVD法を用いて成長する場合には、以下に示すいくつかの方法により添加することができる。第１の方法：Cを含む原料ガスを、III族窒化物成長中に別途添加する。メタン・エタン・エチレン・アセチレン・ベンゼン・シクロペンタン等が例示される。第２の方法：有機金属中のメチル基・エチル基等を、成長III族窒化物成長条件によりエピタキシャル成長層に混入させる。有機金属の分解を抑えるように、成長温度・成長圧力・成長速度・成長時のアンモニア流量・水素流量・窒素流量等を適宜設定することにより、エピタキシャル成長層に添加されるC濃度を調整することが可能である。なお、本願では、超格子積層体６のC濃度は、SIMSにより、超格子積層体６の厚さの１／２を除去した箇所の測定値とする。主積層体４のバッファ３側の部分４´のC濃度は、SIMSにより、前記部分４´の厚さの１／２を除去した箇所の測定値とする。
なお、図１および図２は、代表的な実施形態の例を示したものであって、本発明はこれらの実施形態に限定されるものではない。たとえば、各層の間に本発明の効果に悪影響を与えない程度の中間層を挿入したり、他の超格子層を挿入したり、組成に傾斜をつけたりすることはできる。また、Si単結晶の表面に、窒化膜、炭化膜、Al層などを形成することもできる。
（実験例１）
比抵抗がそれぞれ1×10-1Ω・cm，1×10Ω・cm，2×103Ω・cm，1×104Ω・cmの600μm厚の(111)面4インチSi単結晶基板上に、初期成長層(AlN材料:厚さ100nm)および超格子積層体(AlN:膜厚4nmとAl0.15Ga0.85N:膜厚25nm、合計85層)を成長させてバッファを形成し、この超格子積層体上にチャネル層（GaN材料:厚さ1.5μm）および電子供給層(Al0.25Ga0.75N材料:厚さ20nm)をエピタキシャル成長させてHEMT構造の主積層体を形成して試料１〜４を得た。超格子積層体のC濃度を変化させ、主積層体のバッファ側の部分のC濃度は、いずれの結果も、1.5〜2.0×1018/cm3の範囲であった。また、チャネル層の電子供給層側の部分は、C濃度が0.8〜3.5×1016/cm3の範囲であった。各層の成長温度、圧力を表１に示す。表中P1を調整することによりC濃度を調整し、成膜圧力を下げることによりC濃度を増加させている。成長方法としてはMOCVD法を使用し、III族原料としては、TMA(トリメチルアルミニウム)・TMG(トリメチルガリウム)、Ｖ族原料としてはアンモニアを用い、キャリアガスとして、水素および窒素ガスを用いた。ここでいう成膜温度は、成長中に放射温度計を用いて測定した、基板自体の温度を意味する。なお、C濃度のSIMS測定は、エピタキシャル層側からエッチングを行い、Cameca製の測定装置で、イオン源としてCs−を用い、イオンエネルギーは8keVで行った。
（実験例２）
初期成長層を700℃で成長したGaN材料(厚さ:20nm)で形成し、各層の成長温度、圧力を表２に示す条件で行ったこと以外は、実験例１の試料２と同様の方法により試料５を作製した。
図３(a)、図３(b)および図３(c)に、試料２および試料５の横方向耐圧、横方向リーク電流および縦方向耐圧の測定結果を示す。測定は、以下の通り行った。縦方向：基板表面に80μmφからなるTi/Al積層構造のオーミック電極を形成し、オーミック電極外側を50nmの厚みでエッチングした後、基板裏面を金属板に接地し、両電極間に流れる電流値を電圧に対して測定した。横方向：200μm□（四角）からなるTi/Al積層構造のオーミック電極を各々の一辺を10μmの距離を離して配置して形成し、前記オーミック電極周囲を150nmの厚みでエッチングした後、両電極間に流れる電流値を電圧に対して測定した。この際、空気中の放電を抑制するため、絶縁油で両電極間を絶縁している。また、基板裏面へのリークの影響をなくすため、基板下には絶縁板を配置している。本実験例において、縦方向耐圧は縦方向の電流値を上記電極面積で単位面積当たりの値に換算した値が10-4A/cm2に達する電圧値で、横方向耐圧は横方向の電流値を上記電極の1辺の長さ当たりの値に換算した値が10-4A/cmに達する電圧値で、横方向リーク電流は横方向が100Vでの電流値で、それぞれ定義する。超格子積層体６のC濃度は、SIMSにより、超格子積層体６の厚さの１／２を除去した箇所を測定することにより得た。主積層体４のバッファ３側の部分４´のC濃度は、ＳＩＭＳにより、前記部分４´の厚さの１／２を除去した箇所を測定値することにより得た。
超格子積層体のC濃度を変化させた結果、横方向耐圧、横方向リーク電流については、いずれもほとんど変化ないのに対し、試料２の縦方向耐圧については、超格子積層体のC濃度が1×1018/cm3を超えると、特異的に急激に高くなることが確認できる。また、こうした現象は、試料５を参照して分かるように、初期成長層をAlNにした場合固有の現象であることも確認できる。また、試料１，３および４についても、試料２と同様の結果が得られた。
（実験例３）
超格子積層体の成長圧力を10ｋＰａとして、主積層体のバッファ側の部分のC濃度を変化させ、各層の成長温度、圧力を表３に示す条件で行ったこと以外は、実験例１の試料１〜４と同様の方法により試料６〜９を作製した。表中P2を調整することによりC濃度を調整し、成膜圧力を下げることによりC濃度を増加させている。超格子積層体のC濃度は、いずれの結果も1.5〜2.5×1018/cm3の範囲であった。
図４(a)、図４(b)および図４(c)に、試料６の横方向耐圧、横方向リーク電流および縦方向耐圧の測定結果を示す。主積層体のC濃度を変化させた結果、横方向耐圧、横方向リーク電流については、ほとんど変化ないのに対し、試料６の縦方向耐圧については、主積層体のバッファ側の部分のC濃度が1×1018/cm3を超えると、特異的に急激に高くなることが確認できる。また、実験例１と同様に、使用するSi単結晶基板の比抵抗が異なる試料７〜９についても、図４(a)〜図４(c)に示した結果と大きな差異は認められなかった。
実験例１〜３において、縦方向耐圧を向上させるために、超格子積層体およびチャネル層バッファ側のC濃度を所定値以上とすることにより縦方向耐圧を向上できることを確認することができた。次の実験例４では、前記バッファ層C濃度については実験例１〜３にて好ましいと確認された所定値以上となるようとし、高周波特性の改善を試みた。
（実験例４）
比抵抗6×103Ω・cmの600μm厚の(111)面4インチSi単結晶基板上に、初期窒化層の形成を抑制しつつ、初期成長層(AlN材料:厚さ100nm)および超格子積層体(AlN:膜厚4nmとAl0.15Ga0.85N:膜厚25nm、合計85層)を成長させてバッファを形成し、この超格子積層体上にチャネル層（GaN材料:厚さ1.5μm）および電子供給層(Al0.25Ga0.75N材料:厚さ20nm)を、成長圧力、成長温度を表４の条件でエピタキシャル成長させ、HEMT構造の主積層体を形成して試料１０を得た。超格子積層体のC濃度は2.0×1018/cm3であり、主積層体のバッファ側の0.2μm厚の部分のC濃度は3.0×1018/cm3であった。また、チャネル層の電子供給層側の部分は、C濃度は1×1016/cm3としている。
SIMSにてSi単結晶基板内の不純物を観察したところ、図５(a)に示すように、III族元素の不純物としては、Al、Ga以外は認められず、Al,Gaともに、1×1016/cm3以下であり、1×1015/cm3以上存在する領域は、Si単結晶と初期成長層の界面から0.2μm以内の領域であった。TEMでSi単結晶基板と初期成長層の界面を確認したが、1nm以上の厚みのSiNx膜の存在は確認されなかった。また、Si単結晶基板と初期成長層の界面から0.2μm以内の領域では平均して、Alの濃度がGaの濃度と比較して低いことも確認された。なお、Al,GaのSIMS測定は、Si単結晶側からエッチングを行い、Cameca製の測定装置で、イオン源としてO2＋を用い、イオンエネルギーは3keVで行った。
また、本基板について、水銀プローブ(MSI electronics製)および、インピーダンスアナライザ(HP4284A)を用いてCV測定を行ったところ、図５(b)に示すように、空乏層が換算膜厚にして8μm程度まで広がっていることが確認された。CV測定時の交流成分の周波数および振幅はそれぞれ100kHz，10mVである。尚、便宜上、Si単結晶と初期成長層の界面の位置は、SIMS測定において、Siの濃度が1/5以下となる位置から0.05μm基板側にシフトした位置とした。SIMS測定時のエッチング粗れの結果、Si単結晶とエピタキシャル成長層が混在して露出することによるIII族元素の見かけ上の増加を避けるためである。
また、使用する4インチSi単結晶基板の抵抗率を、2×103Ω・cm、8×103Ω・cm、12×103Ω・cmとした以外は、試料１０と同様の方法で作製された試料１１，１２，１３についても同様の試験をおこなった。この２つの試験いずれも、上記と同様に、SIMSにてSi単結晶基板内の不純物を観察したところ、Al、Ga以外のIII族元素は認められず、Al,Gaともに、1×1016/cm3以下であり、1×1015/cm3以上存在する領域は、Si単結晶と初期成長層の界面から0.2μm以下の領域であった。TEMでSi単結晶基板と初期成長層の界面を確認したが1nm以上の厚みのSiNx膜の存在は確認されなかった。また、Si単結晶基板と初期成長層の界面から0.2μm以下の領域では平均して、Alの濃度がGaのそれと比較して低いことも確認された。また、空乏層が換算膜厚にして、それぞれ、6μm、8μm、8μm程度まで広がっていることが確認された。
（実験例５）
比抵抗5×103Ω・cmの600μm厚の(111)面4インチSi単結晶基板上に、初期成長層成長開始前に、アンモニアガスを、キャリアガスである水素ガスに対し、10％含有したガスのみを５分間1050℃で流すことにより、初期窒化層を意図的に形成した以外は、試料２と同様に試料１４を作製した。
SIMSにてSi単結晶基板内の不純物を観察したところ、図６(a)に示すように、Al,Gaともに、1×1016/cm3以下であるものの、AlまたはGaが、1×1015/cm3以上存在する領域は、1μm以上であった。TEMでSi単結晶基板と初期成長層の界面を確認したところSiNx膜が1.5nm程度存在することが確認された。また、Alの濃度がGaのそれと比較して高いこととも確認された。また、本基板について、水銀プローブを用いたCV測定を行ったところ、図６(b)に示すように、空乏層が換算膜厚にして2μm程度までしか広がっていないことが確認された。
（実験例６）
初期成長層からチャネル層の成長温度を表５に示す条件で上昇させた以外は、試料１０と同様に試料１５を作製した。
SIMSにてSi単結晶基板内の不純物を観察したところ、図７(a)に示すように、Gaの濃度が、1×1016/cm3以上である部分が存在した、1×1015/cm3以上存在する領域は、0.3μm以下であった。TEMでSi単結晶基板と初期成長層の界面を確認したが1nm以上の厚みのSiNx膜の存在は確認されなかった。また、Alの濃度がGaのそれと比較して低いことも確認された。また、本基板について、図７(b)に示すように、水銀プローブを用いたCV測定を行ったところ、空乏層が換算膜厚にして2μm程度までしか広がっていないことが確認された。
試料１〜１３と試料１４，１５とを比較すると、Al,GaのSi単結晶への混入を抑制することが、空乏層を効果的に広げることにつながることが確認される。空乏層を効率的に広げることができることは、エピタキシャル層内およびSi単結晶基板内のキャリアの低減ができていることと同義であり、基板表面に形成される電極と、前記p型不純物の容量性あるいは誘導性の結合による電子デバイスの高周波動作時の損失を抑制できることを意味する。特に、試料２と試料１４との比較から、窒化厚を薄くすることにより、試料２と試料１５との比較からエピタキシャル層の成膜温度を低くすることにより、上記効果を引き出すことができたと推察される。
なお、全ての実験例で作製したエピタキシャル基板において、ホール効果測定法により、チャネル層部分の電気特性を評価したところ、シート抵抗値450Ω/□以下（四角）、移動度は1550cm2/Vs以上と良好な特性を示すことが確認されている。
本発明の電子デバイス用エピタキシャル基板によれば、AlN材料からなる初期成長層および所定の超格子積層体を有するバッファならびに所定の主積層体を具え、これら超格子積層体と主積層体のバッファ側の部分とが、ともに1×10 18 /cm 3 以上のC濃度を有することにより、横方向リーク電流の低減および横方向耐圧特性を良好に両立させ、かつ縦方向耐圧を向上させることができる。更に、前記特性に加えて、前記Si単結晶基板の比抵抗を1000Ω・cm以上とし、前記Si単結晶基板の初期成長層側のIII族原子の合計の最大濃度が1×1016/cm3以下であり、かつ、0.3μm深さの位置でのIII族原子の合計濃度が1×1015/cm3以下とすることにより高周波信号印加時の損失を低減することができる。
また、本発明の電子デバイス用エピタキシャル基板の製造方法によれば、AlN材料からなる初期成長層および所定の超格子積層体を有するバッファならびに所定の主積層体を具え、これら超格子積層体と主積層体のバッファ側の部分とが、ともに1×10 18 /cm 3 以上のC濃度を有することにより、横方向リーク電流の低減および横方向耐圧特性を良好に両立させ、かつ縦方向耐圧を向上させることができ、更に、前記特性に加えて、高周波信号印加時の損失を低減することができる電子デバイス用エピタキシャル基板を製造することができる。
１ 電子デバイス用エピタキシャル基板
２ Si単結晶基板
３ バッファ
４ 主積層体
４ａ チャネル層
４ｂ 電子供給層
５ 初期成長層
６ 超格子積層体
６ａ 第１層
６ｂ 第２層

Claims (4)

  1. Si単結晶基板と、該Si単結晶基板上に形成した絶縁層としてのバッファと、該バッファ上に複数層のIII族窒化物層をエピタキシャル成長させて形成した主積層体とを具え、横方向を電流導通方向とする電子デバイス用エピタキシャル基板であって、
    前記バッファは、前記Si単結晶基板と接する初期成長層および該初期成長層上の超格子多層構造からなる超格子積層体を少なくとも有し、
    前記初期成長層はAlN材料からなり、かつ前記超格子積層体はAlN材料からなる第１層および該第１層とはバンドギャップの異なるAl b2 Ga c2 N(0＜b2≦0.5，0.5≦c2＜1, b2+c2=1)材料からなる第２層を交互に積層してなり、
    前記超格子積層体と、前記主積層体の前記バッファ側の部分は、ともにC濃度が1×10 18 /cm 3 以上であることを特徴とする電子デバイス用エピタキシャル基板。
  2. 前記Si単結晶基板は、比抵抗が1000Ω・cm以上で、前記初期成長層から0.1μmの深さまでのIII族原子の合計の最大濃度が1×1016/cm3以下であり、かつ前記初期成長層から0.3μmの深さの位置でのIII族原子の合計濃度が1×1015/cm3以下である請求項１に記載の電子デバイス用エピタキシャル基板。
  3. Si単結晶基板上に、絶縁層としてのバッファと、該バッファ上に複数層のIII族窒化物層をエピタキシャル成長させた主積層体とを順に形成した、横方向を電流導通方向とする電子デバイス用エピタキシャル基板の製造方法であって、
    前記バッファは、前記Si単結晶基板と接する初期成長層および該初期成長層上の超格子多層構造からなる超格子積層体を少なくとも有し、
    前記初期成長層はAlN材料からなり、かつ前記超格子積層体はAlN材料からなる第１層および該第１層とはバンドギャップの異なるAl b2 Ga c2 N(0＜b2≦0.5，0.5≦c2＜1, b2+c2=1)材料からなる第２層を交互に積層してなり、
    前記超格子積層体と、前記主積層体の前記バッファ側の部分は、ともにC濃度が10 18 /cm 3 以上となるよう形成されることを特徴とする電子デバイス用エピタキシャル基板の製造方法。
  4. 前記Si単結晶基板は、比抵抗が1000Ω・cm以上で、前記初期成長層から0.1μmの深さまでのIII族原子の合計の最大濃度が1×1016/cm3以下であり、かつ前記初期成長層から0.3μmの深さの位置でのIII族原子の合計濃度が1×1015/cm3以下となるよう形成される請求項３に記載の電子デバイス用エピタキシャル基板の製造方法。
JP2009280860A 2008-12-15 2009-12-10 電子デバイス用エピタキシャル基板およびその製造方法 Active JP4677499B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2009280860A JP4677499B2 (ja) 2008-12-15 2009-12-10 電子デバイス用エピタキシャル基板およびその製造方法
KR1020117014783A KR101273040B1 (ko) 2008-12-15 2009-12-14 전자 디바이스용 에피택셜 기판 및 그 제조 방법
CN2009801568052A CN102318049B (zh) 2008-12-15 2009-12-14 电子器件用外延基板及其生产方法
PCT/JP2009/006840 WO2010070863A1 (ja) 2008-12-15 2009-12-14 電子デバイス用エピタキシャル基板およびその製造方法
EP09833171.3A EP2360719B1 (en) 2008-12-15 2009-12-14 Epitaxial substrate for electronic devices and manufacturing method therefor
US13/139,428 US8410472B2 (en) 2008-12-15 2009-12-14 Epitaxial substrate for electronic device and method of producing the same
TW099115374A TWI462286B (zh) 2009-12-10 2010-05-14 A epitaxial substrate for electronic components and a method for manufacturing the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008318435 2008-12-15
JP2009036863 2009-02-19
JP2009280860A JP4677499B2 (ja) 2008-12-15 2009-12-10 電子デバイス用エピタキシャル基板およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010207297A Division JP5622499B2 (ja) 2008-12-15 2010-09-15 電子デバイス用エピタキシャル基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2010245504A JP2010245504A (ja) 2010-10-28
JP4677499B2 true JP4677499B2 (ja) 2011-04-27

Family

ID=42268544

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009280860A Active JP4677499B2 (ja) 2008-12-15 2009-12-10 電子デバイス用エピタキシャル基板およびその製造方法

Country Status (6)

Country Link
US (1) US8410472B2 (ja)
EP (1) EP2360719B1 (ja)
JP (1) JP4677499B2 (ja)
KR (1) KR101273040B1 (ja)
CN (1) CN102318049B (ja)
WO (1) WO2010070863A1 (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6024075B2 (ja) * 2010-07-30 2016-11-09 住友電気工業株式会社 半導体装置およびその製造方法
JP5649112B2 (ja) 2010-07-30 2015-01-07 パナソニック株式会社 電界効果トランジスタ
CN103155124A (zh) * 2010-11-19 2013-06-12 松下电器产业株式会社 氮化物半导体装置
JP6018360B2 (ja) 2010-12-02 2016-11-02 富士通株式会社 化合物半導体装置及びその製造方法
JP5707903B2 (ja) * 2010-12-02 2015-04-30 富士通株式会社 化合物半導体装置及びその製造方法
JP2013026321A (ja) * 2011-07-19 2013-02-04 Sharp Corp 窒化物系半導体層を含むエピタキシャルウエハ
KR101364026B1 (ko) * 2012-08-22 2014-02-17 엘지전자 주식회사 질화물 반도체 소자 및 그 제조 방법
KR101259126B1 (ko) 2011-07-25 2013-04-26 엘지전자 주식회사 질화물계 반도체 이종접합 반도체 소자 및 그 제조방법
JP5785103B2 (ja) * 2012-01-16 2015-09-24 シャープ株式会社 ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
CN103828030B (zh) * 2012-08-10 2017-11-10 日本碍子株式会社 半导体元件、hemt元件、以及半导体元件的制造方法
WO2014041736A1 (ja) * 2012-09-13 2014-03-20 パナソニック株式会社 窒化物半導体構造物
FR3005202B1 (fr) 2013-04-30 2016-10-14 Commissariat Energie Atomique Procede de formation d'une zone implantee pour un transistor a heterojonction de type normalement bloque
KR102132760B1 (ko) * 2013-06-06 2020-07-13 엔지케이 인슐레이터 엘티디 13족 질화물 복합 기판, 반도체 소자, 및 13족 질화물 복합 기판의 제조 방법
US20150021666A1 (en) * 2013-07-17 2015-01-22 Taiwan Semiconductor Manufacturing Company., Ltd. Transistor having partially or wholly replaced substrate and method of making the same
JP6055918B2 (ja) * 2013-07-19 2016-12-27 シャープ株式会社 電界効果トランジスタ
JP2015070085A (ja) * 2013-09-27 2015-04-13 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
JP2015103665A (ja) * 2013-11-25 2015-06-04 シャープ株式会社 窒化物半導体エピタキシャルウエハおよび窒化物半導体
DE102013225632A1 (de) * 2013-12-11 2015-06-11 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung einer Schicht
US9608103B2 (en) * 2014-10-02 2017-03-28 Toshiba Corporation High electron mobility transistor with periodically carbon doped gallium nitride
JP6261523B2 (ja) * 2015-01-08 2018-01-17 信越半導体株式会社 電子デバイス用エピタキシャル基板の製造方法、並びに電子デバイスの製造方法
US10109736B2 (en) 2015-02-12 2018-10-23 Taiwan Semiconductor Manufacturing Co., Ltd. Superlattice buffer structure for gallium nitride transistors
JP6494361B2 (ja) * 2015-03-25 2019-04-03 ローム株式会社 窒化物半導体デバイス
US9768258B1 (en) 2016-03-17 2017-09-19 Infineon Technologies Austria Ag Substrate structure, semiconductor component and method
JP6692334B2 (ja) 2017-09-20 2020-05-13 株式会社東芝 半導体基板及び半導体装置
EP3486939B1 (en) 2017-11-20 2020-04-01 IMEC vzw Method for forming a semiconductor structure for a gallium nitride channel device
WO2019151441A1 (ja) * 2018-02-01 2019-08-08 住友化学株式会社 半導体ウエハー及びその製造方法
JP7393138B2 (ja) * 2019-06-24 2023-12-06 住友化学株式会社 Ｉｉｉ族窒化物積層体
DE112020006762T5 (de) 2020-02-17 2023-01-12 Mitsubishi Electric Corporation Epitaktischer wafer, halbleitervorrichtung und verfahren zum herstellen eines epitaktischen wafers
US12176430B2 (en) * 2020-07-24 2024-12-24 Vanguard International Semiconductor Corporation Semiconductor structure and semiconductor device
JP2022050886A (ja) * 2020-09-18 2022-03-31 信越半導体株式会社 窒化物半導体ウェーハの製造方法
US12482653B2 (en) * 2020-09-30 2025-11-25 Dynax Semiconductor, Inc. Epitaxial structure of semiconductor device and method of manufacturing the same
JP7215630B1 (ja) 2022-08-22 2023-01-31 信越半導体株式会社 窒化物半導体基板及びその製造方法
WO2025038746A1 (en) * 2023-08-14 2025-02-20 University Of Houston System Crack-free ultrawide-bandgap group-iii-nitride semiconductor films deposited on silicon substrate

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003059948A (ja) * 2001-08-20 2003-02-28 Sanken Electric Co Ltd 半導体装置及びその製造方法
US7030428B2 (en) * 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
JP3709437B2 (ja) * 2002-03-07 2005-10-26 独立行政法人産業技術総合研究所 ＧａＮ系ヘテロ接合電界効果トランジスタ及びその特性を制御する方法
JP3987360B2 (ja) 2002-03-22 2007-10-10 日本碍子株式会社 エピタキシャル基板、電子デバイス用エピタキシャル基板、及び電子デバイス
JP3960957B2 (ja) 2003-09-05 2007-08-15 古河電気工業株式会社 半導体電子デバイス
JP2006114655A (ja) * 2004-10-14 2006-04-27 Hitachi Cable Ltd 半導体エピタキシャルウェハ及び電界効果トランジスタ
JP4514584B2 (ja) * 2004-11-16 2010-07-28 富士通株式会社 化合物半導体装置及びその製造方法
US7247889B2 (en) 2004-12-03 2007-07-24 Nitronex Corporation III-nitride material structures including silicon substrates
JP2007088426A (ja) * 2005-08-25 2007-04-05 Furukawa Electric Co Ltd:The 半導体電子デバイス
WO2007077666A1 (ja) * 2005-12-28 2007-07-12 Nec Corporation 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜
JP5064824B2 (ja) * 2006-02-20 2012-10-31 古河電気工業株式会社 半導体素子
JP5224311B2 (ja) * 2007-01-05 2013-07-03 古河電気工業株式会社 半導体電子デバイス
KR20090119849A (ko) * 2007-02-16 2009-11-20 스미또모 가가꾸 가부시키가이샤 갈륨 나이트라이드계 에피택셜 결정, 그 제조방법 및 전계 효과 트랜지스터
WO2009119356A1 (ja) * 2008-03-24 2009-10-01 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法
JP4519196B2 (ja) * 2008-11-27 2010-08-04 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法

Also Published As

Publication number Publication date
EP2360719A1 (en) 2011-08-24
US8410472B2 (en) 2013-04-02
CN102318049B (zh) 2013-09-11
EP2360719A4 (en) 2013-07-17
KR101273040B1 (ko) 2013-06-10
EP2360719B1 (en) 2015-10-21
JP2010245504A (ja) 2010-10-28
US20110240962A1 (en) 2011-10-06
CN102318049A (zh) 2012-01-11
KR20110099021A (ko) 2011-09-05
WO2010070863A1 (ja) 2010-06-24

Similar Documents

Publication Publication Date Title
JP4677499B2 (ja) 電子デバイス用エピタキシャル基板およびその製造方法
JP4685961B2 (ja) 電子デバイス用エピタキシャル基板およびその製造方法
JP4685953B2 (ja) 横方向を電流導通方向とする電子デバイス用エピタキシャル基板およびその製造方法
JP5634681B2 (ja) 半導体素子
US20230290873A1 (en) High electron mobility transistor structure and method of manufacturing the same
US8785942B2 (en) Nitride semiconductor substrate and method of manufacturing the same
JP5622499B2 (ja) 電子デバイス用エピタキシャル基板およびその製造方法
US20120153440A1 (en) Epitaxial substrate for electronic device and method of producing the same
WO2015045412A1 (ja) 電子デバイス用エピタキシャル基板およびその製造方法
JP2015070091A (ja) Ｉｉｉ族窒化物半導体基板
JP2014241387A (ja) 基板、基板の製造方法、及び電子装置
JP2014022698A (ja) 窒化物半導体成長用Ｓｉ基板およびそれを用いた電子デバイス用エピタキシャル基板およびそれらの製造方法
JP2011258782A (ja) 窒化物半導体基板
US12336212B2 (en) High electron mobility transistor structure and method of manufacturing the same
CN101005034A (zh) 碳化硅衬底氮化镓高电子迁移率晶体管及制作方法
TWI462286B (zh) A epitaxial substrate for electronic components and a method for manufacturing the same
JP6404738B2 (ja) 電子デバイス用エピタキシャル基板および高電子移動度トランジスタならびにそれらの製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100915

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20101013

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20101126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110104

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110131

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140204

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4677499

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250