WO2015045412A1 - 電子デバイス用エピタキシャル基板およびその製造方法 - Google Patents

電子デバイス用エピタキシャル基板およびその製造方法 Download PDF

Info

Publication number
WO2015045412A1
WO2015045412A1 PCT/JP2014/004956 JP2014004956W WO2015045412A1 WO 2015045412 A1 WO2015045412 A1 WO 2015045412A1 JP 2014004956 W JP2014004956 W JP 2014004956W WO 2015045412 A1 WO2015045412 A1 WO 2015045412A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
superlattice laminate
epitaxial substrate
less
superlattice
Prior art date
Application number
PCT/JP2014/004956
Other languages
English (en)
French (fr)
Inventor
康平 吉澤
哲也 生田
Original Assignee
Ｄｏｗａエレクトロニクス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ｄｏｗａエレクトロニクス株式会社 filed Critical Ｄｏｗａエレクトロニクス株式会社
Publication of WO2015045412A1 publication Critical patent/WO2015045412A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material

Definitions

  • the present invention relates to an epitaxial substrate for an electronic device and a manufacturing method thereof.
  • the present invention relates to an epitaxial substrate for an electronic device in which warpage is suppressed and a lateral direction is a current conduction direction, and a method for manufacturing the same.
  • HEMT high-electron mobility transistors
  • FETs field-effect transistors
  • a field effect transistor for example, as schematically shown in FIG. 1, a channel layer 20 and an electron supply layer 30 are stacked on a substrate 10, and a source electrode 41, It is formed by disposing the drain electrode 42 and the gate electrode 43.
  • the source electrode 41 the electron supply layer 30, the channel layer 20, the electron supply layer 30, and the drain electrode 42
  • the lateral direction is the current conduction direction. Controlled by the voltage applied to the gate electrode 43.
  • the HEMT electrons generated at the junction interface between the electron supply layer 30 and the channel layer 20 having different band gaps can move at a higher speed than in a normal semiconductor.
  • the movement of electrons in the lateral direction that is, the current is controlled by the gate voltage, but generally, the current does not become zero even when the gate voltage is turned off.
  • the current that flows when the gate voltage is OFF is referred to as a leakage current.
  • This leakage current is generally divided into a lateral leakage current and a vertical leakage current.
  • the lateral leakage current is between two electrodes (for example, a source electrode 41 and a drain electrode 42) disposed on the surface of the electron supply layer 30 side.
  • the vertical leakage current refers to a leakage current flowing between two electrodes disposed on the surface on the electron supply layer 30 side and the surface on the substrate 10 side, respectively.
  • Patent Document 1 discloses an epitaxial substrate for an electronic device in which an initial growth layer made of an AlN material, a superlattice laminate, and a main laminate are sequentially laminated on a Si substrate. According to the technique described in Patent Document 1, by setting the carbon concentration of the superlattice laminate and the main laminate on the superlattice laminate side to 1 ⁇ 10 18 / cm 3 or more, the lateral leakage current can be reduced. It is possible to satisfactorily achieve both reduction and lateral withstand voltage characteristics and improve the longitudinal withstand voltage.
  • the epitaxial substrate for electronic devices described in Patent Document 1 can obtain good longitudinal breakdown voltage characteristics by controlling the carbon concentration of the superlattice laminate and the main laminate on the superlattice laminate side.
  • the demand for warpage of the epitaxial substrate for use has become increasingly severe, and there is room for improvement in the amount of warpage.
  • the warp of the epitaxial substrate for electronic devices becomes excessive, it may cause an adsorption failure or an exposure failure at the stage of the device process.
  • an object of the present invention is to provide an epitaxial substrate for electronic devices in which warpage is suppressed.
  • the present inventors have intensively studied the cause of the warp amount of the epitaxial substrate for electronic devices becoming large, and the warp amount has not been paid attention so far. It was found that it depends on the oxygen concentration in the superlattice stack. Thus, it has been found that the amount of warpage can be suppressed by adjusting the oxygen concentration in the superlattice laminate to a predetermined range, and the present invention has been completed. That is, the gist configuration of the present invention is as follows.
  • the horizontal direction is the current conduction direction
  • a current flows from the source electrode 41 to the drain electrode 42 mainly in the width direction of the stacked body as shown in FIG. This means that the current flows mainly in the longitudinal direction, that is, in the thickness direction of the laminated body, as in a structure in which is sandwiched between a pair of electrodes.
  • the oxygen concentration of the superlattice laminate is 1.0 ⁇ 10 17 / cm 3 or less, and the carbon concentration of the channel layer on the superlattice laminate side is 3.0 ⁇ 10 18 / cm 3 or more.
  • the Si single crystal substrate has a specific resistance of 1000 ⁇ ⁇ cm or more and a total maximum concentration of group III atoms from the initial growth layer to a depth of 0.1 ⁇ m is 1 ⁇ 10 16 / cm 3 or less.
  • the electronic device according to any one of (1) to (5), wherein the total concentration of group III atoms at a depth of 0.3 ⁇ m from the initial growth layer is 1 ⁇ 10 15 / cm 3 or less.
  • Epitaxial substrate is 1 ⁇ 10 15 / cm 3 or less.
  • the oxygen concentration of the superlattice laminate is 1.0 ⁇ 10 17 / cm 3 or less
  • the carbon concentration on the superlattice laminate side of the channel layer is 3 .0 ⁇ 10 18 / cm 3 or more 8.0 ⁇ 10 18 cm 3 or less and manufacturing method of the epitaxial substrate for an electronic device according to (7).
  • the oxygen concentration of the superlattice laminate is adjusted to an appropriate range, it is possible to provide an epitaxial substrate for electronic devices in which warpage is suppressed and a method for manufacturing the same.
  • FIG. 1 It is typical sectional drawing which shows the high electron mobility transistor of a prior art example. It is typical sectional drawing of the epitaxial substrate for electronic devices according to this invention.
  • FIG. 1 it is the graph which showed the SIMS measurement result of the epitaxial substrate for electronic devices, (A) is a graph of the invention example 3, (B) is a graph of the comparative example 1.
  • FIG. It is a schematic diagram for demonstrating a BOW value.
  • it is the graph which showed the measurement result of the vertical direction proof pressure of the epitaxial substrate for electronic devices, (A) is a graph of the invention example 3, (B) is a graph of the comparative example 1.
  • each layer is exaggerated with respect to the substrate, unlike the actual thickness ratio.
  • a part of the laminated structure of the superlattice laminate 4 is omitted.
  • the same components are denoted by the same reference numerals, and description thereof is omitted.
  • BAlGaInN the chemical composition ratio of the group III element (total of B, Al, Ga, In) and N is 1: 1, and the group III element B, Al , Ga and In ratios shall mean any arbitrary compound.
  • B and In are not included in the composition, they are expressed as “AlGaN”, but this notation does not exclude GaN or AlN.
  • the electronic device epitaxial substrate 1 of the present invention is an electronic device epitaxial substrate whose lateral direction is the current conduction direction, and is formed on the Si single crystal substrate 2 and the Si single crystal substrate 2.
  • Formed initial growth layer 3, superlattice laminate 4 formed on initial growth layer 3, channel layer 5 formed on superlattice laminate 4, and electron supply layer formed on channel layer 5 6 is provided.
  • the oxygen concentration of the superlattice laminate 4 is set to 5.0 ⁇ 10 16 / cm 3 or more and 2.0 ⁇ 10 17 / cm 3 or less.
  • the plane orientation of the Si single crystal substrate 2 is not particularly specified, and any plane orientation such as (111), (100), (110) plane can be used. In order to grow the (0001) plane of group III nitride with good surface flatness, it is preferable to use the (111) plane.
  • the Si single crystal substrate 2 may be either p-type or n-type conductivity type. As for the conductivity of the Si single crystal substrate 2, it can be used as appropriate depending on the application, from a high resistivity substrate having a high insulation property of 10000 ⁇ ⁇ cm or more to a low resistivity substrate of about 0.001 ⁇ ⁇ cm. .
  • As a method for producing the Si single crystal substrate 2 various methods such as a CZ method and an FZ method can be used. Si, SiC or the like may be epitaxially grown on the surface of the Si single crystal substrate 2. A thin film made of an oxide film, a nitride film, or a carbonized film may be formed on the substrate surface of the Si single crystal substrate 2.
  • the specific resistance of the Si single crystal substrate 2 is preferably 1000 ⁇ ⁇ cm or more.
  • Such a substrate can be manufactured by the FZ method in which Si crystal can be easily purified.
  • the initial growth layer 3 on the Si single crystal substrate 2 can be formed of an arbitrary group III nitride semiconductor layer. It is preferable to form the initial growth layer 3 with an AlN material because the reaction with the Si single crystal substrate 2 can be suppressed and the vertical breakdown voltage can be improved. This is because when the initial growth layer 3 is formed of a group III nitride material containing Ga and / or In, Ga and / or In reacts with Si of the substrate to generate a defect and penetrate into the epitaxial layer. This is because the vertical breakdown voltage is reduced by inducing defects.
  • the AlN material referred to here may contain a trace amount of impurities of 1% or less in molar ratio regardless of intended or unintentional, for example, Si, H, O, including Ga and In described above. , C, B, Mg, As, P, and the like.
  • a superlattice laminate 4 is formed by alternately laminating the first layers 4a and the second layers 4b described above, and the oxygen concentration of the superlattice laminate 4 is 5.0 ⁇ 10.
  • a feature of the present invention is 16 / cm 3 or more and 2.0 ⁇ 10 17 / cm 3 or less.
  • the alternately laminated means that the first layer 4a and the second layer 4b are periodically included, and a layer (for example, a composition transition layer) other than the first layer 4a and the second layer 4b is formed. May be included.
  • different layers such as a composition gradient layer may be further provided between the initial growth layer 3 and the superlattice laminate 4.
  • the oxygen concentration of the superlattice laminate 4 is a concentration-converted peak value of the detected intensity of impurities obtained by SIMS (Secondary Ion-microprobe Mass Spectrometer).
  • the value means the oxygen concentration of the entire superlattice laminate 4 including the first layer 4a and the second layer 4b.
  • the total thickness of the superlattice laminate 4 is 1 ⁇ 2.
  • the oxygen concentration at the position is used. The same applies to the impurity concentrations of other layers unless otherwise specified, except for the carbon concentration of the channel layer described later.
  • the reason why the oxygen concentration is within the above range will be described. According to the study by the present inventors, it has been found that if the oxygen concentration in the superlattice laminate 4 is 2.0 ⁇ 10 17 / cm 3 or less, an epitaxial substrate for electronic devices with suppressed warpage can be obtained. The reason why the above effect can be obtained when the oxygen concentration in the superlattice laminate 4 is 2.0 ⁇ 10 17 / cm 3 or less has not been clarified theoretically. I think so. That is, when a large amount of oxygen as an impurity is mixed in the superlattice laminate 4, the stress relaxation effect of the superlattice laminate 4 is reduced, so that the amount of warpage of the electronic device epitaxial substrate 1 increases (that is, It is thought that the warpage gets worse.
  • oxygen in the superlattice laminate 4 is 1.0 ⁇ 10 17 / cm 3 or less, it is considered that the effect of improving warpage can be further enhanced.
  • oxygen in the superlattice laminate 4 becomes a structural defect and causes threading dislocations. This threading dislocation forms a path through which current flows from the viewpoint of longitudinal breakdown voltage characteristics, and causes a decrease in breakdown voltage. It is considered that as the oxygen concentration increases, the density of threading dislocations also increases, and the longitudinal breakdown voltage characteristics deteriorate.
  • oxygen serves as a donor, so that carriers are supplied and the resistance is lowered.
  • the oxygen concentration in the superlattice laminate 4 is ideally zero, but the lower limit is set to 5.0 in consideration of the productivity of the epitaxial substrate 1 for electronic devices. ⁇ 10 16 / cm 3 Moreover, it is preferable that any one or both of the 1st layer 4a and the 2nd layer 4b of the superlattice laminated body 4 are undoped layers. It is preferable not to intentionally add oxygen and impurities other than carbon described later to the superlattice laminate 4.
  • the presence of Si as an impurity in the superlattice laminate 4 causes a leak, so the Si concentration in the superlattice laminate 4 is desirably 1.0 ⁇ 10 16 / cm 3 or less.
  • the superlattice laminate 4 may be included in the superlattice laminate 4 as long as the concentration does not adversely affect the breakdown voltage characteristics or an element that improves various characteristics such as the breakdown voltage characteristics.
  • both layers may be composed of a single composition or a plurality of compositions.
  • the part on the superlattice laminate 4 side and the part on the electron supply layer 6 side are the parts 5a and 5c, respectively. It is good also as the part 5b in between.
  • the epitaxial substrate 1 for an electronic device obtained as described above is suppressed in warpage and further excellent in longitudinal breakdown voltage characteristics.
  • this epitaxial substrate 1 for electronic devices for HEMT can be manufactured by forming the source electrode, the gate electrode, and the drain electrode on the electron supply layer 6 of the epitaxial substrate 1 for an electronic device.
  • the carbon concentration of the portion 5a on the superlattice laminate side 4 side of the channel layer 5 is preferably 1.0 ⁇ 10 17 / cm 3 or more and 1.0 ⁇ 10 19 / cm 3 or less. This is because the longitudinal breakdown voltage characteristics of the electronic device epitaxial substrate 1 can be further improved. In order to obtain this effect more, the carbon concentration of the portion 5a on the superlattice laminate side 4 side of the channel layer 5 should be 3.0 ⁇ 10 18 / cm 3 or more and 8.0 ⁇ 10 18 / cm 3 or less. Further preferred. This is because if the carbon concentration is within the above range, the longitudinal breakdown voltage of the epitaxial substrate 1 for electronic devices can be improved and the warpage is hardly deteriorated.
  • the carbon concentration of the portion 5a on the superlattice laminate side 4 side of the channel layer 5 exceeds 8.0 ⁇ 10 18 / cm 3 , the longitudinal breakdown voltage increases, but the oxygen concentration of the superlattice laminate 4 is reduced. In some cases, the effect of improving the warpage due to the occurrence of such a phenomenon is suppressed.
  • the amount of other impurities is not particularly limited, but it is preferable to suppress the incorporation of donor impurities (Si, O, Ge) having relatively shallow impurity levels, but to the extent that such donor levels can be compensated. If carbon contains carbon, a certain amount of contamination is allowed.
  • the impurity concentration shall measure the impurity concentration distribution of a depth direction, etching from the surface side using SIMS analysis.
  • the portion 5a on the superlattice laminate side 4 of the channel layer 5 is the portion 5a on the superlattice laminate 4 side of the channel layer 5 in terms of the concentration-converted peak value of the detected intensity of the impurity obtained by SIMS.
  • the carbon concentration rapidly increased to 1.0 ⁇ 10 17 / cm 3 or more.
  • the maximum value of the carbon concentration in the thickness direction is used as the carbon concentration in the portion 5a of the channel layer 5.
  • the carbon concentration is preferably low, and may be set to 1.0 ⁇ 10 15 / cm 3 or more and 4.0 ⁇ 10 16 / cm 3 or less. preferable. This is because this portion corresponds to a current conducting portion in the lateral direction of the electronic device, and therefore it is desirable that the amount of impurities that inhibit conductivity or cause current collapse is small.
  • the carbon concentration of the superlattice laminate 4 is preferably 5.0 ⁇ 10 18 / cm 3 or more in order to obtain a vertical breakdown voltage, but in order to prevent generation of pits due to excessive increase of impurities, 1 It is preferable to be less than 0.0 ⁇ 10 20 / cm 3 .
  • a mixed crystal is made of a group III nitride semiconductor material
  • the compositional difference is 0.5 or more. It is preferable that As for the upper limit of the composition difference, it is desirable that the composition difference is large.
  • the second layer having a small band gap should contain at least Al, and the composition of Al The difference is more preferably smaller than 1. This is because when at least Al is contained, carbon can be efficiently incorporated.
  • the number of superlattice pairs is preferably at least 40 pairs or more (the total number of layers of the first layer 4a and the second layer 4b is 80 layers or more) because variations in breakdown voltage can be reduced. Moreover, in order to suppress the curvature of the epitaxial substrate 1 for electronic devices, it is preferable that the number of superlattice pairs be 200 or less.
  • the thickness of the first layer 4a and the second layer 4b is about the de Broglie wavelength.
  • the thickness of the first layer 4a having a large band gap is preferably not less than a thickness at which tunnel current can be suppressed and not more than a thickness at which cracks do not occur.
  • the thickness is preferably set to 2 to 10 nm.
  • the thickness of the second layer 4b is appropriately set from the viewpoint of crack suppression and warpage control, but in order to effectively exhibit the strain buffering effect of the superlattice laminate structure and suppress the occurrence of cracks,
  • the thickness of the small layer is thicker than the layer with a large band gap and is preferably 40 nm or less. Further, it is not always necessary to laminate the superlattice laminate 4 with the same film thickness and the same composition.
  • the Si single crystal substrate 2 has a specific resistance of 1000 ⁇ ⁇ cm or more, and a group III from the initial growth layer 3 to a depth of 0.1 ⁇ m.
  • the maximum total concentration of atoms is 1 ⁇ 10 16 / cm 3 or less, and the total concentration of group III atoms at a depth of 0.3 ⁇ m from the initial growth layer 3 is 1 ⁇ 10 15 / cm 3 or less. It is preferable.
  • the impurity concentration is measured using SIMS analysis. In this case, the impurity concentration distribution in the depth direction is measured while etching from the back side (substrate side). At this time, it is desirable that the Al impurity concentration is smaller than the Ga impurity concentration. This is because Al has a lower activation energy than Ga and is more likely to generate p-type carriers.
  • the group III nitride semiconductor substrate shown in FIG. 2 shows an example of a typical embodiment, and the present invention is not limited to this embodiment.
  • an intermediate layer or other superlattice layer that does not adversely affect the effect of the present invention can be inserted between the layers, or the composition can be inclined.
  • the manufacturing method of the epitaxial substrate 1 for an electronic device according to the present invention in which the lateral direction is the current conduction direction includes a first step of forming an initial growth layer 3 on the Si single crystal substrate 2 and a superlattice stack on the initial growth layer 3. A second step of forming the body 4, a third step of forming the channel layer 5 on the superlattice laminate 4, and a fourth step of forming the electron supply layer 6 on the channel layer 5.
  • the first layer 4a and the second layer 4b are alternately epitaxially grown using at least a trimethylaluminum gas having an oxygen concentration of 34 ppm or less in the source gas container, so that the oxygen concentration of the superlattice laminate is increased. Is 5.0 ⁇ 10 16 / cm 3 or more and 2.0 ⁇ 10 17 / cm 3 or less.
  • the Si single crystal substrate 2 is placed in a MOCVD furnace.
  • the baking process of the MOCVD furnace is performed prior to the first step.
  • the baking process of the MOCVD furnace may be performed to the extent that it is normally performed, and is intended to eliminate oxygen in the furnace.
  • hydrogen is introduced into the MOCVD furnace and heat treatment is performed at about 800 to 1200 ° C. for 1 to 3 hours.
  • the Si single crystal substrate 2 is set in the MOCVD furnace, and the initial growth layer 3, the channel layer 5 and the electron supply layer 6 are epitaxially grown according to a conventional method for the first step, the third step and the fourth step. Form.
  • trimethylaluminum (TMA; Al (CH 3 ) 3 ) gas is used as a source gas. Is used at least.
  • source gases trimethylgallium (TMG; Ga (CH 3 ) 3 ) gas, trimethylindium (TMI; In (CH 3 ) 3 ) gas, triethylboron (TM) depending on the composition of the first layer 4a and the second layer 4b
  • TEB trimethylgallium
  • B CH 2 ) 3
  • ammonia may be appropriately used.
  • the Al composition in the first layer 4a and the second layer 4b can be controlled by controlling the mixing ratio of TMA, TMG, TMI, and TEB according to the growth stage of each layer.
  • the oxygen concentration in the source gas container is set as the source gas. It is important to use 34 ppm or less of trimethylaluminum gas (hereinafter, TMA gas).
  • the oxygen source of oxygen mixed in the superlattice laminate 4 is considered to be oxygen contained in the TMA gas and oxygen originating from the apparatus member of the MOCVD furnace.
  • the oxygen concentration mixed in the superlattice laminate 4 is dominated by oxygen contained in the TMA gas.
  • the oxygen concentration of the superlattice laminate 4 exceeds 2.0 ⁇ 10 17 / cm 3 .
  • the lower the oxygen concentration of the TMA gas the better.
  • a TMA gas having an oxygen concentration of 23 ppm or less more preferably a TMA gas having an oxygen concentration of 1 ppm or less, and ideally, a TMA gas having an oxygen concentration of 0 ppm is preferably used.
  • the oxygen in the superlattice laminate 4 includes oxygen derived from the apparatus members of the MOCVD furnace. Therefore, even if TMA gas having an oxygen concentration of 0 ppm in the source gas container is used, the superlattice laminate is used. The oxygen concentration of 4 cannot be 0.
  • the oxygen concentration of the superlattice laminate 4 can be sufficiently reduced to 2.0 ⁇ 10 17 / cm 3 or less.
  • the oxygen concentration in the source gas is originally low, and the oxygen in the superlattice laminate 4 due to the mixing of oxygen in the source gas. It was found that the effect on the concentration was small.
  • the oxygen concentration of the Al-containing layer such as AlN or AlGaN is higher than that of the epitaxial growth of the Al-free layer because Al is easier to take in oxygen than Ga and oxygen in the TMA gas. This is because it is included.
  • the TMG gas, ammonia, and the like in the source gas container contain almost no oxygen and are usually below the detection lower limit.
  • the oxygen concentration of the TMA gas can be confirmed by, for example, an inspection result table when the raw material gas container is delivered or by requesting an analysis from a gas company. Prior to forming the superlattice laminate 4 in the second step, it is preferable to confirm the oxygen concentration of the TMA gas.
  • the gas flow rate, gas pressure, epitaxial growth temperature, and the like of the source gas can be appropriately determined according to the composition, thickness, and the like of the first layer 4a and the second layer 4b.
  • gas pressure 5 to 30 kPa
  • epitaxial growth temperature 950 to 1050 ° C.
  • the gas flow rates of other source gases can also be determined as appropriate. What is necessary is just to determine suitably also about the V / III ratio of ammonia with respect to TMA gas and TMG gas.
  • the carbon concentration of the portion 5a of the channel layer 5 on the superlattice laminate 4 side is set to 1.0 ⁇ 10 17 / cm 3 or more and 1.0. It is preferable to set it as x10 ⁇ 19 > / cm ⁇ 3 > or less. In order to obtain this effect more, the oxygen concentration of the superlattice laminate 4 is set to 1.0 ⁇ 10 17 / cm 3 or less, and the carbon concentration of the portion 5a of the channel layer 5 on the superlattice laminate is 3.0 ⁇ 10 More preferably, it is 18 / cm 3 or more and 8.0 ⁇ 10 18 cm 3 or less.
  • the carbon concentration of the superlattice laminate 4 and the channel layer 5 can be controlled by the following several methods.
  • First method A carbon source gas containing carbon is separately added during the growth of the superlattice laminate 4 and the channel layer 5. Examples include methane, ethane, ethylene, acetylene, benzene, cyclopentane and the like.
  • Second method A methyl group, an ethyl group, or the like in the organic metal is mixed during the epitaxial growth of the superlattice laminate 4 and the channel layer 5.
  • the carbon concentration added during epitaxial growth can be adjusted by appropriately setting the growth temperature, growth pressure, growth rate, ammonia flow rate during growth, hydrogen flow rate, nitrogen flow rate, etc. It is.
  • TMA, TMG, NH 3 and carrier gas were flowed at a ratio of 1000, and the flow rate ratio of TMA and TMG was adjusted to form an Al 0.10 Ga 0.90 N layer having a thickness of 22 nm.
  • a 196 superlattice stack was formed.
  • the oxygen concentration of the TMA gas in the raw material gas was 23 ppm.
  • the carbon concentration of the superlattice laminate was adjusted by adjusting the temperature and pressure under the growth conditions shown in Table 1.
  • a GaN layer (thickness: 1.2 ⁇ m) as a channel layer was formed. At this time, the carbon concentration of the superlattice laminate was adjusted by adjusting the temperature and pressure.
  • the superlattice laminate side portion was subjected to the growth conditions shown in Table 1, and the remaining portion was set to a pressure of 100 kPa and a temperature of 1035 ° C.
  • an Al 0.10 Ga 0.90 N layer (thickness: 20 nm) as an electron supply layer was formed to produce an electronic device epitaxial substrate according to Invention Example 1. Note that the MOCVD method was used as the growth method of each layer, and nitrogen and hydrogen were used as the carrier gas.
  • Example of invention Example of invention except that a superlattice laminate is formed using a TMA source gas having an oxygen concentration of 60 ppm in the source gas container, and the growth conditions of the superlattice laminate and the channel layer are changed to the conditions shown in Table 1.
  • an electronic device epitaxial substrate according to Comparative Example 1 was produced.
  • Comparative Example 2 Example of invention except that a superlattice laminate is formed using a TMA source gas having an oxygen concentration of 130 ppm in the source gas container, and the growth conditions of the superlattice laminate and the channel layer are changed to the conditions shown in Table 1. In the same manner as in Example 1, an electronic device epitaxial substrate according to Comparative Example 2 was produced.
  • the shape of the warp was observed using a shape measuring apparatus (FT-900: manufactured by NIDEC), and the BOW value as the amount of warp was measured. .
  • Table 2 shows the results.
  • the BOW value is a reference plane as a virtual plane determined by the least square method, and is a height from the workpiece center to the reference plane and a measurement value other than the workpiece center.
  • the center measurement value is a value obtained by adding the absolute value to the height at which the absolute value is different from the center measurement value and adding the sign of the center measurement value. Note that the measurement is performed in an unforced state.
  • absolute values of BOW values were classified as follows and used as evaluation criteria. ⁇ : Less than 30 ⁇ m ⁇ : 30 ⁇ m or more to less than 40 ⁇ m ⁇ : Over 40 ⁇ m
  • FIG. 6 shows the relationship between the oxygen concentration of the superlattice laminate and the amount of warpage (BOW value) of the epitaxial substrate for electronic devices, obtained by Evaluation 1 and Evaluation 2. Further, FIG. 7 shows the relationship between the oxygen concentration of the superlattice laminate and the vertical breakdown voltage obtained by Evaluation 1 and Evaluation 3.
  • the oxygen concentration in the superlattice laminate is set to 5.0 ⁇ 10 16 / cm 3 or more and 2.0 ⁇ 10 17 / cm 3 or less.
  • the influence of oxygen contained in the TMA gas becomes dominant, and the oxygen concentration in the superlattice laminate is 2.0 ⁇ 10 17. / Cm 3 and over.
  • the oxygen concentration in the superlattice laminate is 2.0 ⁇ 10 17 / cm 3 or less
  • an epitaxial substrate for electronic devices in which warpage is suppressed can be obtained.
  • the epitaxial substrate for electronic devices in which the oxygen concentration in the superlattice laminate is 2.0 ⁇ 10 17 / cm 3 or less is also excellent in the longitudinal breakdown voltage characteristics.
  • Table 2 when the carbon concentration of the channel layer is 5.0 ⁇ 10 18 / cm 3 or more, an epitaxial substrate for electronic devices that is particularly excellent in the longitudinal breakdown voltage characteristic can be obtained.
  • the oxygen concentration in the superlattice laminate is more than 2.0 ⁇ 10 17 / cm 3 , the warping amount cannot satisfy the conditions of the present invention, and the longitudinal breakdown voltage characteristics cannot satisfy the conditions of the present invention. It was.
  • the hydrogen concentration in the superlattice laminate is in the range of 1.0 ⁇ 10 18 / cm 3 to 1.0 ⁇ 10 19 / cm 3. It was in.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

　反りを抑制した電子デバイス用エピタキシャル基板を提供する。　本発明に従う横方向を電流導通方向とする電子デバイス用エピタキシャル基板１は、Ｓｉ単結晶基板２と、Ｓｉ単結晶基板２上に形成された初期成長層３と、初期成長層３上に形成された超格子積層体４と、超格子積層体４上に形成されたチャネル層５と、チャネル層５上に形成された電子供給層６とを具え、超格子積層体４は、Ｂa1Ａｌb1Ｇａc1Ｉｎd1Ｎ（０≦ａ1＜１，０＜ｂ1≦１，０≦ｃ1＜１，０≦ｄ1＜１，ａ1＋ｂ1＋ｃ1＋ｄ1＝１）からなる第１層４ａおよび該第１層とはバンドギャップの異なるＢa2Ａｌb2Ｇａc2Ｉｎd2Ｎ（０≦ａ2≦１，０≦ｂ2≦１，０≦ｃ2≦１，０≦ｄ2≦１，ａ2＋ｂ2＋ｃ2＋ｄ2＝１）からなる第２層４ｂを交互に積層してなる超格子構造を有し、かつ、超格子積層体４の酸素濃度が５．０×１０16／ｃｍ3以上２．０×１０17／ｃｍ3以下であることを特徴とする。

Description

電子デバイス用エピタキシャル基板およびその製造方法
　本発明は、電子デバイス用エピタキシャル基板およびその製造方法に関する。本発明は特に、反りを抑制した、横方向を電流導通方向とする電子デバイス用エピタキシャル基板およびその製造方法に関する。
　近年、ＩＣ用デバイス等の高速化に伴い、高速の電界効果トランジスタ（ＦＥＴ：Field effect transistor）として、高電子移動度トランジスタ（ＨＥＭＴ：High electron mobility transistor）が広く用いられるようになっている。このような電界効果型のトランジスタは、例えば図１に模式的に示されるように、基板１０上にチャネル層２０および電子供給層３０を積層し、この電子供給層３０の表面にソース電極４１、ドレイン電極４２およびゲート電極４３を配設することにより形成される。デバイスの動作時には、ソース電極４１、電子供給層３０、チャネル層２０、電子供給層３０およびドレイン電極４２の順に電子が移動して、横方向を電流導通方向とし、この横方向の電子の移動は、ゲート電極４３に印加される電圧により制御される。ＨＥＭＴにおいて、バンドギャップの異なる電子供給層３０およびチャネル層２０の接合界面に生じる電子は、通常の半導体内と比較して高速で移動することができる。
　このように、横方向の電子の移動、すなわち電流は、ゲート電圧によって制御されるが、一般に、ゲート電圧をＯＦＦにしても電流が０になることはない。このゲート電圧ＯＦＦ時に流れる電流のことをリーク電流といい、リーク電流が増えると消費電力が増大し、その結果、発熱などの問題が生じることになる。このリーク電流は、一般に、横方向リーク電流と縦方向リーク電流とに分けられ、横方向リーク電流とは、電子供給層３０側表面に配置した２電極間（たとえば、ソース電極４１とドレイン電極４２間）に流れるリーク電流のことをいい、縦方向リーク電流とは、電子供給層３０側表面と基板１０側表面にそれぞれ配置した２電極間に流れるリーク電流のことをいう。
　ところで、ＨＥＭＴを高周波数で動作させる場合には、上記リーク電流を低減させた上で、かつ高周波信号印加時の損失を低減する必要がある。この損失は、基板またはその上のエピタキシャル層に電荷が存在する場合に、空乏層が効率的に広がらず、基板表面に配置した電極と容量性あるいは誘導性の相互作用を起こすことにより生じるものである。
　そこで、特許文献１は、Ｓｉ基板上にＡｌＮ材料からなる初期成長層と、超格子積層体と、主積層体とを順次積層してなる電子デバイス用エピタキシャル基板を開示する。特許文献１に記載された技術によると、超格子積層体および主積層体の超格子積層体側の部分の炭素濃度を、ともに１×１０18／ｃｍ3以上とすることで、横方向リーク電流の低減および横方向耐圧特性を良好に両立させ、かつ縦方向耐圧を向上させることが可能となる。
特開２０１０－２４５５０４号公報
　特許文献１に記載の電子デバイス用エピタキシャル基板は、超格子積層体および主積層体の超格子積層体側の部分の炭素濃度を制御することで、良好な縦方向耐圧特性が得られるが、電子デバイス用エピタキシャル基板の反りに対する要求が益々厳しくなっており、反り量については改善の余地があった。ここで、電子デバイス用エピタキシャル基板の反りが過大となると、デバイスプロセスの段階で、吸着不良や露光不良の原因となり得る。
　そこで本発明は、反りを抑制した電子デバイス用エピタキシャル基板を提供することを目的とする。
　本発明者らは、上記課題を解決するために、どのような場合に電子デバイス用エピタキシャル基板の反り量が大きくなるかの原因を鋭意検討したところ、反り量は、これまで着目されてこなかった超格子積層体中の酸素濃度に依存することを知見した。そこで、超格子積層体中の酸素濃度を所定の範囲に調整することにより、反り量を抑制できることを見出し、本発明を完成させるに至った。
　すなわち、本発明の要旨構成は以下のとおりである。
（１）Ｓｉ単結晶基板と、該Ｓｉ単結晶基板上に形成された初期成長層と、該初期成長層上に形成された超格子積層体と、該超格子積層体上に形成されたチャネル層と、該チャネル層上に形成された電子供給層とを具える横方向を電流導通方向とする電子デバイス用エピタキシャル基板であって、
　前記超格子積層体は、Ｂa1Ａｌb1Ｇａc1Ｉｎd1Ｎ（０≦ａ1＜１，０＜ｂ1≦１，０≦ｃ1＜１，０≦ｄ1＜１，ａ1＋ｂ1＋ｃ1＋ｄ1＝１）からなる第１層および該第１層とはバンドギャップの異なるＢa2Ａｌb2Ｇａc2Ｉｎd2Ｎ（０≦ａ2≦１，０≦ｂ2≦１，０≦ｃ2≦１，０≦ｄ2≦１，ａ2＋ｂ2＋ｃ2＋ｄ2＝１）からなる第２層を交互に積層してなる超格子構造を有し、かつ、前記超格子積層体の酸素濃度が５．０×１０16／ｃｍ3以上２．０×１０17／ｃｍ3以下であることを特徴とする電子デバイス用エピタキシャル基板。
　なお、「横方向を電流導通方向とする」とは、図１で示したように、ソース電極４１からドレイン電極４２へ、主に積層体の幅方向に電流が流れることを意味し、例えば半導体を一対の電極で挟んだ構造のように、主に縦方向すなわち積層体の厚さ方向に電流が流れるものとは異なることを意味する。
（２）前記チャネル層の前記超格子積層体側の炭素濃度が１．０×１０17／ｃｍ3以上１．０×１０19／ｃｍ3以下である上記（１）に記載の電子デバイス用エピタキシャル基板。
（３）前記超格子積層体の酸素濃度が１．０×１０17／ｃｍ3以下であり、前記チャネル層の前記超格子積層体側の炭素濃度が３．０×１０18／ｃｍ3以上８．０×１０18ｃｍ3以下である上記（１）に記載の電子デバイス用エピタキシャル基板。
（４）前記第１層は、ＡｌＮ（ａ1＝０，ｂ1＝１，ｃ1＝０，ｄ1＝０）からなり、前記第２層はＡｌb2Ｇａc2Ｎ（ａ2＝０，０＜ｂ2≦０．５，０．５≦ｃ2＜１，ｄ2＝０，ｂ2＋ｃ2＝１）からなる上記（１）～（３）のいずれかに記載の電子デバイス用エピタキシャル基板。
（５）前記初期成長層はＡｌＮ材料からなる上記（１）～（４）のいずれかに記載の電子デバイス用エピタキシャル基板。
（６）前記Ｓｉ単結晶基板は、比抵抗が１０００Ω・ｃｍ以上で、前記初期成長層から０．１μｍの深さまでのIII族原子の合計の最大濃度が１×１０16／ｃｍ3以下であり、かつ前記初期成長層から０．３μｍの深さの位置でのIII族原子の合計濃度が１×１０15／ｃｍ3以下である上記（１）～（５）のいずれかに記載の電子デバイス用エピタキシャル基板。
（７）Ｓｉ単結晶基板上に初期成長層を形成する第１工程と、
　前記初期成長層上に超格子積層体を形成する第２工程と、
　前記超格子積層体上にチャネル層を形成する第３工程と、
　前記チャネル層上に電子供給層を形成する第４工程と、を備える横方向を電流導通方向とする電子デバイス用エピタキシャル基板の製造方法であって、
　前記超格子積層体は、Ｂa1Ａｌb1Ｇａc1Ｉｎd1Ｎ（０≦ａ1＜１，０＜ｂ1≦１，０≦ｃ1＜１，０≦ｄ1＜１，ａ1＋ｂ1＋ｃ1＋ｄ1＝１）からなる第１層および該第１層とはバンドギャップの異なるＢa2Ａｌb2Ｇａc2Ｉｎd2Ｎ（０≦ａ2≦１，０≦ｂ2≦１，０≦ｃ2≦１，０≦ｄ2≦１，ａ2＋ｂ2＋ｃ2＋ｄ2＝１）からなる第２層をＭＯＣＶＤ法により交互に積層してなる超格子構造であり、
　前記第２工程では、原料ガス容器内において酸素濃度が３４ｐｐｍ以下のトリメチルアルミニウムガスを少なくとも用いて、前記超格子積層体の酸素濃度を５．０×１０16／ｃｍ3以上２．０×１０17／ｃｍ3以下とすることを特徴とする電子デバイス用エピタキシャル基板の製造方法。
（８）前記第３工程では、前記チャネル層の前記超格子積層体側の炭素濃度を１．０×１０17／ｃｍ3以上１．０×１０19／ｃｍ3以下とする上記（７）に記載の電子デバイス用エピタキシャル基板の製造方法。
（９）前記第２工程では、前記超格子積層体の酸素濃度を１．０×１０17／ｃｍ3以下とし、前記第３工程では、前記チャネル層の前記超格子積層体側の炭素濃度を３．０×１０18／ｃｍ3以上８．０×１０18ｃｍ3以下とする上記（７）に記載の電子デバイス用エピタキシャル基板の製造方法。
　本発明によれば、超格子積層体の酸素濃度を適切な範囲に調整にしたので、反りを抑制した電子デバイス用エピタキシャル基板およびその製造方法を提供することができる。
従来例の高電子移動度トランジスタを示す模式的断面図である。 本発明に従う電子デバイス用エピタキシャル基板の模式的断面図である。 実施例において、電子デバイス用エピタキシャル基板のＳＩＭＳ測定結果を示したグラフであり、（Ａ）は発明例３のグラフであり、（Ｂ）は比較例１のグラフである。 ＢＯＷ値を説明するための模式図である。 実施例において、電子デバイス用エピタキシャル基板の縦方向耐圧の測定結果を示したグラフであり、（Ａ）は発明例３のグラフであり、（Ｂ）は比較例１のグラフである。 実施例において、電子デバイス用エピタキシャル基板の超格子積層体における酸素濃度と、反り量（ＢＯＷ値）との関係を示したグラフである。 実施例において、電子デバイス用エピタキシャル基板の超格子積層体における酸素濃度と、縦方向耐圧との関係を示したグラフである。
　以下、本発明の電子デバイス用エピタキシャル基板の実施形態について、図２を参照しながら説明する。なお、図２では説明の便宜上、実際の厚さの割合とは異なり、各層の厚さを基板に対して誇張して示す。また、超格子積層体４の積層構造の一部を省略している。さらに、同一の構成要素には原則として同一の参照番号を付して、説明を省略する。また、本明細書において単に「ＢＡｌＧａＩｎＮ」と表記する場合は、III族元素（Ｂ，Ａｌ，Ｇａ，Ｉｎの合計）とＮとの化学組成比が１：１であり、III族元素Ｂ，Ａｌ，ＧａおよびＩｎの比率は不定の任意の化合物を意味するものとする。ＢおよびＩｎを組成に含まない場合、「ＡｌＧａＮ」と表記するが、この表記はＧａＮまたはＡｌＮであることを排除するものではない。各III族元素の組成比率を明示する場合に、Ｂx1Ａｌx2Ｇａx3Ｉｎx4Ｎ（ただし、０≦ｘ1≦１，０≦ｘ2≦１，０≦ｘ3≦１，０≦ｘ4≦１，ｘ1＋ｘ2＋ｘ3＋ｘ4＝１）と表記する。
　図２に示すように、本発明の電子デバイス用エピタキシャル基板１は、横方向を電流導通方向とする電子デバイス用エピタキシャル基板であって、Ｓｉ単結晶基板２と、Ｓｉ単結晶基板２上に形成された初期成長層３と、初期成長層３上に形成された超格子積層体４と、超格子積層体４上に形成されたチャネル層５と、チャネル層５上に形成された電子供給層６とを具える。超格子積層体４は、Ｂa1Ａｌb1Ｇａc1Ｉｎd1Ｎ（０≦ａ1＜１，０＜ｂ1≦１，０≦ｃ1＜１，０≦ｄ1＜１，ａ1＋ｂ1＋ｃ1＋ｄ1＝１）からなる第１層４ａおよび第１層４ａとはバンドギャップの異なるＢa2Ａｌb2Ｇａc2Ｉｎd2Ｎ（０≦ａ2≦１，０≦ｂ2≦１，０≦ｃ2≦１，０≦ｄ2≦１，ａ2＋ｂ2＋ｃ2＋ｄ2＝１）からなる第２層４ｂを交互に積層してなる超格子構造を有する。ここで、超格子積層体４の酸素濃度を５．０×１０16／ｃｍ3以上２．０×１０17／ｃｍ3以下とする。
　Ｓｉ単結晶基板２の面方位は特に指定されず、（１１１），（１００），（１１０）面等の任意の面方位を使用することができる。III族窒化物の（０００１）面を表面平坦性よく成長させるためには、（１１１）面を使用することが好ましい。また、Ｓｉ単結晶基板２は、ｐ型、ｎ型いずれの伝導型としてもよい。Ｓｉ単結晶基板２の導電性については、１００００Ω・ｃｍ以上の絶縁性の高い高比抵抗基板から、０．００１Ω・ｃｍ程度までの低比抵抗基板まで、用途に応じて適宜使用することができる。このＳｉ単結晶基板２の製法としては、ＣＺ法、ＦＺ法等各種方法を用いることができる。Ｓｉ単結晶基板２の基板表面に、Ｓｉ，ＳｉＣ等をエピタキシャル成長させてもよい。また、Ｓｉ単結晶基板２の基板表面に酸化膜・窒化膜・炭化膜からなる薄膜が形成されていてもよい。
　特に、高周波特性の優れた電子デバイス用エピタキシャル基板を作成するにあたり、Ｓｉ単結晶基板２の比抵抗は、１０００Ω・ｃｍ以上であることが好ましい。このような基板は、Ｓｉ結晶の高純度化が容易なＦＺ法により作製することができる。
　Ｓｉ単結晶基板２上の初期成長層３は、任意のIII族窒化物半導体層により形成することができる。初期成長層３をＡｌＮ材料で形成すると、Ｓｉ単結晶基板２との反応を抑制し、縦方向耐圧を向上することができるため好ましい。これは、初期成長層３を、Ｇａおよび／またはＩｎが含まれるIII族窒化物材料で形成した場合、Ｇａおよび／またはＩｎが基板のＳｉと反応して欠陥を発生させ、エピタキシャル層内に貫通欠陥を誘起することにより、縦方向耐圧が低下するためである。ただし、ここでいうＡｌＮ材料は、意図したもの意図しないものに関わらず、モル比で１％以下の微量不純物を含んでいてもよく、たとえば、上記ＧａおよびＩｎを始めとして、Ｓｉ，Ｈ，Ｏ，Ｃ，Ｂ，Ｍｇ，Ａｓ，Ｐなどの不純物を含んでもよい。
　初期成長層３上には、既述の第１層４ａおよび第２層４ｂを交互に積層してなる超格子積層体４が形成され、超格子積層体４の酸素濃度を５．０×１０16／ｃｍ3以上２．０×１０17／ｃｍ3以下とすることが本発明の特徴である。なお、交互に積層とは、第１層４ａおよび第２層４ｂを周期的に含むように積層することを意味し、第１層４ａおよび第２層４ｂ以外の層（たとえば組成遷移層）を含んでもよい。なお、初期成長層３と超格子積層体４との間に組成傾斜層などの異なる層をさらに具えてもよい。
　ここで、本明細書において、超格子積層体４の酸素濃度とは、ＳＩＭＳ（二次イオン質量分析計：Secondary Ion-microprobe Mass Spectrometer）により得られた不純物の検出強度のピーク値を濃度換算した値を意味し、第１層４ａおよび第２層４ｂを含む超格子積層体４全体の酸素濃度を意味する。ただし、超格子積層体４と初期成長層３との界面、および、超格子積層体４とチャネル層５との界面の影響を避けるため、超格子積層体４の全体の厚さの１／２の位置における酸素濃度を用いることとする。後述のチャネル層の炭素濃度を除き、特に断りのない限り、他の層の不純物濃度についても同様である。
　酸素濃度を上記範囲とする理由を説明する。本発明者らの検討によると、超格子積層体４内の酸素濃度が２．０×１０17／ｃｍ3以下であれば、反りを抑制した電子デバイス用エピタキシャル基板が得られることを知見した。超格子積層体４内の酸素濃度が２．０×１０17／ｃｍ3以下であることにより、上記効果が得られる理由が理論的に明らかになったわけではないが、本発明者らは以下のように考えている。
　すなわち、不純物としての酸素が超格子積層体４内に多く混入すると、超格子積層体４の応力緩和効果が減少してしまうために、電子デバイス用エピタキシャル基板１の反り量が大きくなる（すなわち、反りが悪化する）と考えられる。超格子積層体４内の酸素濃度を１．０×１０17／ｃｍ3以下とすると、反りの改善効果をさらに高めることができると考えられる。また、超格子積層体４内の酸素は、構造欠陥となり、貫通転位の原因となる。この貫通転位は縦方向耐圧特性の観点では電流が導通するパスとなり、耐圧の低下を引き起こす。酸素濃度が大きくなることにより、貫通転位の密度も大きくなり、縦方向耐圧特性が悪化するものと考えられる。さらに、超格子積層体４内において、酸素はドナーとして働くため、キャリアを供給して抵抗を低下させてしまう。そのため、超格子積層体４内の酸素濃度を２．０×１０17／ｃｍ3以下とすることで、縦方向耐圧特性を改善することもできる。
　なお、上記観点からすれば、超格子積層体４内の酸素濃度は、理想的にはゼロであることが好ましいが、電子デバイス用エピタキシャル基板１の生産性を考慮して、下限を５．０×１０16／ｃｍ3とする。また、超格子積層体４の第１層４ａと第２層４ｂとのいずれか一方または両方は、アンドープ層であることが好ましい。超格子積層体４には、酸素および後述の炭素以外の不純物を意図的に添加しないことが好ましい。特に、超格子積層体４における不純物としてＳｉが存在するとリークの要因となるため、超格子積層体４中のＳｉ濃度は１．０×１０16／ｃｍ3以下であることが望ましい。しかしながら、耐圧特性に悪影響を与えない濃度、もしくは耐圧特性などの諸特性を向上させる元素であれば、超格子積層体４に含まれていてもよい。
　超格子積層体４上には、Ｂa3Ａｌb3Ｇａc3Ｉｎd3Ｎ（０≦ａ3≦１，０≦ｂ3≦１，０≦ｃ3≦１，０≦ｄ3≦１，ａ3＋ｂ3＋ｃ3＋ｄ3＝１）からなるチャネル層５およびチャネル層５よりバンドギャップの大きな、Ｂa4Ａｌb4Ｇａc4Ｉｎd4Ｎ（０≦ａ4≦１，０≦ｂ4≦１，０≦ｃ4≦１，０≦ｄ4≦１，ａ4＋ｂ4＋ｃ4＋ｄ4＝１）からなる電子供給層６がこの順に形成される。この際、両層とも単一もしくは複数の組成から構成してもよい。例えば、チャネル層を複数の組成から構成する場合、図２に示すように、超格子積層体４側の部分および電子供給層６側の部分をそれぞれ部分５ａ，５ｃとして、部分５ａおよび部分５ｃの間の部分５ｂとしてもよい。特に、合金散乱をさけ、電流導通部分の比抵抗を下げるためには、チャネル層５の少なくとも電子供給層６と接する部分５ｃをＧａＮ（ａ3＝０，ｂ3＝０，ｃ3＝１，ｄ3＝０）とすることが好ましい。
　上記のようにして得られた電子デバイス用エピタキシャル基板１は、反りが抑制され、さらに縦方向耐圧特性にも優れたものとなる。なお、この電子デバイス用エピタキシャル基板１は、ＨＥＭＴに用いることが好ましい。図１を用いて既述したように、電子デバイス用エピタキシャル基板１の電子供給層６上にソース電極、ゲート電極およびドレイン電極を形成することにより、ＨＥＭＴを作製することができる。
　ここで、チャネル層５の超格子積層体側４側の部分５ａの炭素濃度を１．０×１０17／ｃｍ3以上１．０×１０19／ｃｍ3以下とすることが好ましい。電子デバイス用エピタキシャル基板１の縦方向耐圧特性をさらに向上させることができるためである。この効果をより得るためには、チャネル層５の超格子積層体側４側の部分５ａの炭素濃度を３．０×１０18／ｃｍ3以上８．０×１０18／ｃｍ3以下とすることがさらに好ましい。上記炭素濃度範囲であれば、電子デバイス用エピタキシャル基板１の縦方向耐圧を向上させることができるとともに、反りを悪化させにくいからである。一方、チャネル層５の超格子積層体側４側の部分５ａの炭素濃度が８．０×１０18／ｃｍ3を超えると、縦方向耐圧は高くなるものの、超格子積層体４の酸素濃度を低減したことによる反りの改善効果を抑制してしまう場合がある。その他の不純物量については、特に限定されるものではないが、比較的不純物準位の浅いドナー不純物（Ｓｉ，Ｏ，Ｇｅ）の混入は抑制することが好ましいものの、こうしたドナー準位を補償できる程度に炭素が含有されていれば、ある程度の混入は許容される。なお、不純物濃度は、ＳＩＭＳ分析を用いて、表面側からエッチングしながら、深さ方向の不純物濃度分布を測定するものとする。
　ここで、チャネル層５の超格子積層体側４の部分５ａとは、ＳＩＭＳにより得られた不純物の検出強度のピーク値を濃度換算した値において、チャネル層５の超格子積層体４側の部分５ａにおいて炭素濃度が１．０×１０17／ｃｍ3以上まで急上昇した領域である。なお、チャネル層５の部分５ａの炭素濃度としては、厚さ方向における炭素濃度の最大値を用いることとする。一方、チャネル層５の電子供給層６側の部分５ｃにおいては、炭素濃度は低いことが望ましく、１．０×１０15／ｃｍ3以上４．０×１０16／ｃｍ3以下に設定することが好ましい。この部分は、電子デバイスの横方向の電流導通部分に相当するため、導電性を阻害したり、電流コラプスを発生させたりする不純物は少ない方が望ましいためである。
　なお、超格子積層体４の炭素濃度は縦方向耐圧を得るため５．０×１０18／ｃｍ3以上とすることが好ましいが、不純物を増加させすぎることによるピットの発生を防止するため、１．０×１０20／ｃｍ3未満とすることが好ましい。
　また、超格子積層体４を構成する第１層４ａがＡｌＮ（ａ1＝０，ｂ1＝１，ｃ1＝０，ｄ1＝０）からなり、第２層４ｂがＡｌb2Ｇａc2Ｎ（ａ2＝０，０＜ｂ2≦０．５，０．５≦ｃ2＜１，ｄ2＝０，ｂ2＋ｃ2＝１）からなることが好ましい。第１層４ａと第２層４ｂのバンドギャップ差が縦方向耐圧を向上させるため、組成差をできるだけ大きくし、バンドギャップ差をできるだけ大きくとることが好ましいためである。III族窒化物半導体材料で混晶を作る場合、最もバンドギャップ差が大きいのは、ＡｌＮ（６．２ｅＶ）とＧａＮ（３．５ｅＶ）であるため、ＡｌＧａＮ材料で超格子構造をつくることが好ましい。組成差の下限については、０．５より小さくなると、Ｓｉ単結晶とIII族窒化物の格子定数差による応力緩和が不十分になり、クラックが発生しやすくなるため、組成差は０．５以上とすることが好ましい。また、組成差の上限については、組成差は大きいほうが望ましいが、ＡｌＧａＮ層自身の絶縁化が進み耐圧を向上させるため、バンドギャップの小さい第２層はＡｌが少なくとも含まれるようにし、Ａｌの組成差は１より小さくすることがより好ましい。Ａｌが少なくとも含まれるようにした場合、炭素を効率的に取り込むことができるからである。また、第１層４ａをＡｌＮ（ａ1＝０，ｂ1＝１，ｃ1＝０，ｄ1＝０）とし、第２層４ｂがＡｌb2Ｇａc2Ｎ（ａ2＝０，０＜ｂ2≦０．１，０．９≦ｃ2＜１，ｄ2＝０，ｂ2＋ｃ2＝１）とすることで、上記効果をより得ることができる。超格子のペア数は、少なくとも４０ペア以上（第１層４ａおよび第２層４ｂの合計層数が８０層以上）とすると、耐圧のばらつきを低減することができるため好ましい。また、電子デバイス用エピタキシャル基板１の反りを抑制するために、超格子のペア数を、２００ペア以下とすることが好ましい。
　なお、第１層４ａおよび第２層４ｂ層の厚みは、ド・ブロイ波長程度の厚みである。ただし、耐圧の向上という観点から考えると、バンドギャップの大きい第１層４ａの厚みは、トンネル電流が抑制できる程度の厚み以上でかつ、クラックの発生しない膜厚以下とすることが好ましい。たとえば、第１層４ａにＡｌＮを用いた場合には、２～１０ｎｍに設定することが好ましい。第２層４ｂの厚みに関しては、クラックの抑制・反りの制御の観点から適宜設定するが、超格子積層構造の歪緩衝効果を有効に発揮し、クラックの発生を抑制するために、バンドギャップの小さい層の厚みは、バンドギャップの大きい層よりも厚く、４０ｎｍ以下とするのが好ましい。また、超格子積層体４内で必ずしもすべて同じ膜厚、同じ組成で積層させる必要はない。
　また、高周波特性の優れた電子デバイス用エピタキシャル基板を作製する際には、Ｓｉ単結晶基板２が１０００Ω・ｃｍ以上の比抵抗を有し、初期成長層３から０．１μｍの深さまでのIII族原子の合計の最大濃度を１×１０16／ｃｍ3以下とし、かつ初期成長層３から０．３μｍの深さの位置でのIII族原子の合計濃度を１×１０15／ｃｍ3以下とすることが好ましい。高比抵抗の基板を使用することにより、空乏層を有効に広げることができ、基板表面に形成されるキャリアと、基板に存在する電荷の容量性あるいは誘導性の結合による電子デバイスの高周波動作時の損失を抑制できる。特に、Ｓｉ単結晶基板２の比抵抗値が５０００Ω・ｃｍ以上である場合が好ましく、高周波動作時の損失が飽和傾向となる。また、III族原子は、Ｓｉ単結晶基板２内でｐ型不純物として機能するため、上記の濃度範囲とすることにより、基板表面に形成される電極と、前記ｐ型不純物の容量性あるいは誘導性の結合による電子デバイスの高周波動作時の損失を抑制できる。なお、不純物濃度は、ＳＩＭＳ分析を用いて測定する。この場合、裏面側（基板側）からエッチングしながら、深さ方向の不純物濃度分布を測定する。この際、Ａｌの不純物濃度がＧａの不純物濃度より小さいことが望ましい。ＡｌはＧａよりも活性化エネルギーが小さく、よりｐ型キャリアを発生しやすいからである。
　なお、図２に示したIII族窒化物半導体基板は、代表的な実施形態の例を示したものであって、本発明はこの実施形態に限定されるものではない。たとえば、各層の間に本発明の効果に悪影響を与えない程度の中間層や他の超格子層を挿入したり、組成に傾斜をつけたりすることもできる。
　（III族窒化物半導体エピタキシャル基板の製造方法）
　次に、本発明に従う電子デバイス用エピタキシャル基板１の製造方法を説明する。
　本発明に従う横方向を電流導通方向とする電子デバイス用エピタキシャル基板１の製造方法は、Ｓｉ単結晶基板２上に初期成長層３を形成する第１工程と、初期成長層３上に超格子積層体４を形成する第２工程と、超格子積層体４上にチャネル層５を形成する第３工程と、チャネル層５上に電子供給層６を形成する第４工程と、を備える。この超格子積層体４は、Ｂa1Ａｌb1Ｇａc1Ｉｎd1Ｎ（０≦ａ1＜１，０＜ｂ1≦１，０≦ｃ1＜１，０≦ｄ1＜１，ａ1＋ｂ1＋ｃ1＋ｄ1＝１）からなる第１層４ａおよび該第１層４ａとはバンドギャップの異なるＢa2Ａｌb2Ｇａc2Ｉｎd2Ｎ（０≦ａ2≦１，０≦ｂ2≦１，０≦ｃ2≦１，０≦ｄ2≦１，ａ2＋ｂ2＋ｃ2＋ｄ2＝１）からなる第２層４ｂをＭＯＣＶＤ法により交互に積層してなる超格子構造である。ここで、第２工程では、原料ガス容器内において酸素濃度が３４ｐｐｍ以下のトリメチルアルミニウムガスを少なくとも用いて、第１層４ａおよび第２層４ｂを交互にエピタキシャル成長させ、前記超格子積層体の酸素濃度を５．０×１０16／ｃｍ3以上２．０×１０17／ｃｍ3以下とすることを特徴とする。
　第１工程を行うにあたり、Ｓｉ単結晶基板２をＭＯＣＶＤ炉内に設置する。ここで、第１工程に先立ち、ＭＯＣＶＤ炉のベーキング処理を行う。ＭＯＣＶＤ炉のベーキング処理は、通常行われる程度のベーキングを行えばよく、炉内の酸素の排除を目的とするものである。例えば、ＭＯＣＶＤ炉内に水素を導入して、８００～１２００℃程度で１～３時間加熱処理を行う。
　その後、ＭＯＣＶＤ炉内にＳｉ単結晶基板２を設置して、第１工程，第３工程および第４工程については常法に従い、初期成長層３，チャネル層５および電子供給層６をエピタキシャル成長させて形成する。
　ここで、第２工程において、第１層４ａおよび第２層４ｂを交互に積層して超格子積層体４を形成するにあたり、原料ガスとして、トリメチルアルミニウム（ＴＭＡ；Ａｌ（ＣＨ3）3）ガスを少なくとも用いる。原料ガスとして、第１層４ａおよび第２層４ｂの組成に応じて、トリメチルガリウム（ＴＭＧ；Ｇａ（ＣＨ3）3）ガス，トリメチルインジウム（ＴＭＩ；Ｉｎ（ＣＨ3）3）ガス，トリエチルボロン（ＴＥＢ；Ｂ（ＣＨ3ＣＨ2）3）ガスおよびアンモニアなどの原料ガスを適宜用いてもよい。第１層４ａおよび第２層４ｂ中のＡｌ組成の制御は、ＴＭＡと、ＴＭＧ，ＴＭＩおよびＴＥＢとの混合比を各層の成長段階に応じて制御することにより行うことができる。ここで、超格子積層体４の酸素濃度を５．０×１０16／ｃｍ3以上２．０×１０17／ｃｍ3以下とするためには、原料ガスとして、原料ガス容器中の酸素濃度が３４ｐｐｍ以下のトリメチルアルミニウムガス（以下、ＴＭＡガス）を用いることが肝要である。
　本発明者らの検討によると、超格子積層体４に混入される酸素の酸素源は、ＴＭＡガスに含まれる酸素およびＭＯＣＶＤ炉の装置部材起因の酸素であると考えている。本発明者らの詳細な検討によると、原料ガス容器中の酸素濃度が３４ｐｐｍ超のＴＭＡガスを用いると、超格子積層体４に混入される酸素濃度は、ＴＭＡガスに含まれる酸素が支配的となり、その結果、超格子積層体４の酸素濃度が２．０×１０17／ｃｍ3超となってしまうことが判明した。なお、超格子積層体４の酸素濃度を低減するためには、ＴＭＡガスの酸素濃度は少なければ少ないほど好ましい。そのため、酸素濃度が２３ｐｐｍ以下のＴＭＡガスを用いることが好ましく、酸素濃度が１ｐｐｍ以下のＴＭＡガスを用いることがより好ましく、理想的には酸素濃度が０ｐｐｍのＴＭＡガスを用いることが好ましい。しかしながら、上述のとおり、超格子積層体４の酸素には、ＭＯＣＶＤ炉の装置部材起因の酸素も含まれるため、原料ガス容器中の酸素濃度が０ｐｐｍのＴＭＡガスを用いたとしても超格子積層体４の酸素濃度を０とすることはできない。この点、少なくとも酸素濃度が３４ｐｐｍ以下のＴＭＡガスを用いることで、十分に超格子積層体４の酸素濃度を２．０×１０17／ｃｍ3以下とすることができる。なお、本発明者らの検討によると、ＴＭＡガス以外の原料ガスを用いるエピタキシャル成長では、原料ガス中の酸素濃度が元々低いうえ、原料ガス中の酸素が混入することによる超格子積層体４の酸素濃度への影響は小さいことが分かった。また、Ａｌを含まない層のエピタキシャル成長に比べて、ＡｌＮやＡｌＧａＮなどＡｌを含む層の方が酸素濃度が高くなるのは、Ｇａに比べてＡｌが酸素を取り込みやすいことと、ＴＭＡガス中に酸素が含まれることに起因するからである。なお、原料ガス容器中のＴＭＧガスやアンモニアなどには酸素がほとんど含まれず、通常、検出下限値以下である。
　なお、ＴＭＡガスの酸素濃度は、例えば原料ガス容器納入時の検査成績表やガス会社へ分析依頼することにより確認することができる。第２工程において超格子積層体４を形成するに先立ち、ＴＭＡガスの酸素濃度を確認することが好ましい。
　ここで、第２工程において、原料ガスのガス流量、ガス圧、エピタキシャル成長温度などは、第１層４ａおよび第２層４ｂの組成、厚みなどに応じて適宜定めることができる。限定を意図しないが、例えばガス圧：５～３０ｋＰａ、エピタキシャル成長温度：９５０～１０５０℃の範囲で適宜定めることができ、他の原料ガスのガス流量についても適宜定めることができる。ＴＭＡガスおよびＴＭＧガスに対するアンモニアのV／III比についても、適宜定めればよい。
　また、電子デバイス用エピタキシャル基板１の縦方向耐圧特性をさらに向上させるために、チャネル層５の超格子積層体４側の部分５ａの炭素濃度を１．０×１０17／ｃｍ3以上１．０×１０19／ｃｍ3以下とすることが好ましい。この効果をより得るためには、超格子積層体４の酸素濃度を１．０×１０17／ｃｍ3以下とし、チャネル層５の超格子積層体側の部分５ａの炭素濃度を３．０×１０18／ｃｍ3以上８．０×１０18ｃｍ3以下とすることがさらに好ましい。上記酸素濃度および炭素濃度範囲であれば、電子デバイス用エピタキシャル基板１の縦方向耐圧特性をさらに向上させることができるとともに、横方向耐圧を向上させることができ、横方向リーク電流を抑制することもできる。超格子積層体４およびチャネル層５の炭素濃度は、以下に示すいくつかの方法により制御することができる。
　第１の方法：炭素を含む炭素源ガスを、超格子積層体４およびチャネル層５の成長中に別途添加する。メタン，エタン，エチレン，アセチレン，ベンゼン，シクロペンタン等が例示される。
　第２の方法：有機金属中のメチル基，エチル基等を、超格子積層体４およびチャネル層５のエピタキシャル成長時に混入させる。有機金属の分解を抑えるように、成長温度，成長圧力，成長速度，成長時のアンモニア流量，水素流量，窒素流量等を適宜設定することにより、エピタキシャル成長時に添加される炭素濃度を調整することが可能である。
　以下、実施例を用いて本発明をさらに詳細に説明するが、本発明は以下の実施例に何ら限定されるものではない。
（発明例１）
　ＭＯＣＶＤ炉内に水素を導入して、８００～１２００℃程度で１～３時間加熱処理を行った後、６インチのｐ型Ｓｉ単結晶基板（面方位：（１１１）、ドーパント：Ｂ、比抵抗：０．０１Ω・ｃｍ、厚さ：６２５μｍ）を設置した。このＳｉ単結晶基板上に、初期成長層層としてのＡｌＮ層（厚さ：１００ｎｍ）を形成した。この初期成長層層上に、圧力１０ｋＰａ、温度１１５０℃にてＶ／ＩＩＩ流量比２０００にてＴＭＡ、ＮＨ3およびキャリアガスを流して厚さ５ｎｍのＡｌＮ層を形成し、さらに、Ｖ／ＩＩＩ流量比１０００にてＴＭＡ、ＴＭＧ、ＮＨ3およびキャリアガスを流し、ＴＭＡとＴＭＧの流量比を調整して厚さ２２ｎｍのＡｌ0.10Ｇａ0.90Ｎ層を形成し、これを交互に９８組繰り返して、合計１９６層の超格子積層体を形成した。ここで、原料ガス中のＴＭＡガスの酸素濃度は２３ｐｐｍであった。また、表１に記載の成長条件で温度と圧力を調整することにより、超格子積層体の炭素濃度を調整した。次いで、チャネル層としてのＧａＮ層（厚さ：１．２μｍ）を形成し、この際、温度と圧力を調整することにより、超格子積層体の炭素濃度を調整した。なお、チャネル層のうち、超格子積層体側の部分については、表１に記載の成長条件とし、残りの部分は、圧力１００ｋＰａ、温度１０３５℃とした。最後に、電子供給層としてのＡｌ0.10Ｇａ0.90Ｎ層（厚さ：２０ｎｍ）を形成して、発明例１に係る電子デバイス用エピタキシャル基板を作製した。なお、各層の成長方法としては、ＭＯＣＶＤ法を採用し、キャリアガスとしては、窒素、水素を用いた。
（発明例２）
　発明例１と同様にして発明例２に係る電子デバイス用エピタキシャル基板を作製した。
（発明例３～８）
　原料ガス容器内において酸素濃度１ｐｐｍ未満（検出限界以下）のＴＭＡ原料ガスを用いて超格子積層体を形成し、さらに、超格子積層体およびチャネル層の成長条件を表１に記載の条件に変更した以外は、発明例１と同様にして発明例３～８に係る電子デバイス用エピタキシャル基板を作製した。
　（比較例１）
　原料ガス容器内において酸素濃度６０ｐｐｍのＴＭＡ原料ガスを用いて超格子積層体を形成し、さらに、超格子積層体およびチャネル層の成長条件を表１に記載の条件に変更した以外は、発明例１と同様にして比較例１に係る電子デバイス用エピタキシャル基板を作製した。
　（比較例２）
　原料ガス容器内において酸素濃度１３０ｐｐｍのＴＭＡ原料ガスを用いて超格子積層体を形成し、さらに、超格子積層体およびチャネル層の成長条件を表１に記載の条件に変更した以外は、発明例１と同様にして比較例２に係る電子デバイス用エピタキシャル基板を作製した。
Figure JPOXMLDOC01-appb-T000001
（評価１：ＳＩＭＳ測定）
　発明例１～８および比較例１，２の電子デバイス用エピタキシャル基板について、ＳＩＭＳ装置（Ｃａｍｅｃａ社製、ＥＶＡＮＳ社に測定を委託）を用いて、超格子積層体内の酸素濃度および炭素濃度ならびにチャネル層内の炭素濃度のＳＩＭＳ測定を行った。ＳＩＭＳ測定にあたっては、イオン源としてＣｓ-を用い、イオンエネルギーは１４．５ｅＶとした。表２に結果を示す。さらに、代表例として、発明例３および比較例１の測定結果を図３（Ａ），（Ｂ）に示す。なお、エピタキシャル成長面側からエッチングを行い、電子供給層表面から測定を行っている。ただし、ＳＩＭＳ測定におけるエッチングレートのばらつきもあるため、表面側から酸素濃度が急激に上昇した位置を、チャネル層と超格子積層体との界面として決め、その界面を基準に各層の範囲を判断する（図３（Ａ），（Ｂ））。
（評価２：反りの測定）
　発明例１～８および比較例１，２の電子デバイス用エピタキシャル基板について、形状測定装置（ＦＴ－９００：ＮＩＤＥＣ製）を用いて、反りの形状を観察し、反り量としてのＢＯＷ値を測定した。表２に結果を示す。なお、ＢＯＷ値とは、図４に示すとおり、最小二乗法により定められた仮想平面としての基準面を設定し、ワーク中心から基準面までの高さと、ワーク中心以外の測定値であって、中心測定値と異符号かつ絶対値が最大となる高さとを、絶対値同士で和をとり、中心測定値の符号を付した値である。なお、非強制状態で測定は行われる。表２中、ＢＯＷ値の絶対値を以下のようにそれぞれ分類して、評価基準とした。
　◎：３０μｍ未満
　○：３０μｍ以上～４０μｍ未満
　×：４０μｍ超
（評価３：縦方向耐圧測定）
　発明例１～８および比較例１，２の電子デバイス用エピタキシャル基板について、リーク電流測定装置（Agilent Technologies社製、型番：82357A）を用いて、縦方向耐圧を評価した。縦方向耐圧の評価にあたっては、各電子デバイス用エピタキシャル基板の基板中央部を２０ｍｍ×３０ｍｍで切り出し、Ｔｉ／Ａｌ／Ｎｉ／Ａｕを電極材としたφ７６ｕｍパターン電極を作製した。作製した電極と基板裏側との間に電圧を掛け、４．３×１０-9Ａの電流が流れる値を縦方向耐圧とした（図５中の破線部）。切り出した基板中、任意の５点の測定を行いその平均値を縦方向耐圧として表２に示す。なお、縦方向耐圧値を以下のようにそれぞれ分類して、評価基準とした。
　◎：５８０Ｖ以上
　○：４５０Ｖ以上～５８０Ｖ未満
　×：４５０Ｖ未満
さらに、代表例として、発明例３および比較例１の測定結果の代表例を図５（Ａ），（Ｂ）に示す。
Figure JPOXMLDOC01-appb-T000002
　評価１および評価２により得られる、超格子積層体の酸素濃度と、電子デバイス用エピタキシャル基板の反り量（ＢＯＷ値）との関係を図６に示す。また、評価１および評価３により得られる、超格子積層体の酸素濃度と、縦方向耐圧との関係を図７に示す。
　これらの結果から、以下のことがわかった。
　まず、原料ガス容器中の酸素濃度が３４ｐｐｍ以下のＴＭＡガスを用いることにより、超格子積層体内の酸素濃度を、５．０×１０16／ｃｍ3以上２．０×１０17／ｃｍ3以下とすることができた。比較例１，２からわかるように、酸素濃度が３４ｐｐｍ超のＴＭＡガスを用いると、ＴＭＡガスに含まれる酸素の影響が支配的となり、超格子積層体内の酸素濃度は、２．０×１０17／ｃｍ3超となる。
　次に、図６からわかるように、超格子積層体内の酸素濃度が２．０×１０17／ｃｍ3以下であれば、反りを抑制した電子デバイス用エピタキシャル基板を得ることができる。さらに、図７からわかるように、超格子積層体内の酸素濃度が２．０×１０17／ｃｍ3以下である電子デバイス用エピタキシャル基板は、縦方向耐圧特性にも優れる。さらに、表２からわかるように、チャネル層の炭素濃度が５．０×１０18／ｃｍ3以上となると、縦方向耐圧特性に特に優れた電子デバイス用エピタキシャル基板を得ることができる。一方、超格子積層体内の酸素濃度が２．０×１０17／ｃｍ3超であると、反り量が本発明条件を満足できず、縦方向耐圧特性についても本発明条件を満足できないことがわかった。なお、発明例１～７および比較例１，２のいずれの場合も、超格子積層体中の水素濃度は１．０×１０18／ｃｍ3以上１．０×１０19／ｃｍ3以下の範囲内であった。
　本発明によれば、反りを抑制した電子デバイス用エピタキシャル基板およびその製造方法を提供することができる。
　１　　　電子デバイス用エピタキシャル基板
　２　　　Ｓｉ基板
　３　　　初期成長層
　４　　　超格子積層体
　４ａ　　第１層
　４ｂ　　第２層
　５　　　チャネル層
　６　　　電子供給層
　１０　　基板
　２０　　チャネル層
　３０　　電子供給層
　４１　　ソース電極
　４２　　ドレイン電極
　４３　　ゲート電極
　１００　電界効果型トランジスタ

Claims (9)

  1. 　Ｓｉ単結晶基板と、該Ｓｉ単結晶基板上に形成された初期成長層と、該初期成長層上に形成された超格子積層体と、該超格子積層体上に形成されたチャネル層と、該チャネル層上に形成された電子供給層とを具える横方向を電流導通方向とする電子デバイス用エピタキシャル基板であって、
    　前記超格子積層体は、Ｂa1Ａｌb1Ｇａc1Ｉｎd1Ｎ（０≦ａ1＜１，０＜ｂ1≦１，０≦ｃ1＜１，０≦ｄ1＜１，ａ1＋ｂ1＋ｃ1＋ｄ1＝１）からなる第１層および該第１層とはバンドギャップの異なるＢa2Ａｌb2Ｇａc2Ｉｎd2Ｎ（０≦ａ2≦１，０≦ｂ2≦１，０≦ｃ2≦１，０≦ｄ2≦１，ａ2＋ｂ2＋ｃ2＋ｄ2＝１）からなる第２層を交互に積層してなる超格子構造を有し、かつ、前記超格子積層体の酸素濃度が５．０×１０16／ｃｍ3以上２．０×１０17／ｃｍ3以下であることを特徴とする電子デバイス用エピタキシャル基板。
  2. 　前記チャネル層の前記超格子積層体側の炭素濃度が１．０×１０17／ｃｍ3以上１．０×１０19／ｃｍ3以下である請求項１に記載の電子デバイス用エピタキシャル基板。
  3. 　前記超格子積層体の酸素濃度が１．０×１０17／ｃｍ3以下であり、前記チャネル層の前記超格子積層体側の炭素濃度が３．０×１０18／ｃｍ3以上８．０×１０18ｃｍ3以下である請求項１に記載の電子デバイス用エピタキシャル基板。
  4. 　前記第１層は、ＡｌＮ（ａ1＝０，ｂ1＝１，ｃ1＝０，ｄ1＝０）からなり、前記第２層はＡｌb2Ｇａc2Ｎ（ａ2＝０，０≦ｂ2≦０．５，０．５≦ｃ2≦１，ｄ2＝０，ｂ2＋ｃ2＝１）からなる請求項１～３いずれか１項に記載の電子デバイス用エピタキシャル基板。
  5. 　前記初期成長層はＡｌＮ材料からなる請求項１～４いずれか１項に記載の電子デバイス用エピタキシャル基板。
  6. 　前記Ｓｉ単結晶基板は、比抵抗が１０００Ω・ｃｍ以上で、前記初期成長層から０．１μｍの深さまでのIII族原子の合計の最大濃度が１×１０16／ｃｍ3以下であり、かつ前記初期成長層から０．３μｍの深さの位置でのIII族原子の合計濃度が１×１０15／ｃｍ3以下である請求項１～５いずれか１項に記載の電子デバイス用エピタキシャル基板。
  7. 　Ｓｉ単結晶基板上に初期成長層を形成する第１工程と、
    　前記初期成長層上に超格子積層体を形成する第２工程と、
    　前記超格子積層体上にチャネル層を形成する第３工程と、
    　前記チャネル層上に電子供給層を形成する第４工程と、を備える横方向を電流導通方向とする電子デバイス用エピタキシャル基板の製造方法であって、
    　前記超格子積層体は、Ｂa1Ａｌb1Ｇａc1Ｉｎd1Ｎ（０≦ａ1＜１，０＜ｂ1≦１，０≦ｃ1＜１，０≦ｄ1＜１，ａ1＋ｂ1＋ｃ1＋ｄ1＝１）からなる第１層および該第１層とはバンドギャップの異なるＢa2Ａｌb2Ｇａc2Ｉｎd2Ｎ（０≦ａ2≦１，０≦ｂ2≦１，０≦ｃ2≦１，０≦ｄ2≦１，ａ2＋ｂ2＋ｃ2＋ｄ2＝１）からなる第２層をＭＯＣＶＤ法により交互に積層してなる超格子構造であり、
    　前記第２工程では、原料ガス容器内において酸素濃度が３４ｐｐｍ以下のトリメチルアルミニウムガスを少なくとも用いて、前記超格子積層体の酸素濃度を５．０×１０16／ｃｍ3以上２．０×１０17／ｃｍ3以下とすることを特徴とする電子デバイス用エピタキシャル基板の製造方法。
  8. 　前記第３工程では、前記チャネル層の前記超格子積層体側の炭素濃度を１．０×１０17／ｃｍ3以上１．０×１０19／ｃｍ3以下とする請求項７に記載の電子デバイス用エピタキシャル基板の製造方法。
  9. 　前記第２工程では、前記超格子積層体の酸素濃度を１．０×１０17／ｃｍ3以下とし、
    　前記第３工程では、前記チャネル層の前記超格子積層体側の炭素濃度を３．０×１０18／ｃｍ3以上８．０×１０18ｃｍ3以下とする請求項７に記載の電子デバイス用エピタキシャル基板の製造方法。
PCT/JP2014/004956 2013-09-27 2014-09-26 電子デバイス用エピタキシャル基板およびその製造方法 WO2015045412A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-202455 2013-09-27
JP2013202455A JP2015070085A (ja) 2013-09-27 2013-09-27 電子デバイス用エピタキシャル基板およびその製造方法

Publications (1)

Publication Number Publication Date
WO2015045412A1 true WO2015045412A1 (ja) 2015-04-02

Family

ID=52742580

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/004956 WO2015045412A1 (ja) 2013-09-27 2014-09-26 電子デバイス用エピタキシャル基板およびその製造方法

Country Status (2)

Country Link
JP (1) JP2015070085A (ja)
WO (1) WO2015045412A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6692334B2 (ja) * 2017-09-20 2020-05-13 株式会社東芝 半導体基板及び半導体装置
CN109830580B (zh) * 2019-01-29 2021-10-08 华灿光电（浙江）有限公司 氮化镓基发光二极管外延片及其制造方法
JP7385368B2 (ja) * 2019-04-26 2023-11-22 新電元工業株式会社 電流検出器及びパワーモジュール
JP6850383B2 (ja) * 2020-03-09 2021-03-31 株式会社東芝 半導体基板及び半導体装置
JP6784861B1 (ja) * 2020-03-18 2020-11-11 住友化学株式会社 窒化物半導体基板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003197540A (ja) * 2001-12-26 2003-07-11 Ngk Insulators Ltd Ｉｉｉ族窒化物膜の製造方法
JP2006513122A (ja) * 2002-12-27 2006-04-20 ゼネラル・エレクトリック・カンパニイ 窒化ガリウム結晶、ホモエピタキシャル窒化ガリウムを基材とするデバイス、及びその製造方法
JP2009519202A (ja) * 2005-12-12 2009-05-14 キーマ テクノロジーズ， インク． Ｉｉｉ族窒化物製品及び同製品の作製方法
JP2009120465A (ja) * 2007-10-24 2009-06-04 Sumitomo Electric Ind Ltd 半絶縁性窒化物半導体基板とその製造方法並びに窒化物半導体エピタキシャル基板及び電界効果トランジスタ
JP2010245504A (ja) * 2008-12-15 2010-10-28 Dowa Electronics Materials Co Ltd 電子デバイス用エピタキシャル基板およびその製造方法
JP2012033575A (ja) * 2010-07-28 2012-02-16 Sumitomo Electric Ind Ltd 半導体装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012009630A (ja) * 2010-06-24 2012-01-12 Panasonic Corp 窒化物半導体装置及び窒化物半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003197540A (ja) * 2001-12-26 2003-07-11 Ngk Insulators Ltd Ｉｉｉ族窒化物膜の製造方法
JP2006513122A (ja) * 2002-12-27 2006-04-20 ゼネラル・エレクトリック・カンパニイ 窒化ガリウム結晶、ホモエピタキシャル窒化ガリウムを基材とするデバイス、及びその製造方法
JP2009519202A (ja) * 2005-12-12 2009-05-14 キーマ テクノロジーズ， インク． Ｉｉｉ族窒化物製品及び同製品の作製方法
JP2009120465A (ja) * 2007-10-24 2009-06-04 Sumitomo Electric Ind Ltd 半絶縁性窒化物半導体基板とその製造方法並びに窒化物半導体エピタキシャル基板及び電界効果トランジスタ
JP2010245504A (ja) * 2008-12-15 2010-10-28 Dowa Electronics Materials Co Ltd 電子デバイス用エピタキシャル基板およびその製造方法
JP2012033575A (ja) * 2010-07-28 2012-02-16 Sumitomo Electric Ind Ltd 半導体装置

Also Published As

Publication number Publication date
JP2015070085A (ja) 2015-04-13

Similar Documents

Publication Publication Date Title
US8426893B2 (en) Epitaxial substrate for electronic device and method of producing the same
US8410472B2 (en) Epitaxial substrate for electronic device and method of producing the same
US10388517B2 (en) Epitaxial substrate for electronic device and method of producing the same
US20120223328A1 (en) Group iii nitride epitaxial laminate substrate
WO2013008461A1 (ja) Iii族窒化物エピタキシャル基板およびその製造方法
JP5787417B2 (ja) 窒化物半導体基板
JP5788296B2 (ja) 窒化物半導体基板及びその製造方法
WO2015045412A1 (ja) 電子デバイス用エピタキシャル基板およびその製造方法
US8946863B2 (en) Epitaxial substrate for electronic device comprising a high resistance single crystal substrate on a low resistance single crystal substrate, and method of manufacturing
JP5543866B2 (ja) Ｉｉｉ族窒化物エピタキシャル基板
JP5622499B2 (ja) 電子デバイス用エピタキシャル基板およびその製造方法
JP2013145782A (ja) ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
JP2015070091A (ja) Ｉｉｉ族窒化物半導体基板
JP2010183093A (ja) 電子デバイス用エピタキシャル基板およびその製造方法
JP2018137432A (ja) 窒化物半導体基板およびその製造方法
JP2015103665A (ja) 窒化物半導体エピタキシャルウエハおよび窒化物半導体
JP6404738B2 (ja) 電子デバイス用エピタキシャル基板および高電子移動度トランジスタならびにそれらの製造方法
CN210073765U (zh) 一种AlGaN双异质结高阻缓冲层外延结构
JP2011258782A (ja) 窒化物半導体基板

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14848992

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14848992

Country of ref document: EP

Kind code of ref document: A1