JP2015103665A - 窒化物半導体エピタキシャルウエハおよび窒化物半導体 - Google Patents
窒化物半導体エピタキシャルウエハおよび窒化物半導体 Download PDFInfo
- Publication number
- JP2015103665A JP2015103665A JP2013243168A JP2013243168A JP2015103665A JP 2015103665 A JP2015103665 A JP 2015103665A JP 2013243168 A JP2013243168 A JP 2013243168A JP 2013243168 A JP2013243168 A JP 2013243168A JP 2015103665 A JP2015103665 A JP 2015103665A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- nitride semiconductor
- substrate
- buffer layer
- epitaxial wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
【課題】超格子バッファ層における２次元電子ガスおよび２次元正孔ガスの発生を抑制する。【解決手段】基板(１)と、上記基板(１)上に形成されると共に、少なくともバッファ層,チャネル層(８)および電子供給層から成る窒化物半導体積層構造体とを備え、上記バッファ層は、上記基板(１)と上記チャネル層(８)との間に形成されるとともに、ＡlｘＩnｙＧa１-ｘ-ｙＡsｕＰｖＮ１-ｕ-ｖで表される第１層とＡlａＩnｂＧa１-ａ-ｂＡsｃＰｄＮ１-ｃ-ｄで表される第２層との積層体が、複数回繰り返して形成された超格子バッファ層(７)を含んでおり、上記第１層のバンドギャップエネルギーは、上記第２層のバンドギャップエネルギーよりも大きく、上記第１層における１層当たりの厚みが０.５ｎｍ以上且つ１０.０ｎｍ以下である。【選択図】図１
Description
この発明は、窒化物半導体エピタキシャルウエハ、および、窒化物半導体に関する。詳しくは、窒化物半導体デバイスの寿命を改善するためのバッファ層の構造に関するものである。
窒化物半導体を用いた電子デバイスとしては、一般的にＡlＧaＮとＧaＮとからなるヘテロ接合を用いた構造が使用されている。
具体的な構造としては、サファイアやＳi等の基板の上に形成された窒化物半導体からなるバッファ層、上記バッファ層上に形成された一般的にはＧaＮからなるチャネル層、上記ＧaＮチャネル層上に形成されたＡlＧaＮからなる障壁層、上記ＡlＧaＮ障壁層と上記ＧaＮチャネル層との界面に形成された２次元電子ガス領域とオーミック接触を形成するソース電極およびドレイン電極、上記ソース電極と上記ドレイン電極との間に形成されたゲート電極からなっている。
サファイア基板やＳiＣ基板上に窒化物半導体を形成する場合には、あまり大きな問題とはならないが、熱膨張係数が窒化物半導体よりも小さいＳi基板を用いた場合には、窒化物半導体層の成長後に下に凸の形状に反ってしまい、更には結晶そのものに応力によりクラックが形成される。そのために、電子デバイスの形成に適さない。
Ｓi基板と窒化物半導体との熱膨張係数差を緩和する方法として、特開２００３‐５９９４８号公報(特許文献１)に開示された「半導体装置」、および、特開２００５‐８５８５２号公報(特許文献２)に開示された「半導体電子デバイス」がある。
上記特許文献１に開示された「半導体装置」では、シリコン基板上に、ＡlｘＧa１-ｘＮ（０＜ｘ≦１)から成る第１の層と、ＡlｙＧa１-ｙＮ(ｙ＜ｘ、０≦ｙ＜１)から成る第２の層とを、交互に２０回繰り返し積層されたバッファ層が形成されており、バッファ層上にＧaＮ電子走行層とＡl０.２Ｇa０.８Ｎスペーサ層とｎ形Ａl０.２Ｇa０.８Ｎ電子供給層とを有するＨＥＭＴ(High Electron Mobility Transistor：高電子移動度トランジスタ)素子半導体領域が形成されている。こうして、上記バッファ層を上記第１の層と上記第２の層との積層構造にすることによって、基板の結晶方位を良好に引き継ぐことができ、上記バッファ層の一方の主面に、上記ＨＥＭＴ素子半導体領域を、結晶方位を揃えて形成するようにしている。
また、上記特許文献２に開示された「半導体電子デバイス」では、シリコン基板上に形成されたＧaＮ介在層の上に、バッファ層，ＧaＮ電子走行層，ＡlＧaＮ電子供給層およびＧaＮコンタクト層が順次積層されている。ここで、上記バッファ層は、ＧaＮから成る単一または複数の第１の層と、ＡlＧaＮから成る単一または複数の第２の層とが、この順で交互に積層されて構成されている。このように、上記バッファ層として材質が異なる第１の層と第２の層とを挿入することによって、下側から伝播する転位欠陥の方向を曲げて成長方向への伝播を抑止するようにしている。
しかしながら、上記従来の特許文献１に開示された半導体装置および特許文献２に開示された半導体電子デバイスにおいては、以下のような問題がある。
ここで、上記特許文献１および特許文献２の上記バッファ層である窒化物半導体のＡlＧaＮ超格子バッファ層において、２次元電子ガス生成のメカニズムを図１０に示す。図１０において、応力が緩和されて略バルクの格子定数を有するＧaＮ層の上に、応力緩和が起こらない薄さの格子定数が小さいＡlＧaＮ層が形成されている。この場合には、ＧaＮ層とＡlＧaＮ層との自発分極Ｐspの差と、ＧaＮ層上のＡlＧaＮ層が面内で歪む(＋σ)こととにより、ピエゾ分極Ｐpeが発生する。その結果、界面に２次元電子ガス(２ＤＥＧ：２‐dimensional electron gas)が形成される。
同じ原理によって、図１１に示すように、応力が緩和したＡlＧaＮ層の上に形成されたＧaＮ層は、ＡlＧaＮ層よりも格子定数が大きいため、図１０の場合とは逆に歪む(−σ)ことになり、界面に２次元正孔ガス(２ＤＨＧ：２‐dimensional hole gas)が形成されることになる。
このようにして電子デバイスのＡlＧaＮ超格子バッファ層中に発生した２次元電子ガスおよび２次元正孔ガスはリーク電流の原因となり、デバイス特性の低下を引き起こすという問題がある。
そこで、この発明の課題は、異なる組成の窒化物系III‐Ｖ族化合物半導体層を繰り返し交互に積層してなる超格子バッファ層における２次元電子ガスおよび２次元正孔ガスの発生を抑制できる窒化物半導体エピタキシャルウエハ、および、窒化物半導体を提供することにある。
上記課題を解決するため、この発明の窒化物半導体エピタキシャルウエハは、
基板と、
上記基板上に形成されると共に、少なくともバッファ層,チャネル層および電子供給層から成る窒化物半導体積層構造体と
を備え、
上記バッファ層は、
上記基板と上記チャネル層との間に形成されると共に、
組成式が、ＡlｘＩnｙＧa１-ｘ-ｙＡsｕＰｖＮ１-ｕ-ｖ（０≦ｘ≦１,０≦ｙ≦１,ｘ＋ｙ≦１,０≦ｕ＜１,０≦ｖ＜１,ｕ＋ｖ＜１)で表される第１層と、組成式が、ＡlａＩnｂＧa１-ａ-ｂＡsｃＰｄＮ１-ｃ-ｄ（０≦ａ≦１,０≦ｂ≦１,ａ＋ｂ≦１,０≦ｃ＜１,０≦ｄ＜１,ｃ＋ｄ＜１）で表される第２層との積層体が、複数回繰り返して形成された超格子バッファ層を含んでおり、
上記第１層のバンドギャップエネルギーは、上記第２層のバンドギャップエネルギーよりも大きく、
上記第１層における１層当たりの厚みが０.５ｎｍ以上且つ１０.０ｎｍ以下である
ことを特徴としている。
基板と、
上記基板上に形成されると共に、少なくともバッファ層,チャネル層および電子供給層から成る窒化物半導体積層構造体と
を備え、
上記バッファ層は、
上記基板と上記チャネル層との間に形成されると共に、
組成式が、ＡlｘＩnｙＧa１-ｘ-ｙＡsｕＰｖＮ１-ｕ-ｖ（０≦ｘ≦１,０≦ｙ≦１,ｘ＋ｙ≦１,０≦ｕ＜１,０≦ｖ＜１,ｕ＋ｖ＜１)で表される第１層と、組成式が、ＡlａＩnｂＧa１-ａ-ｂＡsｃＰｄＮ１-ｃ-ｄ（０≦ａ≦１,０≦ｂ≦１,ａ＋ｂ≦１,０≦ｃ＜１,０≦ｄ＜１,ｃ＋ｄ＜１）で表される第２層との積層体が、複数回繰り返して形成された超格子バッファ層を含んでおり、
上記第１層のバンドギャップエネルギーは、上記第２層のバンドギャップエネルギーよりも大きく、
上記第１層における１層当たりの厚みが０.５ｎｍ以上且つ１０.０ｎｍ以下である
ことを特徴としている。
また、一実施の形態の窒化物半導体エピタキシャルウエハでは、
上記バッファ層は、上記基板と上記超格子バッファ層との間に形成されると共に、Ａl組成を上記基板側から段階的に減少させた複数のＡlＧaＮ層から成る組成傾斜バッファ層を含んでいる。
上記バッファ層は、上記基板と上記超格子バッファ層との間に形成されると共に、Ａl組成を上記基板側から段階的に減少させた複数のＡlＧaＮ層から成る組成傾斜バッファ層を含んでいる。
また、一実施の形態の窒化物半導体エピタキシャルウエハでは、
上記組成傾斜バッファ層の直下に下地層が形成されており、
上記組成傾斜バッファ層における上記チャネル層に最も近い上記ＡlＧaＮ層と上記チャネル層とのＡl組成差が、上記下地層に最も近い上記ＡlＧaＮ層と上記下地層とのＡl組成差よりも小さい。
上記組成傾斜バッファ層の直下に下地層が形成されており、
上記組成傾斜バッファ層における上記チャネル層に最も近い上記ＡlＧaＮ層と上記チャネル層とのＡl組成差が、上記下地層に最も近い上記ＡlＧaＮ層と上記下地層とのＡl組成差よりも小さい。
また、一実施の形態の窒化物半導体エピタキシャルウエハでは、
上記超格子バッファ層は、上記第１層における１層当たりの厚みが０.５ｎｍ以上且つ５.０ｎｍ以下である。
上記超格子バッファ層は、上記第１層における１層当たりの厚みが０.５ｎｍ以上且つ５.０ｎｍ以下である。
また、この発明の窒化物半導体は、
基板と、
上記基板上に形成されると共に、少なくともバッファ層,チャネル層および電子供給層から成る窒化物半導体積層構造体と
を備え、
上記バッファ層は、
上記基板と上記チャネル層との間に形成されると共に、
組成式が、ＡlｘＩnｙＧa１-ｘ-ｙＡsｕＰｖＮ１-ｕ-ｖ（０≦ｘ≦１,０≦ｙ≦１,ｘ＋ｙ≦１,０≦ｕ＜１,０≦ｖ＜１,ｕ＋ｖ＜１)で表される第１層と、組成式が、ＡlａＩnｂＧa１-ａ-ｂＡsｃＰｄＮ１-ｃ-ｄ（０≦ａ≦１,０≦ｂ≦１,ａ＋ｂ≦１,０≦ｃ＜１,０≦ｄ＜１,ｃ＋ｄ＜１）で表される第２層との積層体が、複数回繰り返して形成された超格子バッファ層を含んでおり、
上記第１層のバンドギャップエネルギーは、上記第２層のバンドギャップエネルギーよりも大きく、
上記第１層における１層当たりの厚みが０.５ｎｍ以上且つ１０.０ｎｍ以下である
ことを特徴としている。
基板と、
上記基板上に形成されると共に、少なくともバッファ層,チャネル層および電子供給層から成る窒化物半導体積層構造体と
を備え、
上記バッファ層は、
上記基板と上記チャネル層との間に形成されると共に、
組成式が、ＡlｘＩnｙＧa１-ｘ-ｙＡsｕＰｖＮ１-ｕ-ｖ（０≦ｘ≦１,０≦ｙ≦１,ｘ＋ｙ≦１,０≦ｕ＜１,０≦ｖ＜１,ｕ＋ｖ＜１)で表される第１層と、組成式が、ＡlａＩnｂＧa１-ａ-ｂＡsｃＰｄＮ１-ｃ-ｄ（０≦ａ≦１,０≦ｂ≦１,ａ＋ｂ≦１,０≦ｃ＜１,０≦ｄ＜１,ｃ＋ｄ＜１）で表される第２層との積層体が、複数回繰り返して形成された超格子バッファ層を含んでおり、
上記第１層のバンドギャップエネルギーは、上記第２層のバンドギャップエネルギーよりも大きく、
上記第１層における１層当たりの厚みが０.５ｎｍ以上且つ１０.０ｎｍ以下である
ことを特徴としている。
以上より明らかなように、この発明の窒化物半導体エピタキシャルウエハおよび窒化物半導体は、基板とチャネル層との間に形成されるバッファ層を構成する超格子バッファ層において、バンドギャップエネルギーが大きい上記第１層における１層当たりの厚みを１０.０ｎｍ以下にしている。したがって、２次元電子ガスおよび２次元正孔ガスの発生を抑制して、リーク電流の低下を図ることができる。また、上記第１層における１層当たりの厚みを０.５ｎｍ以上にしている。したがって、トンネル現象によるリーク電流の発生を防止することができる。
すなわち、この発明によれば、リーク電流の低下を図って、デバイス特性の向上を図ることができる。
以下、この発明を図示の実施の形態により詳細に説明する。
・第１実施の形態
図１は、本実施の形態の窒化物半導体エピタキシャルウエハにおける断面図である。図１において、基板として、ＣＺ法(チョクラルスキー法)によって成長された抵抗率が０.０１Ω・ｃｍのＢ(ボロン)ドープＳi基板１を用いる。このＳi基板１上に、上記下地層の一例であるＡlＮから成る厚さが１００ｎｍのＡlＮ初期成長層２が形成され、ＡlＮ初期成長層２上に、組成傾斜バッファ層３と超格子バッファ層７とがこの順序で形成されている。
図１は、本実施の形態の窒化物半導体エピタキシャルウエハにおける断面図である。図１において、基板として、ＣＺ法(チョクラルスキー法)によって成長された抵抗率が０.０１Ω・ｃｍのＢ(ボロン)ドープＳi基板１を用いる。このＳi基板１上に、上記下地層の一例であるＡlＮから成る厚さが１００ｎｍのＡlＮ初期成長層２が形成され、ＡlＮ初期成長層２上に、組成傾斜バッファ層３と超格子バッファ層７とがこの順序で形成されている。
ここで、上記組成傾斜バッファ層３は、厚さが２００ｎｍのＡl０.７Ｇa０.３Ｎ層４と、厚さが４００ｎｍのＡl０.４Ｇa０.６Ｎ層５と、厚さが４００ｎｍのＡl０.１Ｇa０.９Ｎ層６とが、ＡlＮ初期成長層２側から順次積層されて形成されている。また、超格子バッファ層７は、厚さが３ｎｍのＡlＮ層と厚さが３０ｎｍのＡl０.１Ｇa０.９Ｎ層との積層体が、複数回繰り返し成長されて形成されている。
そして、上記超格子バッファ層７上に、ＧaＮから成る厚さが１μｍのＧaＮチャネル層８、厚さが１ｎｍの特性改善層としてのＡlＮ中間層９、厚さが２０ｎｍのＡl０.２Ｇa０.８Ｎ障壁層１０、厚さが１ｎｍのＧaＮキャップ層１１が形成される。こうして、窒化物半導体エピタキシャルウエハが形成されている。ここで、ＡlＮ中間層９,ＡlＧaＮ障壁層１０およびＧaＮキャップ層１１で、上記電子供給層を構成している。
尚、上記各層の膜厚および組成は、本実施の形態の数値に限定されるわけではなく、ウエハの反り調整等に応じて変化させることが可能である。
各層の成長は、一例であるが、以下のような成長方法で行われる。
上記ＡlＮ初期成長層２の成長に先立って、Ｓi基板１表面の酸化膜をフッ酸系のエッチャントで除去した後、有機金属気相成長(ＭＯＣＶＤ)装置にＳi基板１をセットする。そして、Ｓi基板１の温度を１１００℃に設定し、チャンバー圧力１３.３kＰaで基板表面のクリーニングを行なう。
次に、基板温度およびチャンバー圧力を一定とし、アンモニアＮＨ３(１２.５slm)を流すことでＳi基板１表面の窒化を行なう。引き続き、ＡlＮを、２００ｎｍ(ＴＭＡ(トリメチルアルミニウム)流量＝１１７μmol/min,ＮＨ３流量＝１２.５slm)成長してＡlＮ初期成長層２を形成する。次に、基板温度１１５０℃で、Ａl０.７Ｇa０.３Ｎ層４を、４００ｎｍ(ＴＭＧ(トリメチルガリウム)流量＝５７μmol/min，ＴＭＡ流量＝９７μmol/min，ＮＨ３流量＝１２.５slm)成長する。次に、Ａl０.４Ｇa０.６Ｎ層５を、４００ｎｍ(ＴＭＧ流量＝９９μmol/min，ＴＭＡ流量＝５５μmol/min，ＮＨ３流量＝１２.５slm)成長する。次に、Ａl０.１Ｇa０.９Ｎ層６を、４００nm(ＴＭＧ流量＝１３７μmol/min,ＴＭＡ流量＝１８μmol/min,ＮＨ３流量＝１２.５slm)成長する。こうして、Ａl０.７Ｇa０.３Ｎ層４とＡl０.４Ｇa０.６Ｎ層５とＡl０.１Ｇa０.９Ｎ層６とでなる組成傾斜バッファ層３を形成する。
その後、上記ＡlＮ(３ｎｍ)/Ａl０.１Ｇa０.９Ｎ(３０ｎｍ)を複数回繰り返し成長することにより、超格子バッファ層７を成長する。引き続き、ＧaＮチャネル層８を、１μｍ(ＴＭＧ流量＝５０μmol,ＮＨ３流量＝１２.５slm)成長する。さらに、ＡlＮ中間(特性改善)層９(１ｎｍ)/Ａl０.２Ｇa０.８Ｎ障壁層１０(２０ｎｍ)/ＧaＮキャップ層１１(１ｎｍ)からなる電子供給層を成長する。
尚、本実施の形態における各構成要素は、以下に説明する他の実施の形態における構成要素と、適合できる範囲で適宜組み合わせることが可能である。
以下、詳細な説明は省略するが、上述のようにしてＳi基板１上に形成された窒化物半導体層に対して、求める電子デバイスに応じた加工を施して上記電子デバイスが形成される。
例えば、上記電子デバイスとして上記ＨＥＭＴを形成する場合には、上記電子供給層とＧaＮチャネル層８との界面に形成される２次元電子ガスの層とオーミック接触を形成するソース電極(図示せず)およびドレイン電極(図示せず)が形成され、上記ソース電極と上記ドレイン電極との間にゲート電極(図示せず)が形成される。
上述したように、本実施の形態の窒化物半導体エピタキシャルウエハにおいては、ＧaＮチャネル層８の下側に形成されるバッファ層として、Ａl組成がＳi基板１側から順次減少する組成傾斜バッファ層３と、組成の異なる２つのＡlＧaＮ層が繰り返し交互に積層しなる超格子バッファ層７とが、形成されている。
したがって、上記Ｓi基板１と窒化物半導体との熱膨張係数差を緩和して、窒化物半導体層の成長後に、窒化物半導体エピタキシャルウエハが下に凸の形状に反ることを防止することができる。
その際に、上記組成傾斜バッファ層３におけるチャネル層８に最も近いＡlＧaＮ層６とチャネル層８とのＡl組成差を、初期成長層２に最も近いＡlＧaＮ層４と初期成長層２とのＡl組成差よりも小さく設定している。したがって、Ｓi基板１とＧaＮチャネル層８との熱膨張係数差によって生ずる歪みを、組成傾斜バッファ層３の構造における格子定数差による歪を利用して、チャネル層８に最も近いＡlＧaＮ層６とチャネル層８との格子定数を近づけることによって、抑制することができるのである。
また、図３は、上記超格子バッファ層を構成する異なる組成の２つの窒化物系III‐Ｖ族化合物半導体のうち、バンドギャップエネルギーの大きい方の第１層の厚さが１０.０ｎｍを超える場合におけるバンド図のシミュレート結果を示す。図３において、水平線状のフェルミ準位ＥＦの上側にあって鋸の歯の形状を有する曲線は、伝導帯のエネルギー準位ＥＣを示す。また、フェルミ準位ＥＦの下側にあって鋸の歯の形状を有する曲線は、価電子帯のエネルギー準位ＥＶを示す。また、図３中、右側が基板側である。
図１０に示す２次元電子ガス発生のメカニズムおよび図１１に示す２次元正孔ガス発生のメカニズムにおいて、ＡlＧaＮ層を上記第１層とする一方、ＧaＮ層を上記第２層とすることによって、バンド図は、図３に示すようになる。図３において、伝導帯のエネルギー準位ＥＣと価電子帯のエネルギー準位ＥＶとの差であるバンドギャップＥｇが第２層(Ｂ)よりも大きい第１層(Ａ)と、上記第２層(Ｂ)とが交互に配置されている。そして、各第１層(Ａ)の前端部(第２層(Ｂ)の後端部)において、フェルミ準位ＥＦが伝導帯のエネルギー準位ＥＣよりも上側(高エネルギー側)になることによって、２次元電子ガスが生ずる。また、各第１層(Ａ)の後端部（第２層(Ｂ)の前端部)において、フェルミ準位ＥＦが価電子帯のエネルギー準位ＥＶよりも下側(低エネルギー側)になることによって、２次元正孔ガスが生ずる。上述のような２次元電子ガスおよび２次元正孔ガスの発生は、リーク電流の原因となり、デバイス特性の低下を引き起こす。
また、上記超格子バッファ層を構成する上記第１層(Ａ)の厚さが０.５ｎｍよりも薄い場合には、トンネル現象によってリーク電流の原因となる。
図２は、上記超格子バッファ層を構成する異なる組成の２つの窒化物系III‐Ｖ族化合物半導体のうち、バンドギャップエネルギーの大きい方の第１層の厚さが０.５ｎｍ以上且つ５.０ｎｍ以下である場合におけるバンド図のシミュレート結果を示す。この場合には、上記第１層(Ａ)の厚さが薄くなることによって、例えば自発分極Ｐspや歪みσによるピエゾ分極Ｐpe等によりエネルギーの準位が変化する。その結果、各第１層(Ａ)の前端部(第２層(Ｂ)の後端部)において、伝導帯のエネルギー準位ＥＣが図３の場合よりも高められ、フェルミ準位ＥＦが伝導帯のエネルギー準位ＥＣよりも上側(高エネルギー側)になることはなく、２次元電子ガスの発生が抑制される。一方、各第１層(Ａ)の後端部(第２層（Ｂ)の前端部)において、価電子帯のエネルギー準位ＥＶが低められ、フェルミ準位ＥＦが価電子帯のエネルギー準位ＥＶよりも下側(低エネルギー側)になることはなく、２次元正孔ガスの発生が抑制される。こうして、上記キャリア(電子および正孔)による特性悪化を抑制でき、リーク電流の減少とデバイス歩留まりの向上とを図ることができる。
以上のことより、上記超格子バッファ層を構成する異なる組成の２つの窒化物系III‐Ｖ族化合物半導体のうち、バンドギャップエネルギーの大きい方の第１層の厚さが０.５ｎｍ以上且つ１０.０ｎｍ以下である必要がある。さらに言えば、０.５ｎｍ以上且つ５.０ｎｍ以下であることが望ましい。
本実施の形態においては、上記超格子バッファ層７を構成するＡlＮ(３ｎｍ)とＡl０.１Ｇa０.９Ｎ(３０ｎｍ)とのうち、バンドギャップエネルギーの大きい方の第１層であるＡlＮ層の厚さが３ｎｍであり、０.５ｎｍ以上且つ５.０ｎｍ以下である。したがって、図２のごとく、フェルミ準位ＥＦが、伝導帯のエネルギー準位ＥＣよりも高エネルギー側に、価電子帯のエネルギー準位ＥＶよりも低エネルギー側になることはなく、２次元電子ガスおよび２次元正孔ガスの発生が抑制される。このようにして、キャリアによる特性悪化を抑制でき、リーク電流の低下とデバイス歩留まりの向上とを図ることができるのである。
図４および図５は、図１に示す窒化物半導体エピタキシャルウエハの上部にＡl電極(図示せず)を形成し、Ｓi基板１と上記Ａl電極との間に電圧を印加した場合の電流電圧特性を示す。但し、図４は、超格子バッファ層７を構成する上記第１層であるＡlＮ層の厚さが３ｎｍであって、この発明が適用された場合である。これに対し、図５は、ＡlＮ層の厚さが１１ｎｍであって、この発明が適用されない場合である。この場合、リーク電流が値が高く、バラツキも大きく製品歩留まりが悪い。
図４および図５から明らかなように、上記超格子バッファ層７を構成するＡlＮ層(上記第１層)の厚さにこの発明を適用した図４の場合に、リーク電流減少の効果が奏されることが分かる。したがって、本実施の形態による窒化物半導体エピタキシャルウエハを用いることによって、デバイス歩留まりを向上させることが可能になるのである。
・第２実施の形態
図６は、本実施の形態の窒化物半導体エピタキシャルウエハにおける断面図である。図６において、基板として、上記ＣＺ法により成長された抵抗率が０.０１Ω・ｃｍのＢ(ボロン)ドープＳi基板２１を用いる。このＳi基板２１上に、ＡlＮから成る厚さ１２０ｎｍのＡlＮ初期成長層２２が形成され、ＡlＮ初期成長層２２上に、超格子バッファ層２３が形成されている。
図６は、本実施の形態の窒化物半導体エピタキシャルウエハにおける断面図である。図６において、基板として、上記ＣＺ法により成長された抵抗率が０.０１Ω・ｃｍのＢ(ボロン)ドープＳi基板２１を用いる。このＳi基板２１上に、ＡlＮから成る厚さ１２０ｎｍのＡlＮ初期成長層２２が形成され、ＡlＮ初期成長層２２上に、超格子バッファ層２３が形成されている。
ここで、上記超格子バッファ層２３においては、厚さが５ｎｍのＡlＮ層と厚さが３０ｎｍのＡl０.２Ｇa０.８Ｎ層との積層体が、複数回繰り返し成長されて形成されている。
そして、上記超格子バッファ層２３上に、ＧaＮから成る厚さが１.５μｍのＧaＮチャネル層２４、厚さが２５ｎｍのＡl０.２２Ｇa０.７８Ｎ障壁層２５が形成される。こうして、窒化物半導体エピタキシャルウエハが形成されている。ここで、ＡlＧaＮ障壁層２５で、上記電子供給層を構成している。
本実施の形態の窒化物半導体エピタキシャルウエハにおいては、上記第１実施の形態の窒化物半導体エピタキシャルウエハに対して、組成傾斜バッファ層を無くすと共に、電子供給層の層数を削減することにより、成長時間の短縮を図ることができ、パーティクルによる転位や欠陥の発生を抑制し、結果として歩留りの向上を図ることができる。さらに、コスト削減を図ることができる。
尚、上記各層の膜厚および組成は、本実施の形態の数値に限定されるわけではなく、ウエハの反り調整等に応じて変化させることが可能である。
各層の成長は、上記第１実施の形態の場合と同様にして形成することが可能であり、詳細な説明は省略する。
尚、本実施の形態における各構成要素は、上記第１実施の形態および以下に説明する他の実施の形態における構成要素と、適合できる範囲内で適宜組み合わせることが可能である。
以上のごとく、本実施の形態においても、上記超格子バッファ層２３を構成するＡlＮ層(５ｎｍ)とＡl０.２Ｇa０.８Ｎ層(３０ｎｍ)とのうち、バンドギャップエネルギーの大きい方の第１層であるＡlＮ層の厚さが５ｎｍであって、０.５ｎｍ以上且つ５.０ｎｍ以下である。したがって、上記第１実施の形態の場合と同様に、２次元電子ガスおよび２次元正孔ガスの発生が抑制される。こうして、キャリアによる特性悪化を抑制でき、リーク電流の低下とデバイス歩留まりの向上とを図ることができるのである。
・第３実施の形態
図７は、本実施の形態の窒化物半導体エピタキシャルウエハにおける断面図である。図７において、ＳiＣ基板３１上に、低温で成長されたＧaＮで成る厚さが５０ｎｍのＧaＮ初期成長層３２が形成され、ＧaＮ初期成長層３２上に、超格子バッファ層３３が形成されている。
図７は、本実施の形態の窒化物半導体エピタキシャルウエハにおける断面図である。図７において、ＳiＣ基板３１上に、低温で成長されたＧaＮで成る厚さが５０ｎｍのＧaＮ初期成長層３２が形成され、ＧaＮ初期成長層３２上に、超格子バッファ層３３が形成されている。
ここで、上記超格子バッファ層３３においては、厚さが３ｎｍのＡlＮ層と厚さが２５ｎｍのＡl０.２Ｇa０.８Ｎ層との積層体が、複数回繰り返し成長されて形成されている。
そして、上記超格子バッファ層３３上に、ＧaＮから成る厚さ１.５μｍのＧaＮチャネル層３４、厚さ１ｎｍの特性改善層としてのＡlＮ中間層３５、厚さが２０ｎｍのＡl０.２Ｇa０.８Ｎ障壁層３６、厚さが１ｎｍのＧaＮキャップ層３７が形成される。こうして、窒化物半導体エピタキシャルウエハが形成されている。ここで、ＡlＮ中間層３５,ＡlＧaＮ障壁層３６およびＧaＮキャップ層３７で、上記電子供給層を構成している。
尚、上記各層の膜厚および組成は、本実施の形態の数値に限定されるわけではなく、ウエハの反り調整等に応じて変化させることが可能である。
また、本実施の形態の窒化物半導体エピタキシャルウエハにおいては、上記第２実施の形態の窒化物半導体エピタキシャルウエハに対して、Ｓi基板に代えて窒化物半導体との熱膨張係数差が少ないＳiＣ基板を用いている。本実施の形態においては、上記基板としてＳiＣ基板３１を用いているが、ＳiＣに限定されるものではない。例えば、Ｓi,ＳiＣ,ＧaＮ,サファイア等の、通常窒化物半導体のエピタキシャル成長に使用可能な基板を用いることが可能である。
各層の成長は、上記第１実施の形態の場合と同様にして形成することが可能であり、詳細な説明は省略する。
尚、本実施の形態における各構成要素は、上記第１実施の形態や第２実施の形態および以下に説明する他の実施の形態における構成要素と、適合できる範囲で適宜組み合わせることが可能である。
以上のごとく、本実施の形態においても、上記超格子バッファ層３３を構成するＡlＮ層(３ｎｍ)とＡl０.２Ｇa０.８Ｎ層(２５ｎｍ)とのうち、バンドギャップエネルギーの大きい方の第１層であるＡlＮ層の厚さが３ｎｍであって、０.５ｎｍ以上且つ５.０ｎｍ以下である。したがって、上記第１実施の形態の場合と同様に、２次元電子ガスおよび２次元正孔ガスの発生が抑制される。こうして、キャリアによる特性悪化を抑制でき、更なるリーク電流の低下とデバイス歩留まりの向上とを図ることができるのである。
・第４実施の形態
図８は、本実施の形態の窒化物半導体エピタキシャルウエハにおける断面図である。図８において、基板として、上記ＣＺ法によって成長された抵抗率が０.０１Ω・ｃｍのＢ（ボロン)ドープＳi基板４１を用いる。このＳi基板４１上に、ＡlＮから成る厚さが１００ｎｍのＡlＮ初期成長層４２が形成され、ＡlＮ初期成長層４２上に、組成傾斜バッファ層４３と超格子バッファ層４８とがこの順序で形成されている。
図８は、本実施の形態の窒化物半導体エピタキシャルウエハにおける断面図である。図８において、基板として、上記ＣＺ法によって成長された抵抗率が０.０１Ω・ｃｍのＢ（ボロン)ドープＳi基板４１を用いる。このＳi基板４１上に、ＡlＮから成る厚さが１００ｎｍのＡlＮ初期成長層４２が形成され、ＡlＮ初期成長層４２上に、組成傾斜バッファ層４３と超格子バッファ層４８とがこの順序で形成されている。
ここで、上記組成傾斜バッファ層４３は、厚さが２００ｎｍのＡl０.７Ｇa０.３Ｎ層４４と、厚さが２００ｎｍのＡl０.５Ｇa０.５Ｎ層４５と、厚さが３００ｎｍのＡl０.３Ｇa０.７Ｎ層４６と、厚さが４００ｎｍのＡl０.１Ｇa０.９Ｎ層４７とが、ＡlＮ初期成長層４２側から順次積層されて形成されている。また、超格子バッファ層４８は、厚さが３ｎｍのＡlＮ層と厚さが３０ｎｍのＡl０.１Ｇa０.９Ｎ層との積層体が、複数回繰り返し成長されて形成されている。
そして、上記超格子バッファ層４８上に、ＧaＮから成る厚さが１μｍのＧaＮチャネル層４９、厚さが２０ｎｍのＡl０.２Ｇa０.８Ｎ障壁層５０が形成される。こうして、窒化物半導体エピタキシャルウエハが形成されている。ここで、ＡlＧaＮ障壁層５０で、上記電子供給層を構成している。
本実施の形態の窒化物半導体エピタキシャルウエハにおいては、上記第１実施の形態の窒化物半導体エピタキシャルウエハに対して、ＡlＮ中間層およびＧaＮキャップ層を省略して電子供給層の層数を削減している。したがって、成長時間の短縮を図ることができ、パーティクルによる転位や欠陥の発生を抑制し、結果として歩留りの向上を図ることができる。さらに、コスト削減を図ることができる。
尚、上記各層の膜厚および組成は、本実施の形態の数値に限定されるわけではなく、ウエハの反り調整等に応じて変化させることが可能である。
各層の成長は、上記第１実施の形態の場合と同様にして形成することが可能であり、詳細な説明は省略する。
尚、本実施の形態における各構成要素は、上記第１実施の形態〜第３実施の形態および以下に説明する他の実施の形態における構成要素と、適合できる範囲で適宜組み合わせることが可能である。
以上のごとく、本実施の形態においても、上記組成傾斜バッファ層４３におけるチャネル層４９に最も近いＡlＧaＮ層４７とチャネル層４９とのＡl組成差を、初期成長層４２に最も近いＡlＧaＮ層４４と初期成長層４２とのＡl組成差よりも小さく設定している。したがって、Ｓi基板４１とＧaＮチャネル層４９の熱膨張係数差によって生ずる歪みを抑制することができる。
また、上記超格子バッファ層４８を構成するＡlＮ層(３ｎｍ)とＡl０.１Ｇa０.９Ｎ層(３０ｎｍ)とのうち、バンドギャップエネルギーの大きい方の第１層であるＡlＮ層の厚さが３ｎｍであって、０.５ｎｍ以上且つ５.０ｎｍ以下である。したがって、２次元電子ガスおよび２次元正孔ガスの発生が抑制される。こうして、キャリアによる特性悪化を抑制でき、リーク電流の低下とデバイス歩留まりの向上とを図ることができるのである。
・第５実施の形態
図９は、本実施の形態の窒化物半導体エピタキシャルウエハにおける断面図である。図９において、基板として、上記ＣＺ法により成長された抵抗率が０.０１Ω・ｃｍのＢ(ボロン)ドープＳi基板５１を用いる。このＳi基板５１上に、ＡlＮから成る厚さ１００ｎｍのＡlＮ初期成長層５２が形成され、ＡlＮ初期成長層５２上に、組成傾斜バッファ層５３と超格子バッファ層５７とがこの順序で形成されている。
図９は、本実施の形態の窒化物半導体エピタキシャルウエハにおける断面図である。図９において、基板として、上記ＣＺ法により成長された抵抗率が０.０１Ω・ｃｍのＢ(ボロン)ドープＳi基板５１を用いる。このＳi基板５１上に、ＡlＮから成る厚さ１００ｎｍのＡlＮ初期成長層５２が形成され、ＡlＮ初期成長層５２上に、組成傾斜バッファ層５３と超格子バッファ層５７とがこの順序で形成されている。
ここで、上記組成傾斜バッファ層５３は、厚さが２００ｎｍのＡl０.７Ｇa０.３Ｎ層５４と、厚さが４００ｎｍのＡl０.４Ｇa０.６Ｎ層５５と、厚さが４００ｎｍのＡl０.１Ｇa０.９Ｎ層５６とが、ＡlＮ初期成長層５２側から順次積層されて形成されている。また、超格子バッファ層５７は、厚さが５ｎｍのＡl０.５Ｇa０.５Ｎ層と厚さが３ｎｍのＡlＮ層と厚さ２５ｎｍのＡl０.１Ｇa０.９Ｎ層との積層体が、複数回繰り返し成長されて形成されている。
そして、上記超格子バッファ層５７上に、ＧaＮから成る厚さが１μｍのＧaＮチャネル層５８、厚さが１ｎｍの特性改善層としてのＡlＮ中間層５９、厚さが２０ｎｍのＡl０.２Ｇa０.８Ｎ障壁層６０、厚さが１ｎｍのＧaＮキャップ層６１が形成される。こうして、窒化物半導体エピタキシャルウエハが形成されている。ここで、ＡlＮ中間層５９,ＡlＧaＮ障壁層６０およびＧaＮキャップ層６１で、上記電子供給層を構成している。
本実施の形態の窒化物半導体エピタキシャルウエハにおいては、上記第１実施の形態の窒化物半導体エピタキシャルウエハに対して、超格子バッファ層をＡlＧaＮ層/ＡlＮ層/ＡlＧaＮ層の３層構造にしている。したがって、Ｓi基板５１とＧaＮチャネル層５８との熱膨張係数差によって生ずる応力の調整範囲を大きく取ることができる。さらに、超格子バッファ層５７の格子定数差を抑制して、結晶性の向上を図ることができる。また、膜厚を稼ぐことによって、エピタキシャル層上部とＳi基板５１との間の破壊耐圧を大きくすることができる。
尚、上記各層の膜厚および組成は、本実施の形態の数値に限定されるわけではなく、ウエハの反り調整等に応じて変化させることが可能である。
各層の成長は、上記第１実施の形態の場合と同様にして形成することが可能であり、詳細な説明は省略する。
尚、本実施の形態における各構成要素は、上記第１実施の形態〜第４実施の形態における構成要素と、適合できる範囲で適宜組み合わせることが可能である。
以上のごとく、本実施の形態においても、上記組成傾斜バッファ層５３におけるチャネル層５８に最も近いＡlＧaＮ層５６とチャネル層５８とのＡl組成差を、初期成長層５２に最も近いＡlＧaＮ層５４と初期成長層５２とのＡl組成差よりも小さく設定している。したがって、Ｓi基板５１とＧaＮチャネル層５８の熱膨張係数差によって生ずる歪みを抑制することができる。
また、上記超格子バッファ層５７を構成するＡl０.５Ｇa０.５Ｎ層(５ｎｍ)とＡlＮ層(３ｎｍ)とＡl０.１Ｇa０.９Ｎ層(３０ｎｍ)とのうち、バンドギャップエネルギーの大きい方の第１層であるＡlＮ層の厚さが３ｎｍであり、０.５ｎｍ以上且つ５.０ｎｍ以下である。したがって、２次元電子ガスおよび２次元正孔ガスの発生が抑制される。こうして、キャリアによる特性悪化を抑制でき、リーク電流の低下とデバイス歩留まりの向上とを図ることができるのである。
以上、図面を参照して第１実施の形態〜第５実施の形態について説明したが、この発明は、以上の例示および説明の内容によって何ら限定されるものではない。
例えば、上記各実施の形態においては、窒化物半導体として「ＡlＧaＮ」を用いた場合について説明している。しかしながら、この発明は「ＡlＧaＮ」に限定されるものではなく、ＡlＩnＧaＡsＰＮで表される一般の窒化物系III‐Ｖ族化合物半導体に適用することができる。
その場合における上記超格子バッファ層を構成する組成の異なる２つの層は、
ＡlｘＩnｙＧa１-ｘ-ｙＡsｕＰｖＮ１-ｕ-ｖ
(０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１、０≦ｕ＜１、０≦ｖ＜１、ｕ＋ｖ＜１)
で表される第１層と、
ＡlａＩnｂＧa１-ａ-ｂＡsｃＰｄＮ１-ｃ-ｄ
(０≦ａ≦１、０≦ｂ≦１、ａ＋ｂ≦１、０≦ｃ＜１、０≦ｄ＜１、ｃ＋ｄ＜１)
で表される第２層と
で成り、且つ上記「第１層のバンドギャップエネルギー」＞「上記第２層のバンドギャップエネルギー」である場合に、
上記第１層における１層当たりの厚みを、０.５ｎｍ以上且つ１０.０ｎｍ以下とすることによって、上記超格子バッファ層において、フェルミ準位ＥＦが、伝導帯のエネルギー準位ＥＣよりも上側(高エネルギー側)に、価電子帯のエネルギー準位ＥＶよりも下側(低エネルギー側)になることはなく、２次元電子ガスおよび２次元正孔ガスの発生が抑制される。したがって、上記キャリアによる特性悪化を抑制でき、リーク電流とデバイス歩留まりの向上とを図ることができるのである。
ＡlｘＩnｙＧa１-ｘ-ｙＡsｕＰｖＮ１-ｕ-ｖ
(０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１、０≦ｕ＜１、０≦ｖ＜１、ｕ＋ｖ＜１)
で表される第１層と、
ＡlａＩnｂＧa１-ａ-ｂＡsｃＰｄＮ１-ｃ-ｄ
(０≦ａ≦１、０≦ｂ≦１、ａ＋ｂ≦１、０≦ｃ＜１、０≦ｄ＜１、ｃ＋ｄ＜１)
で表される第２層と
で成り、且つ上記「第１層のバンドギャップエネルギー」＞「上記第２層のバンドギャップエネルギー」である場合に、
上記第１層における１層当たりの厚みを、０.５ｎｍ以上且つ１０.０ｎｍ以下とすることによって、上記超格子バッファ層において、フェルミ準位ＥＦが、伝導帯のエネルギー準位ＥＣよりも上側(高エネルギー側)に、価電子帯のエネルギー準位ＥＶよりも下側(低エネルギー側)になることはなく、２次元電子ガスおよび２次元正孔ガスの発生が抑制される。したがって、上記キャリアによる特性悪化を抑制でき、リーク電流とデバイス歩留まりの向上とを図ることができるのである。
また、この発明は、上記第１実施の形態〜第５実施の形態に記載された窒化物半導体エピタキシャルウエハのみならず、上記各窒化物半導体エピタキシャルウエハを複数個に分割することによって得られた窒化物半導体、すなわち、
「基板と、
上記基板上に形成されると共に、少なくともバッファ層,チャネル層および電子供給層から成る窒化物半導体積層構造体と
を備え、
上記バッファ層は、
上記基板と上記チャネル層との間に形成されると共に、
組成式が、ＡlｘＩnｙＧa１-ｘ-ｙＡsｕＰｖＮ１-ｕ-ｖ（０≦ｘ≦１,０≦ｙ≦１,ｘ＋ｙ≦１,０≦ｕ＜１,０≦ｖ＜１,ｕ＋ｖ＜１)で表される第１層と、組成式が、ＡlａＩnｂＧa１-ａ-ｂＡsｃＰｄＮ１-ｃ-ｄ（０≦ａ≦１,０≦ｂ≦１,ａ＋ｂ≦１,０≦ｃ＜１,０≦ｄ＜１,ｃ＋ｄ＜１）で表される第２層との積層体が、複数回繰り返して形成された超格子バッファ層を含んでおり、
上記第１層のバンドギャップエネルギーは、上記第２層のバンドギャップエネルギーよりも大きく、
上記第１層における１層当たりの厚みが０.５ｎｍ以上且つ１０.０ｎｍ以下である
窒化物半導体」
をも含むものである。
「基板と、
上記基板上に形成されると共に、少なくともバッファ層,チャネル層および電子供給層から成る窒化物半導体積層構造体と
を備え、
上記バッファ層は、
上記基板と上記チャネル層との間に形成されると共に、
組成式が、ＡlｘＩnｙＧa１-ｘ-ｙＡsｕＰｖＮ１-ｕ-ｖ（０≦ｘ≦１,０≦ｙ≦１,ｘ＋ｙ≦１,０≦ｕ＜１,０≦ｖ＜１,ｕ＋ｖ＜１)で表される第１層と、組成式が、ＡlａＩnｂＧa１-ａ-ｂＡsｃＰｄＮ１-ｃ-ｄ（０≦ａ≦１,０≦ｂ≦１,ａ＋ｂ≦１,０≦ｃ＜１,０≦ｄ＜１,ｃ＋ｄ＜１）で表される第２層との積層体が、複数回繰り返して形成された超格子バッファ層を含んでおり、
上記第１層のバンドギャップエネルギーは、上記第２層のバンドギャップエネルギーよりも大きく、
上記第１層における１層当たりの厚みが０.５ｎｍ以上且つ１０.０ｎｍ以下である
窒化物半導体」
をも含むものである。
以上のごとく、この発明の窒化物半導体エピタキシャルウエハは、
基板１,２１,３１,４１,５１と、
上記基板１,２１,３１,４１,５１上に形成されると共に、少なくともバッファ層、チャネル層８,２４,３４,４９,５８、および、電子供給層から成る窒化物半導体積層構造体と
を備え、
上記バッファ層は、
上記基板１,２１,３１,４１,５１と上記チャネル層８,２４,３４,４９,５８との間に形成されると共に、
組成式が、ＡlｘＩnｙＧa１-ｘ-ｙＡsｕＰｖＮ１-ｕ-ｖ（０≦ｘ≦１,０≦ｙ≦１,ｘ＋ｙ≦１,０≦ｕ＜１,０≦ｖ＜１,ｕ＋ｖ＜１)で表される第１層と、組成式が、ＡlａＩnｂＧa１-ａ-ｂＡsｃＰｄＮ１-ｃ-ｄ（０≦ａ≦１,０≦ｂ≦１,ａ＋ｂ≦１,０≦ｃ＜１,０≦ｄ＜１,ｃ＋ｄ＜１）で表される第２層との積層体が、複数回繰り返して形成された超格子バッファ層７,２３,３３,４８,５７を含んでおり、
上記第１層のバンドギャップエネルギーは、上記第２層のバンドギャップエネルギーよりも大きく、
上記第１層における１層当たりの厚みが０.５ｎｍ以上且つ１０.０ｎｍ以下である
ことを特徴としている。
基板１,２１,３１,４１,５１と、
上記基板１,２１,３１,４１,５１上に形成されると共に、少なくともバッファ層、チャネル層８,２４,３４,４９,５８、および、電子供給層から成る窒化物半導体積層構造体と
を備え、
上記バッファ層は、
上記基板１,２１,３１,４１,５１と上記チャネル層８,２４,３４,４９,５８との間に形成されると共に、
組成式が、ＡlｘＩnｙＧa１-ｘ-ｙＡsｕＰｖＮ１-ｕ-ｖ（０≦ｘ≦１,０≦ｙ≦１,ｘ＋ｙ≦１,０≦ｕ＜１,０≦ｖ＜１,ｕ＋ｖ＜１)で表される第１層と、組成式が、ＡlａＩnｂＧa１-ａ-ｂＡsｃＰｄＮ１-ｃ-ｄ（０≦ａ≦１,０≦ｂ≦１,ａ＋ｂ≦１,０≦ｃ＜１,０≦ｄ＜１,ｃ＋ｄ＜１）で表される第２層との積層体が、複数回繰り返して形成された超格子バッファ層７,２３,３３,４８,５７を含んでおり、
上記第１層のバンドギャップエネルギーは、上記第２層のバンドギャップエネルギーよりも大きく、
上記第１層における１層当たりの厚みが０.５ｎｍ以上且つ１０.０ｎｍ以下である
ことを特徴としている。
上記超格子バッファ層７,２３,３３,４８,５７を構成している上記第１層と上記第２層のうち、バンドギャップエネルギーが大きい方の上記第１層における１層当たりの厚みが０.５ｎｍよりも薄い場合には、トンネル現象によってリーク電流の原因となる。一方、上記厚みが１０.０ｎｍを超える場合には、上記第１層と上記第２層との境界部で、フェルミ準位が伝導帯のエネルギー準位よりも高エネルギー側になって２次元電子ガスが発生し、フェルミ準位が価電子帯のエネルギー準位よりも低エネルギー側になって２次元正孔ガスが生ずる。この２次元電子ガスおよび２次元正孔ガスはリーク電流の原因となる。
上記構成によれば、上記超格子バッファ層７,２３,３３,４８,５７において、バンドギャップエネルギーが大きい上記第１層における１層当たりの厚みを０.５ｎｍ以上且つ１０.０ｎｍ以下にしている。したがって、２次元電子ガスおよび２次元正孔ガスの発生を抑制することができ、リーク電流の低下を図ることができる。また、トンネル現象によるリーク電流の発生を防止することができる。
すなわち、この発明によれば、リーク電流の低下を図って、デバイス特性の向上を図ることができる。
また、一実施の形態の窒化物半導体エピタキシャルウエハでは、
上記バッファ層は、上記基板１,４１,５１と上記超格子バッファ層７,４８,５７との間に形成されると共に、Ａl組成を上記基板側から段階的に減少させた複数のＡlＧaＮ層から成る組成傾斜バッファ層３,４３,５３を含んでいる。
上記バッファ層は、上記基板１,４１,５１と上記超格子バッファ層７,４８,５７との間に形成されると共に、Ａl組成を上記基板側から段階的に減少させた複数のＡlＧaＮ層から成る組成傾斜バッファ層３,４３,５３を含んでいる。
この実施の形態によれば、上記基板１,４１,５１と上記チャネル層８,４９,５８との間に形成される上記バッファ層は、上記組成傾斜バッファ層３,４３,５３と上記超格子バッファ層７,４８,５７とを含んでいる。したがって、上記基板１,４１,５１と窒化物半導体との熱膨張係数差を効果的に緩和して、窒化物半導体層の成長後に、窒化物半導体エピタキシャルウエハが下に凸の形状に反ることを、より確実に防止することができる。
また、一実施の形態の窒化物半導体エピタキシャルウエハでは、
上記組成傾斜バッファ層３,４３,５３を構成する上記ＡlＧaＮ層の層数は、２層から４層までの何れかである。
上記組成傾斜バッファ層３,４３,５３を構成する上記ＡlＧaＮ層の層数は、２層から４層までの何れかである。
上記組成傾斜バッファ層を構成する上記ＡlＧaＮ層の層数が５層を超えると、超格子バッファ層７,４８,５７を含む上記バッファ層の厚さ大きくなり、本窒化物半導体エピタキシャルウエハの厚さが不必要に厚くなってしまう。
この実施の形態によれば、上記組成傾斜バッファ層における上記ＡlＧaＮ層の層数を４層以下にしている。したがって、本窒化物半導体エピタキシャルウエハの厚さが必要以上に厚くなることを防止することができる。
また、一実施の形態の窒化物半導体エピタキシャルウエハでは、
上記組成傾斜バッファ層３,４３,５３の直下に下地層２,４２,５２が形成されており、
上記組成傾斜バッファ層３,４３,５３における上記チャネル層８,４９,５８に最も近い上記ＡlＧaＮ層６,４７,５６と上記チャネル層８,４９,５８とのＡl組成差が、上記下地層２,４２,５２に最も近い上記ＡlＧaＮ層４,４４,５４と上記下地層とのＡl組成差よりも小さい。
上記組成傾斜バッファ層３,４３,５３の直下に下地層２,４２,５２が形成されており、
上記組成傾斜バッファ層３,４３,５３における上記チャネル層８,４９,５８に最も近い上記ＡlＧaＮ層６,４７,５６と上記チャネル層８,４９,５８とのＡl組成差が、上記下地層２,４２,５２に最も近い上記ＡlＧaＮ層４,４４,５４と上記下地層とのＡl組成差よりも小さい。
この実施の形態によれば、上記組成傾斜バッファ層３,４３,５３において、上記チャネル層８,４９,５８に最も近い上記ＡlＧaＮ層６,４７,５６と上記チャネル層８,４９,５８とのＡl組成差が小さく設定されている。したがって、上記チャネル層８,４９,５８に最も近い上記ＡlＧaＮ層６,４７,５６と上記チャネル層８,４９,５８との格子定数を近づけて、上記チャネル層８,４９,５８に対する歪みの発生を抑制することができる。
また、一実施の形態の窒化物半導体エピタキシャルウエハでは、
上記超格子バッファ層７,２３,３３,４８,５７は、上記第１層における１層当たりの厚みが０.５ｎｍ以上且つ５.０ｎｍ以下である。
上記超格子バッファ層７,２３,３３,４８,５７は、上記第１層における１層当たりの厚みが０.５ｎｍ以上且つ５.０ｎｍ以下である。
この実施の形態によれば、上記超格子バッファ層７,２３,３３,４８,５７の上記第１層における１層当たりの厚みを、５.０ｎｍ以下に限定している。したがって、上記２次元正孔ガスの発生をより効果的に抑制して、リーク電流の更なる低下を図ることができる。
また、一実施の形態の窒化物半導体エピタキシャルウエハでは、
上記基板１,２１,４１,５１は、Ｓi基板である。
上記基板１,２１,４１,５１は、Ｓi基板である。
この実施の形態によれば、低コストであり、且つ加工性のよいＳi基板を使用することによって、材料コストおよび生産コストの低減を図ることが可能になる。
また、この発明の窒化物半導体は、
基板１,２１,３１,４１,５１と、
上記基板１,２１,３１,４１,５１上に形成されると共に、少なくともバッファ層、チャネル層８,２４,３４,４９,５８、および、電子供給層から成る窒化物半導体積層構造体と
を備え、
上記バッファ層は、
上記基板１,２１,３１,４１,５１と上記チャネル層８,２４,３４,４９,５８との間に形成されると共に、
組成式が、ＡlｘＩnｙＧa１-ｘ-ｙＡsｕＰｖＮ１-ｕ-ｖ（０≦ｘ≦１,０≦ｙ≦１,ｘ＋ｙ≦１,０≦ｕ＜１,０≦ｖ＜１,ｕ＋ｖ＜１)で表される第１層と、組成式が、ＡlａＩnｂＧa１-ａ-ｂＡsｃＰｄＮ１-ｃ-ｄ（０≦ａ≦１,０≦ｂ≦１,ａ＋ｂ≦１,０≦ｃ＜１,０≦ｄ＜１,ｃ＋ｄ＜１）で表される第２層との積層体が、複数回繰り返して形成された超格子バッファ層７,２３,３３,４８,５７を含んでおり、
上記第１層のバンドギャップエネルギーは、上記第２層のバンドギャップエネルギーよりも大きく、
上記第１層における１層当たりの厚みが０.５ｎｍ以上且つ１０.０ｎｍ以下である
ことを特徴としている。
基板１,２１,３１,４１,５１と、
上記基板１,２１,３１,４１,５１上に形成されると共に、少なくともバッファ層、チャネル層８,２４,３４,４９,５８、および、電子供給層から成る窒化物半導体積層構造体と
を備え、
上記バッファ層は、
上記基板１,２１,３１,４１,５１と上記チャネル層８,２４,３４,４９,５８との間に形成されると共に、
組成式が、ＡlｘＩnｙＧa１-ｘ-ｙＡsｕＰｖＮ１-ｕ-ｖ（０≦ｘ≦１,０≦ｙ≦１,ｘ＋ｙ≦１,０≦ｕ＜１,０≦ｖ＜１,ｕ＋ｖ＜１)で表される第１層と、組成式が、ＡlａＩnｂＧa１-ａ-ｂＡsｃＰｄＮ１-ｃ-ｄ（０≦ａ≦１,０≦ｂ≦１,ａ＋ｂ≦１,０≦ｃ＜１,０≦ｄ＜１,ｃ＋ｄ＜１）で表される第２層との積層体が、複数回繰り返して形成された超格子バッファ層７,２３,３３,４８,５７を含んでおり、
上記第１層のバンドギャップエネルギーは、上記第２層のバンドギャップエネルギーよりも大きく、
上記第１層における１層当たりの厚みが０.５ｎｍ以上且つ１０.０ｎｍ以下である
ことを特徴としている。
上記構成によれば、上記超格子バッファ層７,２３,３３,４８,５７において、バンドギャップエネルギーが大きい上記第１層における１層当たりの厚みを０.５ｎｍ以上且つ１０.０ｎｍ以下にしている。したがって、２次元電子ガスおよび２次元正孔ガスの発生を抑制することができ、リーク電流の低下を図ることができる。また、トンネル現象によるリーク電流の発生を防止することができる。
すなわち、この発明によれば、リーク電流の低下を図って、デバイス特性の向上を図ることができる。尚、この発明の窒化物半導体は、上記この発明の窒化物半導体エピタキシャルウエハを複数個に分割することによって得ることができる。
１,２１,４１,５１…Ｓi基板、
２,２２,４２,５２…ＡlＮ初期成長層、
３,４３,５３…組成傾斜バッファ層、
４,４４,５４…Ａl０.７Ｇa０.３Ｎ層、
５,５５…Ａl０.４Ｇa０.６Ｎ層、
６,４７,５６…Ａl０.１Ｇa０.９Ｎ層、
７,２３,３３,４８…ＡlＮ/ＡlＧaＮ超格子バッファ層、
８,２４,３４,４９,５８…ＧaＮチャネル層、
９,３５,５９…ＡlＮ中間層(特性改善層)、
１０,２５,３６,５０,６０…ＡlＧaＮ障壁層、
１１,３７,６１…ＧaＮキャップ層、
３１…ＳiＣ基板、
３２…ＧaＮ初期成長層、
４５…Ａl０.５Ｇa０.５Ｎ層、
４６…Ａl０.３Ｇa０.７Ｎ層、
５７…ＡlＧaＮ/ＡlＮ/ＡlＧaＮ超格子バッファ層。
２,２２,４２,５２…ＡlＮ初期成長層、
３,４３,５３…組成傾斜バッファ層、
４,４４,５４…Ａl０.７Ｇa０.３Ｎ層、
５,５５…Ａl０.４Ｇa０.６Ｎ層、
６,４７,５６…Ａl０.１Ｇa０.９Ｎ層、
７,２３,３３,４８…ＡlＮ/ＡlＧaＮ超格子バッファ層、
８,２４,３４,４９,５８…ＧaＮチャネル層、
９,３５,５９…ＡlＮ中間層(特性改善層)、
１０,２５,３６,５０,６０…ＡlＧaＮ障壁層、
１１,３７,６１…ＧaＮキャップ層、
３１…ＳiＣ基板、
３２…ＧaＮ初期成長層、
４５…Ａl０.５Ｇa０.５Ｎ層、
４６…Ａl０.３Ｇa０.７Ｎ層、
５７…ＡlＧaＮ/ＡlＮ/ＡlＧaＮ超格子バッファ層。
Claims (5)
- 基板と、
上記基板上に形成されると共に、少なくともバッファ層,チャネル層および電子供給層から成る窒化物半導体積層構造体と
を備え、
上記バッファ層は、
上記基板と上記チャネル層との間に形成されると共に、
組成式が、ＡlｘＩnｙＧa１-ｘ-ｙＡsｕＰｖＮ１-ｕ-ｖ（０≦ｘ≦１,０≦ｙ≦１,ｘ＋ｙ≦１,０≦ｕ＜１,０≦ｖ＜１,ｕ＋ｖ＜１)で表される第１層と、組成式が、ＡlａＩnｂＧa１-ａ-ｂＡsｃＰｄＮ１-ｃ-ｄ（０≦ａ≦１,０≦ｂ≦１,ａ＋ｂ≦１,０≦ｃ＜１,０≦ｄ＜１,ｃ＋ｄ＜１）で表される第２層との積層体が、複数回繰り返して形成された超格子バッファ層を含んでおり、
上記第１層のバンドギャップエネルギーは、上記第２層のバンドギャップエネルギーよりも大きく、
上記第１層における１層当たりの厚みが０.５ｎｍ以上且つ１０.０ｎｍ以下である
ことを特徴とする窒化物半導体エピタキシャルウエハ。 - 請求項１に記載の窒化物半導体エピタキシャルウエハにおいて、
上記バッファ層は、上記基板と上記超格子バッファ層との間に形成されると共に、Ａl組成を上記基板側から段階的に減少させた複数のＡlＧaＮ層から成る組成傾斜バッファ層を含んでいる
ことを特徴とする窒化物半導体エピタキシャルウエハ。 - 請求項２に記載の窒化物半導体エピタキシャルウエハにおいて、
上記組成傾斜バッファ層の直下に下地層が形成されており、
上記組成傾斜バッファ層における上記チャネル層に最も近い上記ＡlＧaＮ層と上記チャネル層とのＡl組成差が、上記下地層に最も近い上記ＡlＧaＮ層と上記下地層とのＡl組成差よりも小さい
ことを特徴とする窒化物半導体エピタキシャルウエハ。 - 請求項１から請求項３までの何れか一つに記載の窒化物半導体エピタキシャルウエハにおいて、
上記超格子バッファ層は、上記第１層における１層当たりの厚みが０.５ｎｍ以上且つ５.０ｎｍ以下である
ことを特徴とする窒化物半導体エピタキシャルウエハ。 - 基板と、
上記基板上に形成されると共に、少なくともバッファ層,チャネル層および電子供給層から成る窒化物半導体積層構造体と
を備え、
上記バッファ層は、
上記基板と上記チャネル層との間に形成されると共に、
組成式が、ＡlｘＩnｙＧa１-ｘ-ｙＡsｕＰｖＮ１-ｕ-ｖ（０≦ｘ≦１,０≦ｙ≦１,ｘ＋ｙ≦１,０≦ｕ＜１,０≦ｖ＜１,ｕ＋ｖ＜１)で表される第１層と、組成式が、ＡlａＩnｂＧa１-ａ-ｂＡsｃＰｄＮ１-ｃ-ｄ（０≦ａ≦１,０≦ｂ≦１,ａ＋ｂ≦１,０≦ｃ＜１,０≦ｄ＜１,ｃ＋ｄ＜１）で表される第２層との積層体が、複数回繰り返して形成された超格子バッファ層を含んでおり、
上記第１層のバンドギャップエネルギーは、上記第２層のバンドギャップエネルギーよりも大きく、
上記第１層における１層当たりの厚みが０.５ｎｍ以上且つ１０.０ｎｍ以下である
ことを特徴とする窒化物半導体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013243168A JP2015103665A (ja) | 2013-11-25 | 2013-11-25 | 窒化物半導体エピタキシャルウエハおよび窒化物半導体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013243168A JP2015103665A (ja) | 2013-11-25 | 2013-11-25 | 窒化物半導体エピタキシャルウエハおよび窒化物半導体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2015103665A true JP2015103665A (ja) | 2015-06-04 |
Family
ID=53379141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013243168A Pending JP2015103665A (ja) | 2013-11-25 | 2013-11-25 | 窒化物半導体エピタキシャルウエハおよび窒化物半導体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2015103665A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107068750A (zh) * | 2016-12-31 | 2017-08-18 | 华南理工大学 | 一种基于Si衬底的GaN基高压HEMT器件外延结构及其制造方法 |
| CN108767008A (zh) * | 2018-04-17 | 2018-11-06 | 厦门市三安集成电路有限公司 | 一种具有高阻GaN缓冲层的HEMT及其制备方法 |
| CN114038954A (zh) * | 2021-09-28 | 2022-02-11 | 厦门士兰明镓化合物半导体有限公司 | 发光二极管的外延结构及其制造方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010245504A (ja) * | 2008-12-15 | 2010-10-28 | Dowa Electronics Materials Co Ltd | 電子デバイス用エピタキシャル基板およびその製造方法 |
| JP2013069983A (ja) * | 2011-09-26 | 2013-04-18 | Sharp Corp | 窒化物半導体層を成長させるためのバッファ層構造を有する基板の製造方法 |
| JP2013093515A (ja) * | 2011-10-27 | 2013-05-16 | Sharp Corp | 窒化物半導体層を成長させるためのバッファ層構造を有する基板とその製造方法 |
| JP2013145821A (ja) * | 2012-01-16 | 2013-07-25 | Sharp Corp | ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ |
| JP2013229493A (ja) * | 2012-04-26 | 2013-11-07 | Sharp Corp | Ｉｉｉ族窒化物半導体積層基板およびｉｉｉ族窒化物半導体電界効果トランジスタ |
| JP2015060987A (ja) * | 2013-09-19 | 2015-03-30 | 富士通株式会社 | 半導体装置及び半導体装置の製造方法 |
-
2013
- 2013-11-25 JP JP2013243168A patent/JP2015103665A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010245504A (ja) * | 2008-12-15 | 2010-10-28 | Dowa Electronics Materials Co Ltd | 電子デバイス用エピタキシャル基板およびその製造方法 |
| JP2013069983A (ja) * | 2011-09-26 | 2013-04-18 | Sharp Corp | 窒化物半導体層を成長させるためのバッファ層構造を有する基板の製造方法 |
| JP2013093515A (ja) * | 2011-10-27 | 2013-05-16 | Sharp Corp | 窒化物半導体層を成長させるためのバッファ層構造を有する基板とその製造方法 |
| JP2013145821A (ja) * | 2012-01-16 | 2013-07-25 | Sharp Corp | ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ |
| JP2013229493A (ja) * | 2012-04-26 | 2013-11-07 | Sharp Corp | Ｉｉｉ族窒化物半導体積層基板およびｉｉｉ族窒化物半導体電界効果トランジスタ |
| JP2015060987A (ja) * | 2013-09-19 | 2015-03-30 | 富士通株式会社 | 半導体装置及び半導体装置の製造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107068750A (zh) * | 2016-12-31 | 2017-08-18 | 华南理工大学 | 一种基于Si衬底的GaN基高压HEMT器件外延结构及其制造方法 |
| CN107068750B (zh) * | 2016-12-31 | 2024-04-19 | 华南理工大学 | 一种基于Si衬底的GaN基高压HEMT器件外延结构及其制造方法 |
| CN108767008A (zh) * | 2018-04-17 | 2018-11-06 | 厦门市三安集成电路有限公司 | 一种具有高阻GaN缓冲层的HEMT及其制备方法 |
| CN108767008B (zh) * | 2018-04-17 | 2021-04-16 | 厦门市三安集成电路有限公司 | 一种具有高阻GaN缓冲层的HEMT及其制备方法 |
| CN114038954A (zh) * | 2021-09-28 | 2022-02-11 | 厦门士兰明镓化合物半导体有限公司 | 发光二极管的外延结构及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5785103B2 (ja) | ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ | |
| TWI611576B (zh) | 半導體基板及半導體基板之製造方法 | |
| JP5787417B2 (ja) | 窒化物半導体基板 | |
| JP5495069B2 (ja) | 半導体素子及びその製造方法 | |
| JP5100427B2 (ja) | 半導体電子デバイス | |
| JP2005158889A (ja) | 半導体素子形成用板状基体及びこの製造方法及びこれを使用した半導体素子 | |
| US8969880B2 (en) | Epitaxial substrate and method for manufacturing epitaxial substrate | |
| JP5788296B2 (ja) | 窒化物半導体基板及びその製造方法 | |
| JP2010232293A (ja) | 半導体装置 | |
| JP2005085852A (ja) | 半導体電子デバイス | |
| JP2009049121A (ja) | ヘテロ接合型電界効果トランジスタ及びその製造方法 | |
| JP6064051B2 (ja) | 窒化物半導体 | |
| JP5689245B2 (ja) | 窒化物半導体素子 | |
| JP5159858B2 (ja) | 窒化ガリウム系化合物半導体基板とその製造方法 | |
| JP2009260296A (ja) | 窒化物半導体エピタキシャルウエハ及び窒化物半導体素子 | |
| US20170323960A1 (en) | Epitaxial wafer, semiconductor device, method for producing epitaxial wafer, and method for producing semiconductor device | |
| JP2011187654A (ja) | Ｉｉｉ族窒化物半導体からなるｈｅｍｔ、およびその製造方法 | |
| US8994032B2 (en) | III-N material grown on ErAIN buffer on Si substrate | |
| JP5824814B2 (ja) | 半導体ウエーハ及び半導体素子及びその製造方法 | |
| JP6173493B2 (ja) | 半導体素子用のエピタキシャル基板およびその製造方法 | |
| JP2014022685A (ja) | 半導体積層構造およびこれを用いた半導体素子 | |
| JP5817283B2 (ja) | 半導体装置の製造方法 | |
| JP2013145782A (ja) | ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ | |
| JP2015103665A (ja) | 窒化物半導体エピタキシャルウエハおよび窒化物半導体 | |
| JP5776344B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161003 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170424 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170509 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20171121 |