JP2013229493A - Ｉｉｉ族窒化物半導体積層基板およびｉｉｉ族窒化物半導体電界効果トランジスタ - Google Patents

Ｉｉｉ族窒化物半導体積層基板およびｉｉｉ族窒化物半導体電界効果トランジスタ Download PDF

Info

Publication number
JP2013229493A
JP2013229493A JP2012101379A JP2012101379A JP2013229493A JP 2013229493 A JP2013229493 A JP 2013229493A JP 2012101379 A JP2012101379 A JP 2012101379A JP 2012101379 A JP2012101379 A JP 2012101379A JP 2013229493 A JP2013229493 A JP 2013229493A
Authority
JP
Japan
Prior art keywords
layer
nitride semiconductor
iii nitride
barrier layer
group iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012101379A
Other languages
English (en)
Inventor
Masakazu Matsubayashi
雅和 松林
Nobuaki Teraguchi
信明 寺口
Nobuyuki Ito
伸之 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2012101379A priority Critical patent/JP2013229493A/ja
Priority to US14/389,949 priority patent/US20150069407A1/en
Priority to CN201380021901.2A priority patent/CN104254908A/zh
Priority to PCT/JP2013/061630 priority patent/WO2013161704A1/ja
Publication of JP2013229493A publication Critical patent/JP2013229493A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds

Abstract

【課題】電流コラプスのより一層の抑制を可能にすることができるIII族窒化物半導体積層基板を提供する。
【解決手段】このIII族窒化物半導体積層基板１００では、ＡｌＧａＮ障壁層６は、表面からの深さが１０ｎｍ以下の表層領域でのＣｕ濃度が、１.０×１０１０(原子数/ｃｍ２)以下である。このIII族窒化物半導体積層基板１００を備えた窒化物半導体装置(ＧａＮ系ＨＦＥＴ)によれば、コラプス値１.１８を達成できた。
【選択図】図１

Description

この発明は、例えば、ＧａＮ層上にＡｌＧａＮ層が積層されたIII族窒化物半導体積層基板およびIII族窒化物半導体電界効果トランジスタに関する。
従来、III族窒化物半導体装置としては、特許文献１(特開２００９−１１７７１２号公報)に示されるように、Ｓｉ基板上にＧａＮ層とＡｌＧａＮ層とが順に積層され、上記ＧａＮ層とＡｌＧａＮ層とのヘテロ界面近傍に２次元電子ガス層が形成されるようにしたものがある。
このIII族窒化物半導体装置は、上記ＡｌＧａＮ層上にＳｉＯ２膜やＳｉＮ膜で作製された絶縁膜を形成することで、電流コラプスの抑制を図っている。また、このIII族窒化物半導体装置は、上記ＡｌＧａＮ層とゲート電極との間に実質的に絶縁膜とみなせる有機半導体層を形成し、この有機半導体層でもって、上記ＡｌＧａＮ層の表面にトラップされたキャリアを相殺するようなキャリアを供給することで電流コラプスの抑制を図っている。
しかしながら、このように電流コラプスの抑制を図っても、未だ不十分で、電流コラプスのより一層の抑制が求められている。
特開２００９−１１７７１２号公報
そこで、この発明の課題は、電流コラプスのより一層の抑制を可能にすることができるIII族窒化物半導体積層基板およびIII族窒化物半導体電界効果トランジスタを提供することにある。
本発明者らは、III族窒化物半導体積層基板を製造する中で、III族窒化物半導体中にＣｕ(銅)が検出されていることを発見し、このIII族窒化物半導体に混入するＣｕ(銅)が電流コラプスに影響を及ぼしていることを発見した。このような本発明者らの発見に基づいて、本発明が創出されたのである。
すなわち、この発明のIII族窒化物半導体積層基板は、III族窒化物半導体であるチャネル層と、
上記チャネル層上に形成され、上記チャネル層とヘテロ界面を形成すると共にIII族窒化物半導体である障壁層と
を備え、
上記障壁層は、
表面からの深さが１０ｎｍ以下の領域でのＣｕ濃度が、１.０×１０１０(原子数/ｃｍ２)以下であることを特徴としている。
この発明のIII族窒化物半導体積層基板によれば、上記III族窒化物半導体である障壁層の表面からの深さが１０ｎｍ以下の領域でのＣｕ濃度が、１.０×１０１０(原子数/ｃｍ２)以下である構成によって、電流コラプスを抑制できる。
ここで、「電流コラプス」とは、低電圧動作でのトランジスタのオン抵抗と比べて高電圧動作でのトランジスタのオン抵抗が高くなってしまう現象である。
また、一実施形態では、上記チャネル層は、ＧａＮからなり、
上記障壁層は、ＡｌＧａＮからなる。
この実施形態によれば、高ドレイン電圧動作が可能な高周波高出力ＦＥＴ等に好適なIII族窒化物半導体積層基板を提供できる。
また、一実施形態では、上記チャネル層は、ＧａＮからなり、
上記障壁層は、
上記チャネル層側のＡｌＧａＮからなる層と、
上記ＡｌＧａＮからなる層上のＧａＮからなるキャップ層と
を有する。
この実施形態によれば、上記ＧａＮからなるキャップ層によって、窒化物半導体層(チャネルＧａＮ層,ＡｌＧａＮ障壁層)の酸化を防いで、窒化物半導体層の酸化による特性劣化を抑制できる。
また、一実施形態のIII族窒化物半導体電界効果トランジスタでは、上記III族窒化物半導体積層基板を備え、
上記障壁層上にソース電極とドレイン電極とゲート電極とを設け、上記障壁層上において上記ソース電極とドレイン電極とゲート電極とが形成されてない領域に絶縁膜を設けた。
この実施形態のIII族窒化物半導体電界効果トランジスタによれば、電流コラプスを抑制することができる。
この発明のIII族窒化物半導体積層基板によれば、障壁層の表面からの深さが１０ｎｍ以下の領域でのＣｕ濃度が１.０×１０１０(原子数/ｃｍ２)以下である構成によって、電流コラプスを抑制できる。
この発明の第１実施形態のIII族窒化物半導体積層基板を備えた窒化物半導体装置の断面図である。 ＡｌＧａＮ障壁層の表層領域でのＣｕ濃度(原子数/ｃｍ２)とコラプス値との関係を示す特性図である。 窒化物半導体装置において、チャネルＧａＮ層とＡｌＧａＮ障壁層との界面に沿って電子が走行する様子を示す模式的な断面図である。 従来の窒化物半導体装置において、チャネルＧａＮ層とＡｌＧａＮ障壁層との界面に沿って走行する電子がＣｕにトラップされる様子を示す模式的な断面図である。 上記実施形態のIII族窒化物半導体積層基板を備えた窒化物半導体装置において、電子がＣｕにトラップされずにチャネルＧａＮ層とＡｌＧａＮ障壁層との界面に沿って走行する様子を示す模式的な断面図である。 この発明の第２実施形態のIII族窒化物半導体積層基板の断面図である。 上記第２実施形態の障壁層の構成を示す断面図である。 上記実施形態のIII族窒化物半導体積層基板を作製するためのＭＯＣＶＤ装置の構成を模式的に示す図である。 上記ＭＯＣＶＤ装置のガス導入部のフランジにＯリングが挟まれている様子を示す断面図である。 上記ＭＯＣＶＤ装置の電流導入部のフランジにテフロン系の材料で作製されたパッキンが挟まれている様子を示す断面図である。 上記ＭＯＣＶＤ装置のビューポート部のフランジにインジウムワイヤが挟まれている様子を示す断面図である。 上記ＭＯＣＶＤ装置の排気部のフランジに銅ガスケットが挟まれている様子を示す断面図である。
以下、この発明を図示の実施の形態により詳細に説明する。
(第１の実施の形態)
図１は、この発明の第１実施形態のIII族窒化物半導体積層基板１００を備えた窒化物半導体装置の断面図を示している。この窒化物半導体装置はＧａＮ系ＨＦＥＴ(Hetero-junction Field Effect Transistor；ヘテロ接合電界効果トランジスタ)である。
上記窒化物半導体装置は、図１に示すように、Ｓｉ基板１上に、ＡｌＮシード層２と、超格子層３と、カーボンドープＧａＮ層４と、チャネル層の一例としてのチャネルＧａＮ層５と、障壁層の一例としてのＡｌＧａＮ障壁層６とが順に形成されている。上記ＡｌＮシード層２と超格子層３とカーボンドープＧａＮ層４でバッファ層２０を構成している。また、上記Ｓｉ基板１とＡｌＮシード層２と超格子層３とカーボンドープＧａＮ層４とチャネルＧａＮ層５とＡｌＧａＮ障壁層６とがIII族窒化物半導体積層基板１００を構成している。
上記ＡｌＧａＮ障壁層６上にソース電極７とドレイン電極８を予め定められた間隔をあけて形成している。このソース電極７とドレイン電極８はオーミック電極である。また、ＡｌＧａＮ障壁層６上かつソース電極７とドレイン電極８との間にゲート電極９を形成している。このゲート電極９はショットキー電極である。ソース電極７とドレイン電極８は、Ｈｆ／Ａｌ／Ｈｆ／ＡｕやＴｉ／Ａｌ／ＴｉＮなどからなる。また、ゲート電極９は、ＷＮ／Ｗ／Ａｕなどからなる。
上記ＡｌＧａＮ障壁層６上かつソース電極７とドレイン電極８とゲート電極９を除く領域にＳｉＮからなる絶縁膜１０を形成している。
この実施形態では、一例として、上記バッファ層２０の膜厚は、３μｍ以上７μｍ以下とし、ＡｌＧａＮ障壁層６の膜厚は、３０ｎｍとしている。また、チャネルＧａＮ層５の膜厚を５００ｎｍ以上としている。
この第１実施形態のIII族窒化物半導体積層基板１００では、上記ＡｌＧａＮ障壁層６は、表面からの深さが１０ｎｍ以下の表層領域でのＣｕ濃度が、１.０×１０１０(原子数/ｃｍ２)以下である。
このＡｌＧａＮ障壁層６の表層領域でのＣｕ濃度は、ＴＸＲＦ法(Ｔotal Ｒeflection Ｘ-ray Ｆluorescence Ｍethod：全反射蛍光Ｘ線分析法)によって測定した。このＴＸＲＦ法は、ＸＲＦ法(Ｘ-ray Ｆluorescence Ｍethod)に比べて、低角度(例えば０.１°)で励起Ｘ線をＡｌＧａＮ障壁層６の表面に照射することによって、基板側から発生する蛍光Ｘ線および検出器に入射する散乱線を低減し、基板表面に存在する金属汚染物からの蛍光Ｘ線を効率よく検出できる。
上記構成の窒化物半導体装置において、チャネルＧａＮ層５とＡｌＧａＮ障壁層６との界面に２次元電子ガス(２ＤＥＧ)が発生してチャネルが形成される。このチャネルをゲート電極９に電圧を印加することにより制御して、ソース電極７とドレイン電極８とゲート電極９を有するＨＦＥＴをオンオフさせる。このＨＦＥＴは、ゲート電極９に負電圧が印加されているときにゲート電極９下のチャネルＧａＮ層５に空乏層が形成されてオフ状態となる一方、ゲート電極９の電圧がゼロのときにゲート電極９下のチャネルＧａＮ層５に空乏層がなくなってオン状態となるノーマリーオンタイプのトランジスタである。
次に、図５および図６Ａ〜図６Ｄを参照して、上記III族窒化物半導体積層基板１００の製造に用いるＭＯＣＶＤ(Ｍetal Ｏrganic Ｃhemical Ｖapor Ｄeposition：有機金属気相成長)装置を説明する。
上記ＭＯＣＶＤ装置は、チャンバー１０１とチャンバー１０１内に設置された反応部１０２を備える。上記チャンバー１０１と反応部１０２は、少なくとも原料ガスに接触する部分が、例えばステンレス鋼等の銅を含有していない非銅系材料で作製されている。上記非銅系材料とは、銅を含有していない材料である。
上記チャンバー１０１には、上記反応部１０２よりも下流側に排気部１１１が設けられている。また、上記チャンバー１０１には、上記反応部１０２よりも上流側にガス導入部１１２が設けられている。
上記排気部１１１は、チャンバー１０１に連通している排気管１１３と排気配管１１４を有し、この排気管１１３のフランジ１１３Ａと、上記排気配管１１４のフランジ１１４Ａとは、ボルト等の締結部材(図示せず)によって締結されている。
また、上記ガス導入部１１２は、上記チャンバー１０１に連通しているガス導入筒１１７と、このガス導入筒１１７のフランジ１１７Ａに締結される蓋部材１１８を有する。上記ガス導入筒１１７のフランジ１１７Ａと蓋部材１１８とは、ボルト等の締結部材(図示せず)によって締結されている。また、上記ガス導入筒１１７および蓋部材１１８は、少なくとも原料ガスに接触する部分が、例えばステンレス鋼等の非銅系材料で作製されている。
図６Ａに示すように、上記ガス導入部１１２のフランジ１１７Ａと蓋部材１１８との間には、シーリング部材としてのＯリング１２０が挟まれている。このＯリング１２０は、上記フランジ１１７Ａの端面に形成された環状溝１１９に配置されている。また、上記Ｏリング１２０は、バイトン(商品名)等のフッ素系のゴムで作製されている。尚、図６Ａでは、上記締結部材(ボルト等)を省略しているが、この締結部材は、上記Ｏリング１２０よりも径方向外側で蓋部材１１８とフランジ１１７Ａとを締結している。
上記フランジ１１７Ａと蓋部材１１８と上記Ｏリング１２０と上記締結部材(図示せず)がシーリング部を構成している。このシーリング部は、上記チャンバー１０１内の真空を保持するため、もしくは、上記チャンバー１０１内に上記原料ガスを閉じ込めるためのものである。尚、シーリング部材として上記Ｏリング１２０に替えて、後述するテフロン系材料で作製されたパッキンやインジウムワイヤを用いてもよい。上記インジウムワイヤは、チャンバー１０１内を高真空に排気する場合のシーリング部材として有効であるが、高真空が必要でない場合は、上記ＯリングやＰＴＦＥ(ポリテトラフルオロエチレン)等のテフロン(商品名)系の材料で作製されパッキンを用いることができる。
図５に示すように、上記蓋部材１１８には、原料ガス導入配管１２５と原料ガス導入配管１２６とが貫通している。上記原料ガス導入配管１２５,１２６は、少なくとも原料ガスに接触する部分が、例えばステンレス鋼等の非銅系材料で作製されている。また、この原料ガス導入配管１２５および原料ガス導入配管１２６は、溶接によって上記蓋部材１１８との間の気密が維持されている。この原料ガス導入配管１２５,１２６の先端部１２５Ａ,１２６Ａは、上記反応部１０２の上流側開口部１０２Ａに位置している。また、上記原料ガス導入配管１２５は、管継手(図示せず)やパイプ１５３,流量調節バルブ１２９を経由してＮＨ３供給源１３３に接続されている。また、上記原料ガス導入配管１２６は、管継手(図示せず)やパイプ１５１,流量調節バルブ１２７を経由してＴＭＧ(トリメチルガリウム)供給源１３１に接続されている。また、上記原料ガス導入配管１２６は、管継手(図示せず)やパイプ１５２,流量調節バルブ１２８を経由してＴＭＡ(トリメチルアルミニウム)供給源１３２に接続されている。尚、上記各管継手とパイプ１５１,１５２,１５３および流量調節バルブ１２７,１２８,１２９は、少なくとも原料ガスに接触する部分が、例えばステンレス鋼等の非銅系材料で作製されている。
一方、図６Ｄに示すように、上記排気部１１１の排気管１１３のフランジ１１３Ａと排気配管１１４のフランジ１１４Ａとの間には、シーリング部材としての銅ガスケット１１５が挟まれている。この銅ガスケット１１５は、例えば、ＩＣＦあるいはＣＦといった規格を有する銅のリングである。上記銅ガスケット１１５は、上記フランジ１１３Ａの端面に形成された環状突起１７５とフランジ１１４Ａの裏面に形成された環状突起１７６との間に挟まれている。この銅ガスケット１１５は、チャンバー１０１内を高真空に排気する場合のシーリング部材として有効である。また、上記フランジ１１３Ａとフランジ１１４Ａとは、ボルト等の締結部材(図示せず)によって締結されている。上記フランジ１１３Ａ,１１４Ａと銅ガスケット１１５と上記締結部材(図示せず)とがシーリング部を構成している。上記排気部１１１の排気配管１１４に排気ポンプ(図示せず)が接続され、この排気ポンプによって、上記チャンバー１０１内が排気されて減圧される。この実施形態では、上記排気部１１１の排気管１１３と排気配管１１４を、例えばステンレス鋼等の銅を含んでいない非銅系材料で作製したが、銅を含んだ銅系材料で作製してもよい。
また、上記反応部１０２内には、載置プレート１２２が設けられ、この載置プレート１２２に基板１３０が載置される。この反応部１０２の上流側開口部１０２Ａには、原料ガス導入配管１２５,１２６の先端部１２５Ａ,１２６Ａが配置されている。この原料ガス導入配管１２５,１２６は、ガス導入筒１１７を貫通している。上記反応部１０２および載置プレート１２２は、少なくとも原料ガスに接触する部分が、例えばステンレス鋼等の非銅系材料で作製されている。
また、上記反応部１０２には、上記載置プレート１２２を加熱するヒータ１３５が取り付けられ、このヒータ１３５は、電流供給配線１３６,１３８で電流導入端子１３７,１３９に接続されている。上記電流供給配線１３６,１３８および電流導入端子１３７,１３９は、非銅系材料としてのニッケルで作製した。
上記電流導入端子１３７,１３９は、上記チャンバー１０１に連通している端子挿入管１４０内に挿入されている。この端子挿入管１４０は、フランジ１４０Ａを有し、このフランジ１４０Ａは、ボルト等の締結部材(図示せず)によって密封蓋１４１に締結されている。上記端子挿入管１４０と密封蓋１４１は、少なくとも原料ガスに接触する部分が、例えばステンレス鋼等の非銅系材料で作製されている。上記電流供給配線１３６,１３８と電流導入端子１３７,１３９と端子挿入管１４０と密封蓋１４１とが電流導入部１４５を構成している。
図６Ｂに示すように、上記フランジ１４０Ａと密封蓋１４１との間には、シーリング部材としての環状のパッキン１５０が挟まれている。このパッキン１５０は、例えば、ＰＴＦＥ(ポリテトラフルオロエチレン)等のテフロン(商品名)系の材料で作製されている。上記パッキン１５０は、上記フランジ１４０Ａの端面に形成された環状突起１５５と密封蓋１４１の裏面に形成された環状突起１５６との間に挟まれている。また、上記フランジ１４０Ａと密封蓋１４１とは、上記パッキン１５０よりも径方向外側でボルト等の締結部材(図示せず)によって締結されている。また、上記電流導入端子１３７,１３９は、絶縁セラミック１４７に挿入されて銀ロウ付け等で密封蓋１４１に固定され気密に嵌合されている。上記絶縁セラミック１４７は、高い気密封止性と高い電気絶縁性を有する。上記フランジ１４０Ａと密封蓋１４１と上記パッキン１５０と上記締結部材(図示せず)がシーリング部を構成している。このシーリング部は、上記チャンバー１０１内の真空を保持するため、もしくは、上記チャンバー１０１内に上記原料ガスを閉じ込めるためのものである。尚、図６Ｂに示すパッキン１５０を用いたシーリング部に替えて、図６Ａに示すＯリングを用いたシーリング部や図６Ｃに示すインジウムリングを用いたシーリング部を採用してもよい。
また、図５に示すように、上記チャンバー１０１には、上記反応部１０２の上方に位置しているビューポート部１６０が設けられている。このビューポート部１６０は、チャンバー１０１に連通している筒部１６１とこの筒部１６１のフランジ１６１Ａに締結される窓部１６２とを有する。上記筒部１６１は、少なくとも原料ガスに接触する部分が、例えばステンレス鋼等の非銅系材料で作製されている。
図６Ｃに示すように、上記筒部１６１のフランジ１６１Ａと窓部１６２の窓枠部１６２Ａとの間には、シーリング部材としてのインジウムで作製されたインジウムワイヤ１６３が挟まれている。上記窓枠部１６２Ａには、石英ガラス等の耐熱性ガラス１６２Ｂが嵌め込まれている。上記耐熱性ガラス１６２Ｂは非銅系材料で作製された接着剤で上記窓部１６２に固定されている。上記窓枠部１６２Ａは、少なくとも原料ガスに接触する部分が、例えばステンレス鋼等の非銅系材料で作製されている。上記非銅系材料は銅を含有していない材料である。
上記フランジ１６１Ａと窓部１６２とは、ボルト等の締結部材(図示せず)によって締結されている。また、上記フランジ１６１Ａと窓部１６２と上記インジウムワイヤ１６３と上記締結部材(図示せず)がシーリング部を構成している。このシーリング部は、上記チャンバー１０１内の真空を保持するため、もしくは、上記チャンバー１０１内に上記原料ガスを閉じ込めるためのものである。尚、図６Ｃに示すインジウムワイヤ１６３を用いたシーリング部に替えて、図６Ａに示すＯリングを用いたシーリング部や図６Ｂに示すテフロン系材料で作製されたパッキンを用いたシーリング部を採用してもよい。
このように、上記ＭＯＣＶＤ装置は、原料ガスの流れに関して、一点鎖線Ｙで示される反応部１０２の下流端１０２Ｂから矢印Ｂで示される上流側の領域において、上記原料ガスが接する部分が、銅を含有していない非銅系材料で作製されている。
なお、上記ＭＯＣＶＤ装置では、一点鎖線Ｙで示される反応部１０２の下流端１０２Ｂから矢印Ａで示される下流側の領域において、排気部１１１のシーリング部材として銅ガスケット１１５を使用したが、ガス導入部１１２,電流導入部１４５,ビューポート部１６０と同様に、シーリング部材として、フッ素系のゴムで作製されたＯリング,ＰＴＦＥ製のパッキン,インジウムリングを採用してもよい。もっとも、上記反応部１０２よりも下流側で銅ガスケット１１５を使用して原料ガスと銅が反応しても、ウェハに銅が取込まれることなく排気されるので、銅ガスケット１１５を使用しても問題とはならない。また、上記フッ素系のゴムで作製されたＯリング,ＰＴＦＥ製のパッキン,インジウムリングによるシーリング部材は、銅ガスケットに比べて熱耐性が低いので、これらＯリング,パッキン,インジウムリングを装着したシーリング部(フランジ,蓋部材等)に図示しない冷却ジャケット等を取り付けて上記冷却ジャケット内に冷却媒体(冷却水等)を流通させてシーリング部を冷却することが望ましい。
次に、上記実施形態のＭＯＣＶＤ装置を用いて、図１に示す窒化物半導体装置を製造する工程を説明する。
まず、Ｓｉ基板１を１０％ＨＦ(フッ酸)溶液で洗浄した後、上記ＭＯＣＶＤ(有機金属気相成長)装置に導入する。
上記Ｓｉ基板１は、流量が１０ｓｌｍ(Standard Liter per Minute：Ｌ／分)の水素雰囲気中で基板温度１１００℃に加熱されて表面のクリーニングが行われる。より厳密には、水素は、有機金属,アンモニアのガスライン以外の図５に記載されていないガスラインを通じてチャンバー１へ導入される。
そして、Ｓｉ基板１の上に、バッファ層２０とチャネルＧａＮ層５とＡｌＧａＮ障壁層６を順に積層する。
このとき、ＡｌＮシード層２は、成長圧力を１３.３ｋＰａとし、基板温度を１１００℃で成膜した。ここで、ＡｌＮシード層２であるＡｌＮの原料として、流量を１００μｍｏｌ／分としたＴＭＡ(トリメチルアルミニウム)と、流量を１２.５ｓｌｍとしたＮＨ３(アンモニア)とを供給した。上記ＴＭＡは、ＴＭＡ供給源１３２からガス導入部１１２を通してチャンバー１内へ導入され、上記ＮＨ３は、ＮＨ３供給源１３３から、ガス導入部１１２を通してチャンバー１内へ導入される。また、上記基板温度は、上記ヒータ１３５の出力を制御することで制御される。
また、超格子層３は、ＡｌＮシード層２と同様にして、成長圧力を１３.３ｋＰａとし、基板温度を１１００℃で成膜した。超格子層３を形成するときは、供給する原料を交互に切り替えて、ＡｌＮとＡｌ０.１Ｇａ０.９Ｎとを積層する。一例として、層厚３ｎｍのＡｌＮと層厚２０ｎｍのＡｌ０.１Ｇａ０.９Ｎからなる超格子層を１２０回繰り返し積層して上記超格子層３を形成する。Ａｌ０.１Ｇａ０.９Ｎの原料として、流量を８０μｍｏｌ／分としたＴＭＡと、流量を７２０μｍｏｌ／分としたＴＭＧ(トリメチルガリウム)と、流量を１２.５ｓｌｍとしたＮＨ３とを供給する。なお、超格子層３のＡｌＮの原料は、ＡｌＮシード層２と同様にして供給した。
また、カーボンドープＧａＮ層４は、ＡｌＮシード層２と同様にして、成長圧力を１３.３ｋＰａとし、基板温度を１１００℃で成膜した。ここで、カーボンドープ層４であるＧａＮの原料として、流量を７２０μｍｏｌ／分としたＴＭＧと、流量を１２.５ｓｌｍとしたＮＨ３とを供給する。
また、チャネルＧａＮ層５は、成長圧力を１００ｋＰａとし、基板温度を１１００℃で成膜した。ここで、チャネルＧａＮ層５であるＧａＮの原料として、流量を１００μｍｏｌ／分としたＴＭＧと、流量を１２.５ｓｌｍとしたＮＨ３とを供給する。上記チャネルＧａＮ層５の層厚は、一例として、１μｍとした。上記ＴＭＧは、ＴＭＧ供給源１３１からガス導入部１１２を通してチャンバー１０１内へ導入される。
また、ＡｌＧａＮ障壁層６は、ＡｌＮシード層２と同様にして、成長圧力を１３.３ｋＰａとし、基板温度を１１００℃で成膜する。ここで、ＡｌＧａＮ障壁層６であるＡｌ０.１７Ｇａ０.８３Ｎの原料として、流量を８μｍｏｌ／分としたＴＭＡと、流量を５０μｍｏｌ／分としたＴＭＧと、流量を１２.５ｓｌｍとしたＮＨ３とを供給する。
次に、このようにして作製したエピタキシャルウェハを用い、上記ＡｌＧａＮ障壁層６上にソース電極７とドレイン電極８とゲート電極９を形成する。このソース電極７とドレイン電極８とゲート電極９の製造方法は、特に限定されず、例えば蒸着等の公知の方法を使用する。
例えば、ソース／ドレイン領域をパターニングしてオーミック電極を堆積し、リフトオフの後、熱処理によってオーミック化を図り、ソース電極７とドレイン電極８を形成する。この熱処理の条件は、金属の膜厚によっても異なるが、本実施形態では、窒素雰囲気中で、８００℃で１分間とした。この熱処理によって、ＡｌＧａＮ障壁層６とソース電極７とのオーミック接触およびＡｌＧａＮ障壁層６とドレイン電極８とのオーミック接触が得られる。また、上記ソース電極７とドレイン電極８との間隔は、電界効果トランジスタの所望する性能に応じて調整する。
次に、ゲート電極９を堆積する領域をパターニングしてゲート電極９を形成する。ゲート電極９としては、Ｐｔ，Ｎｉ，Ｐｄ，ＷＮなどを用いることができるが、本実施形態ではＷＮを用いた。その後、ＡｌＧａＮ障壁層６上に、プラズマＣＶＤ等の公知の方法でＳｉＮからなる絶縁膜１０を形成する。
なお、ソース電極７、ドレイン電極８、ゲート電極９および絶縁膜１０を形成する順番は、特に限定されず、絶縁膜１０を先に形成してもよい。また、オーミック電極金属としては、Ｈｆ／Ａｌ／Ｈｆ／ＡｕやＴｉ／Ａｌ／Ｍｏ／Ａｕを用いることができる。
図２は、上記窒化物半導体装置の上記ＡｌＧａＮ障壁層６の表面からの深さが１０ｎｍ以下の表層領域でのＣｕ濃度(原子数/ｃｍ２)と、コラプス値との関係を示している。図２の横軸のＥ＋０９,Ｅ＋１０は、それぞれ、１０９,１０１０を表している。
上記コラプス値は、ソース電極７とドレイン電極８との間に１Ｖの電圧を印加したときのオン抵抗Ｒ１と、ゲート電極９に負電圧が加えられたオフ状態のときにソース電極７とドレイン電極８との間に５００Ｖの電圧を印加した後、ゲート電極９の電圧をゼロとしてオン状態のときにソース電極７とドレイン電極８との間に１Ｖの電圧を印加した状態において、オフ状態からオン状態に切り替わってから５マイクロ秒後のオン抵抗Ｒ２との比(Ｒ２/Ｒ１)で表される値である。なお、オン抵抗は、素子のサイズ(例えば、ソース電極７とドレイン電極８との間の距離、電極の面積)によって規定される。
前述の図５を参照して説明したＭＯＣＶＤ装置を用いて作製したIII族窒化物半導体積層基板１００の一例では、上記ＡｌＧａＮ障壁層６の上記表層領域でのＣｕ濃度(原子数/ｃｍ２)は、〇印のプロットで示されるように、１.０×１０１０(原子数/ｃｍ２)以下の６.１×１０９(原子数/ｃｍ２)であった。また、上記ＭＯＣＶＤ装置を用いて上述と同様の工程で作製したIII族窒化物半導体積層基板の他の一例では、上記ＡｌＧａＮ障壁層６の上記表層領域でのＣｕ濃度(原子数/ｃｍ２)は、ＴＸＲＦ法による検出限界である３×１０９(原子数/ｃｍ２)以下であった。
一方、前述の図５を参照して説明したＭＯＣＶＤ装置とは異なり、上記ガス導入部,電流導入部,ビューポート部のシーリング部材および電流導入端子等の部分に銅が使用された従来からあるＭＯＣＶＤ装置を用いて作製された比較例の窒化物半導体積層基板では、ＡｌＧａＮ障壁層の上記表層領域でのＣｕ濃度(原子数/ｃｍ２)は、図２において、△印のプロットで示されるように、１.４４×１０１０(原子数/ｃｍ２)、もしくは、２.１８×１０１０(原子数/ｃｍ２)，２.７４×１０１０(原子数/ｃｍ２)，３.１３×１０１０(原子数/ｃｍ２)であり、いずれも、１.０×１０１０(原子数/ｃｍ２)を越えていた。
図２から分かるように、これらの表層領域でのＣｕ濃度(原子数/ｃｍ２)が、１.０×１０１０(原子数/ｃｍ２)を越えたＡｌＧａＮ障壁層を有する比較例によるＧａＮ系ＨＦＥＴでは、コラプス値が１.４４〜１.５４となり、いずれもコラプス値が１.３を越えていた。
これに対して、上記実施形態のIII族窒化物半導体積層基板１００を備えた窒化物半導体装置(ＧａＮ系ＨＦＥＴ)の一例によれば、コラプス値１.１８を達成できた。また、上記Ｃｕ濃度(原子数/ｃｍ２)がＴＸＲＦ法による検出限界以下であった他の一例では、コラプス値１.１０を達成できた。
窒化物半導体装置(ＧａＮ系ＨＦＥＴ)では、コラプス値を１.３以下にすることが、商業的に商品として成立するためには、重要になる。すなわち、このコラプス値が１.３以下であるＧａＮ系ＨＦＥＴは、シリコン素子よりも大電流駆動が可能でかつ高温動作に適した製品として性能面およびコスト面で商業的価値を有する。
図３Ａに模式的に示すように、ドレイン電極Ｄとソース電極Ｓとの間にドレインＤが高電位となる電圧を印加し、ゲート電極Ｇの電圧を零とすると、ＡｌＧａＮ障壁層とチャネルＧａＮ層との間に形成される２ＤＥＧ(２次元電子ガス)層を電子がソースからドレインに向かって走行する。ここで、図３Ｂに模式的に示すように、ＡｌＧａＮ障壁層にＣｕ(銅)が含有されているとＣｕの深い準位に電子がトラップされて、ドレイン電流が減少し、オン抵抗が増加してコラプス値が増加すると考えられる。これに対し、本実施形態のIII族窒化物半導体積層基板１００によれば、上記ＡｌＧａＮ障壁層６の表層領域でのＣｕ濃度(原子数/ｃｍ２)を、１.０×１０１０(原子数/ｃｍ２)以下に低減したことで、図３Ｃに模式的に示すように、Ｃｕにトラップされる電子を減少させて、ドレイン電流を増加させることができるので、オン抵抗が低下し、コラプス値を抑制できると考えられる。
(第２の実施の形態)
図４Ａは、この発明の第２実施形態のIII族窒化物半導体積層基板２００の断面図を示している。
この第２実施形態のIII族窒化物半導体積層基板２００は、Ｓｉ基板２０１上に、ＡｌＮシード層２０２と、超格子バッファ層２０３と、耐圧用のカーボンドープＧａＮ層２０４と、チャネル層の一例としてのチャネルＧａＮ層２０５と、障壁層２０６とが順に形成されている。
上記Ｓｉ基板２０１とＡｌＮシード層２０２と超格子層２０３とカーボンドープＧａＮ層２０４とチャネルＧａＮ層２０５と障壁層２０６とがIII族窒化物半導体積層基板２００を構成している。
このIII族窒化物半導体積層基板２００の上記障壁層２０６上には、図示してないが、前述の第１実施形態で説明したのと同様に、ソース電極、ドレイン電極、ゲート電極、および絶縁膜が形成される。このソース電極、ドレイン電極、ゲート電極、および絶縁膜については、前述の第１実施形態で説明したのと同様にして作製される。これにより、窒化物半導体装置としてのＧａＮ系ＨＦＥＴが作製される。
この第２実施形態では、一例として、上記ＡｌＮシード層２０２の層厚を１２０ｎｍとし、上記超格子バッファ層２０３の層厚を２３００ｎｍとし、上記耐圧用のカーボンドープＧａＮ層２０４の層厚を８４０ｎｍとした。
また、この第２実施形態では、図４Ｂに示すように、上記障壁層２０６は、上記チャネルＧａＮ層２０５上に、層厚１ｎｍのＡｌＮヘテロ特性改善層２１１と層厚３４ｎｍのＡｌＧａＮ障壁層２１２と層厚１ｎｍのＧａＮキャップ層２１３が順に形成されて構成されている。
上記ＡｌＮヘテロ特性改善層２１１を形成するＡｌＮのエネルギーバンドギャップは６.２ｅＶという極めて大きなバンドギャップを有しているので、膜厚が厚くなり過ぎるとヘテロ接合として機能しなくなる。このため、チャネルＧａＮ層５とＡｌＧａＮ障壁層２１２との界面急峻性を維持しつつ、トンネル効果によって十分なキャリア輸送ができる厚さにしている。このため、ＡｌＮヘテロ特性改善層２１１の膜厚は、１分子層〜４分子層にすることが好ましい。
この第２実施形態によれば、チャネルＧａＮ層２０５とＡｌＧａＮ障壁層２１２との間にＡｌＮヘテロ特性改善層２１１を形成することによって、チャネルＧａＮ層２０５とＡｌＧａＮ障壁層２１２との界面急峻性が改善されるので、ヘテロ界面に生じる２次元電子ガスのキャリア濃度を大きくでき、電気的特性を向上できる。
また、チャネルＧａＮ層２０５とＡｌＧａＮ障壁層２１２との間にＡｌＮヘテロ特性改善層２１１を介在させることによって、リーク電流を低減することが可能になる。例えば、ＡｌＮヘテロ特性改善層２１１の膜厚を１０Å〜３０Åにすることで、リーク電流を低減できた。
また、この第２実施形態によれば、上記ＡｌＧａＮ障壁層２１２上に形成したＧａＮキャップ層２１３によって、窒化物半導体層(チャネルＧａＮ層２０５,ＡｌＧａＮ障壁層２１２)の酸化を防いで、窒化物半導体層の酸化による特性劣化を抑制できる。
尚、上記障壁層２０６は、ＡｌＮヘテロ特性改善層２１１とＧａＮキャップ層２１３のうちのいずれか一方を備えてもよい。
この第２実施形態のIII族窒化物半導体積層基板２００では、上記障壁層２０６は、表面からの深さが１０ｎｍ以下の表層領域でのＣｕ濃度が、１.０×１０１０(原子数/ｃｍ２)以下である。この障壁層２０６の表層領域でのＣｕ濃度は、ＴＸＲＦ法によって測定した。
上記構成の窒化物半導体装置において、チャネルＧａＮ層２０５と障壁層２０６との界面に２次元電子ガス(２ＤＥＧ)が発生してチャネルが形成される。このチャネルを上記ゲート電極(図示せず)に電圧を印加することにより制御して、図示しないソース電極とドレイン電極とゲート電極を有するＨＦＥＴをオンオフさせる。このＨＦＥＴは、上記ゲート電極(図示せず)に負電圧が印加されているときに上記ゲート電極下のチャネルＧａＮ層２０５に空乏層が形成されてオフ状態となる一方、上記ゲート電極の電圧がゼロのときにゲート電極下のチャネルＧａＮ層２０５に空乏層がなくなってオン状態となるノーマリーオンタイプのトランジスタである。
この第２実施形態のIII族窒化物半導体積層基板２００は、前述の第１実施形態のIII族窒化物半導体積層基板１００と同様、図５,図６Ａ〜図６Ｄを参照して説明したＭＯＣＶＤ装置を用いて作製した。
すなわち、Ｓｉ基板２０１を１０％ＨＦ(フッ酸)溶液で洗浄した後、上記ＭＯＣＶＤ装置に導入する。上記Ｓｉ基板２０１は、流量が１０ｓｌｍの水素雰囲気中で基板温度１１００℃に加熱されて表面のクリーニングが行われる。そして、上記Ｓｉ基板２０１の上に、ＡｌＮシード層２０２と超格子バッファ層２０３と耐圧用カーボンドープＧａＮ層２０４とチャネルＧａＮ層２０５とＡｌＧａＮ障壁層２０６を順に積層する。
このとき、ＡｌＮシード層２０２は、成長圧力を１３.３ｋＰａとし、基板温度を１１００℃で成膜した。ここで、ＡｌＮシード層２であるＡｌＮの原料として、流量を１００μｍｏｌ／分としたＴＭＡ(トリメチルアルミニウム)と、流量を１２.５ｓｌｍとしたＮＨ３(アンモニア)とを供給した。
また、超格子バッファ層２０３は、ＡｌＮシード層２０２と同様にして、成長圧力を１３.３ｋＰａとし、基板温度を１１００℃で成膜した。超格子バッファ層２０３を形成するときは、供給する原料を交互に切り替えて、ＡｌＮとＡｌ０.１Ｇａ０.９Ｎとを積層する。一例として、層厚３ｎｍのＡｌＮと層厚２０ｎｍのＡｌ０.１Ｇａ０.９Ｎからなる超格子層を１００回繰り返し積層して上記超格子バッファ層２０３を形成する。Ａｌ０.１Ｇａ０.９Ｎの原料として、流量を８０μｍｏｌ／分としたＴＭＡと、流量を７２０μｍｏｌ／分としたＴＭＧ(トリメチルガリウム)と、流量を１２.５ｓｌｍとしたＮＨ３とを供給する。なお、超格子バッファ層２０３のＡｌＮの原料は、ＡｌＮシード層２と同様にして供給した。
また、カーボンドープＧａＮ層２０４は、ＡｌＮシード層２０２と同様にして、成長圧力を１３.３ｋＰａとし、基板温度を１１００℃で成膜した。ここで、カーボンドープＧａＮ層２０４であるＧａＮの原料として、流量を７２０μｍｏｌ／分としたＴＭＧと、流量を１２.５ｓｌｍとしたＮＨ３とを供給する。
また、チャネルＧａＮ層２０５は、成長圧力を１００ｋＰａとし、基板温度を１１００℃で成膜した。ここで、チャネルＧａＮ層２０５であるＧａＮの原料として、流量を１００μｍｏｌ／分としたＴＭＧと、流量を１２.５ｓｌｍとしたＮＨ３とを供給する。上記チャネルＧａＮ層２０５の層厚は、一例として、８００ｎｍとした。
また、上記障壁層２０６は、ＡｌＮシード層２０２と同様にして、成長圧力を１３.３ｋＰａとし、基板温度を１１００℃で成膜する。ここで、上記障壁層２０６を構成するＡｌＮヘテロ特性改善層２１１の原料として、流量を１００μｍｏｌ／分としたＴＭＡ(トリメチルアルミニウム)と、流量を１２.５ｓｌｍとしたＮＨ３(アンモニア)とを供給した。また、上記障壁層２０６を構成するＡｌ０.１７Ｇａ０.８３Ｎ障壁層２１２の原料として、流量を８μｍｏｌ／分としたＴＭＡと、流量を５０μｍｏｌ／分としたＴＭＧと、流量を１２.５ｓｌｍとしたＮＨ３とを供給した。また、上記障壁層２０６を構成するＧａＮ層２１３は、流量を１００μｍｏｌ／分としたＴＭＧと、流量を１２.５ｓｌｍとしたＮＨ３とを供給する。
次に、このようにして作製したエピタキシャルウェハを用い、上記障壁層２０６上に図示しないソース電極とドレイン電極とゲート電極を形成する。このソース電極とドレイン電極とゲート電極の製造方法は、前述の第１実施形態と同様であり、特に限定されず、例えば蒸着等の公知の方法を使用する。また、上記絶縁膜についても、前述の第１実施形態と同様、上記障壁層２０６上に、プラズマＣＶＤ等の公知の方法でＳｉＮからなる絶縁膜を形成する。
また、前述の第１実施形態と同様、上記ソース電極、ドレイン電極、ゲート電極および絶縁膜を形成する順番は、特に限定されず、上記絶縁膜を先に形成してもよい。また、オーミック電極金属としては、Ｈｆ／Ａｌ／Ｈｆ／ＡｕやＴｉ／Ａｌ／Ｍｏ／Ａｕを用いることができる。
この第２実施形態のIII族窒化物半導体積層基板２００においても、前述の第１実施形態と同様、上記障壁層２０６は、表面からの深さが１０ｎｍ以下の表層領域でのＣｕ濃度が、１.０×１０１０(原子数/ｃｍ２)以下であり、６.８×１０９(原子数/ｃｍ２)である。この障壁層２０６の表層領域でのＣｕ濃度は、ＴＸＲＦ法によって測定した。
図２に示すように、上記障壁層２０６の表面からの深さが１０ｎｍ以下の表層領域でのＣｕ濃度を、１.０×１０１０(原子数/ｃｍ２)以下の６.８×１０９(原子数/ｃｍ２)にしたことで、この実施形態のIII族窒化物半導体積層基板２００を備えた窒化物半導体装置(ＧａＮ系ＨＦＥＴ)のコラプス値を１.３以下の１.２０にできる。このコラプス値が１.３以下であるＧａＮ系ＨＦＥＴは、シリコン素子よりも大電流駆動が可能でかつ高温動作に適した製品として性能面およびコスト面で商業的価値を有する。
例えば、ＧａＮ系ＦＥＴとＳｉ系ＭＯＳＦＥＴとを直列に接続したカスコード接続回路においてコラプス値が１.３以下のＧａＮ系ＨＦＥＴを用いることで抵抗値の変動を抑えて低抵抗化することが回路動作の安定化のために重要となる。
上記第１,第２実施形態では、Ｓｉ基板を用いたIII族窒化物半導体積層基板について説明したが、Ｓｉ基板に限らず、サファイヤ基板やＳｉＣ基板を用いてもよく、サファイヤ基板やＳｉＣ基板上に窒化物半導体層を成長させてもよいし、ＧａＮ基板にＡｌＧａＮ層を成長させる等のように、窒化物半導体からなる基板上に窒化物半導体層を成長させてもよい。また、基板と窒化物半導体層との間にバッファ層はなくともよい。
また、上記第１,第２実施形態では、ノーマリーオンタイプのＨＦＥＴについて説明したが、ノーマリーオフタイプの窒化物半導体装置にこの発明を適用してもよい。また、ゲート電極がショットキー電極の窒化物半導体装置に限らず、絶縁ゲート構造の電界効果トランジスタにこの発明を適用してもよい。
また、この発明のIII族窒化物半導体積層基板を用いて作製される窒化物半導体装置は、２ＤＥＧを利用するＨＦＥＴに限らず、他の構成の電界効果トランジスタであっても同様の効果が得られる。
また、この発明のIII族窒化物半導体積層基板の窒化物半導体は、ＡｌxＩnyＧａ１−x−yＮ(ｘ≦０、ｙ≦０、０≦ｘ＋ｙ≦１)で表されるものであればよい。
この発明の具体的な実施の形態について説明したが、この発明は上記実施形態に限定されるものではなく、この発明の範囲内で種々変更して実施することができる。
１,２０１ Ｓｉ基板
２,２０２ ＡｌＮシード層
３ 超格子層
４ カーボンドープＧａＮ層
５,２０５ チャネルＧａＮ層
６ ＡｌＧａＮ障壁層
７ ソース電極
８ ドレイン電極
９ ゲート電極
１０ 絶縁膜
２０ バッファ層
１００,２００ III族窒化物半導体積層基板
１０１ チャンバー
１０２ 反応部
１０２Ａ 上流側開口部
１０２Ｂ 下流端
１１１ 排気部
１１２ ガス導入部
１１３ 排気管
１１３Ａ,１１４Ａ,１１７Ａ,１１８Ａ,１４０Ａ,１６１Ａ フランジ
１１４ 排気配管
１１５ 銅ガスケット
１１７ ガス導入筒
１１８ 蓋部材
１２０ Ｏリング
１２２ 載置プレート
１２５ 原料ガス導入配管
１２７,１２８,１２９ 流量調節バルブ
１３０ 基板
１３１ ＴＭＧ供給源
１３２ ＴＭＡ供給源
１３３ ＮＨ３供給源
１３５ ヒータ
１３６,１３８ 電流供給配線
１３７,１３９ 電流導入端子
１４０ 端子挿入管
１４１ 密封蓋
１４７ 絶縁セラミック
１５０ パッキン
１５１,１５２,１５３ 配管
１６０ ビューポート部
１６１ 筒部
１６２ 窓部
１６２Ａ 窓枠部
１６２Ｂ 耐熱性ガラス
１６３ インジウムワイヤ
２０３ 超格子バッファ層
２０４ 耐圧用のカーボンドープＧａＮ層
２０６ 障壁層
２１１ ＡｌＮヘテロ特性改善層
２１２ ＡｌＧａＮ障壁層
２１３ ＧａＮキャップ層

Claims (4)

  1. III族窒化物半導体であるチャネル層と、
    上記チャネル層上に形成され、上記チャネル層とヘテロ界面を形成すると共にIII族窒化物半導体である障壁層と
    を備え、
    上記障壁層は、
    表面からの深さが１０ｎｍ以下の領域でのＣｕ濃度が、１.０×１０１０(原子数/ｃｍ２)以下であることを特徴とするIII族窒化物半導体積層基板。
  2. 請求項１に記載のIII族窒化物半導体積層基板において、
    上記チャネル層は、ＧａＮからなり、
    上記障壁層は、ＡｌＧａＮからなることを特徴とするIII族窒化物半導体積層基板。
  3. 請求項１に記載のIII族窒化物半導体積層基板において、
    上記チャネル層は、ＧａＮからなり、
    上記障壁層は、
    上記チャネル層側のＡｌＧａＮからなる層と、
    上記ＡｌＧａＮからなる層上のＧａＮからなるキャップ層と
    を有することを特徴とするIII族窒化物半導体積層基板。
  4. 請求項１から３のいずれか１つに記載のIII族窒化物半導体積層基板を備え、
    上記障壁層上にソース電極とドレイン電極とゲート電極とを設け、
    上記障壁層上において上記ソース電極とドレイン電極とゲート電極とが形成されてない領域に絶縁膜を設けたことを特徴とするIII族窒化物半導体電界効果トランジスタ。
JP2012101379A 2012-04-26 2012-04-26 Ｉｉｉ族窒化物半導体積層基板およびｉｉｉ族窒化物半導体電界効果トランジスタ Pending JP2013229493A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012101379A JP2013229493A (ja) 2012-04-26 2012-04-26 Ｉｉｉ族窒化物半導体積層基板およびｉｉｉ族窒化物半導体電界効果トランジスタ
US14/389,949 US20150069407A1 (en) 2012-04-26 2013-04-19 Group iii nitride semiconductor multilayer substrate and group iii nitride semiconductor field effect transistor
CN201380021901.2A CN104254908A (zh) 2012-04-26 2013-04-19 Iii族氮化物半导体叠层衬底和iii族氮化物半导体场效应晶体管
PCT/JP2013/061630 WO2013161704A1 (ja) 2012-04-26 2013-04-19 Iii族窒化物半導体積層基板およびiii族窒化物半導体電界効果トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012101379A JP2013229493A (ja) 2012-04-26 2012-04-26 Ｉｉｉ族窒化物半導体積層基板およびｉｉｉ族窒化物半導体電界効果トランジスタ

Publications (1)

Publication Number Publication Date
JP2013229493A true JP2013229493A (ja) 2013-11-07

Family

ID=49483023

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012101379A Pending JP2013229493A (ja) 2012-04-26 2012-04-26 Ｉｉｉ族窒化物半導体積層基板およびｉｉｉ族窒化物半導体電界効果トランジスタ

Country Status (4)

Country Link
US (1) US20150069407A1 (ja)
JP (1) JP2013229493A (ja)
CN (1) CN104254908A (ja)
WO (1) WO2013161704A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015103665A (ja) * 2013-11-25 2015-06-04 シャープ株式会社 窒化物半導体エピタキシャルウエハおよび窒化物半導体
JP2017017088A (ja) * 2015-06-29 2017-01-19 サンケン電気株式会社 半導体デバイス用基板、半導体デバイス、並びに半導体デバイスの製造方法
JP2018514946A (ja) * 2015-03-31 2018-06-07 スウェガン、アクチボラグＳｗｅｇａｎ Ａｂ ヘテロ構造体およびその生成方法
US10332976B2 (en) 2015-08-28 2019-06-25 Sharp Kabushiki Kaisha Nitride semiconductor device
JP2020530939A (ja) * 2017-07-20 2020-10-29 スウェガン、アクチボラグＳｗｅｇａｎ Ａｂ 高電子移動度トランジスタのためのヘテロ構造及びその製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015047421A1 (en) * 2013-09-30 2015-04-02 Hrl Laboratories, Llc Normally-off iii-nitride transistors with high threshold-voltage and low on-resistance
JP2014236093A (ja) 2013-05-31 2014-12-15 サンケン電気株式会社 シリコン系基板、半導体装置、及び、半導体装置の製造方法
JP6311480B2 (ja) * 2014-06-24 2018-04-18 富士通株式会社 化合物半導体装置及びその製造方法
CN104900773B (zh) * 2015-04-15 2017-09-19 安徽三安光电有限公司 一种氮化物发光二极管结构及其制备方法
JP6737800B2 (ja) * 2015-11-02 2020-08-12 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法
CN105374870A (zh) * 2015-11-20 2016-03-02 成都嘉石科技有限公司 具备亚阈值势垒的hemt外延结构
CN106653839A (zh) * 2016-09-27 2017-05-10 华南理工大学 具有调制碳掺杂氮化镓高阻层的hemt结构及其制备方法
JP6781095B2 (ja) * 2017-03-31 2020-11-04 エア・ウォーター株式会社 化合物半導体基板
CN109037050B (zh) * 2018-07-17 2021-09-17 中山市华南理工大学现代产业技术研究院 基于TiN的GaN基HEMT无金欧姆接触电极的制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0764674B2 (ja) * 1988-12-21 1995-07-12 株式会社日立製作所 分子線エピタキシ装置
JP2005060216A (ja) * 2003-07-29 2005-03-10 Ngk Insulators Ltd Ｉｉｉ族窒化物単結晶の製造方法および製造装置
JP2007007589A (ja) * 2005-07-01 2007-01-18 Mitsubishi Electric Corp 電気集塵デバイス及びこれを組込んだ空気清浄装置
JP2009054685A (ja) * 2007-08-24 2009-03-12 Sharp Corp 窒化物半導体装置とそれを含む電力変換装置
JP2010287714A (ja) * 2009-06-11 2010-12-24 Panasonic Corp 窒化物半導体装置
JP2011204877A (ja) * 2010-03-25 2011-10-13 Panasonic Corp 電界効果トランジスタ及びその評価方法
JP2011243978A (ja) * 2010-04-23 2011-12-01 Advanced Power Device Research Association 窒化物系半導体装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4796562A (en) * 1985-12-03 1989-01-10 Varian Associates, Inc. Rapid thermal cvd apparatus
KR960010901A (ko) * 1994-09-30 1996-04-20 김광호 고체 유기화합물 전용 버블러 장치
JP4751498B2 (ja) * 2000-03-30 2011-08-17 富士通株式会社 半導体三端子装置
KR20030031183A (ko) * 2000-09-15 2003-04-18 맷슨 써멀 프로덕츠 게엠베하 열 처리된 반도체 기판상의 오염을 감소시키기 위한 장치및 방법
US7261775B2 (en) * 2003-01-29 2007-08-28 Ricoh Company, Ltd. Methods of growing a group III nitride crystal
JP5519105B2 (ja) * 2004-08-02 2014-06-11 ビーコ・インストゥルメンツ・インコーポレイテッド 化学気相成長の方法及び化学気相成長リアクタ用のガス供給システム
WO2007007589A1 (ja) * 2005-07-08 2007-01-18 Nec Corporation 電界効果トランジスタおよびその製造方法
US7972915B2 (en) * 2005-11-29 2011-07-05 The Hong Kong University Of Science And Technology Monolithic integration of enhancement- and depletion-mode AlGaN/GaN HFETs
US7932539B2 (en) * 2005-11-29 2011-04-26 The Hong Kong University Of Science And Technology Enhancement-mode III-N devices, circuits, and methods
US8044432B2 (en) * 2005-11-29 2011-10-25 The Hong Kong University Of Science And Technology Low density drain HEMTs
US7557378B2 (en) * 2006-11-08 2009-07-07 Raytheon Company Boron aluminum nitride diamond heterostructure
CN102127752B (zh) * 2007-01-12 2014-06-25 威科仪器有限公司 气体处理系统
US8421121B2 (en) * 2007-04-18 2013-04-16 Northrop Grumman Systems Corporation Antimonide-based compound semiconductor with titanium tungsten stack
WO2009012536A1 (en) * 2007-07-20 2009-01-29 Interuniversitair Microelektronica Centrum Damascene contacts on iii-v cmos devices
EP2196564B1 (en) * 2007-10-03 2013-03-06 National Institute of Advanced Industrial Science And Technology Isotope diamond laminate
JP5309532B2 (ja) * 2007-11-08 2013-10-09 サンケン電気株式会社 窒化物系化合物半導体装置
JP2009289826A (ja) * 2008-05-27 2009-12-10 Toyota Central R&D Labs Inc へテロ接合を有する半導体装置とその製造方法
US20100270591A1 (en) * 2009-04-27 2010-10-28 University Of Seoul Industry Cooperation Foundation High-electron mobility transistor
WO2010151721A1 (en) * 2009-06-25 2010-12-29 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Transistor with enhanced channel charge inducing material layer and threshold voltage control
US8896122B2 (en) * 2010-05-12 2014-11-25 Cree, Inc. Semiconductor devices having gates including oxidized nickel

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0764674B2 (ja) * 1988-12-21 1995-07-12 株式会社日立製作所 分子線エピタキシ装置
JP2005060216A (ja) * 2003-07-29 2005-03-10 Ngk Insulators Ltd Ｉｉｉ族窒化物単結晶の製造方法および製造装置
JP2007007589A (ja) * 2005-07-01 2007-01-18 Mitsubishi Electric Corp 電気集塵デバイス及びこれを組込んだ空気清浄装置
JP2009054685A (ja) * 2007-08-24 2009-03-12 Sharp Corp 窒化物半導体装置とそれを含む電力変換装置
JP2010287714A (ja) * 2009-06-11 2010-12-24 Panasonic Corp 窒化物半導体装置
JP2011204877A (ja) * 2010-03-25 2011-10-13 Panasonic Corp 電界効果トランジスタ及びその評価方法
JP2011243978A (ja) * 2010-04-23 2011-12-01 Advanced Power Device Research Association 窒化物系半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015103665A (ja) * 2013-11-25 2015-06-04 シャープ株式会社 窒化物半導体エピタキシャルウエハおよび窒化物半導体
JP2018514946A (ja) * 2015-03-31 2018-06-07 スウェガン、アクチボラグＳｗｅｇａｎ Ａｂ ヘテロ構造体およびその生成方法
JP2017017088A (ja) * 2015-06-29 2017-01-19 サンケン電気株式会社 半導体デバイス用基板、半導体デバイス、並びに半導体デバイスの製造方法
US10332976B2 (en) 2015-08-28 2019-06-25 Sharp Kabushiki Kaisha Nitride semiconductor device
JP2020530939A (ja) * 2017-07-20 2020-10-29 スウェガン、アクチボラグＳｗｅｇａｎ Ａｂ 高電子移動度トランジスタのためのヘテロ構造及びその製造方法
JP7039684B2 (ja) 2017-07-20 2022-03-22 スウェガン、アクチボラグ 高電子移動度トランジスタのためのヘテロ構造及びその製造方法

Also Published As

Publication number Publication date
US20150069407A1 (en) 2015-03-12
CN104254908A (zh) 2014-12-31
WO2013161704A1 (ja) 2013-10-31

Similar Documents

Publication Publication Date Title
WO2013161704A1 (ja) Iii族窒化物半導体積層基板およびiii族窒化物半導体電界効果トランジスタ
JP5064824B2 (ja) 半導体素子
JP5636867B2 (ja) 半導体装置及び半導体装置の製造方法
US8178898B2 (en) GaN-based semiconductor element
JP5634681B2 (ja) 半導体素子
JP3960957B2 (ja) 半導体電子デバイス
WO2010050021A1 (ja) 化合物半導体装置及びその製造方法
JP5566670B2 (ja) ＧａＮ系電界効果トランジスタ
JP5799604B2 (ja) 半導体装置
JP6035721B2 (ja) 半導体装置の製造方法
US9224846B2 (en) Nitride semiconductor device and fabricating method thereof
US8426260B2 (en) Compound semiconductor device and method of manufacturing the same
JP2006278570A (ja) ショットキーダイオード、電界効果トランジスタおよびその製造方法
JP2012231003A (ja) 半導体装置
JP2010232610A (ja) 半導体装置及びその製造方法
JP2010171416A (ja) 半導体装置、半導体装置の製造方法および半導体装置のリーク電流低減方法
JP2012033703A (ja) 半導体装置およびその製造方法
JP6225584B2 (ja) 半導体装置の評価方法、並びに半導体装置およびその製造方法
JP5870574B2 (ja) 半導体装置、及び半導体装置の製造方法
JP2013008836A (ja) 窒化物半導体装置
JP6687831B2 (ja) 化合物半導体装置及びその製造方法
JP2006286698A (ja) 電子デバイス及び電力変換装置
JP5379391B2 (ja) 窒化ガリウム系化合物半導体からなる半導体素子及びその製造方法
JP2007123824A (ja) Ｉｉｉ族窒化物系化合物半導体を用いた電子装置
WO2013161381A1 (ja) 窒化物半導体成長装置および窒化物半導体パワーデバイス用エピタキシャルウェハ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160301

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161108