JP2009289826A - へテロ接合を有する半導体装置とその製造方法 - Google Patents
へテロ接合を有する半導体装置とその製造方法 Download PDFInfo
- Publication number
- JP2009289826A JP2009289826A JP2008138487A JP2008138487A JP2009289826A JP 2009289826 A JP2009289826 A JP 2009289826A JP 2008138487 A JP2008138487 A JP 2008138487A JP 2008138487 A JP2008138487 A JP 2008138487A JP 2009289826 A JP2009289826 A JP 2009289826A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- layer
- semiconductor device
- upper layer
- heterojunction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
【課題】 ノーマリオフ動作を実現するとともに、電流コラプス現象が抑制されたヘテロ接合を有する半導体装置を提供すること。
【解決手段】 半導体装置10は、窒化ガリウムの半導体下層30と、半導体下層30の表面に設けられている窒化ガリウムアルミニウムの半導体上層40と、半導体上層40の表面に設けられている絶縁ゲート部55を備えている。半導体下層30と半導体上層40は、ヘテロ接合72を構成している。半導体上層40は、中間領域にマグネシウムを含むδドープ層44を有する。
【選択図】 図1
【解決手段】 半導体装置10は、窒化ガリウムの半導体下層30と、半導体下層30の表面に設けられている窒化ガリウムアルミニウムの半導体上層40と、半導体上層40の表面に設けられている絶縁ゲート部55を備えている。半導体下層30と半導体上層40は、ヘテロ接合72を構成している。半導体上層40は、中間領域にマグネシウムを含むδドープ層44を有する。
【選択図】 図1
Description
本発明は、ヘテロ接合を有する半導体装置とその製造方法に関する。
非特許文献1には、窒化ガリウム(GaN)と窒化ガリウムアルミニウム(AlGaN)で構成されたヘテロ接合を有する半導体装置が開示されている。非特許文献1の半導体装置では、ノーマリオフ動作を実現するために、マグネシウム(p型不純物の一例)を含む窒化ガリウムアルミニウムで形成されたバリア層がヘテロ接合に対向して設けられている。
IEDM Technical Digests Session 35.2 2006
非特許文献1の半導体装置では、ノーマリオフ動作を実現するために、バリア層に含まれるマグネシウムの濃度を増加させるのが望ましい。しかしながら、非特許文献1の半導体装置では、マグネシウムがバリア層全体に亘って均一に含まれており、マグネシウムの濃度を増加させると、バリア層内の結晶欠陥が増加してしまう。結晶欠陥は、電子キャリアをトラップする。このため、バリア層の結晶欠陥が増加すると、オン動作時の電流低下(電流コラプス現象という)が発生してしまう。
本発明は、ノーマリオフ動作を実現するとともに、電流コラプス現象が抑制されたヘテロ接合を有する半導体装置を提供することを目的としている。
本明細書で開示される半導体装置は、半導体下層と半導体上層で構成されたヘテロ接合を有している。半導体下層は、窒化物半導体で形成されている。半導体上層も窒化物半導体で形成されているとともに、バンドギャップの幅が半導体下層と異なる。半導体上層は、半導体下層の表面に接しており、中間領域にp型不純物を含むδドープ層を有する。δドープ層の位置は、半導体装置に要求される特性に応じて適宜調整される。例えば、δドープ層の位置は、半導体上層内のうち半導体下層に近い側に配置されてもよく、半導体上層内のうち半導体下層から遠い側に配置されてもよい。半導体装置はさらに、半導体上層の表面に設けられているゲート部を備えている。ゲート部は、絶縁ゲート構造であってもよく、ショットキーゲート構造であってもよい。
上記の半導体装置は、半導体上層内にδドープ層が設けられていることを特徴としている。δドープ層は、p型不純物を含んでいるので、δドープ層から伸びる空乏層によってフェルミ準位をヘテロ接合の井戸の伝導帯より下側に位置させることができる。このため、上記の半導体装置は、ノーマリオフ動作を実現することができる。さらに、δドープ層は、半導体上層の中間領域に設けられているので、半導体下層に直接接していない。このため、δドープ層に含まれるp型不純物による不純物散乱によって、ヘテロ接合界面を流れる電子の移動度が低下することが抑制される。また、δドープ層は、結晶欠陥の少ない状態でp型不純物を含むことができる。このため、半導体上層の結晶状態が良好であり、オン動作時の電流コラプス現象を抑制することができる。
本明細書で開示される半導体装置の製造方法は、結晶成長工程とゲート部形成工程を備えている。結晶成長工程では、窒化物半導体の半導体下層の表面に、バンドギャップの幅が半導体下層と異なる窒化物半導体の半導体上層を結晶成長する。結晶成長工程ではさらに、結晶成長途中で結晶成長を一時停止し、p型不純物を供給してδドープ層を形成した後に、再度結晶成長を行うことを特徴とする。ゲート部形成工程では、半導体上層の表面にゲート部を形成する。
この製造方法によれば、半導体上層を結晶成長させる工程を工夫するだけで、ノーマリオフ動作を実現するとともに電流コラプス現象が抑制された半導体装置を製造することができる。
この製造方法によれば、半導体上層を結晶成長させる工程を工夫するだけで、ノーマリオフ動作を実現するとともに電流コラプス現象が抑制された半導体装置を製造することができる。
ヘテロ接合を構成する半導体上層にp型不純物を含むδドープ層を設けることによって、ノーマリオフ動作を実現するとともに電流コラプス現象が抑制された半導体装置を実現することができる。
本明細書で開示される半導体装置の好ましい形態を列記する。
(第1形態) 窒化物半導体の一般式は、AlXGaYIn1-X-YN(ただし、0≦X≦1、0≦Y≦1、0≦1−X−Y≦1)で表される。
(第2形態) ヘテロ接合とδドープ層の間の距離は、5〜15nmが好ましい。
(第3形態) δドープ層のp型不純物の面密度は、8×1012〜1.3×1013cm-2が好ましい。
(第1形態) 窒化物半導体の一般式は、AlXGaYIn1-X-YN(ただし、0≦X≦1、0≦Y≦1、0≦1−X−Y≦1)で表される。
(第2形態) ヘテロ接合とδドープ層の間の距離は、5〜15nmが好ましい。
(第3形態) δドープ層のp型不純物の面密度は、8×1012〜1.3×1013cm-2が好ましい。
(第1実施例)
図1に、ヘテロ接合を有する半導体装置10の要部断面図を模式的に示す。半導体装置10は、基板20と半導体下層30と半導体上層40を備えている。基板20には、例えばサファイア(Al2O3)の基板が用いられている。後述するように、基板20は、半導体下層30及び半導体上層40を結晶成長する際の下地層として利用される。したがって、基板20には、サファイア以外の材料が用いられてもよい。例えば、基板20には、シリコンカーバイト(SiC),窒化ガリウム(GaN),シリコン(Si)を用いることができる。
図1に、ヘテロ接合を有する半導体装置10の要部断面図を模式的に示す。半導体装置10は、基板20と半導体下層30と半導体上層40を備えている。基板20には、例えばサファイア(Al2O3)の基板が用いられている。後述するように、基板20は、半導体下層30及び半導体上層40を結晶成長する際の下地層として利用される。したがって、基板20には、サファイア以外の材料が用いられてもよい。例えば、基板20には、シリコンカーバイト(SiC),窒化ガリウム(GaN),シリコン(Si)を用いることができる。
半導体下層30は、基板20の表面に設けられており、アンドープの窒化ガリウムで形成されている。半導体下層30の厚みには特に制限はない。
半導体上層40は、半導体下層30の表面に設けられており、積層構造を備えている。半導体上層40は、アンドープの窒化ガリウムアルミニウムの第1層42と、マグネシウム(p型不純物の一例)を含む窒化ガリウムアルミニウムのδドープ層44と、アンドープの窒化ガリウムアルミニウムの第2層46を備えている。半導体上層40のアルミニウムの含有比は、例えばX=0.25に調整されている。このため、半導体上層40のバンドギャップの幅は、半導体下層30のバンドギャップの幅よりも広い。したがって、半導体下層30と半導体上層40はヘテロ接合72を形成する。このため、半導体装置10がオン動作時には、図示74に示すように、ヘテロ接合72の界面に2次元電子ガス層が発生する。
なお、δドープ層44は、局所的にマグネシウムが高濃度に含まれた領域であり、図示するような縮尺の「層」として存在していない。本実施例に示される形態は、便宜の上で各構造の縮尺を変更している点に留意されたい。
なお、δドープ層44は、局所的にマグネシウムが高濃度に含まれた領域であり、図示するような縮尺の「層」として存在していない。本実施例に示される形態は、便宜の上で各構造の縮尺を変更している点に留意されたい。
後述の製造方法で説明するように、図1の破線で囲まれた領域62,64は、n型不純物としてシリコンを含む領域である。符号62はドレイン領域であり、符号64はソース領域である。シリコンは極めて高濃度に導入されるので、ドレイン領域62及びソース領域64内のδドープ層44の導電型はn型に変化している。
半導体装置10はさらに、半導体上層40の表面に設けられているドレイン電極52、絶縁ゲート部55及びソース電極58を備えている。ドレイン電極52は、ドレイン領域62に電気的に接続されている。ドレイン電極52には、チタン/アルミニウム/ニッケル/金が積層した構造が用いられる。絶縁ゲート部55は、ゲート絶縁膜54とゲート電極56を備えている。ゲート絶縁膜54の材料には酸化シリコンが用いられており、ゲート電極56の材料にはアルミニウムが用いられている。ゲート電極56は、ドレイン領域62とソース領域64の間の半導体上層40の表面にゲート絶縁膜54を介して対向している。ソース電極58は、ソース領域64に電気的に接続されている。ソース電極58には、チタン/アルミニウム/ニッケル/金が積層した構造が用いられる。
次に、半導体装置10の動作を説明する。
ゲート電極56に電圧が印加されていない状態では、δドープ層44から伸びる空乏層によって、フェルミ準位がヘテロ接合72の井戸の伝導帯よりも下側に位置する。このため、ゲート電極56に電圧が印加されていない状態では、ヘテロ接合72に2次元電子ガス層74が発生しない。半導体装置10は、ノーマリオフ動作を実現する。
ゲート電極56に電圧が印加されていない状態では、δドープ層44から伸びる空乏層によって、フェルミ準位がヘテロ接合72の井戸の伝導帯よりも下側に位置する。このため、ゲート電極56に電圧が印加されていない状態では、ヘテロ接合72に2次元電子ガス層74が発生しない。半導体装置10は、ノーマリオフ動作を実現する。
ゲート電極56に正の電圧が印加されると、フェルミ準位がヘテロ接合72の井戸の伝導帯よりも上側に位置し、ヘテロ接合72に2次元電子ガス層74が発生する。2次元電子ガス層74は、ドレイン領域62とソース領域64の間に亘って形成される。これにより、電流がドレイン領域62とソース領域64の間を流れ、半導体装置10がオンする。
半導体装置10は、半導体上層40にδドープ層44が設けられていることを特徴としている。これにより、半導体装置10は、以下の効果を奏することができる。
(1)δドープ層44は、半導体上層40の中間領域に設けられており、半導体下層30に直接接していない。このため、δドープ層44に含まれるマグネシウムによる不純物散乱によって、ヘテロ接合72の界面を流れる電子の移動度が低下することが抑制されている。
(2)δドープ層44は、結晶欠陥の少ない状態でマグネシウムを含むことができる。このため、半導体上層40の結晶状態は良好であり、結晶欠陥が少ない。したがって、半導体装置10では、オン動作時の電流コラプス現象が抑制されている。
(3)δドープ層44は、ヘテロ接合72とゲート電極56の間に配置されている。したがって、δドープ層44に含まれるマグネシウムの濃度を調整することによって、ゲート閾値電圧を調整することができる。また、δドープ層44の位置(半導体上層40内における厚み方向の位置)を調整することによっても、ゲート閾値電圧を調整することができる。
(1)δドープ層44は、半導体上層40の中間領域に設けられており、半導体下層30に直接接していない。このため、δドープ層44に含まれるマグネシウムによる不純物散乱によって、ヘテロ接合72の界面を流れる電子の移動度が低下することが抑制されている。
(2)δドープ層44は、結晶欠陥の少ない状態でマグネシウムを含むことができる。このため、半導体上層40の結晶状態は良好であり、結晶欠陥が少ない。したがって、半導体装置10では、オン動作時の電流コラプス現象が抑制されている。
(3)δドープ層44は、ヘテロ接合72とゲート電極56の間に配置されている。したがって、δドープ層44に含まれるマグネシウムの濃度を調整することによって、ゲート閾値電圧を調整することができる。また、δドープ層44の位置(半導体上層40内における厚み方向の位置)を調整することによっても、ゲート閾値電圧を調整することができる。
(半導体装置10の製造方法)
図2〜図7を参照して、半導体装置10の製造方法を説明する。
まず、図2に示すように、サファイアの基板20を用意する。次に、図3に示すように、MOCVD(Metal Organic Chemical Vapor Deposition:有機金属気相成長)技術を利用して、基板20の表面に半導体下層30を結晶成長する。原料ガスには、トリメチルガリウム(TMGa)、アンモニアガス(NH3)が用いられる。
図2〜図7を参照して、半導体装置10の製造方法を説明する。
まず、図2に示すように、サファイアの基板20を用意する。次に、図3に示すように、MOCVD(Metal Organic Chemical Vapor Deposition:有機金属気相成長)技術を利用して、基板20の表面に半導体下層30を結晶成長する。原料ガスには、トリメチルガリウム(TMGa)、アンモニアガス(NH3)が用いられる。
次に、図4〜6に示すように、MOCVD技術を利用して、半導体下層30の表面に半導体上層40を結晶成長する。この結晶成長工程は、以下に説明する段階に分けられる。
まず、図4に示すように、半導体下層30の表面に第1層42が結晶成長される。第1層42の厚みは、約10nmに調整される。原料ガスには、トリメチルガリウム(TMGa)、トリメチルアルミニウム(TMAl)、アンモニアガス(NH3)が用いられる。
次に、図5に示すように、アンモニアガス(NH3)を供給した状態で、原料ガスのトリメチルガリウム(TMGa)の供給を一時停止し、結晶成長を止める。この状態で、p型ドーパントガスのビスシクロペンタジエニルマグネシウム(Cp2Mg)を供給し、δドープ層44を形成する。δドープ層44は、第1層42の表層部のうち、マグネシウムが取り込まれた領域である。δドープ層44のマグネシウムの面密度は、約1×1013cm-2である。
次に、図6に示すように、原料ガスの供給を再開することによって、第2層46が結晶成長される。第2層46の厚みは、約10nmである。原料ガスには、トリメチルガリウム(TMGa)、トリメチルアルミニウム(TMAl)、アンモニアガス(NH3)が用いられる。
次に、図7に示すように、イオン注入技術を利用して、半導体上層40の表面からドレイン領域62及びソース領域64に向けてシリコンを導入する。シリコンのイオン注入条件は、例えばドーズ量が3×1015cm-2であり、打ち込みエネルギーが30keVである。その後に、活性化アニール処理を実施する。活性化アニール条件は、例えば窒素(N2)中で1000℃である。
次に、半導体上層40の表面にゲート絶縁膜54を形成した後に、ドレイン領域62及びソース領域64の表面を被覆するゲート絶縁膜54の一部を除去する。次に、除去した部分にドレイン電極52及びソース電極58を形成する。最後に、ゲート絶縁膜54の表面にゲート電極56を形成する。これらの工程を経て、図1に示す半導体装置10を製造することができる。
(第2実施例)
図8に、半導体装置100の要部断面図を模式的に示す。図1に示す半導体装置10と共通する構成要素に関しては同一符号を付し、その説明を省略する。半導体装置100は、縦型素子であると点で図1に示す半導体装置10と相違する。本明細書で開示される技術は、縦型素子にも適用可能である。
図8に、半導体装置100の要部断面図を模式的に示す。図1に示す半導体装置10と共通する構成要素に関しては同一符号を付し、その説明を省略する。半導体装置100は、縦型素子であると点で図1に示す半導体装置10と相違する。本明細書で開示される技術は、縦型素子にも適用可能である。
半導体装置100は、低抵抗なn型の窒化ガリウムの基板120Aと、その基板120A上に成長した窒化ガリウム結晶層120Bと、基板120Aの裏面に設けられているドレイン電極152を備えていることを特徴としている。窒化ガリウム結晶層120Bは、シリコンを含むn型領域121とマグネシウムを含むp型領域122で構成されている。n型領域121のシリコン濃度は、約1×1016cm-3である。p型領域122は、n型領域121上に分散して設けられている。隣接するp型領域122の間には、n型領域121の一部が形成されている。p型領域122は、n型の窒化ガリウム結晶層120Bの表層部にマグネシウムをイオン注入することで形成することができる。ドレイン電極152には、チタン/アルミニウム/ニッケル/金が積層した構造が用いられる。
半導体装置100では、隣接するp型領域122の間のn型領域121を電流が流れることによって、ドレイン電極152とソース電極58の間を縦方向に導通する。半導体装置100がオフすると、p型領域122から伸びる空乏層によって、n型領域121及び半導体下層30の広い範囲が空乏化される。このため、半導体装置100は、高い耐圧を実現することができる。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
30:半導体下層
40:半導体上層
42:第1層
44:δドープ層
46:第2層
54:ゲート絶縁膜
55:絶縁ゲート部
56:ゲート電極
72:ヘテロ接合
40:半導体上層
42:第1層
44:δドープ層
46:第2層
54:ゲート絶縁膜
55:絶縁ゲート部
56:ゲート電極
72:ヘテロ接合
Claims (2)
- ヘテロ接合を有する半導体装置であって、
窒化物半導体の半導体下層と、
半導体下層の表面に接しており、中間領域にp型不純物を含むδドープ層を有するとともに、バンドギャップの幅が半導体下層と異なる窒化物半導体の半導体上層と、
半導体上層の表面に設けられているゲート部と、を備える半導体装置。 - ヘテロ接合を有する半導体装置を製造する方法であって、
窒化物半導体の半導体下層の表面に、バンドギャップの幅が半導体下層と異なる窒化物半導体の半導体上層を結晶成長する工程と、
半導体上層の表面にゲート部を形成する工程と、を備えており、
その結晶成長工程では、結晶成長途中で結晶成長を一時停止し、p型不純物を供給してδドープ層を形成した後に、再度結晶成長を行うことを特徴とする製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008138487A JP2009289826A (ja) | 2008-05-27 | 2008-05-27 | へテロ接合を有する半導体装置とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008138487A JP2009289826A (ja) | 2008-05-27 | 2008-05-27 | へテロ接合を有する半導体装置とその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009289826A true JP2009289826A (ja) | 2009-12-10 |
Family
ID=41458787
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008138487A Pending JP2009289826A (ja) | 2008-05-27 | 2008-05-27 | へテロ接合を有する半導体装置とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009289826A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013197247A (ja) * | 2012-03-19 | 2013-09-30 | Nippon Telegr & Teleph Corp <Ntt> | 電界効果トランジスタ |
WO2013161704A1 (ja) * | 2012-04-26 | 2013-10-31 | シャープ株式会社 | Iii族窒化物半導体積層基板およびiii族窒化物半導体電界効果トランジスタ |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002050758A (ja) * | 2000-08-03 | 2002-02-15 | Hitachi Cable Ltd | 化合物半導体エピタキシャルウェハ及びそれを用いたトランジスタ |
JP2005191477A (ja) * | 2003-12-26 | 2005-07-14 | Hitachi Cable Ltd | 高電子移動度トランジスタ用エピタキシャルウェハ |
JP2005526384A (ja) * | 2002-03-25 | 2005-09-02 | クリー インコーポレイテッド | ドープiii−v族窒化物材料、ならびにそれを含む超小型電子デバイスおよびデバイス前駆体構造 |
JP2005302861A (ja) * | 2004-04-08 | 2005-10-27 | Matsushita Electric Ind Co Ltd | Iii−v族窒化物半導体を用いた半導体装置 |
-
2008
- 2008-05-27 JP JP2008138487A patent/JP2009289826A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002050758A (ja) * | 2000-08-03 | 2002-02-15 | Hitachi Cable Ltd | 化合物半導体エピタキシャルウェハ及びそれを用いたトランジスタ |
JP2005526384A (ja) * | 2002-03-25 | 2005-09-02 | クリー インコーポレイテッド | ドープiii−v族窒化物材料、ならびにそれを含む超小型電子デバイスおよびデバイス前駆体構造 |
JP2005191477A (ja) * | 2003-12-26 | 2005-07-14 | Hitachi Cable Ltd | 高電子移動度トランジスタ用エピタキシャルウェハ |
JP2005302861A (ja) * | 2004-04-08 | 2005-10-27 | Matsushita Electric Ind Co Ltd | Iii−v族窒化物半導体を用いた半導体装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013197247A (ja) * | 2012-03-19 | 2013-09-30 | Nippon Telegr & Teleph Corp <Ntt> | 電界効果トランジスタ |
WO2013161704A1 (ja) * | 2012-04-26 | 2013-10-31 | シャープ株式会社 | Iii族窒化物半導体積層基板およびiii族窒化物半導体電界効果トランジスタ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8907349B2 (en) | Semiconductor device and method of manufacturing the same | |
US11699748B2 (en) | Normally-off HEMT transistor with selective generation of 2DEG channel, and manufacturing method thereof | |
TWI663698B (zh) | 半導體裝置 | |
JP6174874B2 (ja) | 半導体装置 | |
JP4744109B2 (ja) | 半導体装置とその製造方法 | |
JP6368197B2 (ja) | 半導体装置および半導体装置の製造方法 | |
CN110875387B (zh) | 半导体器件和用于形成半导体器件的方法 | |
JP6444789B2 (ja) | 半導体装置及びその製造方法 | |
US8759878B2 (en) | Nitride semiconductor device and method for manufacturing same | |
JP2011082415A (ja) | Iii族窒化物系電界効果トランジスタおよびその製造方法 | |
JP4517077B2 (ja) | 窒化物半導体材料を用いたヘテロ接合電界効果型トランジスタ | |
JP4642366B2 (ja) | 半導体積層構造、トランジスタ素子、およびトランジスタ素子の製造方法 | |
JP2016100450A (ja) | ヘテロ接合電界効果型トランジスタおよびその製造方法 | |
JP2013055224A (ja) | 半導体装置およびその製造方法 | |
JP2015106627A (ja) | 半導体積層基板 | |
JP2009289827A (ja) | へテロ接合を有する半導体装置とその製造方法 | |
JP2006190988A (ja) | 半導体装置 | |
JP2009289826A (ja) | へテロ接合を有する半導体装置とその製造方法 | |
WO2017221532A1 (ja) | ヘテロ接合電界効果型トランジスタおよびその製造方法 | |
JP2015008244A (ja) | ヘテロ接合電界効果型トランジスタおよびその製造方法 | |
JP6534993B2 (ja) | 窒化物半導体装置およびその製造方法、ならびにダイオードおよび電界効果トランジスタ | |
JP6096523B2 (ja) | 半導体装置とその製造方法 | |
JP5285252B2 (ja) | 窒化物半導体装置 | |
JP6185508B2 (ja) | 半導体装置とその製造方法 | |
JP2010124000A (ja) | 半導体装置とその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101207 |
|
A977 | Report on retrieval |
Effective date: 20130212 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Effective date: 20130219 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130625 |