JP2012033703A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2012033703A
JP2012033703A JP2010171914A JP2010171914A JP2012033703A JP 2012033703 A JP2012033703 A JP 2012033703A JP 2010171914 A JP2010171914 A JP 2010171914A JP 2010171914 A JP2010171914 A JP 2010171914A JP 2012033703 A JP2012033703 A JP 2012033703A
Authority
JP
Japan
Prior art keywords
gan layer
layer
gan
semiconductor device
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010171914A
Other languages
English (en)
Other versions
JP6024075B2 (ja
Inventor
Isao Makabe
勇夫 眞壁
Keiichi Yui
圭一 由比
Takeshi Nakada
健 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=45525810&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2012033703(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2010171914A priority Critical patent/JP6024075B2/ja
Priority to US13/194,217 priority patent/US20120025202A1/en
Publication of JP2012033703A publication Critical patent/JP2012033703A/ja
Application granted granted Critical
Publication of JP6024075B2 publication Critical patent/JP6024075B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】シリコン基板上にバッファ層を介して形成されるＧａＮ層を高品質にすることが可能な半導体装置およびその製造方法を提供すること。
【解決手段】本発明は、シリコン基板１０上に設けられ、ＧａＮよりもバンドギャップが大きいバッファ層１６と、バッファ層１６上に設けられた第１のＧａＮ層１８と、第１のＧａＮ層１８の上面に接して設けられた第２のＧａＮ層２０と、を有し、第１のＧａＮ層１８に含まれる炭素の濃度は、第２のＧａＮ層２０に含まれる炭素の濃度に比べて高い半導体装置である。
【選択図】図１

Description

本発明は、半導体装置およびその製造方法に関し、特に、シリコン基板上にバッファ層を介してＧａＮ層が形成された半導体装置およびその製造方法に関する。
窒化物半導体を用いた半導体装置は、高周波かつ高出力で動作するパワー素子等に用いられている。特に、マイクロ波、準ミリ波、ミリ波等の高周波帯域において増幅を行うのに適した半導体装置として、例えば高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）等のＦＥＴが知られている。
窒化物半導体を用いた半導体装置では、母材となる大口径・高品質なＧａＮ基板がないことから、異種基板へのヘテロエピ成長を行っている。例えば、特許文献１には、シリコン基板上に、ＡｌＮ層とＡｌＧａＮ層とからなるバッファ層を介し、ＧａＮ層とＡｌＧａＮからなる電子供給層とを順次積層した半導体装置が開示されている。
特開２００８−１６６３４９号公報
シリコン基板上にバッファ層を介してＧａＮ層を形成する構造では、ＧａＮ層の品質において改善の余地が残されている。
本発明は、上記課題に鑑みなされたものであり、シリコン基板上にバッファ層を介して形成されるＧａＮ層を高品質にすることが可能な半導体装置およびその製造方法を提供することを目的とする。
本発明は、シリコン基板上に設けられ、ＧａＮよりもバンドギャップが大きいバッファ層と、前記バッファ層上に設けられた第１のＧａＮ層と、前記第１のＧａＮ層の上面に接して設けられた第２のＧａＮ層と、を有し、前記第１のＧａＮ層に含まれる炭素の濃度は、前記第２のＧａＮ層に含まれる炭素の濃度に比べて高いことを特徴とする半導体装置である。本発明によれば、シリコン基板上にバッファ層を介して形成されるＧａＮ層を高品質にすることができる。
上記構成において、前記第２のＧａＮ層上に、ＧａＮよりもバンドギャップが大きい電子供給層が設けられている構成とすることができる。
上記構成において、前記バッファ層は、前記シリコン基板上に設けられたＡｌＮ層と前記ＡｌＮ層上に設けられたＡｌＧａＮ層とからなる構成とすることができる。
上記構成において、前記第２のＧａＮ層に含まれる前記炭素の濃度は、１．０×１０１７Ａｔｏｍｓ／ｃｍ３以下である構成とすることができる。
上記構成において、前記第１のＧａＮ層の厚さは、５００ｎｍ以下である構成とすることができる。
本発明は、シリコン基板上に、ＧａＮよりもバンドギャップが大きいバッファ層を形成する工程と、前記バッファ層上に第１のＧａＮ層を形成する工程と、前記第１のＧａＮ層の上面に接して第２のＧａＮ層を形成する工程と、を有し、前記第１のＧａＮ層を形成する工程のＶ／ＩＩＩ比は、前記第２のＧａＮ層を形成する工程のＶ／ＩＩＩ比よりも低いことを特徴とする半導体装置の製造方法である。本発明によれば、シリコン基板上にバッファ層を介して形成されるＧａＮ層を高品質にすることができる。
上記構成において、前記第１のＧａＮ層を形成する工程のＮＨ３分圧は、前記第２のＧａＮ層を形成する工程のＮＨ３分圧よりも低い構成とすることができる。
本発明によれば、シリコン基板上にバッファ層を介して形成されるＧａＮ層を高品質にすることができる。
図１は、実施例１に係る半導体装置を示す断面模式図の例である。 図２（ａ）から図２（ｃ）は、実施例１に係る半導体装置の製造方法を示す断面模式図（その１）の例である。 図３（ａ）および図３（ｂ）は、実施例１に係る半導体装置の製造方法を示す断面模式図（その２）の例である。 図４（ａ）から図４（ｃ）は、比較例１に係る半導体装置の製造方法を示す断面模式図の例である。 図５は、実施例１のＧａＮ層についての発光スペクトルの測定結果である。 図６は、比較例１のＧａＮ層についての発光スペクトルの測定結果である。
以下、図面を参照して、本発明の実施例を説明する。
図１は、実施例１に係る半導体装置の断面模式図の例である。実施例１では、窒化物半導体のＨＥＭＴの場合を例に説明する。なお、窒化物半導体とは、窒素を含んだ半導体のことであり、例えばＧａＮ、ＩｎＮ、ＡｌＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＩｎＧａＮ等である。
図１のように、シリコン基板１０の上面に接して、ＡｌＮ層１２とＡｌＧａＮ層１４とからなるバッファ層１６が形成されている。バッファ層１６の上面は凹凸がなく、ほぼ平坦な面となっている。バッファ層１６上に、第１のＧａＮ層１８と第２のＧａＮ層２０とからなるＧａＮ層２２が形成されている。第１のＧａＮ層１８に含まれる炭素（Ｃ）の濃度は、第２のＧａＮ層２０に含まれるＣの濃度よりも高くなっている。第２のＧａＮ層２０に含まれるＣの濃度は、例えば１．０×１０１７Ａｔｏｍｓ／ｃｍ３以下である。第１のＧａＮ層１８および第２のＧａＮ層２０に含まれるＣの濃度は、例えばＳＩＭＳ分析（二次イオン質量分析）により計測することができる。
ＧａＮ層２２の上面に接してＡｌＧａＮ電子供給層２４が形成されている。ＧａＮ層２２とＡｌＧａＮ電子供給層２４との界面には２ＤＥＧ（２次元電子ガス）が生じてチャネル層２６が形成される。即ち、チャネル層２６は、第２のＧａＮ層２０に形成される。ＡｌＧａＮ電子供給層２４上にＧａＮキャップ層２８が形成されている。ＧａＮキャップ層２８上には、オーミック電極としてのソース電極３０とドレイン電極３２とが形成されている。ソース電極３０とドレイン電極３２との間のＧａＮキャップ層２８上にゲート電極３４が形成されている。
図２（ａ）から図３（ｂ）は、実施例１に係る半導体装置の製造方法を示す断面模式図の例である。図２（ａ）のように、シリコン基板１０を、例えばＭＯＣＶＤ（有機金属気相成長）炉に導入し、シリコン基板１０上にＡｌＮ層１２を成膜する。成膜条件は以下である。
原料ガス：ＮＨ３（アンモニア）、ＴＭＡ（トリメチルアルミニウム）
成長温度：１１００℃
膜厚 ：３００ｎｍ
次いで、ＡｌＮ層１２上にＡｌＧａＮ層１４を成膜する。成膜条件は以下である。ＡｌＮ層１２とＡｌＧａＮ層１４とによりバッファ層１６が形成される。
原料ガス ：ＮＨ３、ＴＭＡ、ＴＭＧ（トリメチルガリウム）
成長温度 ：１１００℃
Ａｌ組成比：５０％
膜厚 ：１００ｎｍ
図２（ｂ）のように、バッファ層１６上に第１のＧａＮ層１８を成膜する。成膜条件は以下である。
原料ガス ：ＮＨ３、ＴＭＧ
成長温度 ：１０５０℃
成長圧力 ：１００ｔｏｒｒ
成長速度 ：１．０μｍ／ｈｏｕｒ
Ｖ／ＩＩＩ比：２０００
膜厚 ：３００ｎｍ
図２（ｃ）のように、第１のＧａＮ層１８上に第２のＧａＮ層２０を成膜する。成膜条件は以下である。第１のＧａＮ層１８と第２のＧａＮ層２０とによりＧａＮ層２２が形成される。
原料ガス ：ＮＨ３、ＴＭＧ
成長温度 ：１０５０℃
成長圧力 ：１００ｔｏｒｒ
成長速度 ：１．０μｍ／ｈｏｕｒ
Ｖ／ＩＩＩ比：１００００
膜厚 ：７００ｎｍ
第１のＧａＮ層１８のＶ／ＩＩＩ比と第２のＧａＮ層２０のＶ／ＩＩＩ比とを変更することは、ＮＨ３ガスの流量を変更することで行う。つまり、第１のＧａＮ層１８を成膜する際のＮＨ３分圧を、第２のＧａＮ層２０を成膜する際のＮＨ３分圧よりも低くする。
図３（ａ）のように、第２のＧａＮ層２０上にＡｌＧａＮ電子供給層２４を成膜する。成膜条件は以下である。
原料ガス ：ＮＨ３、ＴＭＡ、ＴＭＧ
Ａｌ組成比：２０％
膜厚 ：２０ｎｍ
次いで、ＡｌＧａＮ電子供給層２４上にＧａＮキャップ層２８を成膜する。成膜条件は以下である。
原料ガス：ＮＨ３、ＴＭＧ
膜厚 ：２ｎｍ
図３（ｂ）のように、ＧａＮキャップ層２８上に、例えば蒸着法およびリフトオフ法を用いて、ＧａＮキャップ層２８側からＴｉ（チタン）、Ａｌ（アルミニウム）が順次積層されたソース電極３０およびドレイン電極３２を形成する。その後、例えば５００℃〜８００℃でアニールを行い、ＡｌＧａＮ電子供給層２４にオーミック接触するオーミック電極としてのソース電極３０およびドレイン電極３２を形成する。次いで、ソース電極３０とドレイン電極３２との間のＧａＮキャップ層２８上に、例えば蒸着法およびリフトオフ法を用いて、ＧａＮキャップ層２８側からＮｉ（ニッケル）、Ａｕ（金）が順次積層されたゲート電極３４を形成する。以上により、実施例１に係る半導体装置が完成する。
次に、比較例１に係る半導体装置の製造方法について説明する。図４（ａ）から図４（ｃ）は、比較例１に係る半導体装置の製造方法を示す断面模式図の例である。図４（ａ）のように、シリコン基板４０を、例えばＭＯＣＶＤ（有機金属気相成長）炉に導入し、シリコン基板４０上にＡｌＮ層４２を成膜する。成膜条件は以下である。
原料ガス：ＮＨ３、ＴＭＡ
成長温度：１１００℃
膜厚 ：３００ｎｍ
次いで、ＡｌＮ層４２上にＡｌＧａＮ層４４を成膜する。成膜条件は以下である。ＡｌＮ層４２とＡｌＧａＮ層４４によりバッファ層４６が形成される。
原料ガス ：ＮＨ３、ＴＭＡ、ＴＭＧ
成長温度 ：１１００℃
Ａｌ組成比：５０％
膜厚 ：１００ｎｍ
図４（ｂ）のように、バッファ層４６上にＧａＮ層４８を成膜する。成膜条件は以下である。
原料ガス ：ＮＨ３、ＴＭＧ
成長温度 ：１０５０℃
成長圧力 ：１００ｔｏｒｒ
成長速度 ：１．０μｍ／ｈｏｕｒ
Ｖ／ＩＩＩ比：１００００
膜厚 ：１０００ｎｍ
図４（ｃ）のように、ＧａＮ層４８上にＡｌＧａＮ電子供給層５０を成膜する。成膜条件は以下である。ＧａＮ層４８とＡｌＧａＮ電子供給層５０との界面には２ＤＥＧ（２次元電子ガス）が生じてチャネル層５２が形成される。
原料ガス ：ＮＨ３、ＴＭＡ、ＴＭＧ
Ａｌ組成比：２０％
膜厚 ：２０ｎｍ
次いで、ＡｌＧａＮ電子供給層５０上にＧａＮキャップ層５４を成膜する。成膜条件は以下である。
原料ガス：ＮＨ３、ＴＭＧ
膜厚 ：２ｎｍ
次いで、ＧａＮキャップ層５４上に、例えば蒸着法およびリフトオフ法を用いて、ソース電極５６、ドレイン電極５８、およびゲート電極６０を形成する。以上により、比較例１に係る半導体装置が完成する。
ここで、実施例１のＧａＮ層２２の結晶性を調査した。また、比較のために、比較例１のＧａＮ層４８の結晶性も調査した。結晶性の調査は、図２（ｃ）に示すようなＧａＮ層２２まで成膜したサンプルと図４（ｂ）に示すようなＧａＮ層４８まで成膜したサンプルとを用意し、それぞれのＧａＮ層の（００２）面および（１０２）面のＸ線解析におけるロッキングカーブの半値幅を調べることで行った。比較例１のＧａＮ層４８では、（００２）面のロッキングカーブの半値幅は５００ｓｅｃであり、（１０２）面のロッキングカーブの半値幅は９００ｓｅｃであった。これに対し、実施例１のＧａＮ層２２では、（００２）面のロッキングカーブの半値幅は５００ｓｅｃであり、（１０２）面のロッキングカーブの半値幅は６５０ｓｅｃであった。このように、実施例１のＧａＮ層２２は、比較例１のＧａＮ層４８に比べてロッキングカーブの半値幅が小さくなり、結晶性が改善されたことが分かる。つまり、転位密度が減少したことが分かる。
また、図２（ｃ）に示すようなＧａＮ層２２まで成膜したサンプルと図４（ｂ）に示すようなＧａＮ層４８まで成膜したサンプルとについてフォトルミネッセンス測定をすることで、実施例１のＧａＮ層２２と比較例１のＧａＮ層４８とのフォトルミネッセンス評価を行った。図５は、実施例１のＧａＮ層２２についての発光スペクトルの測定結果である。図６は、比較例１のＧａＮ層４８についての発光スペクトルの測定結果である。図５および図６の横軸は波長であり、縦軸は発光強度である。
図５および図６のように、比較例１のＧａＮ層４８ではバンド端発光強度が約１０（任意強度）であるのに対し、実施例１のＧａＮ層２２ではバンド端発光強度が約２５（任意強度）となり、比較例１に比べて約２．５倍のバンド端発光強度が得られた。なお、バンド端発光強度とは、３６０ｎｍ近傍における発光強度のことである。このことからも、実施例１のＧａＮ層２２は、転位密度が減少して結晶性が改善されたことが分かる。
このように、実施例１のＧａＮ層２２は、比較例１のＧａＮ層４８に比べて、結晶性が改善された理由は次のように考えられる。比較例１のＧａＮ層４８は、Ｖ／ＩＩＩ比を１００００とした高Ｖ／ＩＩＩ比条件で成膜を行っている。このような高Ｖ／ＩＩＩ比条件でＧａＮを成膜する場合、ＧａＮエピ自身の結晶性が悪くなり、ロッキングカーブの半値幅が大きく、バンド端発光強度が低くなってしまう。一方、実施例１のＧａＮ層２２は、まずＶ／ＩＩＩ比を２０００とした低Ｖ／ＩＩＩ比条件で第１のＧａＮ層１８を成膜し、その後、高Ｖ／ＩＩＩ比条件で第２のＧａＮ層２０を成膜している。これにより、実施例１のＧａＮ層２２は、比較例１のＧａＮ層４８に比べて、結晶性が改善されて、ロッキングカーブの半値幅が小さく、バンド端発光強度が大きい結果が得られたものと考えられる。
また、図５および図６のように、５００〜７００ｎｍ帯でのブロードな発光（Yellow Band：ＹＢ）の強度は、実施例１および比較例１共に、約５（任意強度）程度であった。ＹＢ強度はＧａＮ中のトラップに起因したものであることから、ＹＢ強度が大きいことはＧａＮ中にトラップが多いことを意味し、電流コラプスの原因となるが、実施例１のＧａＮ層２２のトラップは、比較例１のＧａＮ層４８と同程度に少ないことが分かる。
例えば、第１のＧａＮ層１８上に第２のＧａＮ層２０を設けず、第１のＧａＮ層１８のみでＧａＮ層２２を形成する場合を考える。この場合、ＧａＮ層２２は結晶性が改善されることとなり、ロッキングカーブの半値幅は小さく、バンド端発光強度は大きい結果が得られる。しかしながら、第１のＧａＮ層１８は、低Ｖ／ＩＩＩ比で成膜しているために、成膜に用いた原料ガスに含まれる炭素（Ｃ）をより多く取り込み、Ｃ濃度が高くなる。Ｃは、それ自身がトラップとして働く。このため、第１のＧａＮ層１８のみでＧａＮ層２２を形成した場合、ＧａＮ層２２のＹＢ強度は増大してしまう。また、低Ｖ／ＩＩＩ比で成膜した第１のＧａＮ層１８では、表面にクラックやピットが発生し易いことから、ＧａＮ層２２の上面にクラックやピットが生じてしまう。ＧａＮ層２２上にはＡｌＧａＮ電子供給層２４を成膜するため、上面にクラックやピットが生じている状態は好ましくない。
そこで、実施例１では、第１のＧａＮ層１８上に、Ｖ／ＩＩＩ比を１００００とした高Ｖ／ＩＩＩ比条件で第２のＧａＮ層２０を成膜している。第２のＧａＮ層２０は高Ｖ／ＩＩＩ比で成膜しているためＣ濃度が低い。このため、ＧａＮ層２２全体のＣ濃度を低く抑えることができ、比較例１のＧａＮ層４８と同程度のＹＢ強度とすることができる。また、第２のＧａＮ層２０は高Ｖ／ＩＩＩ比で成膜していることから表面にクラックやピットが発生し難く、その結果、ＧａＮ層２２の上面にクラックやピットが生じることを抑制できる。
以上のように、実施例１によれば、シリコン基板１０上に形成したバッファ層１６上に、第１のＧａＮ層１８と第１のＧａＮ層１８の上面に接して第２のＧａＮ層２０とを成膜する際に、第１のＧａＮ層１８のＶ／ＩＩＩ比を第２のＧａＮ層２０のＶ／ＩＩＩ比よりも低くする。Ｖ／ＩＩＩ比を下げてＧａＮを成膜する程、Ｃが取り込まれてＣ濃度が高くなることから、第１のＧａＮ層１８に含まれるＣの濃度は、第２のＧａＮ層２０に含まれるＣの濃度よりも高くなる。これにより、上述したように、第１のＧａＮ層１８と第２のＧａＮ層２０とからなるＧａＮ層２２は、ロッキングカーブの半値幅が小さく、バンド端発光強度が大きい結果となり、結晶性が改善される。また、第１のＧａＮ層１８の上面にＣ濃度がより低い第２のＧａＮ層２０を積層させることで、ＧａＮ層２２全体のＣ濃度を低く抑えることができ、ＹＢ強度の増加が抑制され、トラップの少ないＧａＮ層２２が得られる。さらに、高Ｖ／ＩＩＩ比で成膜された第２のＧａＮ層２０は表面にクラックやピットが発生し難いことから、ＧａＮ層２２の上面にクラックやピットが生じることを抑制できる。このように、実施例１によれば、シリコン基板１０上にバッファ層１６を介して形成されるＧａＮ層２２の品質を高品質にすることができる。
実施例１では、第１のＧａＮ層１８を成膜する際のＶ／ＩＩＩ比を、第２のＧａＮ層２０を成膜する際のＶ／ＩＩＩ比よりも低くするために、成膜に用いるＮＨ３ガスの分圧を、第１のＧａＮ層１８の成膜では、第２のＧａＮ層２０の成膜に比べて低くしているが、その他の方法によりＶ／ＩＩＩ比を調整してもよい。例えば、ＭＯ（有機金属）原料の量を変更すること等で、Ｖ／ＩＩＩ比を調整する場合でもよい。この場合、第１のＧａＮ層１８を成膜する際のＭＯ原料の量を、第２のＧａＮ層２０を成膜する際のＭＯ原料の量よりも増やすこととなる。
第２のＧａＮ層２０に含まれるＣの濃度は、１．０×１０１７Ａｔｏｍｓ／ｃｍ３以下である場合が好ましく、７．０×１０１６Ａｔｏｍｓ／ｃｍ３以下である場合がより好ましく、５．０×１０１６Ａｔｏｍｓ／ｃｍ３以下である場合がさらに好ましい。第２のＧａＮ層２０に含まれるＣの濃度をこのような範囲内とすることで、ＧａＮ層２２の上面にクラックやピットが発生することを抑制できると共に、ＹＢ強度の増加を抑制できる。
第１のＧａＮ層１８の膜厚は、３００ｎｍの場合を例に示したがこれに限られない。しかしながら、第１のＧａＮ層１８の膜厚が厚くなりすぎると、第１のＧａＮ層１８上に第２のＧａＮ層２０を形成しても、第１のＧａＮ層１８の表面に生じたクラックやピットが埋まらずに、第２のＧａＮ層２０の表面にクラックやピットが生じる場合が起こり得る。つまり、ＧａＮ層２２の上面にクラックやピットが生じる場合が起こり得る。したがって、第１のＧａＮ層１８の膜厚は、５００ｎｍ以下の場合が好ましく、３００ｎｍ以下の場合がより好ましく、２００ｎｍ以下の場合がさらに好ましい。また、第１のＧａＮ層１８と第２のＧａＮ層２０との積層であるＧａＮ層２２の膜厚は、１０００ｎｍである場合を例に示したが、これに限られず、８００ｎｍ〜１５００ｎｍの場合が好ましく、１０００ｎｍ〜１３００ｎｍの場合がより好ましい。
実施例１では、シリコン基板１０と第１のＧａＮ層１８との間に設けられたバッファ層１６は、シリコン基板１０上に設けられたＡｌＮ層１２と、ＡｌＮ層１２上に設けられたＡｌＧａＮ層１４と、からなる場合を例に示したが、これに限られず、バッファ層１６はＧａＮよりも大きいバンドギャップを有していれば、その他の材料からなる場合でもよい。また、電子供給層は、ＡｌＧａＮからなる場合を例に示したが、ＧａＮよりも大きいバンドギャップを有していれば、その他の材料からなる場合でもよい。
実施例１では、ＧａＮ層２２の成膜にあたり、Ｖ／ＩＩＩ比を１回変更することで、第１のＧａＮ層１８と第２のＧａＮ層２０とからなるＧａＮ層２２を形成しているが、この場合に限られるわけではない。例えば、Ｖ／ＩＩＩ比を２回以上変更することで、３層以上からなるＧａＮ層２２を形成してもよい。この場合は、ＧａＮ層２２を構成する複数層のうち、下層から上層に向かうに連れて、各層に含まれるＣ濃度は低くなっていくことになる。また、例えば、Ｖ／ＩＩＩ比を徐々に高くしていくことで、ＧａＮ層２２に含まれるＣ濃度を、バッファ層１６側からＡｌＧａＮ電子供給層２４側に向かうに連れて徐々に減少させていく場合でもよい。
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
１０ シリコン基板
１２ ＡｌＮ層
１４ ＡｌＧａＮ層
１６ バッファ層
１８ 第１のＧａＮ層
２０ 第２のＧａＮ層
２２ ＧａＮ層
２４ ＡｌＧａＮ電子供給層
２６ チャネル層
２８ ＧａＮキャップ層
３０ ソース電極
３２ ドレイン電極
３４ ゲート電極
４０ シリコン基板
４２ ＡｌＮ層
４４ ＡｌＧａＮ層
４６ バッファ層
４８ ＧａＮ層
５０ ＡｌＧａＮ電子供給層
５２ チャネル層
５４ ＧａＮキャップ層
５６ ソース電極
５８ ドレイン電極
６０ ゲート電極

Claims (7)

  1. シリコン基板上に設けられ、ＧａＮよりもバンドギャップが大きいバッファ層と、
    前記バッファ層上に設けられた第１のＧａＮ層と、
    前記第１のＧａＮ層の上面に接して設けられた第２のＧａＮ層と、を有し、
    前記第１のＧａＮ層に含まれる炭素の濃度は、前記第２のＧａＮ層に含まれる炭素の濃度に比べて高いことを特徴とする半導体装置。
  2. 前記第２のＧａＮ層上に、ＧａＮよりもバンドギャップが大きい電子供給層が設けられていることを特徴とする請求項１記載の半導体装置。
  3. 前記バッファ層は、前記シリコン基板上に設けられたＡｌＮ層と前記ＡｌＮ層上に設けられたＡｌＧａＮ層とからなることを特徴とする請求項１または２記載の半導体装置。
  4. 前記第２のＧａＮ層に含まれる前記炭素の濃度は、１．０×１０１７Ａｔｏｍｓ／ｃｍ３以下であることを特徴とする請求項１から３のいずれか一項記載の半導体装置。
  5. 前記第１のＧａＮ層の厚さは、５００ｎｍ以下であることを特徴とする請求項１から４のいずれか一項記載の半導体装置。
  6. シリコン基板上に、ＧａＮよりもバンドギャップが大きいバッファ層を形成する工程と、
    前記バッファ層上に第１のＧａＮ層を形成する工程と、
    前記第１のＧａＮ層の上面に接して第２のＧａＮ層を形成する工程と、を有し、
    前記第１のＧａＮ層を形成する工程のＶ／ＩＩＩ比は、前記第２のＧａＮ層を形成する工程のＶ／ＩＩＩ比よりも低いことを特徴とする半導体装置の製造方法。
  7. 前記第１のＧａＮ層を形成する工程のＮＨ３分圧は、前記第２のＧａＮ層を形成する工程のＮＨ３分圧よりも低いことを特徴とする請求項６記載の半導体装置の製造方法。
JP2010171914A 2010-07-30 2010-07-30 半導体装置およびその製造方法 Active JP6024075B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010171914A JP6024075B2 (ja) 2010-07-30 2010-07-30 半導体装置およびその製造方法
US13/194,217 US20120025202A1 (en) 2010-07-30 2011-07-29 Semiconductor device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010171914A JP6024075B2 (ja) 2010-07-30 2010-07-30 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2012033703A true JP2012033703A (ja) 2012-02-16
JP6024075B2 JP6024075B2 (ja) 2016-11-09

Family

ID=45525810

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010171914A Active JP6024075B2 (ja) 2010-07-30 2010-07-30 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US20120025202A1 (ja)
JP (1) JP6024075B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013197357A (ja) * 2012-03-21 2013-09-30 Hitachi Cable Ltd 窒化物半導体デバイス及びその製造方法
JP2013201398A (ja) * 2012-03-26 2013-10-03 Fujitsu Ltd 半導体装置、窒化物半導体結晶、半導体装置の製造方法及び窒化物半導体結晶の製造方法
JP2014017422A (ja) * 2012-07-10 2014-01-30 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2014063982A (ja) * 2012-08-27 2014-04-10 Covalent Materials Corp 窒化物半導体層の分析方法及びこれを用いた窒化物半導体基板の製造方法
JP2015192026A (ja) * 2014-03-28 2015-11-02 住友電気工業株式会社 半導体装置の製造方法
JP2016213507A (ja) * 2016-09-07 2016-12-15 富士通株式会社 化合物半導体装置
US9728611B2 (en) 2015-10-22 2017-08-08 Mitsubishi Electric Corporation GaN semiconductor device comprising carbon and iron

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203800053U (zh) * 2013-10-30 2014-08-27 英飞凌科技奥地利有限公司 半导体器件及包括该半导体器件的集成装置
JP6249868B2 (ja) * 2014-04-18 2017-12-20 サンケン電気株式会社 半導体基板及び半導体素子
CN108695385B (zh) 2018-07-17 2024-04-05 中山市华南理工大学现代产业技术研究院 一种基于Si衬底的GaN基射频器件外延结构及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311913A (ja) * 2003-04-02 2004-11-04 Sumitomo Electric Ind Ltd 窒化物系半導体エピタキシャル基板、その製造方法、及びｈｅｍｔ用基板
JP2006147663A (ja) * 2004-11-16 2006-06-08 Fujitsu Ltd 化合物半導体装置及びその製造方法
US20060278892A1 (en) * 2005-06-08 2006-12-14 Christopher Harris Gallium nitride based high-electron mobility devices
JP2007251144A (ja) * 2006-02-20 2007-09-27 Furukawa Electric Co Ltd:The 半導体素子
JP2008244036A (ja) * 2007-03-27 2008-10-09 Nippon Telegr & Teleph Corp <Ntt> 半導体結晶および半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7030428B2 (en) * 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
JP2006269862A (ja) * 2005-03-25 2006-10-05 Oki Electric Ind Co Ltd 半導体装置形成用ウエハ、その製造方法、および電界効果型トランジスタ
JP2010123725A (ja) * 2008-11-19 2010-06-03 Sanken Electric Co Ltd 化合物半導体基板及び該化合物半導体基板を用いた半導体装置
JP4677499B2 (ja) * 2008-12-15 2011-04-27 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
US8742459B2 (en) * 2009-05-14 2014-06-03 Transphorm Inc. High voltage III-nitride semiconductor devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311913A (ja) * 2003-04-02 2004-11-04 Sumitomo Electric Ind Ltd 窒化物系半導体エピタキシャル基板、その製造方法、及びｈｅｍｔ用基板
JP2006147663A (ja) * 2004-11-16 2006-06-08 Fujitsu Ltd 化合物半導体装置及びその製造方法
US20060278892A1 (en) * 2005-06-08 2006-12-14 Christopher Harris Gallium nitride based high-electron mobility devices
JP2007251144A (ja) * 2006-02-20 2007-09-27 Furukawa Electric Co Ltd:The 半導体素子
JP2008244036A (ja) * 2007-03-27 2008-10-09 Nippon Telegr & Teleph Corp <Ntt> 半導体結晶および半導体装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013197357A (ja) * 2012-03-21 2013-09-30 Hitachi Cable Ltd 窒化物半導体デバイス及びその製造方法
JP2013201398A (ja) * 2012-03-26 2013-10-03 Fujitsu Ltd 半導体装置、窒化物半導体結晶、半導体装置の製造方法及び窒化物半導体結晶の製造方法
JP2014017422A (ja) * 2012-07-10 2014-01-30 Fujitsu Ltd 化合物半導体装置及びその製造方法
US9831310B2 (en) 2012-07-10 2017-11-28 Fujitsu Limited Compound semiconductor device, method for producing the same, power-supply unit, and high-frequency amplifier
JP2014063982A (ja) * 2012-08-27 2014-04-10 Covalent Materials Corp 窒化物半導体層の分析方法及びこれを用いた窒化物半導体基板の製造方法
JP2015192026A (ja) * 2014-03-28 2015-11-02 住友電気工業株式会社 半導体装置の製造方法
US9728611B2 (en) 2015-10-22 2017-08-08 Mitsubishi Electric Corporation GaN semiconductor device comprising carbon and iron
US9793363B1 (en) 2015-10-22 2017-10-17 Mitsubishi Electric Corporation GaN semiconductor device comprising carbon and iron
JP2016213507A (ja) * 2016-09-07 2016-12-15 富士通株式会社 化合物半導体装置

Also Published As

Publication number Publication date
JP6024075B2 (ja) 2016-11-09
US20120025202A1 (en) 2012-02-02

Similar Documents

Publication Publication Date Title
JP6024075B2 (ja) 半導体装置およびその製造方法
JP5634681B2 (ja) 半導体素子
JP5636867B2 (ja) 半導体装置及び半導体装置の製造方法
US20120299060A1 (en) Nitride semiconductor device and manufacturing method thereof
US8987015B2 (en) Method for fabricating semiconductor device
JP6035721B2 (ja) 半導体装置の製造方法
JP5546514B2 (ja) 窒化物半導体素子及び製造方法
JP5799604B2 (ja) 半導体装置
US20120313145A1 (en) Semiconductor device with spacer layer between carrier traveling layer and carrier supplying layer
US20120320642A1 (en) Compound semiconductor device and method of manufacturing the same
JP2010232297A (ja) 半導体装置
JP2012015304A (ja) 半導体装置
US7947578B2 (en) Method for fabricating semiconductor device
JP2013008836A (ja) 窒化物半導体装置
JP5509544B2 (ja) 半導体装置及びその製造方法
JP2007123824A (ja) Ｉｉｉ族窒化物系化合物半導体を用いた電子装置
JP2007088252A (ja) 電界効果トランジスタ
JP2007088252A5 (ja)
US9437725B2 (en) Semiconductor device and semiconductor substrate
JP2012033708A (ja) 半導体装置の製造方法
JP2015185809A (ja) 半導体基板の製造方法及び半導体装置
JP2012256706A (ja) 半導体装置
JP5664262B2 (ja) 電界効果型トランジスタ及び電界効果型トランジスタ用エピタキシャルウエハ
JP6416705B2 (ja) 電界効果トランジスタおよびその製造方法
JP2018163956A (ja) 窒化物半導体層の成長方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140812

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140814

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150508

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160516

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160712

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160822

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160913

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160926

R150 Certificate of patent or registration of utility model

Ref document number: 6024075

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250