JP6416705B2 - 電界効果トランジスタおよびその製造方法 - Google Patents

電界効果トランジスタおよびその製造方法 Download PDF

Info

Publication number
JP6416705B2
JP6416705B2 JP2015126847A JP2015126847A JP6416705B2 JP 6416705 B2 JP6416705 B2 JP 6416705B2 JP 2015126847 A JP2015126847 A JP 2015126847A JP 2015126847 A JP2015126847 A JP 2015126847A JP 6416705 B2 JP6416705 B2 JP 6416705B2
Authority
JP
Japan
Prior art keywords
buffer layer
layer
buffer
carbon
nitride semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015126847A
Other languages
English (en)
Other versions
JP2017011180A (ja
Inventor
則之 渡邉
則之 渡邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2015126847A priority Critical patent/JP6416705B2/ja
Publication of JP2017011180A publication Critical patent/JP2017011180A/ja
Application granted granted Critical
Publication of JP6416705B2 publication Critical patent/JP6416705B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明は、窒化物半導体を用いて2次元電子ガスをチャネルとした電界効果トランジスタおよびその製造方法に関する。
GaNをはじめとした窒化物半導体は、高い絶縁破壊電界強度、高い熱伝導率および高い電子飽和速度などの特性を有しており、高周波のハイパワーデバイス向けの材料として優れている。例えば、主表面をC面としたサファイア基板上に、主表面をIII族極性面(C面)としたGaNバッファ層を介して形成された、AlGaNバリア層を有するヘテロ接合構造は、分極効果によりヘテロ接合界面近傍に電子が高濃度に蓄積され、いわゆる2次元電子ガス(2DEG)を形成する。
この2次元電子ガスは、散乱要因となる導電性不純物が存在しないアンドープGaN層内に形成されるために高い電子移動度を示す。従って、2次元電子ガスをチャネルとして用いることで、いわゆる高電子移動度トランジスタ(HEMT)として動作させることが可能である。窒化物系HEMTにおいては、上記分極効果によって発生する2次元電子ガス濃度が非常に高いことから高電流密度でのトランジスタ動作が可能となり、この点でもハイパワーデバイス向けとして有利である。
また、AlGaN/GaNヘテロ構造を利用した窒化物半導体系デバイスを構成する窒化物半導体の積層構造は、様々な基板の上に堆積されるが、コスト上の観点からSi基板が広く用いられている。この構成は、特に高耐圧動作が必要となるパワーエレクトロニクス分野への応用が期待されており、各社で活発に開発が進められている(非特許文献1参照)。
さて、AlGaN/GaNヘテロ構造を利用した窒化物系HEMTにおける最大の課題の1つとして電流コラプスと呼ばれる現象がある。これは、HEMT動作時にオン抵抗が増大し、また、ドレイン電流が低下する現象である。原因の1つとして、チャネル層およびバッファ層に存在する電子トラップ準位の関与がある。
まず、図6に示すHEMTを例に電流コラプスについて説明する。図6は、AlGaN/GaNヘテロ構造を利用した窒化物系HEMTの構成を示す断面図である。このHEMTは、Si基板201の上に、核形成層202を形成し、この上に、炭素をドープした第1バッファ層203,炭素をドープした第2バッファ層204を形成している。第1バッファ層203は、炭素をドープしたAlNと炭素をドープしたAlGaNとを繰り返し堆積する超格子構造とされ、異種基板であるSi基板201を用いていることによる反りの発生や、破壊耐圧の向上が図られている。
また、第2バッファ層204の上に、GaNからなるチャネル層205,AlGaNからなるバリア層206を形成し、バリア層206の上にゲート電極207,ソース電極208,ドレイン電極209を形成している。なお、この例では、実用上十分な耐圧を得るために、ソース電極208とゲート電極207との間に対し、ゲート電極207とドレイン電極209との間を長くした構造としている。また、ゲート電極207の両脇の領域に絶縁膜210を形成して保護している。
このHEMTにおいて、2次元電子ガスはチャネル層205に存在し、ソースとドレインの間を走行することで電流が流れる。電流値はゲート電極207に加えられる電圧によって制御される。第1バッファ層203および第2バッファ層204は、HEMTの高耐圧性を確保するための層であり、特に第2バッファ層204は、ドープされている炭素(C)に由来した深い準位に残留キャリア(電子)が捕獲されることによって残留キャリア密度が低下する作用を利用し、いわゆるバッファリークを抑制するために存在している。このように、第2バッファ層204における高耐圧性を確保するために炭素が意図的に混入するような堆積条件を採用して第2バッファ層204を堆積する。
上述したHEMTの作製において、各層を堆積(成長)する技術として広く用いられている有機金属化学気相成長(MOCVD)法では、原料ガスとして一般に用いられているトリメチルガリウム[Ga(CH33)]が炭素を含んでいるために、この原料ガスを用いることで、成長させる層に炭素を混入させる。これまでの発明者らの検討によれば、炭素をドープした第2バッファ層204における炭素濃度は、1×1017cm-3以上、望ましくは、1×1018cm-3以上であれば、バッファリーク抑制の効果が得られる。
一方、チャネル層205は、通常、意図的なドーピングは行わないアンドープとしているが、チャネル層205の成長に用いる原料ガスであるトリメチルガリウムが炭素を含んでいるため、わずかな炭素が意図せずに混入する。この炭素に由来した電子トラップ準位が、伝導電子帯に比較的近いエネルギー位置に存在し(浅い準位)、このトラップにおける電子の充・放電過程によって、チャネル層205内のフリーキャリアが低下することが、電流コラプスを引き起こす要因の1つである。このため、できるだけ炭素が混入しないような堆積条件を採用してチャネル層205を成長させることが重要となる。
これまでの発明者らの検討によれば、チャネル層205の炭素濃度は、5×1016cm-3以下、望ましくは、1×1016cm-3以下であれば電流コラプス改善の効果が得られている。図7は、このような堆積条件によって得られるチャネル層205および第2バッファ層204における炭素原子の濃度プロファイルの一例を示す特性図である。図7において、横軸が各層の積層方向の位置を示し、左側の縦軸が炭素濃度を示している。図7の実線の変化に示すように、チャネル層205では低い炭素濃度が、第2バッファ層204では高い炭素濃度となっている。
また、図7において、右の縦軸は、フォトルミネッセンス(PL)スペクトル測定における、発光波長550nm付近に存在するブロードな発光(イエロールミネッセンス:YL)ピークの強度を、バンド端発光(BE)で規格化したYLの割合(強度)を示している。図7の破線に示すように、チャネル層205では低いYL強度が、第2バッファ層204では高いYL強度となっている。
池田 成明 他、「Si基板上高出力GaN HFETの開発」、古河電工時報、第122号、22−28頁、2008年。 小田 康裕 他,「GaN系HEMT用エピでの光照射による電流コラプスの回復と励起波長との関係」,2008年電子情報通信学会エレクトロニクスソサイエティ大会 エレクトロニクス講演論文集、50頁、2008年。 A. Ishibashi et al., "Residual Impurities in GaN/Al2O3 Grown by Metalorganic Vapor Phase Epitaxy", Journal of Electronic Materials, Vol.26, No.5, pp.799-803, 1996.
ところが、上述したようにチャネル層205の炭素濃度を抑制しても、電流コラプス改善の効果があまり得られないという問題があった。
本発明は、以上のような問題点を解消するためになされたものであり、窒化物半導体を用いた高電子移動度トランジスタにおける電流コラプスが改善できるようにすることを目的とする。
本発明に係る電界効果トランジスタの製造方法は、基板の上にGaを含む窒化物半導体からなり炭素をドープしたバッファ層を形成する第1工程と、窒化物半導体からなるチャネル層をバッファ層の上に接して形成する第2工程と、窒化物半導体からなるバリア層をチャネル層の上に形成する第3工程と、バリア層の上にゲート電極を形成する第4工程と、バリア層の上にソース電極およびドレイン電極を形成する第5工程とを備え、第1工程では、バッファ層を、バッファリークを抑制する炭素濃度とし、かつ、電流コラプスの要因となる浅い準位の電子トラップ準位を有しない状態に形成する。
上記電界効果トランジスタの製造方法において、第1工程では、トリエチルガリウムをGaソースとした有機金属気相成長法によりバッファ層を形成することで、バッファ層を、バッファリークを抑制する炭素濃度とし、かつ、電流コラプスの要因となる浅い準位の電子トラップ準位を有しない状態に形成すればよい。
上記電界効果トランジスタの製造方法において、バッファ層は、炭素濃度を1×1017cm-3以上とし、かつ波長550nmにおける室温フォトルミネッセンススペクトルの発光ピーク強度を波長365nmにおける発光ピーク強度の0.7倍以下とす
また、本発明に係る電界効果トランジスタは、基板の上に形成されたGaを含む窒化物半導体からなり炭素をドープしたバッファ層と、バッファ層の上に接して形成された窒化物半導体からなるチャネル層と、チャネル層の上に形成された窒化物半導体からなるバリア層と、バリア層の上に形成されたゲート電極と、バリア層の上に形成されたソース電極およびドレイン電極とを備え、バッファ層は、バッファリークを抑制する炭素濃度とされ、かつ、電流コラプスの要因となる浅い準位の電子トラップ準位を有しない状態とされている。
なお、バッファ層は、トリエチルガリウムをGaソースとした有機金属気相成長法により形成されることで、バッファリークを抑制する炭素濃度とされ、かつ、電流コラプスの要因となる浅い準位の電子トラップ準位を有しない状態とされていればよい。
上記電界効果トランジスタにおいて、バッファ層は、炭素濃度が1×1017cm-3以上とされ、かつ波長550nmにおける室温フォトルミネッセンススペクトルの発光ピーク強度が波長365nmにおける発光ピーク強度の0.7倍以下とされてい
以上説明したように、本発明によれば、トリエチルガリウムをGaソースとして用いてチャネル層に接して形成されるバッファ層を成長し、バッファ層は、炭素濃度を1×10 17 cm -3 以上とし、かつ波長550nmにおける室温フォトルミネッセンススペクトルの発光ピーク強度を波長365nmにおける発光ピーク強度の0.7倍以下とするようにしたので、窒化物半導体を用いた高電子移動度トランジスタにおける電流コラプスが改善できるという優れた効果が得られる。
図1Aは、本発明の実施の形態における電界効果トランジスタの製造方法を説明するための各工程の状態を示す構成図である。 図1Bは、本発明の実施の形態における電界効果トランジスタの製造方法を説明するための各工程の状態を示す構成図である。 図1Cは、本発明の実施の形態における電界効果トランジスタの製造方法を説明するための各工程の状態を示す構成図である。 図1Dは、本発明の実施の形態における電界効果トランジスタの製造方法を説明するための各工程の状態を示す構成図である。 図1Eは、本発明の実施の形態における電界効果トランジスタの製造方法を説明するための各工程の状態を示す構成図である。 図1Fは、本発明の実施の形態における電界効果トランジスタの製造方法を説明するための各工程の状態を示す構成図である。 図1Gは、本発明の実施の形態における電界効果トランジスタの製造方法を説明するための各工程の状態を示す構成図である。 図2は、本発明の実施の形態における電界効果トランジスタの、チャネル層106,第3バッファ層105,第2バッファ層104までの範囲の炭素濃度プロファイル、およびYL/BE比プロファイルを示す特性図である。 図3は、窒化物半導体によるHEMTの構成を示す断面図である。 図4は、図3を用いて説明したHEMTのチャネル層205,第3バッファ層211,第2バッファ層204までの範囲の炭素濃度プロファイル、およびYL/BE比プロファイルを示す特性図である。 図5は、トリメチルガリウムを用いた場合(実線)とトリエチルガリウムを用いた場合(破線)のYL強度とBE強度の比(YL/BE比)と炭素濃度との関係を示す特性図である。 図6は、窒化物半導体によるHEMTの構成を示す断面図である。 図7は、図6を用いて説明したHEMTのチャネル層205から第2バッファ層204までの範囲の炭素濃度プロファイル、およびYL/BE比プロファイルを示す特性図である。
以下、本発明の実施の形態について図を参照して説明する。図1A〜図1Gは、本発明の実施の形態における電界効果トランジスタの製造方法を説明するための各工程の状態を示す構成図である。図1A〜図1Gは、断面を模式的に示している。
まず、図1Aに示すように、単結晶シリコンからなる基板101を用意し、基板101を所定の有機金属気相成長(MOCVD)装置の成長室に搬入する。次いで、成長室内を水素雰囲気とし、また、基板101の温度を1050℃まで上昇させる。
次に、アンモニアおよびトリメチルアルミニウムを原料ガスとして成長室内に導入して基板101の上に供給し、図1Bに示すように基板101の上にAlNからなる核形成層102を成長させる。引き続き、アンモニアおよびトリメチルアルミニウムの供給と、アンモニア,トリメチルガリウム,およびトリメチルアルミニウムの供給とを交互に繰り返し、炭素ドープAlN層と炭素ドープAlGaN層と薄膜を繰り返し積層し、炭素がドープされた超格子構造の第1バッファ層103を形成する。
次に、アンモニアおよびトリメチルガリウムを原料ガスとして成長室内に導入して第1バッファ層103の上に供給し、図1Cに示すように、第1バッファ層103の上に、炭素がドープされたGaNからなる第2バッファ層104を形成する。
次に、アンモニアおよびトリエチルガリウムを原料ガスとして成長室内に導入して第2バッファ層104の上に供給し、図1Dに示すように、第2バッファ層104の上に、炭素がドープされたGaNからなる第3バッファ層105を形成する。
次に、アンモニアおよびトリエチルガリウムを原料ガスとして成長室内に導入して第3バッファ層105の上に供給することで、図1Eに示すように、アンドープのGaNからなるチャネル層106を、第3バッファ層105の上に接して形成する。ここで、チャネル層106は、トリエチルガリウムをGaソースとした有機金属気相成長法により形成された第3バッファ層105の上に接して形成することが重要である。
次に、アンモニア,トリメチルガリウム,およびトリメチルアルミニウムを原料ガスとして成長室内に導入してチャネル層106の上に供給することで、図1Fに示すように、アンドープのAlGaNからなるバリア層107をチャネル層106の上に形成する。
上述した各窒化物半導体層は、c軸方向にエピタキシャル成長することで(主表面をC面として)形成する。なお、一般に、有機金属気相成長法による窒化物半導体の成長では、+c軸方向に成長する。
この後、バリア層107まで形成した基板101をMOCVD装置の成長室より搬出し、例えばリフトオフ法などの公知の技術により、図1Gに示すように、ソース電極109,ドレイン電極110,ゲート電極108を形成する。また、表面保護膜としての絶縁膜111を形成する。なお、実施の形態では、実用上十分な耐圧を得るために、ソース電極109とゲート電極108との間に対し、ゲート電極108とドレイン電極110との間を長くした構造としているが、これに限るものではない。
以上のことにより、基板101の上に形成されたGaを含む窒化物半導体からなり炭素をドープした第3バッファ層105と、第3バッファ層105の上に接して形成された窒化物半導体からなるチャネル層106と、チャネル層106の上に形成された窒化物半導体からなるバリア層107と、バリア層107の上に形成されたゲート電極108と、バリア層107の上に形成されたソース電極109およびドレイン電極110とを備え、第3バッファ層105は、トリエチルガリウムをGaソースとした有機金属気相成長法により形成されている電界効果トランジスタが得られる。
上述した実施の形態における電界効果トランジスタであるHEMTの、チャネル層106,第3バッファ層105,第2バッファ層104までの範囲の炭素濃度プロファイル、およびYL/BE比プロファイルを、図2に示す。第3バッファ層105は、チャネル層106からバッファ層側へキャリアがしみ出す領域を網羅している。また、第3バッファ層105の炭素濃度は、バッファリーク抑制効果を示す1×1017cm-3以上でありながら、YL/BE比は電流コラプス改善効果を示す0.5を下回る値となっている。このように、実施の形態によれば、バッファリークを効果的に抑制しつつ、高電圧動作時にも電流コラプスが抑制可能となっている。
ところで、実施の形態では、第1バッファ層103の上に、トリメチルガリウムを用いて成長した第2バッファ層104と、トリエチルガリウムを用いて成長した第3バッファ層105とを備えるようにしている。第1バッファ層103とチャネル層106との間には、トリエチルガリウムを用いて成長したバッファ層のみが形成されていても良い。
しかしながら、トリエチルガリウムを用いた成長は、成長速度があまり速くなく、厚いバッファ層を形成するためには多くの時間を要し、生産性が低下する。このため、成長速度がより速いトリメチルガリウムを用いた成長によりある程度の厚さの第2バッファ層104を形成し、この後、トリエチルガリウムを用いた成長により、薄い第3バッファ層105を形成することで、生産性の低下を抑制している。
また、例えばGaN基板を用いる場合、基板との間に格子不整合などがないため、超格子構造の第1バッファ層103は用いなくても良い。
次に、本発明の経緯について説明する。前述したように、チャネル層205の炭素濃度を抑制しても、電流コラプス改善の効果があまり得られないという問題があった。この原因について、発明者らは、チャネル層に接して形成されている高濃度炭素ドープバッファ層において、深い準位とともに浅い準位におけるトラップが存在することが原因と考えた。
図6を用いて説明したHEMTがトランジスタ動作をする際に、キャリアはチャネル層205のみを走行しているわけではなく、第2バッファ層204のチャネル層205に近い領域にも若干しみ出す。第2バッファ層204は、上述したように電流コラプスの要因となる浅い電子トラップ準位も含んだ状態であり、この結果、第2バッファ層204にしみ出したキャリアによる電流コラプスが生じるものと考えられる。特に、高電圧動作時には、第2バッファ層204にしみ出すキャリアが増え、結果的に電流コラプスが顕在化することにつながるものと考えられる。
この問題を回避するために、例えば、図3に示すように、第2バッファ層204とチャネル層205との間に、第2バッファ層204よりも炭素濃度の低い第3バッファ層211を挿入する構成が考えられる。この場合、炭素原子の濃度プロファイルおよびBEで規格化したYL強度は、図4に示すように変化する。
しかしながら、電流コラプス改善に効果を有する炭素濃度(5×1016cm-3未満)と、バッファリーク抑制に効果を示す炭素濃度(1×1017cm-3以上)とは両立しない。このため、上述した構成では、第3バッファ層211にしみ出すキャリアによる電流コラプスの問題を回避することは困難である。
ここで、電流コラプスは比較的浅い準位が関与した現象である。これを検知するにはフォトルミネッセンス(PL)スペクトル測定が有効である。非特許文献2によれば、発光波長550nm付近に存在するブロードな発光(イエロールミネッセンス:YL)ピークの強度と電流コラプスの大きさに相関があり、バンド端発光(BE)で規格化したYL強度が小さいほど電流コラプスも小さくなる。
このことを確認するために、トリメチルガリウムを用いて堆積したチャネル層205のYL強度とBE強度の比(YL/BE比)を調べたところ、前述した電流コラプス改善効果を示す炭素濃度の範囲は、図5に示すように、YL/BE比としては0.7以下、望ましくは、0.14以下に相当することがわかった。従って、前述した実施の形態においては、第3バッファ層105は、炭素濃度を1×1017cm-3以上とし、かつ波長550nmにおける室温フォトルミネッセンススペクトルの発光ピーク強度を波長365nmにおける発光ピーク強度の0.7倍以下とすればよいものとなる。
ところで、トリメチルガリウムをGaソースとして用いたGaを含む窒化物半導体層の有機金属気相成長法では、トリメチルガリウムからの炭素混入はGa−CH3結合からGa−Cの形で窒化物半導体へと取り込まれる。従って、炭素はV族(N)サイトに位置することになる。
これに対し、トリエチルガリウムをGaソースとして用いたGaを含む窒化物半導体層の有機金属気相成長法では、トリエチルガリウムからの炭素混入は、トリメチルガリウムからの炭素混入とは異なる反応経路を取る。トリエチルガリウムの分解は、いわゆるβ水素脱離反応を主反応としており、この結果、窒化物半導体へはC−Cの結合を有する形態で取り込まれる(非特許文献3参照)。このため、炭素は、V族サイトだけではなく格子間にも位置し、これが深い準位を形成するものと考えられる。
この点を確認するため、上述したトリメチルガリウムの場合とトリエチルガリウムの場合との差による炭素取り込みの形態の差が、YL/BE比に与える影響を調査した。この調査では、トリエチルガリウムを用いて成長したチャネル層のPL測定を実施し、YL/BE比と炭素濃度の相関を調べた。
この結果、図5の破線に示すように、同じYL/BE比であってもトリメチルガリウムを用いて成長したチャネル層よりも、およそ1桁高い炭素濃度を混入させることができることが判明した。この状態は、トリエチルガリウムをGaソースとして用いて成長したバッファ層では、バッファリークを抑制するのに十分な炭素濃度としても、電流コラプスの要因となる浅い準位の電子トラップ準位を有しない状態になっているものと考えられる。なお、図5において、実線がトリメチルガリウムの場合であり、破線がトリエチルガリウムの場合である。
このように、発明者らの鋭意の検討の結果、トリエチルガリウムを用いることで、浅い準位を供給せずに炭素を混入させることが可能であることが初めて判明した。
以上に説明したように、本発明では、トリエチルガリウムをGaソースとして用いてチャネル層に接して形成されるバッファ層を成長するようにしたので、窒化物半導体を用いた高電子移動度トランジスタにおける電流コラプスが改善できるようになる。
前述したように、トリエチルガリウムをGaソースとして用いて成長したバッファ層では、バッファリークを抑制するのに十分な炭素濃度を有しながら、電流コラプスの要因となる浅い準位の電子トラップ準位を有しない状態となるものと考えられる。従って、トリエチルガリウムをGaソースとして用いること以外であっても、チャネル層に接して形成されるバッファ層を、バッファリークを抑制する炭素濃度とし、かつ、電流コラプスの要因となる浅い準位の電子トラップ準位を有しない状態とすれば、窒化物半導体を用いた高電子移動度トランジスタにおける電流コラプスが改善できるものと考えられる。
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。
101…基板、102…核形成層、103…第1バッファ層、104…第2バッファ層、105…第3バッファ層、106…チャネル層、107…バリア層、108…ゲート電極、109…ソース電極、110…ドレイン電極、111…絶縁膜。

Claims (3)

  1. 基板の上にGaを含む窒化物半導体からなり炭素をドープしたバッファ層を形成する第1工程と、
    窒化物半導体からなるチャネル層を前記バッファ層の上に接して形成する第2工程と、
    窒化物半導体からなるバリア層を前記チャネル層の上に形成する第3工程と、
    前記バリア層の上にゲート電極を形成する第4工程と、
    前記バリア層の上にソース電極およびドレイン電極を形成する第5工程と
    を備え、
    前記第1工程では、前記バッファ層を、バッファリークを抑制する炭素濃度とし、かつ、電流コラプスの要因となる浅い準位の電子トラップ準位を有しない状態に形成し、
    前記バッファ層は、炭素濃度を1×10 17 cm -3 以上とし、かつ波長550nmにおける室温フォトルミネッセンススペクトルの発光ピーク強度を波長365nmにおける発光ピーク強度の0.7倍以下とする
    ことを特徴とする電界効果トランジスタの製造方法。
  2. 請求項1記載の電界効果トランジスタの製造方法において、
    前記第1工程では、トリエチルガリウムをGaソースとした有機金属気相成長法により前記バッファ層を形成することで、前記バッファ層を、バッファリークを抑制する炭素濃度とし、かつ、電流コラプスの要因となる浅い準位の電子トラップ準位を有しない状態に形成する
    ことを特徴とする電界効果トランジスタの製造方法。
  3. 基板の上に形成されたGaを含む窒化物半導体からなり炭素をドープしたバッファ層と、
    前記バッファ層の上に接して形成された窒化物半導体からなるチャネル層と、
    前記チャネル層の上に形成された窒化物半導体からなるバリア層と、
    前記バリア層の上に形成されたゲート電極と、
    前記バリア層の上に形成されたソース電極およびドレイン電極と
    を備え、
    前記バッファ層は、バッファリークを抑制する炭素濃度とされ、かつ、電流コラプスの要因となる浅い準位の電子トラップ準位を有しない状態とされ
    前記バッファ層は、炭素濃度が1×10 17 cm -3 以上とされ、かつ波長550nmにおける室温フォトルミネッセンススペクトルの発光ピーク強度が波長365nmにおける発光ピーク強度の0.7倍以下とされている
    ことを特徴とする電界効果トランジスタ。
JP2015126847A 2015-06-24 2015-06-24 電界効果トランジスタおよびその製造方法 Active JP6416705B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015126847A JP6416705B2 (ja) 2015-06-24 2015-06-24 電界効果トランジスタおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015126847A JP6416705B2 (ja) 2015-06-24 2015-06-24 電界効果トランジスタおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2017011180A JP2017011180A (ja) 2017-01-12
JP6416705B2 true JP6416705B2 (ja) 2018-10-31

Family

ID=57761824

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015126847A Active JP6416705B2 (ja) 2015-06-24 2015-06-24 電界効果トランジスタおよびその製造方法

Country Status (1)

Country Link
JP (1) JP6416705B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7348923B2 (ja) * 2020-03-25 2023-09-21 日本碍子株式会社 半導体素子用下地基板の製造方法、半導体素子の製造方法、半導体素子用下地基板、半導体素子用エピタキシャル基板、および半導体素子

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5064824B2 (ja) * 2006-02-20 2012-10-31 古河電気工業株式会社 半導体素子
JP5649112B2 (ja) * 2010-07-30 2015-01-07 パナソニック株式会社 電界効果トランジスタ
JP2013197357A (ja) * 2012-03-21 2013-09-30 Hitachi Cable Ltd 窒化物半導体デバイス及びその製造方法

Also Published As

Publication number Publication date
JP2017011180A (ja) 2017-01-12

Similar Documents

Publication Publication Date Title
US9548376B2 (en) Method of manufacturing a semiconductor device including a barrier structure
JP5406452B2 (ja) 窒化物ベースのトランジスタ及びトランジスタ構造体のキャップ層及び/又は不活性層並びにそれらの製造方法
JP5810293B2 (ja) 窒化物半導体装置
US10109736B2 (en) Superlattice buffer structure for gallium nitride transistors
JP6746887B2 (ja) 高電子移動度トランジスタ、及び高電子移動度トランジスタの製造方法
US20110108885A1 (en) Semiconductor device and method of manufacturing a semiconductor device
US20070164315A1 (en) Cap Layers Including Aluminum Nitride for Nitride-Based Transistors and Methods of Fabricating Same
EP3311414B1 (en) Doped barrier layers in epitaxial group iii nitrides
US8330187B2 (en) GaN-based field effect transistor
JP5784441B2 (ja) 半導体装置及び半導体装置の製造方法
JP2007165431A (ja) 電界効果型トランジスタおよびその製造方法
TWI663635B (zh) 使用離子植入之使高電阻率氮化物緩衝層的半導體材料生長
KR102329663B1 (ko) 이질접합 전계효과 트랜지스터
US11721752B2 (en) Semiconductor device having doped seed layer and method of manufacturing the same
US10629688B2 (en) Epitaxial substrate for semiconductor elements, semiconductor element, and manufacturing method for epitaxial substrates for semiconductor elements
JP5509544B2 (ja) 半導体装置及びその製造方法
US20150021665A1 (en) Transistor having back-barrier layer and method of making the same
JP5746927B2 (ja) 半導体基板、半導体デバイスおよび半導体基板の製造方法
JP2006210472A (ja) 半導体装置及びその製造方法
KR101038836B1 (ko) 질화계 이종접합 전계효과 트랜지스터 제조방법
JP6416705B2 (ja) 電界効果トランジスタおよびその製造方法
JP2012119429A (ja) 半導体装置の製造方法、半導体装置
JPWO2017221532A1 (ja) ヘテロ接合電界効果型トランジスタおよびその製造方法
US20160276472A1 (en) Semiconductor Device and Manufacturing Method Thereof
JP5664262B2 (ja) 電界効果型トランジスタ及び電界効果型トランジスタ用エピタキシャルウエハ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180213

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180821

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180907

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181002

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181004

R150 Certificate of patent or registration of utility model

Ref document number: 6416705

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150