JP2017011180A - 電界効果トランジスタおよびその製造方法 - Google Patents
電界効果トランジスタおよびその製造方法 Download PDFInfo
- Publication number
- JP2017011180A JP2017011180A JP2015126847A JP2015126847A JP2017011180A JP 2017011180 A JP2017011180 A JP 2017011180A JP 2015126847 A JP2015126847 A JP 2015126847A JP 2015126847 A JP2015126847 A JP 2015126847A JP 2017011180 A JP2017011180 A JP 2017011180A
- Authority
- JP
- Japan
- Prior art keywords
- buffer layer
- layer
- field effect
- effect transistor
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
【解決手段】アンモニアおよびトリメチルアルミニウムの供給と、アンモニア,トリメチルガリウム,およびトリメチルアルミニウムの供給とを交互に繰り返し、CドープAlN層とCドープAlGaN層と薄膜を繰り返し積層し、Cがドープされた超格子構造の第1バッファ層103を形成し、アンモニアおよびトリメチルガリウムを原料ガスとして第1バッファ層103の上に、CがドープされたGaNからなる第2バッファ層104を形成し、この後、アンモニアおよびトリエチルガリウムを原料ガスとし、第2バッファ層104の上に、CがドープされたGaNからなる第3バッファ層105を形成する。
【選択図】 図1D
Description
Claims (6)
- 基板の上にGaを含む窒化物半導体からなり炭素をドープしたバッファ層を形成する第1工程と、
窒化物半導体からなるチャネル層を前記バッファ層の上に接して形成する第2工程と、
窒化物半導体からなるバリア層を前記チャネル層の上に形成する第3工程と、
前記バリア層の上にゲート電極を形成する第4工程と、
前記バリア層の上にソース電極およびドレイン電極を形成する第5工程と
を備え、
前記第1工程では、前記バッファ層を、バッファリークを抑制する炭素濃度とし、かつ、電流コラプスの要因となる浅い準位の電子トラップ準位を有しない状態に形成する
ことを特徴とする電界効果トランジスタの製造方法。 - 請求項1記載の電界効果トランジスタの製造方法において、
前記第1工程では、トリエチルガリウムをGaソースとした有機金属気相成長法により前記バッファ層を形成することで、前記バッファ層を、バッファリークを抑制する炭素濃度とし、かつ、電流コラプスの要因となる浅い準位の電子トラップ準位を有しない状態に形成する
ことを特徴とする電界効果トランジスタの製造方法。 - 請求項1または2記載の電界効果トランジスタの製造方法において、
前記バッファ層は、炭素濃度を1×1017cm-3以上とし、かつ波長550nmにおける室温フォトルミネッセンススペクトルの発光ピーク強度を波長365nmにおける発光ピーク強度の0.7倍以下とする
ことを特徴とする電界効果トランジスタの製造方法。 - 基板の上に形成されたGaを含む窒化物半導体からなり炭素をドープしたバッファ層と、
前記バッファ層の上に接して形成された窒化物半導体からなるチャネル層と、
前記チャネル層の上に形成された窒化物半導体からなるバリア層と、
前記バリア層の上に形成されたゲート電極と、
前記バリア層の上に形成されたソース電極およびドレイン電極と
を備え、
前記バッファ層は、バッファリークを抑制する炭素濃度とされ、かつ、電流コラプスの要因となる浅い準位の電子トラップ準位を有しない状態とされている
ことを特徴とする電界効果トランジスタ。 - 請求項4記載の電界効果トランジスタにおいて、
前記バッファ層は、トリエチルガリウムをGaソースとした有機金属気相成長法により形成されることで、バッファリークを抑制する炭素濃度とされ、かつ、電流コラプスの要因となる浅い準位の電子トラップ準位を有しない状態とされている
ことを特徴とする電界効果トランジスタ。 - 請求項4または5記載の電界効果トランジスタにおいて、
前記バッファ層は、炭素濃度が1×1017cm-3以上とされ、かつ波長550nmにおける室温フォトルミネッセンススペクトルの発光ピーク強度が波長365nmにおける発光ピーク強度の0.7倍以下とされている
ことを特徴とする電界効果トランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015126847A JP6416705B2 (ja) | 2015-06-24 | 2015-06-24 | 電界効果トランジスタおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015126847A JP6416705B2 (ja) | 2015-06-24 | 2015-06-24 | 電界効果トランジスタおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017011180A true JP2017011180A (ja) | 2017-01-12 |
JP6416705B2 JP6416705B2 (ja) | 2018-10-31 |
Family
ID=57761824
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015126847A Active JP6416705B2 (ja) | 2015-06-24 | 2015-06-24 | 電界効果トランジスタおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6416705B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021155322A (ja) * | 2020-03-25 | 2021-10-07 | 日本碍子株式会社 | 半導体素子用下地基板の製造方法、半導体素子の製造方法、半導体素子用下地基板、半導体素子用エピタキシャル基板、および半導体素子 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007251144A (ja) * | 2006-02-20 | 2007-09-27 | Furukawa Electric Co Ltd:The | 半導体素子 |
JP2012033679A (ja) * | 2010-07-30 | 2012-02-16 | Panasonic Corp | 電界効果トランジスタ |
JP2013197357A (ja) * | 2012-03-21 | 2013-09-30 | Hitachi Cable Ltd | 窒化物半導体デバイス及びその製造方法 |
-
2015
- 2015-06-24 JP JP2015126847A patent/JP6416705B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007251144A (ja) * | 2006-02-20 | 2007-09-27 | Furukawa Electric Co Ltd:The | 半導体素子 |
JP2012033679A (ja) * | 2010-07-30 | 2012-02-16 | Panasonic Corp | 電界効果トランジスタ |
JP2013197357A (ja) * | 2012-03-21 | 2013-09-30 | Hitachi Cable Ltd | 窒化物半導体デバイス及びその製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021155322A (ja) * | 2020-03-25 | 2021-10-07 | 日本碍子株式会社 | 半導体素子用下地基板の製造方法、半導体素子の製造方法、半導体素子用下地基板、半導体素子用エピタキシャル基板、および半導体素子 |
JP7348923B2 (ja) | 2020-03-25 | 2023-09-21 | 日本碍子株式会社 | 半導体素子用下地基板の製造方法、半導体素子の製造方法、半導体素子用下地基板、半導体素子用エピタキシャル基板、および半導体素子 |
Also Published As
Publication number | Publication date |
---|---|
JP6416705B2 (ja) | 2018-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9548376B2 (en) | Method of manufacturing a semiconductor device including a barrier structure | |
JP5406452B2 (ja) | 窒化物ベースのトランジスタ及びトランジスタ構造体のキャップ層及び/又は不活性層並びにそれらの製造方法 | |
JP6746887B2 (ja) | 高電子移動度トランジスタ、及び高電子移動度トランジスタの製造方法 | |
US10109736B2 (en) | Superlattice buffer structure for gallium nitride transistors | |
JP5810293B2 (ja) | 窒化物半導体装置 | |
EP3311414B1 (en) | Doped barrier layers in epitaxial group iii nitrides | |
US20110108885A1 (en) | Semiconductor device and method of manufacturing a semiconductor device | |
JP5784441B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
US8330187B2 (en) | GaN-based field effect transistor | |
JP2007165431A (ja) | 電界効果型トランジスタおよびその製造方法 | |
US20150287806A1 (en) | Method of manufacturing a semiconductor device | |
TWI663635B (zh) | 使用離子植入之使高電阻率氮化物緩衝層的半導體材料生長 | |
KR102329663B1 (ko) | 이질접합 전계효과 트랜지스터 | |
JP5343910B2 (ja) | 化合物半導体装置の製造方法 | |
US11721752B2 (en) | Semiconductor device having doped seed layer and method of manufacturing the same | |
US10629688B2 (en) | Epitaxial substrate for semiconductor elements, semiconductor element, and manufacturing method for epitaxial substrates for semiconductor elements | |
JP5509544B2 (ja) | 半導体装置及びその製造方法 | |
US20150021665A1 (en) | Transistor having back-barrier layer and method of making the same | |
JP5746927B2 (ja) | 半導体基板、半導体デバイスおよび半導体基板の製造方法 | |
KR101038836B1 (ko) | 질화계 이종접합 전계효과 트랜지스터 제조방법 | |
JP2018041786A (ja) | 半導体結晶基板、半導体装置、半導体結晶基板の製造方法及び半導体装置の製造方法 | |
JP6416705B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
KR102077674B1 (ko) | 질화물 반도체 소자 및 그 제조 방법 | |
JP2012119429A (ja) | 半導体装置の製造方法、半導体装置 | |
US20160276472A1 (en) | Semiconductor Device and Manufacturing Method Thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170627 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180213 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180328 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180821 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180907 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181002 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181004 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6416705 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |