JP7348923B2 - 半導体素子用下地基板の製造方法、半導体素子の製造方法、半導体素子用下地基板、半導体素子用エピタキシャル基板、および半導体素子 - Google Patents
半導体素子用下地基板の製造方法、半導体素子の製造方法、半導体素子用下地基板、半導体素子用エピタキシャル基板、および半導体素子 Download PDFInfo
- Publication number
- JP7348923B2 JP7348923B2 JP2021029123A JP2021029123A JP7348923B2 JP 7348923 B2 JP7348923 B2 JP 7348923B2 JP 2021029123 A JP2021029123 A JP 2021029123A JP 2021029123 A JP2021029123 A JP 2021029123A JP 7348923 B2 JP7348923 B2 JP 7348923B2
- Authority
- JP
- Japan
- Prior art keywords
- base substrate
- semiconductor element
- manufacturing
- single crystal
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Chemical Vapour Deposition (AREA)
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
図1は、本発明に係る半導体素子の一実施形態としてのHEMT素子20の断面構造を、模式的に示す図である。HEMT素子20は、本発明に係る半導体素子用エピタキシャル基板の一実施形態としてのHEMT素子用のエピタキシャル基板10を含んで構成される。
次に、上述の態様にてアッシングダメージ層1dを備える(母基板としての)下地基板1の作製手順について、より詳細に説明する。図2は、係る下地基板1の作製手順を模式的に示す図である。
上述の実施の形態においては、PL強度比を求める際のPL測定に用いるレーザー光を、励起波長が325nmで励起強度が800W/cm2のHe-Cdレーザーであるとしているが、これは必須の態様ではなく、他の励起波長および励起強度のレーザー光を使用し、その際に得られるPLスペクトルに基づいてPL強度比の好適な条件範囲を定めることも可能である。ただし、その場合は通常、PL強度比の好適な条件範囲は、上述の実施の形態とは異なるものとなる。
下地基板1におけるアッシングダメージ層1dの形成条件が異なる12種類の下地基板1(サンプルID1~ID12)を作製し、比抵抗値とPL強度比とを求めた。さらに、それぞれの下地基板1を用いてHEMT素子20を作製し、オフ状態のリーク電流と、オン状態のドレイン電流とを測定した。
PLスペクトルを得る際の励起強度とPL強度比との関係を確認する実験を行った。具体的には、サンプルID7の下地基板1を対象に、励起強度を100W/cm2から1000W/cm2まで100W/cm2に違えてPL測定を行い、それぞれについてPL強度比を算出した。
1d アッシングダメージ層
2 チャネル層
3 バリア層
5 ソース電極
6 ドレイン電極
7 ゲート電極
10 エピタキシャル基板
20 HEMT素子
101 サファイア基板
110 MOCVD-GaNテンプレート
120 ZnドープGaN単結晶
121 ZnドープGaN単結晶基板
Claims (15)
- 半導体素子用下地基板の製造方法であって、
板状のZnドープGaN単結晶を得る単結晶取得工程と、
前記板状のZnドープGaN単結晶の少なくとも一方主面にアッシングダメージ層を形成するダメージ層形成工程と、
を備え、
前記ダメージ層形成工程においては、前記一方主面に励起波長が325nmのHe-Cdレーザーを800W/cm2の励起強度にて照射してフォトルミネッセンス測定を行ったときのバンド端発光の発光強度に対するバンド端より長波長側における発光の発光強度の比が10%以上となるように、前記一方主面をプラズマアッシングすることによって、前記アッシングダメージ層を形成する、
ことを特徴とする、半導体素子用下地基板の製造方法。 - 請求項1に記載の半導体素子用下地基板の製造方法であって、
前記ダメージ層形成工程においては、前記フォトルミネッセンス測定を行ったときの前記発光強度の比が105%以下となるように、前記一方主面側をプラズマアッシングする、
ことを特徴とする、半導体素子用下地基板の製造方法。 - 請求項2に記載の半導体素子用下地基板の製造方法であって、
前記ダメージ層形成工程においては、前記フォトルミネッセンス測定を行ったときの前記発光強度の比が25%以上80%以下となるように、前記一方主面側をプラズマアッシングする、
ことを特徴とする、半導体素子用下地基板の製造方法。 - 半導体素子用下地基板の製造方法であって、
板状のZnドープGaN単結晶を得る単結晶取得工程と、
前記板状のZnドープGaN単結晶の少なくとも一方主面をプラズマアッシングするアッシング工程と、
を備え、
前記アッシング工程においては、前記一方主面に励起波長が325nmのHe-Cdレーザーを800W/cm2の励起強度にて照射してフォトルミネッセンス測定を行ったときのバンド端発光の発光強度に対するバンド端より長波長側における発光の発光強度の比が10%以上となるように、前記一方主面をプラズマアッシングする、
ことを特徴とする、半導体素子用下地基板の製造方法。 - 請求項4に記載の半導体素子用下地基板の製造方法であって、
前記アッシング工程においては、前記フォトルミネッセンス測定を行ったときの前記発光強度の比が105%以下となるように、前記一方主面側をプラズマアッシングする、
ことを特徴とする、半導体素子用下地基板の製造方法。 - 請求項5に記載の半導体素子用下地基板の製造方法であって、
前記アッシング工程においては、前記フォトルミネッセンス測定を行ったときの前記発光強度の比が25%以上80%以下となるように、前記一方主面側をプラズマアッシングする、
ことを特徴とする、半導体素子用下地基板の製造方法。 - 請求項1ないし請求項6のいずれかに記載の半導体素子用下地基板の製造方法であって、
前記単結晶取得工程が、
サファイア基板を含む種結晶基板の上にZnドープGaN単結晶を成長させる結晶成長工程と、
前記ZnドープGaN単結晶から前記サファイア基板を剥離する剥離工程と、
前記剥離工程により得られた前記ZnドープGaN単結晶を板状に加工することにより前記板状のZnドープGaN単結晶を得る加工工程と、
を備えることを特徴とする、半導体素子用下地基板の製造方法。 - 半導体素子の製造方法であって、
請求項1ないし請求項7のいずれかに記載の半導体素子用下地基板の前記一方主面の上にGaNからなるチャネル層を形成するチャネル層形成工程と、
前記チャネル層の上にInxAlyGazN(x+y+z=1、x≧0、y≧0、0<z<1)からなるバリア層を形成する、バリア層形成工程と、
前記バリア層の上に、ゲート電極、ソース電極、およびドレイン電極を形成する、電極形成工程と、
を備えることを特徴とする、半導体素子の製造方法。 - 半導体素子用の下地基板であって、
少なくとも一方主面にアッシングダメージ層を備えるZnドープGaN単結晶からなり、
前記一方主面に励起波長が325nmのHe-Cdレーザーを800W/cm2の励起強度にて照射してフォトルミネッセンス測定を行ったときの、バンド端発光の発光強度に対するバンド端より長波長側における発光の発光強度の比が、10%以上である、
ことを特徴とする、半導体素子用下地基板。 - 請求項9に記載の半導体素子用下地基板であって、
前記フォトルミネッセンス測定を行ったときの前記発光強度の比が105%以下である、
ことを特徴とする、半導体素子用下地基板。 - 請求項10に記載の半導体素子用下地基板であって、
前記フォトルミネッセンス測定を行ったときの前記発光強度の比が25%以上80%以下である、
ことを特徴とする、半導体素子用下地基板。 - 半導体素子用のエピタキシャル基板であって、
請求項9ないし請求項11のいずれかに記載の半導体素子用下地基板である下地基板と、
前記下地基板の前記一方主面の上に形成された、GaNからなるチャネル層と、
前記チャネル層の上に形成された、InxAlyGazN(x+y+z=1、x≧0、y≧0、0<z<1)からなるバリア層と、
を備えることを特徴とする、半導体素子用エピタキシャル基板。 - 半導体素子であって、
下地基板と、
前記下地基板の一方主面の上に形成されてなる、GaNからなるチャネル層と、
前記チャネル層の上に形成されてなる、InxAlyGazN(x+y+z=1、x≧0、y≧0、0<z<1)からなるバリア層と、
前記バリア層の上に形成されてなる、ゲート電極、ソース電極、およびドレイン電極と、
を備え、
前記下地基板が、
少なくとも前記一方主面にアッシングダメージ層を備え、
かつ、
前記一方主面に励起波長が325nmのHe-Cdレーザーを800W/cm2の励起強度にて照射してフォトルミネッセンス測定を行ったときの、バンド端発光の発光強度に対するバンド端より長波長側における発光の発光強度の比が、10%以上である、
ZnドープGaN単結晶基板である、
ことを特徴とする、半導体素子。 - 請求項13に記載の半導体素子であって、
前記下地基板が、前記フォトルミネッセンス測定を行ったときの前記発光強度の比が105%以下であるZnドープGaN単結晶基板である、
ことを特徴とする、半導体素子。 - 請求項14に記載の半導体素子であって、
前記下地基板が、前記フォトルミネッセンス測定を行ったときの前記発光強度の比が25%以上80%以下であるZnドープGaN単結晶基板である、
ことを特徴とする、半導体素子。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020054629 | 2020-03-25 | ||
JP2020054629 | 2020-03-25 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021155322A JP2021155322A (ja) | 2021-10-07 |
JP7348923B2 true JP7348923B2 (ja) | 2023-09-21 |
Family
ID=77919026
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021029123A Active JP7348923B2 (ja) | 2020-03-25 | 2021-02-25 | 半導体素子用下地基板の製造方法、半導体素子の製造方法、半導体素子用下地基板、半導体素子用エピタキシャル基板、および半導体素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7348923B2 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017011180A (ja) | 2015-06-24 | 2017-01-12 | 日本電信電話株式会社 | 電界効果トランジスタおよびその製造方法 |
WO2017077806A1 (ja) | 2015-11-02 | 2017-05-11 | 日本碍子株式会社 | 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法 |
-
2021
- 2021-02-25 JP JP2021029123A patent/JP7348923B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017011180A (ja) | 2015-06-24 | 2017-01-12 | 日本電信電話株式会社 | 電界効果トランジスタおよびその製造方法 |
WO2017077806A1 (ja) | 2015-11-02 | 2017-05-11 | 日本碍子株式会社 | 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2021155322A (ja) | 2021-10-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108140561B (zh) | 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法 | |
JP3733420B2 (ja) | 窒化物半導体材料を用いたヘテロ接合電界効果型トランジスタ | |
JP5782033B2 (ja) | 半導体素子用エピタキシャル基板、半導体素子、pn接合ダイオード素子、および半導体素子用エピタキシャル基板の製造方法 | |
KR101932327B1 (ko) | 반도체 웨이퍼 및 방법 | |
JP4457564B2 (ja) | 半導体装置の製造方法 | |
US10770552B2 (en) | Epitaxial substrate for semiconductor elements, semiconductor element, and manufacturing method for epitaxial substrates for semiconductor elements | |
TWI663635B (zh) | 使用離子植入之使高電阻率氮化物緩衝層的半導體材料生長 | |
JP4517077B2 (ja) | 窒化物半導体材料を用いたヘテロ接合電界効果型トランジスタ | |
JP2012015304A (ja) | 半導体装置 | |
JP6019129B2 (ja) | Iii族窒化物基板の処理方法およびエピタキシャル基板の製造方法 | |
KR102273305B1 (ko) | 신뢰성을 개선한 다이아몬드 기판 상 질화 갈륨 반도체 구조체 및 이를 제조하는 공정 | |
JP7348923B2 (ja) | 半導体素子用下地基板の製造方法、半導体素子の製造方法、半導体素子用下地基板、半導体素子用エピタキシャル基板、および半導体素子 | |
US20130171811A1 (en) | Method for manufacturing compound semiconductor | |
JP2005303250A (ja) | 半導体装置及びその製造方法 | |
JP6944569B2 (ja) | 半導体素子用エピタキシャル基板および半導体素子 | |
JP6087414B2 (ja) | トランジスタ用窒化物半導体エピタキシャルウエハの製造方法 | |
JP6030733B2 (ja) | トランジスタ用窒化物半導体エピタキシャルウエハ及び窒化物半導体電界効果トランジスタ | |
JP6205497B2 (ja) | 窒化物半導体の製造方法 | |
JP2014027231A (ja) | トランジスタ用窒化物半導体エピタキシャルウエハ、窒化物半導体電界効果トランジスタ、及びトランジスタ用窒化物半導体エピタキシャルウエハの製造方法 | |
JP5304927B2 (ja) | 電界効果トランジスタ用窒化物半導体エピタキシャルウェハ、及び窒化物半導体系電界効果トランジスタ | |
JP5024307B2 (ja) | 電界効果型トランジスタ用窒化物半導体エピタキシャルウェハの製造方法 | |
JP2019047113A (ja) | 窒化物半導体エピ基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221018 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230425 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230427 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230905 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230908 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7348923 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |